JP4755597B2 - 半導体集積回路装置の製造方法 - Google Patents

Description

本発明は、半導体集積回路装置の製造技術に関し、特に、狭ピッチで多数個の電極パッドが配置された半導体集積回路の電気的検査に適用して有効な技術に関するものである。

日本特開２００１−１１６７９６号公報（特許文献１（対応欧州公報ＥＰ１０７４８４４））には、ＩＣアレイ内のはんだボールを再度整形して、ＩＣアレイ内のすべてのはんだボールの接触表面を同一平面にして、はんだボールの接触表面と、ＩＣ基板との間に、均一なオフセットを提供することにより、ＩＣアレイ内のすべてのはんだバンプを、テスト用のアレイと接触させるのに必要な圧力を大幅に低減させるような、ＩＣデバイス、あるいはウエハ用のはんだボールのテスト方法および装置について開示されている。

また、日本特開平５−２８３４９０号公報（特許文献２）には、半導体ウエハ内に形成された各集積回路装置のバンプ電極に対しプローブ手段のニードルの接続端を接触させて集積回路装置を試験測定装置に電気的に接続し、押圧体によってウエハ内の隣の集積回路装置のバンプ電極を押圧してその先端部を変形させて高さを揃えることにより、バンプ電極の高さの揃った集積回路装置をプローブ手段を介して均一な接触抵抗で試験測定装置に接続して試験精度を向上し、集積回路装置を実装する際にも実装側との間の接続抵抗のばらつきを減少する技術がある。

また、日本特開２００１−６０７５８号公報（特許文献３（対応米国特許公報ＵＳＰ６，３９１，６８６））には、打ち抜かれる複数の第１領域および第１領域間の第２領域を有するベース基板と、ベース基板の少なくとも前記第１領域に形成された配線パターンとを有する配線基板上に接着材料を設け、その接着材料のうち前記第１領域内に設けられた部分を前記第２領域に流動させながら押圧し、第１領域でベース基板と配線基板と配線パターンとの角隅に形成された気泡を第２領域に移動させつつ接着材料を配線基板に圧着することによって第１領域から気泡を除去する技術について開示されている。

また、日本特開平１０−３００７８３号公報（特許文献４）には、複数のパターン配線がフィルム上に形成され、かつこれらのパターン配線の各先端がフィルムから突出状態に配されてコンタクトピンとされるコンタクトプローブにおいて、フィルムのパターン配線側の面に所定の複数の電源ラインからなる電源ライン層を積層し、各電源ラインは所定のパターン配線に接続し、電源ライン層をパターン配線に対して立体的に設けることによって、大電流を流すことのできる幅広の電源ラインの設計自由度を向上させ、電源ラインの発熱を効率的に発散させて断線を防止できるコンタクトプローブについて開示されている。

また、日本特開２００１−３１９９５３号公報（特許文献５）には、ウエハのチャック機構がヒートプレートを備え、プローブカードがカード保持具に載置され、カード保持具がヘッドプレートに固定された構造を有するプローバにおいて、カード保持具にヒーターと温度センサとを設け、カード保持具を所定の温度に加熱することにより、チャック機構の加熱の影響を受けることなくカード保持具の温度を一定に保ち、温度変化によるカード保持具の変形による触針の位置の変動を防止する技術について開示されている。

また、日本特開２０００−１３８２６８号公報（特許文献６）には、ウエハ表面に形成した半導体回路をウエハの裏面から加熱しながらプローブカードに設けたプローブを接触させて行う検査を、プローブカードのウエハと接触しない面を加熱しながら行うことにより、プローブカードの熱変形量を少なくし、プローブテストの精度を向上させる技術について開示されている。
特開２００１−１１６７９６号公報 特開平５−２８３４９０号公報 特開２００１−６０７５８号公報 特開平１０−３００７８３号公報 特開２００１−３１９９５３号公報 特開２０００−１３８２６８号公報

半導体集積回路装置の検査技術としてプローブ検査がある。このプローブ検査は、所定の機能どおりに動作するか否かを確認する機能テストや、ＤＣ動作特性およびＡＣ動作特性のテストを行って良品／不良品を判別するテスト等を含む。

近年、半導体集積回路装置の多機能化が進行し、１個の半導体チップ（以下、単にチップと記す）に複数の回路を作りこむことが進められている。また、半導体集積回路装置の製造コストを低減するために、半導体素子および配線を微細化して、半導体チップ（以下、単にチップと記す）の面積を小さくし、ウエハ１枚当たりの取得チップ数を増加することが進められている。そのため、テストパッド（ボンディングパッド）数が増加するだけでなく、テストパッドの配置が狭ピッチ化し、テストパッドの面積も縮小されてきている。このようなテストパッドの狭ピッチ化に伴って、上記プローブ検査にカンチレバー状の探針を有するプローバを用いようとした場合には、探針をテストパッドの配置位置に合わせて設置することが困難になってしまう課題が存在する。

本願に開示された一つの代表的な発明の一つの目的は、狭ピッチ化したテストパッドを有する半導体集積回路装置に対する電気的検査を実現できる技術を提供することにある。

また、本願に開示された一つの代表的な発明の他の目的は、プローブ検査時において、探針とテストパッドとの接触を確実にできる技術を提供することにある。

本願において開示される発明のうち、一つの代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明による半導体集積回路装置の製造方法は、以下の工程を含む。
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
（ｂ）第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記第１配線基板に保持された第１シートと、前記第１配線基板に前記第１シートが取り付けられた第１面とは反対側の第２面から接触し、前記複数の接触端子の各々に電気信号を伝える複数のポゴピンと、前記第１シートのうち前記複数の接触端子が形成された第１領域を前記第１基板から離間して張力を加えつつ保持する接着リングと、前記第１シートのうち前記第１領域を裏面より押圧する押圧機構と、前記第１配線基板を前記第１面方向から固定する第１固定基板とを有する第１カードを用意する工程、
（ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。

ここで、前記複数の接触端子の前記先端の各々は、前記第１シートの主面にて、前記複数の第１電極のうちの対応するものと対向して配置され、
前記第１シートのうち前記第１領域を取り囲む第２領域は、弛緩した状態で前記第１基板に保持される。

また、本発明による半導体集積回路装置の製造方法は、以下の工程を含む。
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
（ｂ）第１配線が形成された第１配線基板と、前記第１配線基板の第１面の第２領域に取り付けられた第２固定基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記第２固定基板に保持された第１シートと、前記第１配線基板に前記第１面とは反対側の第２面から接触し、前記複数の接触端子の各々に電気信号を伝える複数のポゴピンと、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面より押圧する押圧機構と、前記第３領域以外の第４領域において前記第１配線基板を前記第１面方向から固定する第１固定基板とを有する第１カードを用意する工程、
（ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。

ここで、前記複数の接触端子の前記先端の各々は、前記第１シートの主面にて、前記複数の第１電極のうちの対応するものと対向して配置される。

また、本発明による半導体集積回路装置の製造方法は、以下の工程を含む。
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
（ｂ）第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記第１配線基板に保持された第１シートと、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面より押圧する押圧機構とを有する第１カードを用意する工程、
（ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。

ここで、前記複数の接触端子の前記先端の各々は、前記第１シートの主面にて、前記複数の第１電極のうちの対応するものと対向して配置され、
前記第１シートには、前記第２配線および前記複数の接触端子から離間した位置で１つ以上の穴が設けられている。

また、本発明による半導体集積回路装置の製造方法は、以下の工程を含む。
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
（ｂ）第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記第１配線基板に保持された第１シートと、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面より押圧する押圧機構とを有する第１カードを用意する工程、
（ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。

ここで、前記複数の接触端子の前記先端の各々は、前記第１シートの主面にて、前記複数の第１電極のうちの対応するものと対向して配置され、
前記第２配線は、第３配線と、前記第３配線の上層に形成され、前記第３配線と電気的に接続する第４配線とを含み、
前記第４配線が形成された配線層には、前記第３配線とは電気的に接続しない第５配線が形成され、
各々の前記第３配線上には、前記第４配線および前記第５配線のうちの少なくとも一方が形成されている。

また、本発明による半導体集積回路装置の製造方法は、以下の工程を含む。
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
（ｂ）第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記第１配線基板に保持された第１シートと、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面より押圧する押圧機構とを有する第１カードを用意する工程、
（ｃ）第１温度下で前記押圧機構により前記第１シートを押圧し、前記第１シートに第１の力を加えて前記第１シート自体の張力を緩和する工程、
（ｄ）前記（ｃ）工程の後、前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。

ここで、前記複数の接触端子の前記先端の各々は、前記第１シートの主面にて、前記複数の第１電極のうちの対応するものと対向して配置され、
前記第１温度は、前記第１シートに前記第１の力を加えることで前記第１シート自体の前記張力が緩和する温度である。

また、本願に開示されたその他の概要を項に分けて簡単に説明するとすれば、以下の通りである。
１．第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記第１配線基板に保持された第１シートと、前記第１配線基板に前記第１シートが取り付けられた第１面とは反対側の第２面から接触し、前記複数の接触端子の各々に電気信号を伝える複数のポゴピンと、前記第１シートのうち前記複数の接触端子が形成された第１領域を前記第１基板から離間して張力を加えつつ保持する接着リングと、前記第１シートのうち前記第１領域を裏面より押圧する押圧機構と、前記第１配線基板を前記第１面方向から固定する第１固定基板とを有し、前記第１シートのうち前記第１領域を取り囲む第２領域は、弛緩した状態で前記第１基板に保持されているプローブカード。
２．第１配線が形成された第１配線基板と、前記第１配線基板の第１面の第３領域に取り付けられた第２固定基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記第２固定基板に保持された第１シートと、前記第１配線基板に前記第１面とは反対側の第２面から接触し、前記複数の接触端子の各々に電気信号を伝える複数のポゴピンと、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面より押圧する押圧機構と、前記第３領域以外の第４領域において前記第１配線基板を前記第１面方向から固定する第１固定基板とを有するプローブカード。
３．第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記第１配線基板に保持された第１シートと、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面より押圧する押圧機構とを有し、前記第２配線および前記複数の接触端子から離間した位置で１つ以上の穴が設けられているプローブカード。
４．第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記第１配線基板に保持された第１シートと、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面より押圧する押圧機構とを有し、前記第２配線は、第３配線と、前記第３配線の上層に形成され、前記第３配線と電気的に接続する第４配線とを含み、前記第４配線が形成された配線層には、前記第３配線とは電気的に接続しない第５配線が形成され、各々の前記第３配線上には、前記第４配線および前記第５配線のうちの少なくとも一方が形成されているプローブカード。
５．第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記第１配線基板に保持された第１シートと、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面より押圧する押圧機構とを有し、前記第１シートは、前記第１配線基板に保持された状況下において、第１温度下で前記押圧機構により押圧され、第１の力が加えられることで張力が緩和され、前記第１温度は、前記第１シートに前記第１の力を加えることで前記第１シート自体の前記張力が緩和する温度であるプローブカード。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
（１）狭ピッチ化したテストパッドを有する半導体集積回路装置に対するプローブ検査時において、探針とテストパッドとの接触を確実にできる。
（２）プローブカードにおいて多層配線基板の反りを抑制するカードホルダが厚くなった場合でも、プローブが形成された薄膜シートがカードホルダ内に埋もれてしまう不具合を避けることができる。

本発明の一実施の形態であるプローブカードの要部断面図である。 本発明の一実施の形態であるプローブカードの下面の要部平面図である。 図２中のＡ−Ａ線に沿った断面図である。 本発明の一実施の形態であるプローブカードの要部断面図である。 本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップの平面図である。 図５に示した半導体チップに形成されたパッドの斜視図である。 図５に示した半導体チップの液晶パネルへの接続方法を示す要部断面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートの要部平面図である。 図８中のＢ−Ｂ線に沿った断面図である。 図８中のＣ−Ｃ線に沿った断面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートの要部を拡大して示す断面図である。 本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップの平面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートの要部平面図である。 本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップに設けられたバンプ電極上にてプローブが接触する位置を示した要部平面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートの要部平面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートの要部平面図である。 図１６中のＤ−Ｄ線に沿った断面図である。 図１６中のＥ−Ｅ線に沿った断面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートの製造工程を説明する要部断面図である。 図１９に続く薄膜シートの製造工程中の要部断面図である。 図２０に続く薄膜シートの製造工程中の要部断面図である。 図２１に続く薄膜シートの製造工程中の要部断面図である。 図２２に続く薄膜シートの製造工程中の要部断面図である。 図２３に続く薄膜シートの製造工程中の要部断面図である。 図２４に続く薄膜シートの製造工程中の要部断面図である。 図２５に続く薄膜シートの製造工程中の要部断面図である。 プローブカードを形成する薄膜シートの形成中に生じる課題を説明する要部断面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートの要部断面図である。 プローブカードの形成中に生じる課題を説明する要部断面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートの製造工程中の要部断面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートにおける脱気用の穴の形成位置を説明する要部平面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートに設けられたダミー配線を説明する平面図である。 薄膜シートを用いたプローブカードの使用時に生じる課題を説明する要部断面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートに働く張力を緩和する方法を説明する要部断面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートにおける脱気用の穴の形成位置を説明する要部平面図である。 本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップ領域が形成された半導体ウエハの平面図である。

本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。

ウエハとは、集積回路の製造に用いる単結晶シリコン基板（一般にほぼ平面円形状）、ＳＯＩ（Silicon On Insulator）基板、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板をいう。また、本願において半導体集積回路装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin Film Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。

デバイス面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面をいう。

接触端子とは、シリコンウエハを半導体集積回路の製造に用いるのと同様な、ウエハプロセス、すなわちフォトリソグラフィ技術、ＣＶＤ（Chemical Vapor Deposition）技術、スパッタリング技術およびエッチング技術などを組み合わせたパターニング手法によって、配線層およびそれに電気的に接続された先端部を一体的に形成したものをいう。

薄膜プローブ（membrane probe）、薄膜プローブカード、または突起針配線シート複合体とは、検査対象と接触する前記接触端子（突起針）とそこから引き回された配線とが設けられ、その配線に外部接触用の電極が形成された薄膜をいい、たとえば厚さ１０μｍ〜１００μｍ程度のものをいう。

プローブカードとは、検査対象となるウエハと接触する接触端子および多層配線基板などを有する構造体をいい、半導体検査装置とは、プローブカードおよび検査対象となるウエハを載せる試料支持系を有する検査装置をいう。

プローブ検査とは、ウエハ工程が完了したウエハに対してプローバを用いて行われる電気的試験であって、チップ領域の主面上に形成された電極に上記接触端子の先端を当てて半導体集積回路の電気的検査を行うことをいい、所定の機能通りに動作するか否かを確認する機能テストやＤＣ動作特性およびＡＣ動作特性のテストを行って良品／不良品を判別するものである。各チップに分割してから（またはパッケージング完了後）行われる選別テスト（最終テスト）とは区別される。

テスタ（Test System）とは、半導体集積回路を電気的に検査するものであり、所定の電圧および基準となるタイミング等の信号を発生するものをいう。

テスタヘッドとは、テスタと電気的に接続し、テスタより送信された電圧および信号を受け、電圧および詳細なタイミング等の信号を半導体集積回路に対して発生し、ポゴピンなどを介してプローブカードへ信号を送るものをいう。

フロッグリングとは、ポゴピンなどを介してテスタヘッドおよびプローブカードと電気的に接続し、テスタヘッドより送られてきた信号を後述するプローブカードへ送るものをいう。

プローバとは、フロッグリング、プローブカードおよび検査対象となるウエハを載せるウエハステージを含む試料支持系を有する検査装置をいう。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。

また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。

また、本実施の形態においては、絶縁ゲート型電界効果トランジスタをＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）も含めてＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）と呼ぶ。

また、本願で使用する半導体リソグラフィー技術による薄膜プローブの各詳細については、本発明者および関連する発明者等による以下の特許出願に開示されているので、特に必要な時以外はそれらの内容は繰り返さない。前記特許出願、すなわち、日本特願平６−２２８８５号、日本特開平７−２８３２８０号公報、日本特開平８−５０１４６号公報、日本特開平８−２０１４２７号公報、日本特願平９−１１９１０７号、日本特開平１１−２３６１５号公報、日本特開２００２−１３９５５４号公報、日本特開平１０−３０８４２３号公報、日本特願平９−１８９６６０号、日本特開平１１−９７４７１号公報、日本特開２０００−１５０５９４号公報、日本特開２００１−１５９６４３号公報、日本特許出願第２００２−２８９３７７号（対応米国出願番号第１０／６７６，６０９号；米国出願日２００３．１０．２）、日本特許出願第２００２−２９４３７６号、日本特許出願第２００３−１８９９４９号、日本特許出願第２００３−０７５４２９号（対応米国出願番号第１０／７６５，９１７号；米国出願日２００４．１．２９）、日本特許出願第２００３−３４４３０４号、日本特許出願第２００３−３７１５１５号、日本特許出願第２００３−３７２３２３号、および日本特許出願第２００４−１１５０４８号である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

図１は、本実施の形態のプローブカード（第１カード）の要部断面図である。図１に示すように、本実施の形態のプローブカードは、多層配線基板（第１配線基板）１、薄膜シート（第１シート）２、テスタヘッドＴＨＤ、フロッグリングＦＧＲおよびカードホルダ（第１固定基板）ＣＨＤなどから形成されている。テスタヘッドＴＨＤとフロッグリングＦＧＲとの間、およびフロッグリングＦＧＲと多層配線基板１との間は、それぞれ複数本のポゴピンＰＧＰを介して電気的に接続され、それによりテスタヘッドＴＨＤと多層配線基板１との間が電気的に接続されている。カードホルダＣＨＤは、多層配線基板１をプローバに機械的に接続するもので、かつポゴピンＰＧＰからの圧力によって多層配線基板１に反りが生じてしまうことを防ぐ機械的強度を持つ。

図２は本実施の形態のプローブカードの下面の要部平面図であり、図３は図２中のＡ−Ａ線に沿った断面図である。

図２および図３に示すように、本実施の形態のプローブカードは、図１で示した部材の他に、たとえばプランジャ３などを含んでいる。薄膜シート２は押さえリング４によって多層配線基板１の下面に固定され、プランジャ３は多層配線基板１の上面に取り付けられている。多層配線基板１の中央部には開口部５が設けられ、この開口部５内において、薄膜シート２とプランジャ３とは接着リング６を介して接着されている。

薄膜シート２の下面には、たとえば４角錐型または４角錐台形型の複数のプローブ（接触端子）７が形成されている。薄膜シート２内には、プローブ７の各々と電気的に接続し、各々のプローブ７から薄膜シート２の探部まで延在する複数の配線（第２配線）が形成されている。多層配線基板１の下面または上面には、この複数の配線の端部とそれぞれ電気的に接触する複数の受け部（図示は省略）が形成されており、この複数の受け部は、多層配線基板１内に形成された配線（第１配線）を通じて多層配線基板１の上面に設けられた複数のポゴ（POGO）座８と電気的に接続している。このポゴ座８は、テスタからの信号をプローブカードへ導入するピンを受ける機能を有する。

本実施の形態において、薄膜シート２は、たとえばポリイミドを主成分とする薄膜から形成されている。このような薄膜シート２は柔軟性を有することから、本実施の形態では、チップ（半導体集積回路装置）のパッドにすべてのプローブ７を接触させるために、プローブ７が形成された領域の薄膜シート２を上面（裏面）から押圧具９を介してプランジャ３が押圧する構造となっている。すなわち、プランジャ３内に配置されたばね３Ａの弾性力によって一定の圧力を押圧具（押圧機構）９に加えるものである。本実施の形態において、押圧具９の材質としては、４２アロイを例示することができる。

ここで、検査対象のチップ表面に形成されたテストパッド（ボンディングパッド）数が増加すると、それに伴って各テストパッドのそれぞれに信号を送るためのポゴピンＰＧＰの本数が増加することになる。また、ポゴピンＰＧＰの本数が増加することによって、多層配線基板１に加わるポゴピンＰＧＰからの圧力も増加することになるので、多層配線基板１の反りを防ぐためにカードホルダＣＨＤを厚くする必要が生じる。さらに、薄膜シート２に形成された各プローブ７を対応するテストパッドに確実に接触させるために、薄膜シート２の中心領域（第１領域）ＩＡ（図３参照）および接着リングを境に外周側となり中心領域ＩＡを取り囲む外周領域（第２領域）ＯＡ（図３参照）のそれぞれに張力を加える構造とした場合には、多層配線基板１の表面から薄膜シート２のプローブ面までの高さＨＴ（図１参照）に限界が生じ、本発明者らが行った実験によれば、高さＨＴの限界値は約３．５ｍｍであった。その高さＨＴの限界値よりカードホルダＣＨＤの厚さのほうが大きくなった場合には、薄膜シート２がカードホルダＣＨＤ内に埋もれてしまうことになり、プローブ７をテストパッドに確実に接触させることができなくなる不具合が懸念される。

そこで、本実施の形態では、上記薄膜シート２の中心領域ＩＡのみに張力を加えた状態で薄膜シート２と接着リング６とを接着し、外周領域ＯＡには張力を加えない構造とする。この時、接着リング６の材質としては、Ｓｉ（シリコン）と同程度の熱膨張率の金属（たとえば、４２アロイ）を選択し、薄膜シート２と接着リング６とを接着する接着剤としては、エポキシ系接着剤を用いることを例示できる。それにより、上記薄膜シート２のプローブ面までの高さＨＴを規定する接着リング６の高さを高くすることができるので、その高さＨＴも高くなり、薄膜シート２がカードホルダＣＨＤ内に埋もれてしまう不具合を避けることができる。すなわち、カードホルダＣＨＤが厚くなった場合でも、プローブ７をテストパッドに確実に接触させることが可能となる。

上記のような手段を用いる代わりに、図４に示すように、多層配線基板１の中央部（第３領域）に補助基板（第２固定基板）ＳＢを取り付け、その補助基板ＳＢに薄膜シート２を取り付ける構造として、多層配線基板１の表面から薄膜シート２のプローブ面までの高さＨＴを向上させてもよい。多層配線基板１と同様に、補助基板ＳＢ内には複数の配線が形成され、さらにこれら配線の端部とそれぞれ電気的に接触する複数の受け部（図示は省略）が形成されている。多層配線基板１に設けられた受け部と補助基板ＳＢに設けられた受け部とは、たとえばそれぞれ対応するもの同士がはんだによって電気的に接続されている。はんだを用いる代わりに、異方性導電ゴムを介して多層配線基板１と補助基板ＳＢとを圧着する手段、もしくは多層配線基板１および補助基板ＳＢのそれぞれの表面に上記受け部と電気的に接続するＣｕ（銅）めっき製の突起部を形成し、対応する突起部同士を圧着する手段を用いてもよい。

本実施の形態において、上記プローブカードを用いてプローブ検査（電気的検査）を行う対象としては、ＬＣＤ（Liquid Crystal Display）ドライバが形成されたチップを例示することができる。図３６は、それら複数のチップ（チップ領域）１０が区画されたウエハＷＨの平面図である。なお、本実施の形態のプローブカードを用いたプローブ検査は、これら複数のチップ１０が区画されたウエハＷＨに対して行うものである。また、図５は、そのチップ１０の平面と、その一部を拡大したものを図示している。このチップ１０は、たとえば単結晶シリコン基板からなり、その主面にはＬＣＤドライバ回路が形成されている。また、チップ１０の主面の周辺部には、ＬＣＤドライバ回路と電気的に接続する多数のパッド（テストパッド（第１電極））１１、１２が配置されており、図５中におけるチップ１０の上側の長辺および両短辺に沿って配列されたパッド１１は出力端子となり、チップ１０の下側の長辺に沿って配列されたパッド１２は入力端子となっている。ＬＣＤドライバの出力端子数は入力端子数より多いことから、隣り合ったパッド１１の間隔をできる限り広げるために、パッド１１はチップ１０の上側の長辺および両短辺に沿って２列で配列され、チップ１０の上側の長辺および両短辺に沿って互いの列のパッド１１が互い違いに配列されている。本実施の形態１において、隣り合うパッド１１が配置されているピッチＬＰは、たとえば約６８μｍである。また、本実施の形態において、パッド１１は平面矩形であり、チップ１０の外周と交差（直交）する方向に延在する長辺の長さＬＡは約６３μｍであり、チップ１０の外周に沿って延在する短辺の長さＬＢは約３４μｍである。また、隣り合うパッド１１が配置されているピッチＬＰが約６８μｍであり、パッド１１の短辺の長さＬＢが約３４μｍであることから、隣り合うパッド１１の間隔は約３４μｍとなる。

パッド１１、１２は、たとえばＡｕ（金）から形成されたバンプ電極（突起電極）であり、チップ１０の入出力端子（ボンディングパッド）上に、電解めっき、無電解めっき、蒸着あるいはスパッタリングなどの方法によって形成されたものである。図６は、パッド１１の斜視図である。パッド１１の高さＬＣは約１５μｍであり、パッド１２も同程度の高さを有する。

また、上記チップ１０は、ウエハの主面に区画された多数のチップ領域に半導体製造技術を使ってＬＣＤドライバ回路（半導体集積回路）や入出力端子（ボンディングパッド）を形成し、次いで入出力端子上に上記の方法でパッド１１を形成した後、ウエハをダイシングしてチップ領域を個片化することにより製造することができる。また、本実施の形態において、上記プローブ検査は、ウエハをダイシングする前に各チップ領域に対して実施するものである。なお、以後プローブ検査（パッド１１、１２とプローブ７とが接触する工程）を説明する際に、特に明記しない場合には、チップ１０はウエハをダイシングする前の各チップ領域を示すものとする。

図７は、上記チップ１０の液晶パネルへの接続方法を示す要部断面図である。図７に示すように、液晶パネルは、たとえば主面に画素電極１４、１５が形成されたガラス基板１６、液晶層１７、および液晶層１７を介してガラス基板１６と対向するように配置されたガラス基板１８などから形成されている。本実施の形態１においては、このような液晶パネルのガラス基板１６の画素電極１４、１５に、それぞれパッド１１、１２が接続するようにチップ１０をフェイスダウンボンディングすることによって、チップ１０を液晶パネルへ接続することを例示できる。

図８は上記薄膜シート２の下面のプローブ７が形成された領域の一部を拡大して示した要部平面図であり、図９は図８中のＢ−Ｂ線に沿った要部断面図であり、図１０は図８中のＣ−Ｃ線に沿った要部断面図である。

上記プローブ７は、薄膜シート２中にて平面六角形状にパターニングされた金属膜２１Ａ、２１Ｂの一部であり、金属膜２１Ａ、２１Ｂのうちの薄膜シート２の下面に４角錐型または４角錐台形型に飛び出した部分である。プローブ７は、薄膜シート２の主面において上記チップ１０に形成されたパッド１１、１２の位置に合わせて配置されており、図８ではパッド１１に対応するプローブ７の配置について示している。これらプローブ７のうち、プローブ７Ａは、２列で配列されたパッド１１のうちの相対的にチップ１０の外周に近い配列（以降、第１列と記す）のパッド１１に対応し、プローブ７Ｂは、２列で配列されたパッド１１のうちの相対的にチップ１０の外周から遠い配列（以降、第２列と記す）のパッド１１に対応している。また、最も近い位置に存在するプローブ７Ａとプローブ７Ｂとの間の距離は、図８が記載された紙面の左右方向の距離ＬＸと上下方向の距離ＬＹとで規定され、距離ＬＸは前述の隣り合うパッド１１が配置されているピッチＬＰの半分の約３４μｍとなる。また、本実施の形態において、距離ＬＹは、約９３μｍとなる。

金属膜２１Ａ、２１Ｂは、たとえば下層からロジウム膜およびニッケル膜が順次積層して形成されている。金属膜２１Ａ、２１Ｂ上にはポリイミド膜２２が成膜され、ポリイミド膜２２上には各金属膜２１と電気的に接続する配線（第２配線）２３が形成されている。配線２３は、ポリイミド膜２２に形成されたスルーホール２４の底部で金属膜２１Ａ、２１Ｂと接触している。また、ポリイミド膜２２および配線２３上には、ポリイミド膜２５が成膜されている。

上記したように、金属膜２１Ａ、２１Ｂの一部は４角錐型または４角錐台形型に形成されたプローブ７Ａ、７Ｂとなり、ポリイミド膜２２には金属膜２１Ａ、２１Ｂに達するスルーホール２４が形成される。そのため、プローブ７Ａが形成された金属膜２１Ａおよびスルーホール２４の平面パターンと、プローブ７Ｂが形成された金属膜２１Ｂおよびスルーホール２４の平面パターンとが同じ方向で配置されるようにすると、隣り合う金属膜２１Ａと金属膜２１Ｂとが接触してしまい、プローブ７Ａ、７Ｂからそれぞれ独立した入出力を得られなくなってしまう不具合が懸念される。そこで、本実施の形態では、図８に示すように、プローブ７Ｂが形成された金属膜２１Ｂおよびスルーホール２４の平面パターンは、プローブ７Ａが形成された金属膜２１Ａおよびスルーホール２４の平面パターンを１８０°回転したパターンとしている。それにより、平面でプローブ７Ａおよびスルーホール２４が配置された金属膜２１Ａの幅広の領域と、平面でプローブ７Ｂおよびスルーホール２４が配置された金属膜２１Ｂの幅広の領域とが、紙面の左右方向の直線上に配置されないようになり、金属膜２１Ａおよび金属膜２１Ｂの平面順テーパー状の領域が紙面の左右方向の直線上に配置されるようになる。その結果、隣り合う金属膜２１Ａと金属膜２１Ｂとが接触してしまう不具合を防ぐことができる。また、狭ピッチでパッド１１（図５参照）が配置されても、それに対応した位置にプローブ７Ａ、７Ｂを配置することが可能となる。

本実施の形態では、図５を用いてパッド１１が２列で配列されている場合について説明したが、図１２に示すように、１列で配列されているチップも存在する。そのようなチップに対しては、図１３に示すように、上記金属膜２１Ａの幅広の領域が紙面の左右方向の直線上に配置された薄膜シート２を用いることで対応することができる。また、このようにパッド１１が１列で配列され、たとえばチップ１０の外周と交差（直交）する方向に延在する長辺の長さＬＡ約１４０μｍであり、チップ１０の外周に沿って延在する短辺の長さＬＢが約１９μｍであり、隣り合うパッド１１が配置されているピッチＬＰが約３４μｍであり、隣り合うパッド１１の間隔が約１５μｍである場合には、図５に示したパッド１１に比べて長辺が約２倍以上となり、短辺方向でのパッド１１の中心位置を図５に示したパッド１１の中心位置と揃えることができるので、図８〜図１０を用いて説明した薄膜シート２を用いることが可能となり、図１４に示す位置ＰＯＳ１、ＰＯＳでプローブ７Ａ、７Ｂのそれぞれがパッド１１に接触することになる。

また、パッド１１の数がさらに多い場合には、３列以上で配列されている場合もある。図１５は３列で配列されたパッド１１に対応した薄膜シート２の要部平面図であり、図１６は４列で配列されたパッド１１に対応した薄膜シート２の要部平面図である。チップ１０のサイズが同じであれば、パッド１１の配列数が増えるに従って、図８を用いて説明した距離ＬＸがさらに狭くなるので、上記金属膜２１Ａ、２１Ｂを含む金属膜が接触してしまうことがさらに懸念される。そこで、図１５および図１６に示すように、金属膜２１Ａ、２１Ｂ、２１Ｃ、２１Ｄを、たとえば図８に示した金属膜２１Ａの平面パターンを４５°回転させたものとすることで、金属膜２１Ａ、２１Ｂ、２１Ｃ、２１Ｄが互いに接触してしまう不具合を防ぐことが可能となる。また、ここでは図８に示した金属膜２１Ａの平面パターンを４５°回転させた例について説明したが、４５°に限定するものではなく、金属膜２１Ａ、２１Ｂ、２１Ｃ、２１Ｄの互いの接触を防ぐことができるのであれば他の回転角でもよい。なお、金属膜２１Ｃには、プローブ７Ｂが対応するパッド１１よりさらにチップ１０内の内側に配置されたパッド１１に対応するプローブ７Ｃが形成され、金属膜２１Ｄには、プローブ７Ｃが対応するパッド１１よりさらにチップ１０内の内側に配置されたパッド１１に対応するプローブ７Ｄが形成されている。

ここで、図１７は図１６中のＤ−Ｄ線に沿った要部断面図であり、図１８は図１６中のＥ−Ｅ線に沿った要部断面図である。図１６に示したように、４列のパッド１１に対応するプローブ７Ａ〜７Ｄを有する金属膜２１Ａ〜２１Ｄを配置した場合には、金属膜２１Ａ〜２１Ｄのそれぞれに上層から電気的に接続する配線のすべてを同一の配線層で形成することが困難になる。これは、上記距離ＬＸが狭くなることによって、金属膜２１Ａ〜２１Ｄのそれぞれ同士が接触する虞が生じるのと共に、金属膜２１Ａ〜２１Ｄに電気的に接続する配線同士も接触する虞が生じるからである。そこで、本実施の形態においては、図１７および図１８に示すように、それら配線を２層の配線層（配線２３、２６）から形成することを例示することができる。なお、配線２６およびポリイミド膜２５上には、ポリイミド膜２７が形成されている。相対的に下層の配線２３はポリイミド膜２２に形成されたスルーホール２４の底部で金属膜２１Ａ、２１Ｃと接触し、相対的に上層の配線２６はポリイミド膜２２、２５に形成されたスルーホール２８の底部で金属膜２１Ｂ、２１Ｄと接触している。それにより、同一の配線層においては、隣り合う配線２３または配線２６の間隔を大きく確保することが可能となるので、隣り合う配線２３または配線２６が接触してしまう不具合を防ぐことができる。また、パッド１１が５列以上となり、それに対応するプローブ数が増加して上記距離ＬＸが狭くなる場合には、さらに多層に配線層を形成することによって、配線間隔を広げてもよい。

次に、上記の本実施の形態の薄膜シート２の構造について、その製造工程と併せて図１９〜図２６を用いて説明する。図１９〜図２６は、図８〜図１１を用いて説明した２列のパッド１１（図７参照）に対応したプローブ７Ａ、７Ｂを有する薄膜シート２の製造工程中の要部断面図である。なお、薄膜シートの構造および薄膜シートの製造工程と、上記プローブ７（プローブ７Ａ〜７Ｄ）と同様のプローブの構造および製造工程については、特願２００３−７５４２９号、特願２００３−３７１５１５号、特願２００３−３７２３２３号、および特願２００４−１１５０４８号にも記載がある。

まず、図１９に示すように、厚さ０．２ｍｍ〜０．６ｍｍ程度のシリコンからなるウエハ３１を用意し、熱酸化法によってこのウエハ３１の両面に膜厚０．５μｍ程度の酸化シリコン膜３２を形成する。続いて、フォトレジスト膜をマスクとしてウエハ３１の主面側の酸化シリコン膜３２をエッチングし、ウエハ３１の主面側の酸化シリコン膜３２にウエハ３１に達する開口部を形成する。次いで、残った酸化シリコン膜３２をマスクとし、強アルカリ水溶液（たとえば水酸化カリウム水溶液）を用いてウエハ３１を異方的にエッチングすることによって、ウエハ３１の主面に（１１１）面に囲まれた４角錐型または４角錐台形型の穴３３を形成する。

次に、図２０に示すように、上記穴３３の形成時にマスクとして用いた酸化シリコン膜３２をフッ酸およびフッ化アンモニウムの混合液によるウェットエッチングにより除去する。続いて、ウエハ３１に熱酸化処理を施すことにより、穴３３の内部を含むウエハ３１の全面に膜厚０．５μｍ程度の酸化シリコン膜３４を形成する。次いで、穴３３の内部を含むウエハ３１の主面に導電性膜３５を成膜する。この導電性膜３５は、たとえば膜厚０．１μｍ程度のクロム膜および膜厚１μｍ程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。次いで、導電性膜３５上にフォトレジスト膜を成膜し、フォトリソグラフィ技術によって後の工程で金属膜２１Ａ、２１Ｂ（図８〜図１０参照）が形成される領域のフォトレジスト膜を除去し、開口部を形成する。

次に、導電性膜３５を電極とした電解めっき法により、上記フォトレジスト膜の開口部の底部に現れた導電性膜３５上に硬度の高い導電性膜３７および導電性膜３８を順次堆積する。本実施の形態においては、導電性膜３７をロジウム膜とし、導電性膜３８をニッケル膜とすることを例示できる。ここまでの工程により、導電性膜３７、３８から前述の金属膜２１Ａ、２１Ｂを形成することができる。また、穴３３内の導電性膜３７、３８が前述のプローブ７Ａ、７Ｂとなる。なお、導電性膜３５は、後の工程で除去されるが、その工程については後述する。

金属膜２１Ａ、２１Ｂにおいては、後の工程で前述のプローブ７Ａ、７Ｂが形成された時に、ロジウム膜から形成された導電性膜３７が表面となり、導電性膜３７がパッド１１に直接接触することになる。そのため、導電性膜３７としては、硬度が高く耐磨耗性に優れた材質を選択することが好ましい。また、導電性膜３７はパッド１１に直接接触するため、プローブ７Ａ、７Ｂによって削り取られたパッド１１の屑が導電性膜３７に付着すると、その屑を除去するクリーニング工程が必要となり、プローブ検査工程が延びてしまうことが懸念される。そのため、導電性膜３７としては、パッド１１を形成する材料が付着し難い材質を選択することが好ましい。そこで、本実施の形態においては、導電性膜３７として、これらの条件を満たすロジウム膜を選択している。それにより、そのクリーニング工程を省略することができる。

次に、上記金属膜２１Ａ、２１Ｂ（導電性膜３７、３８）の成膜に用いたフォトレジスト膜を除去した後、図２１に示すように、金属膜２１Ａ、２１Ｂおよび導電性膜３５を覆うようにポリイミド膜２２（図９および図１０も参照）を成膜する。続いて、そのポリイミド膜２２に金属膜２１Ａ、２１Ｂに達する前述のスルーホール２４を形成する。このスルーホール２４は、レーザを用いた穴あけ加工またはアルミニウム膜をマスクとしたドライエッチングによって形成することができる。

次に、図２２に示すように、スルーホール２４の内部を含むポリイミド膜２２上に導電性膜４２を成膜する。この導電性膜４２は、たとえば膜厚０．１μｍ程度のクロム膜および膜厚１μｍ程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。続いて、その導電性膜４２上にフォトレジスト膜を形成した後に、そのフォトレジスト膜をフォトリソグラフィ技術によってパターニングし、フォトレジスト膜に導電性膜４２に達する開口部を形成する。次いで、めっき法により、その開口部内の導電性膜４２上に導電性膜４３を成膜する。本実施の形態においては、導電性膜４３として銅膜、または銅膜およびニッケル膜を下層から順次堆積した積層膜を例示することができる。

次に、上記フォトレジスト膜を除去した後、導電性膜４３をマスクとして導電性膜４２をエッチングすることにより、導電性膜４２、４３からなる配線２３を形成する。配線２３は、スルーホール２４の底部にて金属膜２１Ａ、２１Ｂと電気的に接続することができる。

次に、図２３に示すように、ウエハ３１の主面に前述のポリイミド膜２５を成膜する。続いて、図２４に示すように、ポリイミド膜２５の上面に厚さ１２．５μｍ程度のポリイミドシート４５を配置する。次いで、そのポリイミドシート４５の上面に厚さ５０μｍ程度のエラストマ４６を形成する。本実施の形態においては、エラストマ４６を形成する方法として、液状エラストマを印刷もしくはディスペンサ塗布する方法、またはシート状エラストマを配置する方法を例示することができる。エラストマ４６は、多数のプローブ７Ａ、７Ｂの先端がパッド１１に接触する際の衝撃を緩和しつつ、個々のプローブ７Ａ、７Ｂの先端の高さのばらつきを局部的な変形によって吸収し、パッド１１の高さのばらつきに倣った均一な食い込みによってプローブ７Ａ、７Ｂとパッド１１との接触を実現する。

次に、図２５に示すように、たとえばフッ酸とフッ化アンモニウムの混合液を用いたエッチングによって、ウエハ３１の裏面の酸化シリコン膜３４を除去する。続いて、強アルカリ水溶液（たとえば水酸化カリウム水溶液）を用いたエッチングにより、薄膜シート２を形成するための型材であるウエハ３１を除去する。次いで、酸化シリコン膜３４および導電性膜３５を順次エッチングにより除去する。この時、酸化シリコン膜３４はフッ酸およびフッ化アンモニウムの混合液を用いてエッチングし、導電性膜３５に含まれるクロム膜は過マンガン酸カリウム水溶液を用いてエッチングし、導電性膜３５に含まれる銅膜はアルカリ性銅エッチング液を用いてエッチングする。ここまでの工程により、プローブ７Ａ、７Ｂを形成する導電性膜３７（図２０参照）であるロジウム膜がプローブ７Ａ、７Ｂの表面に現れる。前述したように、ロジウム膜が表面に形成されたプローブ７Ａ、７Ｂにおいては、プローブ７Ａ、７Ｂが接触するパッド１１の材料であるＡｕなどが付着し難く、Ｎｉより硬度が高く、かつ酸化され難く接触抵抗を安定させることができる。

次に、図２６に示すように、たとえば４２アロイから形成された押圧具５０（押圧具９）をエラストマ４６上に接着して本実施の形態の薄膜シート２を製造する。

必要に応じて、上記スルーホール２４、配線２３およびポリイミド膜２５を形成する工程を繰り返すことによって、さらに配線を多層に形成してもよい。

ところで、薄膜シート２において配線を多層に形成した際には、図２７に示すように、下層の配線２３上に上層の配線（第４配線）２３Ａが形成される個所と形成されない個所とが出来上がってしまう場合がある。このような場合、配線２３Ａが形成されなかった個所では、配線２３Ａがない分だけ段差が形成され、配線２３上でポリイミド膜２５Ａの上面が下がり、ポリイミド膜２５Ａとポリイミドシート４５との間に空隙ＳＰＣが形成されてしまう虞がある。このような空隙ＳＰＣが形成されると、プローブ検査時にチップ１０（図５および図１２参照）のパッド１１、１２にプローブ７Ａ、７Ｂを接触させるよう押圧具（押圧機構）５０が押圧力を加えた際に、その押圧力を空隙ＳＰＣが吸収してしまい、プローブ７Ａ、７Ｂが確実にパッド１１、１２に接触できなくなる不具合が懸念される。

そこで、本実施の形態では、配線２３Ａが形成されなかった個所においても、下層の配線２３とは電気的に接続しない配線（第５配線）２３Ｂを形成し、上記段差が形成されないようにする。それにより、空隙ＳＰＣが形成されてしまうことを防ぐことができる。すなわち、プローブ検査時においては、プローブ７Ａ、７Ｂを確実にパッド１１、１２に接触させることが可能となる。

また、図２９に示すように、上記工程によって形成した薄膜シート２をプローブカードへ組み立てる際には、ポリイミドシート４５の薄膜シート２上への配置時およびエラストマ４６の形成時に、それぞれの界面に空気ＡＲを巻き込んでしまう虞がある。このような空気ＡＲが巻き込まれてしまった場合には、プローブ検査時の高温雰囲気中にて空気ＡＲが膨張して押圧具５０からの押圧力を膨張した空気ＡＲが吸収し、プローブ７（７Ａ、７Ｂ）が確実にパッド１１、１２に接触できなくなる不具合が懸念される。なお、図２９中では、プローブカードの構造と空気の巻き込みに関する問題点との関係をわかりやすくするために、ポリイミドシート４５、エラストマ４６および押圧具５０（押圧具９）については、薄膜シート２から分けて記載している。

そこで、本実施の形態では、図３０に示すように、薄膜シート２を形成する際に、プローブ７（７Ａ、７Ｂ）、金属膜２１Ａ、２１Ｂ、および配線２３、２３Ａ、２３Ｂが形成されている部分を避けて薄膜シート２のプローブ面（プローブ７（７Ａ、７Ｂ）が形成された面）から押圧具５０（押圧具９）に達する径が１００μｍ〜１５０μｍ程度の穴ＴＨＬを形成する。この穴ＴＨＬは、たとえばレーザを用いた穴あけ加工によって形成することができる。このような穴ＴＨＬを形成しておくことにより、空気ＡＲが薄膜シート２内に巻き込まれてしまった場合でも穴ＴＨＬから空気ＡＲを脱気することができる。すなわち、プローブ検査時には、プローブ７（７Ａ、７Ｂ）を確実にパッド１１、１２に接触させることが可能となる。

ここで、図３１は、薄膜シート２における上記穴ＴＨＬの形成位置を説明する要部平面図である。図３１中において点線で示した領域は、チップ１０の外形に対応する領域１０Ａである。またアライメントマークＡＭは、プローブカードの組立時における位置合わせ、およびプローブ検査時におけるチップ１０との位置合わせに用いられる。前述したように、穴ＴＨＬは、プローブ７（７Ａ、７Ｂ）、金属膜２１Ａ、２１Ｂ、および配線２３、２３Ａ、２３Ｂが形成されている部分を避けて形成される。また、図３１中でＧ１（紙面左右方向）およびＧ２（紙面上下方向）で示される領域１０Ａの外端部からの部分にプローブ７（７Ａ、７Ｂ）、金属膜２１Ａ、２１Ｂ、および配線２３、２３Ａ、２３Ｂが形成されていることから、このＧ１およびＧ２で示される領域より内側に穴は形成される。本実施の形態では、紙面左右方向における２つのアライメントマークＡＭ間の距離をＸ１とした時に、その２つのアライメントマークＡＭ間においてＸ１／１２、Ｘ１／６、Ｘ１／６、Ｘ１／６、Ｘ１／６、Ｘ１／６、およびＸ１／１２の間隔で穴ＴＨＬを配置することを例示できる。また、領域１０Ａの中央に穴ＴＨＬを配置してもよい。

ところで、本実施の形態の薄膜シート２には、プローブ検査時にプローブ７（７Ａ、７Ｂ）を確実にパッド１１、１２に接触させることを目的として、薄膜シート２の全面で剛性を均一にするために、図３２に示すようなダミー配線ＤＬを薄膜シート２の全面に形成している。このダミー配線ＤＬは、プローブ検査に関わる配線やプローブ７（７Ａ、７Ｂ）とは電気的に接続していない。このようなダミー配線ＤＬが形成されている状況下において、チップ１０の表面に形成されたテストパッド（パッド１１、１２）数が増加すると、薄膜シート２内に形成された配線数も増加し、薄膜シート２の剛性がさらに増加する。そのため、図３３に示すように、薄膜シート２に働く張力が大きくなり、押圧具５０（押圧具９）による押圧により、プローブ７のうち接着リング６に近いプローブ７Ｃほど押圧具５０（押圧具９）方向（紙面上方向）へと引っ張られることになる。それにより、プローブ７Ｃについては、確実にパッド１１、１２に接触できなくなる不具合が懸念される。図３２中にて示す領域ＣＮには、平面でポリイミドシート４５の角部が接触することになるので、特に張力が働き、領域ＣＮでのプローブ７Ｃは特に押圧具５０（押圧具９）方向（紙面上方向）へと引っ張られることになる。

そこで、本実施の形態では、プローブカードを実際にプローブ検査で用いる前に、高温（第１温度）雰囲気下で薄膜シート２に強い張力（第１の力）を加え、薄膜シート２自体の張力を弱めておく。たとえば、図３４に示すように、１００℃以上の高温雰囲気下において、押圧具５０（押圧具９）をプローブ検査維持の調整寸法より大きく押し出し、プローブ検査時より強い張力が薄膜シート２に加わるようにする。この状態でウエハＷＨにプローブ７（７Ａ、７Ｂ）を接触させて数時間放置し、薄膜シート２自体の張力を緩和する。この時、薄膜シート２自体の張力を緩和させすぎないようにするために、一度で所望の張力（第１張力）まで緩和するのではなく、数回に分けて実施し、その都度薄膜シート２自体の張力がどの程度となったか測定し、少しずつ目的の張力まで近づけていく。それにより、プローブ検査時に薄膜シート２自体の張力の影響でプローブ７（７Ａ、７Ｂ）が押圧具５０（押圧具９）方向（紙面上方向）へと引っ張られ、プローブ７がパッド１１、１２に接触できなくなることを防ぐことができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

前記実施の形態では、薄膜シートを用いたプローブカードによってプローブ検査を行う対象がＬＣＤドライバが形成されたチップである場合について説明したが、ロジック回路が形成されたチップであってもよい。それにより、チップの平面外形がＬＣＤドライバの場合より正方形に近づいた場合には、薄膜シートに設ける穴ＴＨＬは、図３５に示すような位置で形成することを例示できる。すなわち、チップの外形に対応する領域１０Ａの紙面左右方向では、領域１０Ａの外端部からＧ１で示される部分を除いた長さをＸ２とし、領域１０Ａの紙面上下方向では、領域１０Ａの外端部からＧ２で示される部分を除いた長さをＹ２とし、平面で相対的に外周に配置される穴ＴＨＬは、紙面左右方向でＸ２／６、Ｘ２／３、Ｘ２／３、およびＸ２／６の間隔で配置し、紙面上下方向でＹ２／６、Ｙ２／３、Ｙ２／３、およびＹ２／６の間隔で配置するものである。また、平面で相対的に内周に配置される穴ＴＨＬは、紙面左右方向でＸ２／４、Ｘ２／４、Ｘ２／４、およびＸ２／４の間隔で配置し、紙面上下方向でＹ２／４、Ｙ２／４、Ｙ２／４、およびＹ２／４の間隔で配置するものである。また、領域１０Ａの中央に穴ＴＨＬを配置してもよい。

本発明の半導体集積回路装置の製造方法は、たとえば半導体集積回路装置の製造工程におけるプローブ検査工程に広く適用することができる。

Claims (9)

1. 以下の工程を含む半導体集積回路装置の製造方法であって、
   （ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程と、
   （ｂ）第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記第１配線基板に保持された第１シートと、前記第１配線基板に前記第１シートが取り付けられた第１面とは反対側の第２面から接触し、前記複数の接触端子の各々に電気信号を伝える複数のポゴピンと、前記第１シートのうち前記複数の接触端子が形成された第１領域を前記第１配線基板から離間して張力を加えつつ保持する接着リングと、前記第１シートのうち前記第１領域を裏面より押圧する押圧機構と、前記第１配線基板を前記第１面方向から固定する第１固定基板とを有する第１カードを用意する工程と、
   （ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程と、を有し、
   前記複数の接触端子の前記先端の各々は、前記第１シートの主面にて、前記複数の第１電極のうちの対応するものと対向して配置され、
   前記第１シートのうち前記第１領域は、張力を加えた状態で前記第１シートと前記接着リングとが接着され、かつ前記第１シートのうち前記第１領域を取り囲む第２領域は、弛緩した状態で前記第１配線基板に保持して前記押圧機構により、前記第１領域を裏面より押圧することで、前記複数の接触端子の前記先端を前記複数の第１電極に接触させる。
2. 請求項１記載の半導体集積回路装置の製造方法において、
   前記第１シートの前記第１領域が前記第１配線基板から離間する距離は、前記第１固定基板の厚さより大きい。
3. 請求項１記載の半導体集積回路装置の製造方法において、
   前記第１シートには、前記第２配線および前記複数の接触端子から離間した位置で１つ以上の穴が設けられている。
4. 請求項３記載の半導体集積回路装置の製造方法において、
   前記（ｃ）工程時に、前記第１シート中の気泡を前記穴から前記第１シート外へ脱気する。
5. 請求項１記載の半導体集積回路装置の製造方法において、
   前記第２配線は、第３配線と、前記第３配線の上層に形成され、前記第３配線と電気的に接続する第４配線とを含み、
   前記第４配線が形成された配線層には、前記第３配線とは電気的に接続しない第５配線が形成され、
   各々の前記第３配線上には、前記第４配線および前記第５配線のうちの少なくとも一方が形成されている。
6. 請求項１記載の半導体集積回路装置の製造方法において、
   前記（ｃ）工程の前に、
   （ｄ）第１温度下で前記押圧機構により前記第１シートを押圧し、前記第１シートに第１の力を加えて前記第１シート自体の張力を緩和する工程、
   を含み、
   前記第１温度は、前記第１シートに前記第１の力を加えることで前記第１シート自体の前記張力が緩和する温度である。
7. 請求項１記載の半導体集積回路装置の製造方法において、
   前記第１シートと前記接着リングとは接着剤により接着される。
8. 請求項７記載の半導体集積回路装置の製造方法において、
   前記接着剤はエポキシ系接着剤である。
9. 請求項１記載の半導体集積回路装置の製造方法において、
   前記第１カードは、前記第１配線基板の第１面側に接続されたカードホルダを有する。