CN101057321A

CN101057321A - 半导体集成电路器件的制造方法

Info

Publication number: CN101057321A
Application number: CNA2004800443837A
Authority: CN
Inventors: 松本秀幸; 寄崎真吾; 长谷部昭男; 本山康博; 冈元正芳; 成塚康则
Original assignee: Renesas Technology Corp
Current assignee: Renesas Electronics Corp
Priority date: 2004-11-18
Filing date: 2004-11-18
Publication date: 2007-10-17
Anticipated expiration: 2024-11-18
Also published as: WO2006054344A1; TW200623301A; JP4755597B2; JPWO2006054344A1; US7598100B2; CN100508154C; TWI385741B; US20090130785A1

Abstract

为了防止薄膜片(2)随着用于防止多层布线衬底(1)弯曲的卡支架变厚而被掩埋到卡支架内而造成探针(7)不能可靠地接触到测试焊盘这种情况的出现，形成在仅对薄膜片(2)的中心区域(IA)施加张力的状态下粘结薄膜片(2)和粘结环(6)而不对外周区域(OA)施加张力的结构，通过增加规定到薄膜片(2)的探针面的高度的粘结环(6)的高度来增加到薄膜片(2)的探针面的高度。

Description

半导体集成电路器件的制造方法

技术领域

本发明涉及半导体集成电路器件的制造技术，尤其涉及有效应用于以窄节距配置有多个电极焊盘(pad)的半导体集成电路的电检测的技术。

背景技术

在日本特开2001-116796号公报(专利文献1(对应欧洲公报EP1074844))中公开了如下IC设备或晶片用锡球的测试方法及装置。即，通过重新修整IC阵列内的锡球，使IC阵列内的全部锡球的接触表面为同一平面，并向锡球的接触表面和IC衬底之间提供均等的补偿(offset)来大幅度减小使IC阵列内的全部焊料凸块(solder bump)与测试用的阵列相接触所需要的压力。

另外，在日本特开平5-283490号公报(专利文献2)中公开了以下这样的技术。即，通过使探针机构的测针的连接端接触到形成在半导体晶片内的各集成电路器件的凸起电极来使集成电路器件电连接到测试测量装置上，并利用推压体对晶片内相邻的集成电路器件的凸起电极进行推压来使其顶端部变形以使高度一致，由此，通过探针机构使凸起电极高度一致的集成电路器件以均匀的接触电阻连接到测试测量装置来提高测试精度，也在安装集成电路器件时减小与安装侧之间的连接电阻的不均匀。

另外，在日本特开2001-60758号公报(专利文献3(对应美国专利公报USP6,391,686))中公开了以下这样的技术。即，通过在包括具有被打通的多个第一区域和第一区域之间的第二区域的基底和形成在基底的至少上述第一区域上的布线图案的布线衬底上设置粘结材料，一边使其粘结材料中设置在上述第一区域内的部分流动到上述第二区域一边进行推压，使在第一区域中形成于基底、布线衬底和布线图案的角落的气泡移动到第二区域，同时将粘结材料压接在布线衬底上，由此从第一区域中除去气泡。

另外，在日本特开平10-300783号公报(专利文献4)中公开了一种接触探针，多个图案布线被形成在薄膜(film)上且这些图案布线的各顶端被配置成从薄膜突出的状态而成为接触销，通过在薄膜的图案布线一侧的面上层叠由预定的多个电源线构成的电源线层，各电源线连接预定的图案布线，且相对于图案布线来立体地设置电源线层，由此能够使可流过大电流的宽幅电源线的设计自由度提高，并使电源线有效地散热，从而防止断线。

另外，在日本特开2001-319953号公报(专利文献5)中公开了以下这样的技术。即，在探针器(prober)中，通过在卡固定器上设置加热器和温度传感器，将卡固定器加热到预定温度，由此，不受卡盘装置的加热影响，恒定地保持卡固定器的温度，防止因由温度变化引起的卡固定器的变形而产生的触针的位置变动，其中，上述探针器，其晶片的卡盘装置具备加热板，探针卡(probe card)被装载在卡固定器上，卡固定器被固定在顶板上。

另外，在日本特开2000-138268号公报(专利文献6)中公开了以下这样的技术。即，通过一边加热探针卡的不与晶片接触的面，一边进行检测，该检测一边从晶片背面对形成于晶片表面的半导体电路进行加热一边使设置于探针卡的探针进行接触，由此，减少探针卡的热变形量，使探针测试的精度提高。

专利文献1：日本特开2001-116796号公报

专利文献2：日本特开平5-283490号公报

专利文献3：日本特开2001-60758号公报

专利文献4：日本特开平10-300783号公报

专利文献5：日本特开2001-319953号公报

专利文献6：日本特开2000-138268号公报

发明内容

作为半导体集成电路器件的检测技术，有探针检测技术。该探针检测包括确认是否按预定的功能进行动作的功能测试、进行DC动作特性和AC动作特性的测试来辨别合格品/不合格品的测试等。

近年来，半导体集成电路装置的多功能化不断发展，推进着在一个半导体芯片(以下，简称芯片)上制作多个电路。另外，为了降低半导体集成电路器件的制造成本，正在推进将半导体元件和布线小型化，减小半导体芯片(以下，简称为芯片)的面积，增加每个晶片获得芯片的数量。因此，不仅测试焊盘(焊垫)数量有所增加，测试焊盘的配置窄节距化也缩小了测试焊盘的面积。随着这样的测试焊盘的窄节距化，存在当在上述探针检测中要使用具有悬臂(cantilever)状探针的探针器时难以与测试焊盘的配置位置一致地设置探针的课题。

本发明所公开的一个代表性的发明的目的之一在于，提供能够实现对具有窄节距化的测试焊盘的半导体集成电路器件的电检测的技术。

另外，本发明所公开的一个代表性的发明的另一个目的在于，提供能够在探针检测时可靠地使探针和测试焊盘相接触的技术。

简单说明本发明所要公开的发明中一个代表性的发明的概要，如下所述。

本发明的半导体集成电路器件的制造方法，包括以下几个步骤。

(a)准备半导体晶片的步骤，该半导体晶片被划分成多个芯片区域，在上述多个芯片区域中分别形成有半导体集成电路，在主面上形成有与上述半导体集成电路电连接的多个第一电极；

(b)准备第一卡的步骤，该第一卡包括

第一布线衬底，形成有第一布线；

第一片，形成有用于接触上述多个第一电极的多个接触端子和与上述多个接触端子电连接的第二布线，上述第二布线与上述第一布线电连接，上述多个接触端子的顶端与上述半导体晶片的主面相对而被保持在上述第一布线衬底上；

多个弹簧针，从与安装有上述第一片的第一面相反的一侧的第二面接触上述第一布线衬底，向上述多个接触端子分别传送电信号；

粘结环，使上述第一片中形成有上述多个接触端子的第一区域从上述第一衬底离开而一面施加张力一面保持；

推压机构，从背面推压上述第一片中的上述第一区域；

第一固定衬底，从上述第一面方向固定上述第一布线衬底；

(c)使上述多个接触端子的上述顶端与上述多个第一电极相接触来进行上述半导体集成电路的电检测的步骤，

其中，上述多个接触端子的上述顶端分别在上述第一片的主面上与上述多个第一电极中的对应的电极相对而配置，

上述第一片中包围上述第一区域的第二区域，以松弛的状态保持在上述第一衬底上。

另外，本发明的半导体集成电路器件的制造方法，包括以下几个步骤：

(b)准备第一卡的步骤，该第一卡包括

第一布线衬底，形成有第一布线；

第二固定衬底，安装在上述第一布线衬底的第一面的第二区域上；

第一片，形成有用于接触上述多个第一电极的多个接触端子和与上述多个接触端子电连接的第二布线，上述第二布线与上述第一布线电连接，上述多个接触端子的顶端与上述半导体晶片的主面相对而被保持在上述第二固定衬底上；

多个弹簧针，从与上述第一面相反的一侧的第二面接触上述第一布线衬底，向上述多个接触端子分别传送电信号；

推压机构，从背面推压上述第一片中形成有上述多个接触端子的第一区域；

第一固定衬底，在上述第三区域以外的第四区域中，从上述第一面方向固定上述第一布线衬底；

其中，上述多个接触端子的上述顶端分别在上述第一片的主面上与上述多个第一电极中的对应的电极相对而配置。

(b)准备第一卡的步骤，该第一卡包括

第一布线衬底，形成有第一布线；

在上述第一片上，在离开上述第二布线和上述多个接触端子的位置设置有一个以上的孔。

(b)准备第一卡的步骤，该第一卡包括

第一布线衬底，形成有第一布线；

上述第二布线包括第三布线、和形成在上述第三布线的上层并与上述第三布线电连接的第四布线，

在形成有上述第四布线的布线层，形成有不与上述第三布线电连接的第五布线，

在各个上述第三布线上，形成有上述第四布线和上述布线5中的至少一方。

(b)准备第一卡的步骤，该第一卡包括

第一布线衬底，形成有第一布线；

(c)在第一温度下通过上述推压机构推压第一片，对上述第一片施加第一力来缓和上述第一片本身的张力的步骤；

(d)在上述(c)步骤之后，使上述多个接触端子的上述顶端与上述多个第一电极相接触来进行上述半导体集成电路的电检测的步骤，

上述第一温度是通过对上述第一片施加上述第一力而使上述第一片本身的上述张力缓和的温度。

另外，将本发明所公开的其他概要分成项简单进行说明，如下所述。

1.探针卡，包括：

第一布线衬底，形成有第一布线；

第一片，形成用于接触上述多个第一电极的多个接触端子和与上述多个接触端子电连接的第二布线，上述第二布线与上述第一布线电连接，上述多个接触端子的顶端与上述半导体晶片的主面相对而被保持在上述第一布线衬底上；

推压机构，从背面推压上述第一片中的上述第一区域；以及

第一固定衬底，从上述第一面方向固定上述第一布线衬底，

上述第一片中包围上述第一区域的第二区域以松弛的状态被保持在上述第一衬底上。

2.探针卡，包括：

第一布线衬底，形成有第一布线；

第二固定衬底，安装在上述第一布线衬底的第一面的第三区域；

多个弹簧针，从与第一面相反的一侧的第二面接触上述第一布线衬底，向上述多个接触端子分别传送电信号；

推压机构，从背面推压上述第一片中形成有上述多个接触端子的第一区域；以及

第一固定衬底，在上述第三区域以外的第四区域中，从上述第一面方向固定上述第一布线衬底。

3.探针卡，包括：

第一布线衬底，形成有第一布线；

第一片，形成用于接触上述多个第一电极的多个接触端子和与上述多个接触端子电连接的第二布线，上述第二布线与上述第一布线电连接，上述多个接触端子的顶端与上述半导体晶片的主面相对而被保持在上述第一布线衬底上；以及

推压机构，从背面推压上述第一片中形成有上述多个接触端子的第一区域，

其中，在离开上述第二布线和上述多个接触端子的位置设置有一个以上的孔。

4.探针卡，包括：

第一布线衬底，形成有第一布线；

第一片，形成有用于接触上述多个第一电极的多个接触端子和与上述多个接触端子电连接的第二布线，上述第二布线与上述第一布线电连接，上述多个接触端子的顶端与上述半导体晶片的主面相对而被保持在上述第一布线衬底上；以及

其中，上述第二布线包括第三布线、和形成在上述第三布线的上层并与上述第三布线电连接的第四布线，

在形成上述第四布线的布线层，形成有不与上述第三布线电连接的第五布线，

5.探针卡，包括：

第一布线衬底，形成有第一布线；

上述第一片，在保持在上述第一布线衬底上的状况下，通过在第一温度下由上述推压机构进行推压而施加第一力来缓和张力，

简单说明由本申请所要公开的发明中代表性结构所得到的效果，如下所述。

(1)在对具有窄节距化的测试焊盘的半导体集成电路器件进行探针检测时，能够使探针和测试焊盘可靠地接触。

(2)即使在探针卡中抑制多层布线衬底的弯曲的卡支架变厚的情况下，也能够避免形成有探针的薄膜片被掩埋到卡支架内的缺陷。

附图说明

图1是本发明一个实施方式的探针卡的主要部分剖视图。

图2是本发明一个实施方式的探针卡的下表面的主要部分俯视图。

图3是沿着图2中的A-A线的剖视图。

图4是本发明一个实施方式的探针卡的主要部分的剖视图。

图5是使用本发明一个实施方式的探针卡进行探针检测的对象的半导体芯片的俯视图。

图6是图5所示的形成在半导体芯片上的焊盘的立体图。

图7是表示图5所示的半导体芯片的与液晶面板的连接方法的主要部分剖视图。

图8是本发明一个实施方式的形成探针卡的薄膜片的主要部分俯视图。

图9是沿着图8中的B-B线的剖视图。

图10是沿着图8中的C-C线的剖视图。

图11是放大表示形成本发明的一个实施方式的探针卡的薄膜片的主要部分的剖视图。

图12是使用本发明一个实施方式的探针卡进行探针检测的对象的半导体芯片的俯视图。

图13是形成本发明一个实施方式的探针卡的薄膜片的主要部分俯视图。

图14是示出了探针接触到设置于作为使用本发明一个实施方式的探针卡进行探针检测的对象的半导体芯片上的凸起电极上的位置的主要部分俯视图。

图15是形成本发明的一个实施方式的探针卡的薄膜片的主要部分俯视图。

图16是形成本发明的一个实施方式的探针卡的薄膜片的主要部分俯视图。

图17是沿着图16中的D-D线的剖视图。

图18是沿着图16中的E-E线的剖视图。

图19是说明形成本发明一个实施方式的探针卡的薄膜片的制造步骤的主要部分剖视图。

图20是接着图19的薄膜片的制造步骤中的主要部分剖视图。

图21是接着图20的薄膜片的制造步骤中的主要部分剖视图。

图22是接着图21的薄膜片的制造步骤中的主要部分剖视图。

图23是接着图22的薄膜片的制造步骤中的主要部分剖视图。

图24是接着图23的薄膜片的制造步骤中的主要部分剖视图。

图25是接着图24的薄膜片的制造步骤中的主要部分剖视图。

图26是接着图25的薄膜片的制造步骤中的主要部分剖视图。

图27是说明在形成探针卡的薄膜片的形成中产生的课题的主要部分剖视图。

图28是形成本发明的一个实施方式的探针卡的薄膜片的主要部分剖视图。

图29是说明在探针卡的形成中产生的课题的主要部分剖视图。

图30是形成本发明一个实施方式的探针卡的薄膜片的制造步骤中的主要部分剖视图。

图31是形成本发明一个实施方式的探针卡的薄膜片中排气用的孔的形成位置的主要部分俯视图。

图32是说明在形成本发明一个实施方式的探针卡的薄膜片上设置的虚设布线的俯视图。

图33是说明在使用了薄膜片的探针卡的使用时产生的课题的主要部分剖视图。

图34是说明缓和在形成本发明一个实施方式的探针卡的薄膜片上产生的张力的方法的主要部分剖视图。

图35是说明形成本发明一个实施方式的探针卡的薄膜片中的排气用的孔的形成位置的主要部分俯视图。

图36是作为使用本发明一个实施方式的探针卡进行探针检测的对象的形成了半导体芯片区域的半导体晶片的俯视图。

具体实施方式

详细说明本发明之前，说明本发明中的术语的含义如下。

所谓晶片，是指用于制造集成电路的单晶硅衬底(一般大致为平面圆形)、SOI(Silicon On Insulator：绝缘体上外延硅)衬底、蓝宝石衬底、玻璃衬底、其他绝缘、半绝缘或半导体衬底等以及它们的复合衬底。另外，在本发明中提到半导体集成电路器件时，不仅是在硅晶片、蓝宝石衬底等半导体或绝缘体衬底上制作的半导体集成电路器件，是除了特别明确指出除此之外的内容以外，还包括如TFT(ThinFilm Transistor：薄膜晶体管)和STN(Super-Twisted-Nematic：超扭曲向列)液晶等那样的在玻璃等其他绝缘衬底上制作的半导体集成电路器件。

所谓器件面，是指晶片的主面即利用光刻法在该面上形成对应于多个芯片区域的器件图案的面。

所谓接触端子，是指利用与将硅晶片用于半导体集成电路的制造相同的晶片工序即组合了光刻技术、CVD(Chemical Vapor Deposition：化学汽相淀积)技术、溅射技术以及蚀刻技术等的图形化方法，一体地形成了布线层和与其电连接的顶端部的端子。

所谓薄膜探针(membrane probe)、薄膜探针卡、或凸起针布线片复合体，是指设有与检测对象相接触的上述接触端子(凸起针)和从此处引出的布线并在该布线上形成有外部接触用电极的薄膜，其厚度例如为10μm～100μm。

所谓探针卡，是指具有与成为检测对象的晶片相接触的接触端子和多层布线衬底等的结构体，所谓半导体检测装置是具有探针卡和放置成为检测对象的晶片的试样支承系统的检测装置。

所谓探针检测是指使用探针器对晶片工序完成后的晶片进行的电测试，是指使上述接触端子的顶端触碰形成在芯片区域的主面上的电极来进行半导体集成器件的电检测，通过进行确认是否按照预定的功能动作的功能测试、DC动作特性和AC动作特性的测试来辨别合格品/不合格品。与分割成各个芯片后(或封装完成后)进行的选择测试(最后测试)相区别。

所谓测试系统(Test System)是指对半导体集成电路进行电检测的系统，产生预定的电压和成为基准的时间等的信号。

所谓测试头(test head)，是指与测试系统电连接，接收由测试系统发送的电压和信号，并对半导体集成电路产生电压和详细的定时等信号，且经由弹簧针等向探针卡发送信号的测试装置。

所谓辙叉环(frog ring)，是指经由弹簧针(pogo pin)等与测试头和探针卡电连接，并向后述的探针卡发送由测试头发送来的信号的装置。

所谓探针器，是指具有辙叉环、探针卡和包含放置成为检测对象的晶片的晶片台的试样支承系统的检测装置。

在以下的实施方式中，方便起见，在需要时分割成多个部分或实施方式进行说明，但除了特别明确指出的情况以外，它们并不是互无关系，而是一方是另一方的一部分或全部的变形例、详细说明、补充说明等的关系。

另外，在以下的实施方式中，除了提及到要素的数量等(包括个数、数值、量、范围等)情况、特别明确指出的情况和原理上明显地限定于特定的数量的情况等之外，不限于该特定的数量，也可以是特定的数量以上或特定的数量以下。

并且，在以下的实施方式中，其构成要素(也包括要素步骤等)除了特别明确指出的情况和原理上明显认为是必须的情况等以外，显然未必是必须的。

同样，在以下的实施方式中，提及构成要素等的形状、位置关系等时，除了特别明确指出的情况和原理上明显认为不是这样的情况等之外，实质上包括与其形状等近似或类似的情况等。这对上述数值和范围来说也是一样的。

另外，在用于说明本实施方式的全部附图中，对具有相同功能的结构标记相同的符号，并省略其重复的说明。

另外，在本实施方式使用的附图中，存在为了易于观看附图即便是俯视图也局部地添加阴影线的情况。

在本实施方式中，将绝缘栅极型场效应晶体管称为MISFET(Metal Insulator Semiconductor Field Effect Transistor)，也包括MOSFET(Metal Oxide Semiconductor Field Effect Transistor)。

另外，关于本发明中使用的基于半导体光刻技术的薄膜探针的各详细情况，在由本发明人和相关的发明人等完成的以下专利申请中进行了公开，因此，除了特别需要时以外不重复那些内容。上述专利文献，即为日本特愿平6-22885号、日本特开平7-283280号公报、日本特开平8-50146号公报、日本特开平8-201427号公报、日本特愿平9-119107号、日本特开平11-23615号公报、日本特开2002-139554号公报、日本特开平10-308423号公报、日本特愿平9-189660号、日本特开平11-97471号公报、日本特开2000-150594号公报、日本特开2001-159643号公报、日本专利申请第2002-289377号(对应美国申请号第10/676,609号；美国申请日2003.10.2)、日本专利申请第2002-294376号、日本专利申请第2003-189949号、日本专利申请第2003-075429号(对应美国申请号第10/765,917号；美国申请日2004.1.29)、日本专利申请第2003-344304号、日本专利申请第2003-371515号、日本专利申请第2003-372323号、以及日本专利申请第2004-115048号。

以下，根据附图详细说明本发明的实施方式。

图1是本实施方式的探针卡(第一卡)的主要部分剖视图。如图1所示，本实施方式的探针卡由多层布线衬底(第一布线衬底)1、薄膜片(第一片)2、测试头THD、辙叉环FGR以及卡支架(第一固定衬底)CHD等形成。测试头THD和辙叉环FGR之间、以及辙叉环FGR和多层布线衬底1之间，分别经由多个弹簧针PGP进行电连接，由此测试头THD和多层布线衬底1之间被电连接。卡支架CHD是将多层布线衬底1机械连接在探针器上的元件，且具有防止由来自弹簧针PGP的压力使多层布线衬底1产生弯曲的机械强度。

图2是本实施方式的探针卡的下表面的主要部分俯视图，图3是沿着图2中A-A线的剖视图。

如图2和图3所示，本实施方式的探针卡，除了图1所示的部件以外还包括了例如柱塞(plunger)3等。薄膜片2由紧固环4固定在多层布线衬底1的下表面，柱塞3安装在多层布线衬底1的上表面。在多层布线衬底1的中央部设有开口部5，在该开口部5内，薄膜片2和柱塞3经由粘结环6粘结在一起。

在薄膜片2的下表面形成有例如四角锥形或四角截锥形的多个探针(接触端子)7。在薄膜片2内，与探针7的每一个电连接，形成有从每个探针7延伸到薄膜片2的端部的多个布线(第二布线)。在多层布线衬底1的下表面或上表面形成有分别与该多个布线的端部电接触的多个接受部(省略图示)，该多个接受部通过形成在多层布线衬底1内的布线(第一布线)与设置在多层布线衬底1的上表面的多个弹簧(POGO)座8电连接。该弹簧座8具有接受将来自测试系统的信号导入探针卡的销的功能。

在本实施方式中，薄膜片2例如由以聚酰亚胺为主要成分的薄膜形成。由于这样的薄膜片2具有柔软性，因此，在本实施方式中为了使全部的探针7接触到芯片(半导体集成电路器件)的焊盘，形成柱塞3从上表面(背面)经由推压件9推压形成有探针7的区域的薄膜2的结构。即，通过利用配置在柱塞3内的弹簧3A的弹性力对推压件(推压机构)9施加恒定的压力。在本实施方式中，作为推压件9的材质，能够列举出42合金。

在此，当形成在作为检测对象的芯片表面的测试焊盘(焊垫)数量增加时，随之用于向各测试焊盘的每一个发送信号的弹簧针PGP的个数增加。另外，由于弹簧针PGP的数量增加，在多层布线衬底1上施加的来自弹簧针PGP的压力也在增加，因此，为了防止多层布线衬底1弯曲，需要使卡支架CHD厚。而且，在为了使形成在薄膜片2的各探针7可靠地接触到对应的测试焊盘而形成对薄膜片2的中心区域(第一区域)IA(参照图3)和以粘结环为边界成为外周侧的包围中心区域IA的外周区域(第二区域)OA(参照图3)都施加张力的结构时，从多层布线衬底1的表面到薄膜片2的探针面的高度HT(参照图1)产生极限，根据本发明者们的实验，高度HT的极限值约为3.5mm。在卡支架CHD的厚度比该高度HT的极限值大的情况下，薄膜片2被掩埋在卡支架CHD内，有可能产生不能使探针7可靠地接触到测试焊盘的缺陷。

因此，在本实施方式中，形成以仅对上述薄膜片2的中心区域IA施加张力的状态粘结薄膜片2和粘结环6而不对外周区域OA施加张力的结构。此时，可以列举出作为粘结环6的材质选择与Si(硅)相同大小的热膨胀率的金属(例如，42合金)，作为粘结薄膜片2和粘结环6的粘结剂使用环氧(epoxy)类粘结剂。由此，能够使规定上述薄膜片2到探针面的高度HT的粘结环6的高度变高，因此，其高度HT也变高，能够避免薄膜片2被掩埋到卡支架CHD内的缺陷。即，即使在卡支架CHD厚的情况下，也能使探针7可靠地接触到测试焊盘。

代替使用如上述那样的机构，作为如图4所示在多层布线衬底1的中央部(第三区域)安装辅助衬底(第二固定衬底)SB并在该辅助衬底SB上安装薄膜片2的结构，也可以提高从多层布线衬底1的表面到薄膜片2的探针面的高度HT。与多层布线衬底1相同，在辅助衬底SB内形成有多个布线，而且形成有与这些布线的端部分别电接触的多个接受部(省略图示)。设置于多层布线衬底1的接受部和设置于辅助衬底SB的接受部，例如用焊锡电连接分别对应的接受部。代替使用焊锡，也可以使用通过各向异性导电胶来压接多层布线衬底1和辅助衬底SB的方法，或在多层布线衬底1和辅助衬底SB各自的表面上形成与上述接受部电连接的镀Cu(铜)的凸起部并压接对应的各凸起部的方法。

在本实施方式中，作为使用上述探针卡进行探针检测(电检测)的对象，能够列举出形成有LCD(Liquid Crystal Display：液晶显示器)驱动器的芯片的例子。图36是划分出多个芯片(芯片区域)10的晶片WH的俯视图。采用了本实施方式的探针卡的探针检测是对划分出多个芯片10的晶片WH进行的。另外，图5示出了该芯片10的平面和放大了其一部分的图。该芯片10例如由单晶硅衬底构成，在其主面上形成有LCD驱动电路。另外，在芯片10的主面的周边部配置有与LCD驱动电路电连接的多个焊盘(测试焊盘(第一电极))11、12，图5中沿着芯片10的上侧长边和两短边排列的焊盘11为输出端子，沿着芯片10的下侧长边排列的焊盘12为输入端子。LCD驱动器的输出端子数量比输入端子数量多，因此，为了尽量增大相邻的焊盘11的间隔，焊盘11沿着芯片10的上侧长边和两短边以两排进行排列，并沿着芯片10的上侧长边和两短边相互错开地排列两排焊盘11。在本实施方式1中，相邻的焊盘11的配置节距LP例如约为68μm。另外，在本实施方式中，焊盘11是平面矩形，在与芯片10的外周交叉(垂直)的方向延伸的长边的长度LA约为63μm，沿着芯片10的外周延伸的短边的长度LB约为34μm。另外，由于相邻的焊盘11的配置节距LP约为68μm，焊盘11的短边的长度LB约为34μm，所以相邻的焊盘11的间隔约为34μm。

焊盘11、12是例如由Au(金)形成的凸起电极(突起电极)，是在芯片10的输入输出端子(焊垫)上通过电解镀、无电解镀、蒸镀或溅射等方法形成的。图6是焊盘11的立体图。焊盘11的高度LC约为15μm，焊盘12也具有相同大小的高度。

另外，上述芯片10可通过以下过程来制造：使用半导体制造技术在被划分于晶片主面的多个芯片区域形成LCD驱动电路(半导体集成电路)、输入输出端子(焊垫)，接着，用上述方法在输入输出端子上形成了焊盘11之后，切割晶片使芯片区域成为单片。另外，在本实施方式中，上述探针检测是在切割晶片之前对各芯片区域实施的。以后在说明探针检测(焊盘11、12和探针7接触的步骤)时，在没有特别明确记载的情况下，芯片10表示切割晶片前的各芯片区域。

图7是表示上述芯片10向液晶面板连接的连接方法的主要部分剖视图。如图7所示，液晶面板例如由在主面上形成有像素电极14、15的玻璃基板16、液晶层17、以及隔着液晶层17与玻璃基板相对配置的玻璃基板18等构成。在本实施方式1中，能够举出通过对芯片10进行倒焊使得在这样的液晶面板的玻璃基板16的像素电极14、15上分别连接焊盘11、12来将芯片10连接到液晶面板的例子。

图8是将上述薄膜片2下表面的形成有探针7的区域的一部分放大而示出的主要部分俯视图，图9是沿着图8中的B-B线的主要部分剖视图，图10是沿着图8中的C-C线的主要部分剖视图。

上述探针7是在薄膜片2中被图形化为平面六角形的金属膜21A、21B的一部分，是金属膜21A、21B中的在薄膜片2的下表面呈四角锥形或四角截锥形突出来的部分。探针7在薄膜片2的主面中与形成在上述芯片10的焊盘11、12的位置对应地配置，在图8中，示出了对应于焊盘11的探针7的配置。这些探针7中，探针7A与以两排排列的焊盘11中相对靠近芯片10的外周的排(以下为称第一排)的焊盘11相对应，探针7B与以两排排列的焊盘11中相对远离芯片10外周的排(以下称为第二排)的焊盘11相对应。另外，位于最近位置的探针7A和探针7B之间的距离以图8所记载的纸面左右方向的距离LX和上下方向的距离LY来规定，距离LX约为上述相邻的焊盘11的配置节距LP的一半即34μm。另外，在本实施方式中，距离LY约为93μm。

金属膜21A、21B例如从下层依次层叠铑膜和镍膜而形成。在金属21A、21B上形成聚酰亚胺膜22，在聚酰亚胺膜22上形成了与各金属膜21电连接的布线(第二布线)23。布线23在形成于聚酰亚胺膜22的通孔24的底部与金属膜21A、21B相接触。另外，在聚酰亚胺膜22和布线23上，形成有聚酰亚胺膜25。

如上述那样，金属膜21A、21B的一部分成为形成为四角锥形或四角截锥形的探针7A、7B，在聚酰亚胺膜22上形成有到达金属膜21A、22B的通孔24。因此，当在相同的方向配置形成有探针7A的金属膜21A和通孔24的平面图案、以及形成有探针7B的金属膜21B和通孔24的平面图案时，有可能产生相邻的金属膜21A和金属膜21B相接触而不能从探针7A、7B得到分别独立的输入输出的缺陷。因此，在本实施方式中，如图8所示，形成有探针7B的金属膜21B和通孔24的平面图案是将形成有探针7A的金属膜21A和通孔24的平面图案旋转了180°的图案。由此，在平面上配置了探针7A以及通孔24的金属膜21A的宽幅区域、和在平面上配置了探针7B以及通孔24的金属膜21B的宽幅区域不配置在纸面的左右方向的直线上，金属膜21A和金属膜21B的上的锥状区域被配置在纸面的左右方向的直线上。其结果，能够防止相邻的金属膜21A和金属膜21B相接触的缺陷。另外，即使以窄节距配置焊盘11(参照图5)，也能在与其对应的位置上配置探针7A、7B。

在本实施方式中，使用图5对以两排排列焊盘11的情况进行了说明，但如图12所示，也存在以一排排列的芯片。对于这种芯片，如图13所示，能够通过使用在纸面的左右方向的直线上配置有上述金属膜21A的宽幅区域的薄膜片2来应对。另外，在这样以一排排列焊盘11，例如在与芯片10的外周交叉(垂直)的方向延伸的长边的长度LA约为140μm，沿着芯片10的外周延伸的短边的长度LB约为19μm，相邻的焊盘11的配置节距LP约为34μm，相邻的焊盘11的间隔约为15μm的情况下，能够使长边与图5所示的焊盘11相比约为2倍以上，使短边方向上的焊盘11的中心位置与图5所示的焊盘11的中心位置一致，因此，可以使用以图8～图10说明的薄膜片2，在图14所示的位置POS1、POS2，探针7A、7B分别与焊盘11相接触。

另外，在焊盘11的数量更多的情况下，也有以三排以上进行排列的情况。图15是与以3排排列的焊盘11对应的薄膜片2的主要部分俯视图，图16是与以4排排列的焊盘11对应的薄膜片2的主要部分俯视图。若芯片10的大小相同，则随着焊盘11的排列数量增加，使用图8说明过的距离LX将变得更窄，因此，进一步有可能导致包括上述金属膜21A、21B的金属膜相接触。因此，通过如图15和图16所示将金属膜21A、21B、21C、21D设置为例如使图8所示的金属膜21A的平面图案旋转了45°的图案，能够防止金属膜21A、21B、21C、21D相互接触的缺陷。另外，在此对将图8所示的金属膜21A的平面图案旋转了45°的例子进行说明，但不限于45°，只要是能够防止金属膜21A、21B、21C、21D相互接触，也可以是其他的旋转角度。在金属膜21C上形成有与配置在比探针7B对应的焊盘11更靠近芯片10内的内侧的焊盘11相对应的探针7C，在金属膜21D上形成有与配置在比探针7C对应的焊盘11更靠近芯片10内的内侧的焊盘11相对应的探针7D。

在此，图17是沿着图16中的D-D线的主要部分剖视图，图18是沿着图16中的E-E线的主要部分剖视图。如图16所示，在配置了具有与4排的焊盘11对应的探针7A～7D的金属膜21A～21D的情况下，很难在同一布线层形成所有从上层与金属膜21A～21D的每一个电连接的布线。这是因为，由于上述距离LX变窄，容易产生金属膜21A～21D的每一个相接触，并且，与金属膜21A～21D电连接的布线也容易产生接触。因此，在本实施方式中，能够举出如图17和图18所示由2层布线层(布线23、26)形成那些布线的例子。在布线26和聚酰亚胺膜25上形成有聚酰亚胺膜27。相对下层的布线23在形成于聚酰亚胺膜22的通孔24的底部与金属膜21A、21C相接触，相对上层的布线26在形成于聚酰亚胺膜22、25的通孔28的底部与金属膜21B、21D相接触。由此，能够确保在同一布线层中使相邻的布线23或布线26的间隔大，因此，能够防止相邻的布线23或布线26相接触的缺陷。另外，在焊盘11为5排以上，与其对应的探针数量增加而使上述距离LX变窄的情况下，可以通过更多层地形成布线层来加宽布线间隔。

接着，使用图19～图26说明上述实施方式的薄膜片2的结构和其制造工序。图19～图26是具有使用图8～图11说明的与2排的焊盘11(参照图7)对应的探针7A、7B的薄膜片2的制造工序中的主要部分剖视图。关于薄膜片的结构及薄膜片的制造工序和与上述探针7(探针7A～7D)相同的探针的结构及制造工序，也在日本特愿2003-75429号、日本特愿2003-371515号、日本特愿2003-372323号、以及日本特愿2004-115048中有记载。

首先，如图19所示，准备厚度0.2mm～0.6mm左右的由硅构成的晶片31，利用热氧化法在该晶片31的两面形成膜厚0.5μm左右的氧化硅膜32。然后，将光致抗蚀剂膜作为掩模，对晶片31的主面侧的氧化硅膜32进行蚀刻，在晶片31的主面侧的氧化硅膜32上形成到达晶片31的开口部。接着，通过将剩余的氧化硅膜32作为掩模，使用强碱溶液(例如氢氧化钾溶液)对晶片31进行各向异性蚀刻，在晶片31的主面形成由(111)面所围的四角锥形或四角截锥形的孔33。

接着，如图20所示，通过由氢氟酸和氟化铵的混合液进行的湿蚀刻除去在形成上述孔33时作为掩模使用的氧化硅膜32。然后，通过对晶片31实施热氧化处理，在包括孔33的内部的晶片31的整个面上形成膜厚0.5μm左右的氧化硅膜34。接着，在包括孔33的内部的晶片31的主面上形成导电性膜35。该导电性膜35能够通过利用溅射法或蒸镀法依次淀积例如膜厚0.1μm左右的铬膜和膜厚1μm左右的铜膜进行成膜。接着，在导电性膜35上形成光致抗蚀剂膜，利用光刻技术除去要在后面的工序中形成金属膜21A、21B(参照图8～图10)的区域的光致抗蚀剂膜，形成开口部。

接着，通过将导电性膜35作为电极的电解镀法，在上述光致抗蚀剂膜的开口部的底部所出现的导电性膜35上，依次淀积硬度高的导电性膜37和导电性膜38。在本实施方式中，能够举出导电性膜37为铑膜、导电性膜38为镍膜的例子。通过到此为止的工序，能够由导电性膜37、38形成上述金属膜21A、21B。另外，孔33内的导电性膜37、38成为上述的探针7A、7B。导电性膜35在后面的工序中被除去，但该工序在后面叙述。

在金属膜21A、21B中，当在后面的工序中形成了上述的探针7A、7B时，由铑膜形成的导电性膜37成为表面，导电性膜37与焊盘11直接接触。因此，作为导电性膜37，优选硬度高、耐磨性好的材质。另外，由于导电性膜37与焊盘11直接接触，因此当由探针7A、7B刮掉的焊盘11的切屑附着在导电性膜37上时，需要除去该切屑的清洗工序，有可能延长探针检测工序。因此，作为导电性膜37，优选形成焊盘11的材料难以附着的材质。所以，在本实施方式中，作为导电性膜37，选择了满足这些条件的铑膜。由此，能够省略上述清洗工序。

接着，除去了用于上述金属膜21A、21B(导电性膜37、38)的成膜的光致抗蚀剂膜后，如图21所示，覆盖金属膜21A、21B和导电性膜35地形成聚酰亚胺膜22(参照图9和图10)。然后，在该聚酰亚胺膜22上形成到达金属膜21A、21B的上述通孔24。该通孔24能够通过使用了激光的穿孔加工或以铝膜作为掩模的干刻蚀来形成。

接着，如图22所示，在包括通孔24的内部的聚酰亚胺膜22上形成导电性膜42。该导电性膜42能够通过利用溅射法或蒸镀法依次淀积例如膜厚0.1μm左右的铬膜和膜厚1μm左右的铜膜来成膜。然后，在导电性膜42上形成光致抗蚀剂膜后，利用光致抗蚀剂技术将光致抗蚀剂膜图形化，在光致抗蚀剂膜上形成到达导电性膜42的开口部。接着，通过电镀法在该开口部内的导电性膜42上形成导电性膜43。在本实施方式中，作为导电性膜43能够举出铜膜、或从下层依次淀积了铜膜和镍膜的层叠膜的例子。

接着，除去了上述光致抗蚀剂膜后，通过以导电性膜43作为掩模蚀刻导电性膜42，形成由导电性膜42、43构成的布线23。布线23能够在通孔24的底部与金属膜21A、21B电连接。

接着，如图23所示，在晶片31的主面上形成上述聚酰亚胺膜25。然后，如图24所示，在聚酰亚胺膜25的上面配置厚度为12.5μm左右的聚酰亚胺45。接着，在该聚酰亚胺膜45的上面形成厚度50μm左右的弹性体46。在本实施方式中，作为形成弹性体46的方法，能够举出对液体状弹性体进行印刷或点胶(dispenser)涂敷的方法、或配置片状弹性体的方法。弹性体46缓和多个探针7A、7B的顶端与焊盘11接触时的撞击，同时通过局部性变形来吸收每个探针7A、7B的顶端高度的偏差，通过仿照了焊盘11的高度偏差的均匀嵌入来实现探针7A、7B和焊盘11的接触。

接着，如图25所示，例如通过使用了氢氟酸和氟化铵的混合液的蚀刻来除去晶片31背面的氧化硅膜34。然后，通过使用了强碱溶液(例如氢氧化钾溶液)的蚀刻来除去用于形成薄膜片2的型材即晶片31。接着，通过蚀刻依次除去氧化硅膜34和导电性膜35。此时，氧化硅膜34使用氢氟酸和氟化铵的混合液进行蚀刻，包含在导电性膜35中的铬膜使用高锰酸钾溶液进行蚀刻，包含在导电性膜35中的铜膜使用碱性铜蚀刻液进行蚀刻。通过至此为止的工序，作为形成探针7A、7B的导电性膜37(参照图20)的铑膜出现在探针7A、7B的表面。如上所述，在表面上形成有铑膜的探针7A、7B中，探针7A、7B接触的焊盘11的材料即Au等很难附着，其硬度比Ni高且难以氧化，能够使接触电阻稳定。

接着，如图26所示，在弹性体46上粘结例如由42合金形成的推压件50(推压件9)来制造本实施方式的薄膜片2。

也可以根据需要通过反复进行形成上述通孔24、布线23和聚酰亚胺膜25的工序来进一步形成多层布线。

当在薄膜片2中形成多层布线时，如图27所示，有时在下层布线23上出现形成上层布线(第四布线)23A的部位和不形成上层布线23A的部位。在这种情况下，有可能在没有形成布线23A之处形成没有布线23A那一部分大小的台阶，在布线23上聚酰亚胺膜25A的上表面降低，在聚酰亚胺膜25A和聚酰亚胺片45之间形成空隙SPC。当形成这种空隙SPC时，当推压件(推压机构)50施加推压力以在探针检测时使探针7A、7B接触到芯片10(参照图5和图12)的焊盘11、12时，有可能产生空隙SPC吸收该推压力而导致探针7A、7B不能可靠地接触到焊盘11、12的情况。

所以，在本实施方式中，即使在没有形成布线23A的部位也形成与下层布线23没有电接触的布线(第五布线)23B，使得不形成上述台阶。由此，能够防止形成空隙SPC。即，能在探针检测时使探针7A、7B可靠地接触到焊盘11、12。

另外，如图29所示，在将由上述工序形成的薄膜片2安装到探针卡的时候，有可能在向聚酰亚胺片45的薄膜片2上进行配置时和弹性体46形成时在各个界面进入空气AR。在进入了这种空气AR的情况下，在探针检测时的高温环境中空气AR膨胀，膨胀了的空气AR抵消来自推压件50的推压力，有可能存在探针7A、7B不能可靠地接触焊盘11、12的缺陷。在图29中，为了容易理解探针卡的结构和涉及空气进入的问题之间的关系，从薄膜片2分开记载了聚酰亚胺片45、弹性体46和推压件50(推压件9)。

所以，在本实施方式中，如图30所示，在形成薄膜片2时，避开形成有探针7(7A、7B)、金属膜21A、21B、以及布线23、23A、23B的部分，形成从薄膜片2的探针面(形成有探针7(7A、7B)的面)到达推压件50(推压件9)的直径为100μm～150μm左右的孔THL。该孔THL例如能通过使用了激光的穿孔加工来形成。通过预先形成该孔THL，即使在空气AR进入到薄膜片2内的情况下，也能够从孔THL排出空气AR。即，探针检测时，可以使探针7(7A、7B)可靠地接触到焊盘11、12。

在此，图31是说明薄膜片2中上述孔THL的形成位置的主要部分俯视图。在图31中用虚线示出的区域是对应于芯片10的外形的区域10A。另外，对准标记AM用于探针卡的安装时的对位、和探针检测时与芯片10的对位。如上所述，孔THL避开形成有探针7(7A、7B)、金属膜21A、21B、以及布线23、23A、23B的部分而形成。另外，在图31中在以G1(纸面左右方向)和G2(纸面上下方向)示出的区域10A的外端部的部分，形成有探针7(7A、7B)、金属膜21A、21B、以及布线23、23A、23B，因此，孔形成在比该G1和G2所示的区域更靠内侧的位置。在本实施方式中，能够举出将纸面左右方向中两个对准标记AM间的距离设为X1时，在该两个对准标记AM之间以X1/12、X1/6、X1/6、X1/6、X1/6、X1/6、以及X1/12的间隔配置孔THL的例子。另外，也可以在区域10A的中央配置孔THL。

在本实施方式的薄膜片2中，以探针检测时使探针7(7A、7B)可靠地接触到焊盘11、12为目的，为了在薄膜片2的整个面使硬度均匀，在薄膜片2的整个面形成有如图32所示那样的虚设布线DL。该虚设布线DL未与涉及探针检测的布线、探针7(7A、7B)电连接。在形成了这样的虚设布线DL的状况下，当在芯片10的表面形成的测试焊盘(焊盘11、12)数量增加时，形成在薄膜片2内的布线数量也增加，薄膜片2的硬度进一步增加。因此，如图33所示，作用于薄膜片2的张力变大，通过推压件50(推压件9)的推压，探针7中靠粘结环6越近的探针7C越容易被拉向推压件50(推压件9)的方向(纸面的上方)。由此，有可能产生探针7C不能可靠地接触到焊盘11、12的缺陷。在图32所示的区域CN中，在平面上聚酰亚胺45的角部与之接触，因此，特别是在张力的作用下，区域CN上的探针7C尤其容易被拉向推压件50(推压件9)的方向(纸面的上方)。

因此，在本实施方式中，在将探针卡实际用于探针检测之前，在高温(第一温度)环境下，对薄膜片2施加强张力(第一张力)，削弱薄膜片2本身的张力。例如，如图34所示，在100℃以上的高温环境中，比探针检测维持的调整尺寸大地推压出推压件50(推压件9)，对薄膜片2施加比探针检测时更强的张力。在该状态下，使探针7(7A、7B)接触晶片WH地放置几个小时，缓和薄膜片2本身的张力。此时，为了不过多地缓和薄膜片2本身的张力，不是一次缓和到所希望的张力(第一张力)，而是分成几次实施，测量该次薄膜片2本身的张力为哪种程度，一点点接近目标张力。由此，能够防止探针检测时因薄膜片2本身的张力的影响而将探针7(7A、7B)拉向推压件50(推压件9)方向(纸面的上方)从而导致探针7不能接触到焊盘11、12。

以上，根据实施方式具体说明了由本发明者完成的发明，不言而喻，本发明并不限于上述实施方式，在不超出其主旨的范围内可进行各种变更。

在上述实施方式中，对由使用了薄膜片的探针卡进行探针检测的对象是形成有LCD驱动器的芯片的情况进行了说明，但也可以是形成有逻辑电路的芯片。由此，能够举出在芯片的平面外形比LCD驱动器的情况更接近正方形的情况下，设于薄膜片的孔THL在如图35所示的位置上形成的例子。即，在与芯片的外形对应的区域10A的纸面左右方向上，将从区域10A的外端部除去了用G1示出的部分之后的长度设为X2，在区域10A的纸面上下方向上，将从区域10A的外端部除去了用G2示出的部分的长度设为Y2，在平面上相对而配置在外周的孔THL在纸面左右方向以X2/6、X2/3、X2/3、以及X2/6的间隔进行配置，在纸面上下方向以Y2/6、Y2/3、Y2/3、以及Y2/6的间隔进行配置。另外，在平面上相对配置在内周的孔THL在纸面左右方向以X2/4、X2/4、X2/4、以及X2/4的间隔进行配置，在纸面上下方向以Y2/4、Y2/4、Y2/4、以及Y2/4的间隔进行配置。另外，也可以在区域10A的中央配置孔THL。

工业上的可利用性

本发明的半导体集成电路器件制造方法能广泛应用于例如半导体集成电路器件的制造工序中的探针检测工序。

Claims

1.一种半导体集成电路器件的制造方法，包括以下步骤：

(a)准备半导体晶片的步骤，其中半导体晶片被划分成多个芯片区域且在上述多个芯片区域中分别形成有半导体集成电路，在上述半导体晶片的主面上形成有与上述半导体集成电路电连接的多个第一电极；

(b)准备第一卡的步骤，其中第一卡包括：

形成有第一布线的第一布线衬底；

多个弹簧针，从与安装有上述第一片的第一面相反的一侧的第二面接触上述第一布线衬底，并向上述多个接触端子分别传送电信号；

推压机构，从背面推压上述第一片中的上述第一区域；以及

第一固定衬底，从上述第一面方向固定上述第一布线衬底；

2.根据权利要求1所述的半导体集成电路器件的制造方法，其特征在于：

上述第一片的上述第一区域从上述第一衬底离开的距离比上述第一固定衬底的厚度大。

3.根据权利要求1所述的半导体集成电路器件的制造方法，其特征在于：

在上述第一片的、离开上述第二布线和上述多个接触端子的位置上设置有一个以上的孔。

4.根据权利要求3所述的半导体集成电路器件的制造方法，其特征在于：

在上述(c)步骤中，使上述第一片中的气泡从上述孔向上述第一片外排气。

5.根据权利要求1所述的半导体集成电路器件的制造方法，其特征在于：

上述第二布线包括第三布线和形成在上述第三布线的上层并与上述第三布线电连接的第四布线，

在形成有上述第四布线的布线层中形成有不与上述第三布线电连接的第五布线，

在各个上述第三布线上形成有上述第四布线和上述布线5中的至吵一方。

6.根据权利要求1所述的半导体集成电路器件的制造方法，其特征在于：

在上述(c)步骤之前还包括：

(d)在第一温度下通过上述推压机构推压上述第一片，并对上述第一片施加第一力来缓和上述第一片本身的张力的步骤，

其中，上述第一温度是通过对上述第一片施加上述第一力来缓和上述第一片本身的上述张力的温度。

7.一种半导体集成电路器件的制造方法，包括以下步骤：

(b)准备第一卡的步骤，其中第一卡包括：

形成有第一布线的第一布线衬底；

第二固定衬底，安装在上述第一布线衬底的第一面的第三区域中；

多个弹簧针，从与上述第一面相反的一侧的第二面接触上述第一布线衬底，并向上述多个接触端子分别传送电信号；

8.根据权利要求7所述的半导体集成电路器件的制造方法，其特征在于：

9.根据权利要求7所述的半导体集成电路器件的制造方法，其特征在于：

10.根据权利要求7所述的半导体集成电路器件的制造方法，其特征在于：

11.根据权利要求7所述的半导体集成电路器件的制造方法，其特征在于：

在形成上述第四布线的布线层中形成有不与上述第三布线电连接的第五布线，

12.根据权利要求7所述的半导体集成电路器件的制造方法，其特征在于：

在上述(c)步骤之前还包括：

(d)在第一温度下通过上述推压机构来推压上述第一片，并对上述第一片施加第一力来缓和上述第一片本身的张力的步骤，

13.一种半导体集成电路器件的制造方法，包括以下步骤：

(b)准备第一卡的步骤，其中第一卡包括：

形成有第一布线的第一布线衬底；

14.根据权利要求13所述的半导体集成电路器件的制造方法，其特征在于：

15.根据权利要求13所述的半导体集成电路器件的制造方法，其特征在于：

16.根据权利要求13所述的半导体集成电路器件的制造方法，其特征在于：

在上述(c)步骤之前还包括：

上述第一温度是通过对上述第一片施加上述第一力来缓和上述第一片本身的上述张力的温度。

17.一种半导体集成电路器件的制造方法，包括以下步骤：

(b)准备第一卡的步骤，其中第一卡包括：

形成有第一布线的第一布线衬底；

18.根据权利要求17所述的半导体集成电路器件的制造方法，其特征在于：

在上述(c)步骤之前还包括：

19.一种半导体集成电路器件的制造方法，包括以下步骤：

(b)准备第一卡的步骤，其中第一卡包括：

形成有第一布线的第一布线衬底；

(c)在第一温度下通过上述推压机构来推压上述第一片，并对上述第一片施加第一力来缓和上述第一片本身的张力的步骤；

20.根据权利要求19所述的半导体集成电路器件的制造方法，其特征在于：

上述第一温度是100℃以上。

21.根据权利要求19所述的半导体集成电路器件的制造方法，其特征在于：

上述(c)步骤分多次反复进行直至上述第一片本身的上述张力成为第一张力。