JPH08220138A - プローブカード - Google Patents

プローブカード

Info

Publication number
JPH08220138A
JPH08220138A JP2485695A JP2485695A JPH08220138A JP H08220138 A JPH08220138 A JP H08220138A JP 2485695 A JP2485695 A JP 2485695A JP 2485695 A JP2485695 A JP 2485695A JP H08220138 A JPH08220138 A JP H08220138A
Authority
JP
Japan
Prior art keywords
thin film
probe card
contact
semiconductor element
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2485695A
Other languages
English (en)
Other versions
JP2689938B2 (ja
Inventor
Yoichi Mori
陽一 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7024856A priority Critical patent/JP2689938B2/ja
Publication of JPH08220138A publication Critical patent/JPH08220138A/ja
Application granted granted Critical
Publication of JP2689938B2 publication Critical patent/JP2689938B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 半導体素子の電気特性の測定に際して、軸か
らの荷重と薄膜の張力に起因する押さえ板の反りを防
ぎ、半導体素子との良好なコンタクトを得る。 【構成】 絶縁基板3aと、下面に被試験半導体素子に
接触される金属突起4aを有する薄膜2aと、金属突起
を半導体素子に接触させるための押さえ板11aとを備
えたメンブレンプローブカードにおいて、押さえ板が、
軸固定基準板12aから延びる軸13aを受ける上側面
と、円筒状の側面と、金属突起を押圧する下面と、この
下面と円筒状の側面との間に形成された下方へ突出する
傾斜面とからなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子の電気特性の
測定に使用されるプローブカードに関し、特にメンブレ
ン方式のプローブカードに関する。
【0002】
【従来の技術】従来のメンブレンプローブカードについ
て図5〜7を用いて説明する。図5は従来のメンブレン
プローブカードの一例を示す断面図、図6(a),
(b)は従来のメンブレンプローブカードの測定時にお
ける主要部分を示す断面図、図7は従来のメンブレンプ
ローブカードの他の例を示す断面図である。
【0003】半導体集積回路装置(IC)の製造工程に
おいては、ウェハ上に形成された半導体素子の電気特性
を測定する検査装置(以下プローバと記す)として、半
導体素子の電極パターンに対応した探針を絶縁基板に固
定したプローブカードが一般的に使われている。特にデ
バイスの狭ピッチ化・高速化に対応する為、バンプ接触
によるメンブレン方式のプローブカードも使用されるよ
うになってきており、特開平1−269065,特開平
2−126159,特開平2−126160,特開平2
−141681,特開平2−163664でも紹介され
ている。そのメンブレンプローブカードは、図5に示す
ようにウェハ1cとコンタクト部である薄膜2c、薄膜
2cを固定する絶縁基板3c、薄膜2cの金属突起4c
が絶縁基板3cの下面より突出するように固定している
部品を備えている。そして絶縁基板3cには先端に接触
片を有する導体パターンが形成されている。
【0004】薄膜2cは、ポリイミド等の可撓性フィル
ムよりできており、そのフィルムの下面に、測定するウ
ェハ上の半導体素子5cの電極パッド6cに対応した金
属突起4cが形成されている。そして、その突起4cか
らスルーホールを介し、フィルム上面に導電体のパター
ン7cがフィルム外周部まで形成されており、フィルム
外周部の各パターンの先端には接触片が設けられてお
り、フィルムの各パターンは絶縁基板3cの間は部周辺
に設けられたパターンと、各々の先端に設けられた接触
片を介して接続されている。また、絶縁基板3cと並進
台8cは板バネ9cにより結合され、薄膜2cは並進台
8cにも結合されている。さらに、薄膜2cの中央領域
裏側には、弾性体10cをはさんで円板状の押さえ板1
1cが配置され、並進台8c中央空洞内の軸固定基準板
12cから延びる軸13cによって薄膜2cに押しつけ
られた状態に保たれる。上記の構成により薄膜2cは、
薄膜2cの金属突起4cが絶縁基板3cの下面より突出
するように固定されている。ウェハ1cは、プローバの
ステージ(不図示)上に搭載され、ステージの上昇によ
りプローブカードの金属突起4cとウェハ1c上の半導
体素子5cの電極パッド6cが接触し、電気特性の測定
が行われる。押さえ板11cには軸受が設けられてお
り、この軸受を支点としてウェハ1cとの平行度を強制
する機構を備えている。また、弾性体10cは金属突起
4cの高さばらつきを吸収する役目をしている。さら
に、薄膜2cの導体パターン7cの裏面側に金属導体層
14cを設け、それを接地(GND)とすることによ
り、マイクロストリップライン構造とし、インピーダン
ス整合及び低インダクタンス化を図っている。従来のメ
ンブレンプローブカードは、ガラス等からなる押さえ板
が半導体素子5cの外形寸法よりもかなり大きな円柱状
をしていたため、ウェハとのコンタクト時に、ウェハ上
の隣接半導体素子と薄膜下面のGNDプレーンである金
属導体層14cが接触し、ウェハ上で各半導体素子のV
DD(電源電圧)端子が接続されている製品の場合、ID
D(電源電流)不良やリーク不良が多発し、パッドや薄
膜の焼損が起きていた。上記問題を解決する為、図7に
示すように押さえ板11dの外形を半導体素子5dの外
形寸法と同程度に改善し、測定時隣接する半導体素子と
薄膜下面のGNDプレーンとの接触を防止していた。
【0005】
【発明が解決しようとする課題】従来のメンブレンプロ
ーブカードは、ガラス等からなる押さえ板が半導体素子
の外形寸法よりもかなり大きな円柱状をしていたため、
図5に示すように、ウェハとのコンタクト時にウェハ上
の隣接する半導体素子と薄膜下面のGNDプレーンが接
触し、ウェハ上で各半導体素子のVDD端子が接続されて
いる製品の場合、IDD不良やリーク不良が多発し、パ
ッドの焼損が起きていた。また、上記問題点を解決する
ため押さえ板の外形を半導体素子外形寸法と同程度に改
善したプローブカードにおいても、図8に示すように軸
部分からの荷重と薄膜による張力により押さえ板が反っ
てしまう為、コンタクト不良が多発するという問題点が
あった。円柱状の場合でも押さえ板は反るが、薄膜によ
る張力は均一であるため金属突起付近では、反り量の差
による金属突起の浮きの影響が少ない。しかし押さえ板
が長方形の場合、短辺と長辺、特にコーナー付近での張
力のアンバランスが影響して反り量が異なり、その付近
の金属突起が他よりもコンタクトしない。またコンタク
トしたとしても、電極パッド上にある非導電体の酸化ア
ルミニウムを貫通して導体のアルミニウムに達して良好
な接続を得るに至らない。
【0006】例えば外形寸法が12.0mm×16.0
mm、電極パッドの数が500、金属突起のピッチが約
100μm、金属突起の高さが約30μmの半導体素子
では、メンブレンプローブカードの薄膜の張力による押
さえ板の反り量の差は、長辺中央部(中心からの距離=
6.0mm)とコーナー部(中心からの距離=10.0
mm)で約10μmできてしまう。そして、ウェハとの
コンタクト時には約5kgの荷重が素子中央部に加わ
り、押さえ板は反ったままの状態に保たれる。弾性体に
よる金属突起の高さばらつきの吸収はせいぜい6μm程
度であり、押さえ板の反り量の差から発生する金属突起
の浮き量は吸収しきれず、接触不良が起きてしまう。反
り量は距離の3乗に比例するので、特に半導体素子の外
形寸法が大きくなる程この問題は顕著になる。
【0007】
【課題を解決するための手段】本発明のプローブカード
は、内側に開口部を有し、この開口部の周辺領域に設け
られた複数の接触片を有する絶縁基板と、外周部が前記
絶縁基板に固定され、この外周部に前記周辺領域の接触
片に対応する複数の接触片を有し、中央部の下面に被試
験半導体素子の上面に配設された電極パッドに対応する
複数の金属突起を有し、かつ、これら複数の接触片から
前記金属突起まで延びる複数の導体パターンを有する薄
膜と、板ばねを介して前記絶縁基板に連結され、前記開
口部の中央領域に設けられた並進台内の軸固定基準板か
ら下方へ延びる軸の下端部を受ける凹状の受け部が設け
られた上側面と、前記薄膜の上面に上方より弾性体を介
して接触する下側面を有する押さえ板とを備え、前記薄
膜の外周部の接触片が、前記開口部の周辺領域に設けら
れた、絶縁基板の接触片に各々接続されており、前記薄
膜の、前記金属突起を有する下面が、前記絶縁基板の下
面より下方へ突出しているプローブカードにおいて、前
記押さえ板が、前記軸と同心の円筒状の側面を有し、前
記薄膜の前記中央部の上面に弾性体を介して接触する下
側面が前記被試験半導体素子の外形寸法と同寸法であ
り、前記円筒状の側面の下縁と前記下側面との間に下方
へ突出する形状の傾斜面が形成されており、この傾斜面
が前記薄膜の上面に接触している構成であることを特徴
としている。
【0008】さらに、薄膜と弾性体の、複数の金属突起
により包囲された内側の部分が開口されていることを特
徴としている。
【0009】
【実施例】本発明の一実施例について図面を参照して説
明する。図1は本発明の一実施例のメンブレンプローブ
カードを示す断面図で、図2(a),(b)は本発明の
一実施例の測定時における主要部分を示す断面図であ
る。メンブレンプローブカードは、図1に示すようにウ
ェハ1aとのコンタクト部である薄膜2aと、薄膜2a
を固定する絶縁基板3aとを有し、複数の金属突起4a
が絶縁基板3aの下面より下方へ突出するように薄膜2
aのコンタクト部に設けられている。薄膜2aは、ポリ
イミド等の可撓性フィルムよりできており、そのフィル
ムの下面に、測定するウェハ1a上の半導体素子5aの
電極パッド6aに対応した金属突起4aが形成されてい
る。そして、その突起4aからスルーホールを介し、フ
ィルム上面に導電体パターン7aがフィルム外周部まで
形成されており、このフィルム外周部の各導電体パター
ン7aと絶縁基板3aの開口部周辺に設けられたパター
ンとが各々先端に設けられた接触片を介して接続されて
いる。
【0010】また、絶縁基板3aと並進台8aは板バネ
9aにより結合され、薄膜2aは並進台にも結合されて
いる。さらに薄膜2aの中央領域内側には、弾性体10
aをはさみ円板状の押さえ板11aが配置され、この押
さえ板は、並進台8a中央空洞内の軸固定基準板12a
から延びる軸13aによって薄膜2aに押しつけられた
状態に保たれる。上記の構成によりメンブレンプローブ
カードは、薄膜2aの金属突起4aが絶縁基板3aの下
面より下方へ突出するように固定されている。押さえ板
11aの上面中央には軸13aの先端を受ける軸受が設
けられており、この軸受を支点として押さえ板とウェハ
との平行度が保たれる機構を備えている。また、弾性体
10aは金属突起4aの高さばらつきを吸収する役目を
している。さらに、薄膜2aの導体パターンに対して裏
面側に金属導体層14aを設けることにより、インピー
ダンス整合及び低インダクタンス化を図っている。
【0011】本発明のプローブカードでは、金属突起4
aを被試験半導体素子5aに接触させるための押さえ板
11aの形状が、軸13aを受ける軸受が形成されてい
る上面と円筒状の側面を有し、ウェハと接触する下側の
コンタクト面が半導体素子の外形寸法と同寸法になって
おり、円筒状の側面の下縁とウェハとのコンタクト面の
外縁との間に下方へ突出する形状の傾斜面が形成されて
いる。この傾斜面が薄膜2aを内側から下方へ押出して
いる構造となっている。被測定ウェハ1aは、プローバ
のステージ上に搭載され、アライメントされた後ステー
ジが上昇し、図2(a),(b)に示したように、プロ
ーブカードの金属突起4aとウェハ1a上の半導体素子
5aの電極パッド6aが接触し、電気特性の測定が行わ
れる。
【0012】このとき、メンブレンプローブカードの押
さえ板の形状を軸13aと接触する上面側を円柱状に
し、一方ウェハに対応する面を試験する半導体素子の外
形寸法とした事により、薄膜下面のGNDプレーンであ
る金属導体層14aと隣接する半導体素子が接触するこ
とにより発生するIDD不良、リーク不良及びパッドや
薄膜の焼損を完全に防止できる。さらに、押さえ板の円
柱の下側の傾斜面である円周部分が薄膜を内側から押し
出している構造にすることにより薄膜の張力を緩衝し、
張力を半分以下にすることができる。つまり、従来、張
力をもった薄膜が押さえ板の長方形または正方形の下面
にしか接触してなかったので、張力が下面に集中してい
たのに比べて、本実施例では円筒の下に円錐状の側面を
有しているので、張力をもった薄膜が押さえ板の下面と
円錐形の側面とに接触するために、薄膜の張力が下面と
側面とに分散し、かつ円筒の部分が従来の抑え板よりも
太くなり、丈夫になるので抑え板の反りを防止できると
いう効果を有する。例えば外形寸法が12.0mm×1
6.0mm、電極パッドの数が500、金属突起のピッ
チが約100μm、金属突起の高さが約30μmの半導
体素子では、メンブレンプローブカードの薄膜の張力に
よる押さえ板の反り量の差を5μm以下にすることがで
きる。これにより、プローブカードの金属突起の浮き量
はウェハへのコンタクト時に弾性体により吸収でき全電
極パッドについて均一なコンタクトが得られる。そし
て、針跡の不均一がなくなり、金属突起と半導体素子パ
ッド間の接触抵抗が安定し、コンタクト不良の発生を防
止できる。
【0013】次に、本発明の第二の実施例について図
3、4を用いて説明する。図3(a),(b)は本発明
第二の実施例の測定時における主要部分を示す断面図、
図4は第二の実施例のプローブカードの金属突起側を示
す平面図である。この実施例では、薄膜2b及び弾性体
10bの金属突起4bより内側の中央部分を開口してあ
る。薄膜2bの厚さは約25μm、弾性体10bの厚さ
は約150μm、また金属突起4bの高さは30μmで
ある。従来のメンブレンプローブカードでは、ウェハ上
の半導体素子の測定時、被測定半導体素子の活性領域表
面とプローブカードの薄膜との隙間は金属突起の高さ
(約30μm)分しかなく、アルミ屑等のゴミが半導体
素子表面に付着している場合には、プローブカードにゴ
ミが転写され、以降の半導体素子の測定の際にそのゴミ
により素子表面の回路が傷つき、電気不良となる不具合
も発生する可能性があった。本実施例では、ウェハ1b
測定時、被測定半導体素子5bの活性領域表面とプロー
ブカードの金属突起4bの内側中央部分との隙間は約2
00μmとなる。これにより、素子表面上に100μm
大程度のゴミが存在してもプローブカードに転写する事
はなく、ゴミ等が素子表面を傷つけ不良が多発するとい
う不具合は未然に防止できる。
【0014】
【発明の効果】以上説明したように、本発明はメンブレ
ンプローブカードの押さえ板の形状を軸部分と接触する
上面側を円柱状に、一方ウェハに対応する面が試験する
半導体素子の外形寸法とし、円柱状部分とウェハに対応
する面の間に下方へ突出する傾斜面を形成したことによ
り、ウェハ測定時、隣接デバイスと薄膜のGNDプレー
ンが接触することにより発生するIDD不良、リーク不
良及びパッドの焼損を完全に防止できる。
【0015】また、押さえ板の円柱の下側の傾斜した円
周部分が薄膜に接触し、薄膜を内側から押し出している
構造にした事により、押さえ板の円柱の下側円周部分が
薄膜の張力を緩衝し、薄膜の張力を半分以下にできるた
め、プローブカードの金属突起の浮き量はウェハへのコ
ンタクト時に弾性体により吸収でき、全電極パッドにつ
いて均一なコンタクトが得られる。そして、金属突起と
半導体素子パッド間の接触抵抗が安定し、コンタクト不
良の発生を防止できるという効果がある。
【0016】さらに、薄膜及び弾性体の金属突起より内
側の部分を開口し、ウェハ測定時に被測定半導体素子の
活性領域表面とプローブカードの金属突起の内側(押さ
え板)との隙間を約200μmとすることにより、素子
表面上にゴミが存在してもプローブカードに転写する事
はなく、ゴミ等が素子表面を傷つけ不良が多発するとい
う不具合を未然に防止できるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例のメンブレンプローブカード
を示す断面図
【図2】(a),(b)は本発明の一実施例の測定時に
おける主要部分を示す断面図
【図3】(a),(b)は本発明第二の実施例の測定時
における主要部分を示す断面図
【図4】第二の実施例のプローブカードの金属突起側を
示す平面図
【図5】従来のメンブレンプローブカードを示す断面図
【図6】(a),(b)は図5のメンブレンプローブカ
ードの測定時における主要部分を示す断面図
【図7】従来のメンブレンプローブカードの他の例を示
す断面図
【図8】(a),(b)は図7のメンブレンプローブカ
ードの測定時における主要部分を示す断面図
【符号の説明】
1a,1b,1c,1d ウェハ 2a,2b,2c,2d 薄膜 3a,3b,3c,3d 絶縁基板 4a,4b,4c,4d 金属突起 5a,5b,5c,5d 半導体素子 6a,6b,6c,6d 電極パッド 7a,7b,7c,7d 導電体パターン 8a,8b,8c,8d 並進台 9a,9b,9c,9d 板バネ 10a,10b,10c,10d 弾性体 11a,11b,11c,11d 押さえ板 12a,12b,12c,12d 軸固定基準軸 13a,13b,13c,13d 軸 14a,14b,14c,14d 金属導体層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 被試験半導体素子上に配設された電極パ
    ッドに対応する複数の金属突起がその一方の面に形成さ
    れている薄膜と、前記薄膜の他方の面に弾性体を介して
    当接し、前記金属突起を前記電極パッドに対して押圧す
    るための押さえ板とを有するプローブカードにおいて、 前記押さえ板が、前記被試験半導体素子と同一の外形寸
    法を有する、前記薄膜に当接する下面と、前記被試験半
    導体素子の外形寸法より大きな円形の上面とを有し、前
    記上面と下面との間に、前記下面の外線から外方へ、斜
    め上方へ延びる傾斜面が形成されているプローブカー
    ド。
  2. 【請求項2】 薄膜と弾性体の、複数の金属突起により
    包囲された内側の部分が開口されている請求項1記載の
    プローブカード。
JP7024856A 1995-02-14 1995-02-14 プローブカード Expired - Fee Related JP2689938B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7024856A JP2689938B2 (ja) 1995-02-14 1995-02-14 プローブカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7024856A JP2689938B2 (ja) 1995-02-14 1995-02-14 プローブカード

Publications (2)

Publication Number Publication Date
JPH08220138A true JPH08220138A (ja) 1996-08-30
JP2689938B2 JP2689938B2 (ja) 1997-12-10

Family

ID=12149868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7024856A Expired - Fee Related JP2689938B2 (ja) 1995-02-14 1995-02-14 プローブカード

Country Status (1)

Country Link
JP (1) JP2689938B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6305230B1 (en) 1997-05-09 2001-10-23 Hitachi, Ltd. Connector and probing system
WO2006054344A1 (ja) * 2004-11-18 2006-05-26 Renesas Technology Corp. 半導体集積回路装置の製造方法
JP2007285803A (ja) * 2006-04-14 2007-11-01 Micronics Japan Co Ltd 電気的接続装置
JP2008107142A (ja) * 2006-10-24 2008-05-08 Renesas Technology Corp 半導体集積回路装置の製造方法
KR100844889B1 (ko) * 2007-06-15 2008-07-09 주식회사 엔아이씨테크 프로브 카드용 프로브 조립체
US7776626B2 (en) 2005-03-11 2010-08-17 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
JP2015524647A (ja) * 2012-07-20 2015-08-24 パサン エス アー 試験装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61179747U (ja) * 1985-04-27 1986-11-10
JP3028465U (ja) * 1996-02-27 1996-09-03 フジモリ産業株式会社 消音ダクト

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61179747U (ja) * 1985-04-27 1986-11-10
JP3028465U (ja) * 1996-02-27 1996-09-03 フジモリ産業株式会社 消音ダクト

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6305230B1 (en) 1997-05-09 2001-10-23 Hitachi, Ltd. Connector and probing system
US6759258B2 (en) 1997-05-09 2004-07-06 Renesas Technology Corp. Connection device and test system
US7541202B2 (en) 1997-05-09 2009-06-02 Renesas Technology Corp. Connection device and test system
US7285430B2 (en) 1997-05-09 2007-10-23 Hitachi, Ltd. Connection device and test system
JPWO2006054344A1 (ja) * 2004-11-18 2008-05-29 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
WO2006054344A1 (ja) * 2004-11-18 2006-05-26 Renesas Technology Corp. 半導体集積回路装置の製造方法
US7598100B2 (en) 2004-11-18 2009-10-06 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
JP4755597B2 (ja) * 2004-11-18 2011-08-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
TWI385741B (zh) * 2004-11-18 2013-02-11 Renesas Electronics Corp Manufacturing method of semiconductor integrated circuit device
US7776626B2 (en) 2005-03-11 2010-08-17 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
US8357933B2 (en) 2005-03-11 2013-01-22 Renesas Electronics Corporation Manufacturing method of semiconductor integrated circuit device
JP2007285803A (ja) * 2006-04-14 2007-11-01 Micronics Japan Co Ltd 電気的接続装置
JP2008107142A (ja) * 2006-10-24 2008-05-08 Renesas Technology Corp 半導体集積回路装置の製造方法
KR100844889B1 (ko) * 2007-06-15 2008-07-09 주식회사 엔아이씨테크 프로브 카드용 프로브 조립체
JP2015524647A (ja) * 2012-07-20 2015-08-24 パサン エス アー 試験装置

Also Published As

Publication number Publication date
JP2689938B2 (ja) 1997-12-10

Similar Documents

Publication Publication Date Title
JP2837829B2 (ja) 半導体装置の検査方法
JP2001183415A (ja) ベアチップ用icソケット
KR19990029832A (ko) 반도체장치 및 그 제조방법
KR19990045554A (ko) Bga형 반도체 장치에 적합한 소켓 장치
JP2689938B2 (ja) プローブカード
KR101120405B1 (ko) 프로브 블록 조립체
JPH10189671A (ja) 半導体ウェーハのプロービングパッド構造
JP2003035725A (ja) 電気的接続装置
JPH05126851A (ja) 半導体デバイスの検査装置
JPH0645419A (ja) 半導体装置
JP2003232805A (ja) 接触子及び電気的接続装置
JPH01219566A (ja) プローブ・カード
JP2003121468A (ja) 電極プローバー
JP3595102B2 (ja) 平板状被検査体のための検査用ヘッド
JP2002328149A (ja) Icソケット
KR940009571B1 (ko) 번인소켓
JP4745006B2 (ja) 接続装置
JP2000055936A (ja) コンタクタ
JP2842416B2 (ja) 半導体装置用ソケット
JPH06123746A (ja) プローブカード
JP3138366B2 (ja) プローブ装置
JP3519923B2 (ja) パッケージ基板検査装置
JPH11260871A (ja) プローブ装置
JPH09159694A (ja) Lsiテストプローブ装置
JPH11329646A (ja) 検査装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees