-
Die
vorliegende Erfindung betrifft ein Halbleiterbauelement, ein Verfahren
zum Zurücksetzen
einer CPU und eine Speicherkarte, und insbesondere ein Halbleiterbauelement,
das eine abnormale Operation, wie einen Hacking-Versuch detektiert,
und ein zugehöriges
Verfahren.
-
Eine
Speicherkarte wird in kleinen elektronischen Geräten, wie einer Digitalkamera,
einem PDA oder einem Mobilkommunikationsgerät verbreitet verwendet, da
sie ein zum Speichern von Daten geeignetes Bauelement ist. Die Speicherkarte
beinhaltet einen nichtflüchtigen
Speicher, wie einen Flash-EEPROM. Die Speicherkarte weist unterschiedliche
Formen und Größen auf,
wie zum Beispiel eine Smartcard, eine Multimediakarte MMC, eine
SD(sichere digitale)-Karte oder eine xD-Bildkarte (xD-Picturecard),
und kann zahlreiche Arten von Daten speichern, die ein Bild, ein
Dokument, Musik, ein Programm usw. darstellen. Alle Speicherkarten weisen
im Wesentlichen die gleiche Funktion zum Speichern von Daten auf.
-
Weil
die Speicherkarte tragbar ist, kann sie gemäß der gespeicherten Informationen
in einer Kreditkarte, einem Mobilkommunikationsgerät eingesetzt
sein oder bei Finanzgeschäften
usw. verwendet werden. Die gespeicherten Informationen können biographische
Informationen, finanzielle Informationen oder Authentifizierungsinformationen
sein. Wenn auf gespeicherte Daten, für die eine Sicherung erforderlich
ist, zugegriffen wird, die Daten kopiert, verfälscht oder auf andere Weise
beeinträchtigt
werden, kann der Benutzer einer großen Gefahr bezüglich Identitätsdiebstahl
und finanzieller Verluste ausgesetzt sein. Deshalb ist eine Datensicherung
von Bedeutung.
-
Eine
der Methoden zum unlauteren Zugriff (Hacking) auf in einer Speicherkarte
gespeicherte Daten ist Verletzen eines Schutzfilms, z. B. eines
Siliciumdioxidfilms (SiO2), der die Oberfläche eines Chips
der Speicherkarte bedeckt, und Überwachen einer
an der Oberfläche
des Chips freigeregten metallischen Leitung unter Verwendung eines
Oszilloskops.
-
Die
Speicherkarte kann als Verfahren zum Erfassen einer abnormalen Operation,
wie eines Hacking-Versuchs, eine Mehrzahl von Photosensorelementen
in einem Chip beinhalten. Wenn ein Schutzfilm des Chips in der Speicherkarte
zu unlauteren Zwecken verletzt wird, kann die Mehrzahl von Photosensorelementen
eine abnormale Operation durch Ausgeben eines Steuersignals in Abhängigkeit
von einfallenden Licht detektieren. Eine Zentraleinheit (CPU) kann
in Abhängigkeit
von dem Steuersignal zurückgesetzt
werden. Dementsprechend können
in einem Speicher gespeicherte Daten geschützt werden.
-
Weil
die Abmessungen einer Photosensorzelle groß sind, kann es schwierig sein,
eine Anzahl an Photosensorzellen in der Speicherkarte zu platzieren,
oder die Photosensorzelle kann im Chip einer Speicherkarte nicht
richtig positioniert sein. Dementsprechend kann die Speicherkarte
Daten nicht zuverlässig
schützen,
da sie eine abnormale Operation nur in einem speziellen Bereich
nahe der Photosensorzelle erfassen kann.
-
Ebenso
kann die Photosensorzelle eine abnormale Operation nicht erfassen,
wenn einfallendes Licht weniger intensiv ist als ein Schwellenwert,
ab dem die Photosensorzelle einfallendes Licht detektieren kann.
Dementsprechend kann es erforderlich sein, dass die Speicherkarte über einen
Großteil
oder alle Teile des Chips eine metallische Abdeckung aufweist, um
eine Speicherkarte richtig zu schützen.
-
Der
Erfindung liegt die technische Aufgabe zugrunde, ein Halbleiterbauelement,
ein Verfahren zum Zurücksetzen
einer CPU und eine Speicherkarte zur Verfügung zu stellen, die eine abnormale
Operation eines Speicherchips erfassen, insbesondere unter beliebigen
Betriebsbedingungen und bei beliebigen Operationen.
-
Die
Erfindung löst
diese Aufgabe durch ein Halbleiterbauelement mit den Merkmalen des
Anspruchs 1, ein Verfahren zum Zurücksetzen einer CPU mit den
Merkmalen des Anspruchs 9 und eine Speicherkarte mit den Merkmalen
des Anspruchs 13.
-
Vorteilhafte
Ausführungsformen
der Erfindung sind in den Unteransprüchen angegeben, deren Wortlaut
hiermit durch Bezugnahme zum Inhalt der Beschreibung gemacht wird,
um unnötige
Textwiederholungen zu vermeiden.
-
Vorteilhafte
Ausführungsformen
der Erfindung, wie sie nachfolgend ausführlich beschrieben werden,
sind in den Zeichnungen dargestellt. Hierbei zeigt:
-
1 ein
Schaltbild einer Photosensorzelle gemäß einer beispielhaften Ausführungsform
der vorliegenden Erfindung,
-
2 ein
Systemblockdiagramm umfassend die in 1 dargestellte
Photosensorzelle und eine Peripherieschaltung gemäß einer
beispielhaften Ausführungsform
der vorliegenden Erfindung,
-
3 ein
Systemblockdiagramm umfassend die in 1 dargestellte
Photosensorzelle und eine Peripherieschaltung gemäß einer
beispielhaften Ausführungsform
der vorliegenden Erfindung,
-
4 ein
Systemblockdiagramm umfassend die in 1 dargestellte
Photosensorzelle und eine Peripherieschaltung gemäß einer
beispielhaften Ausführungsform
der vorliegenden Erfindung,
-
5 ein
Blockdiagramm einer Speicherkarte gemäß einer beispielhaften Ausführungsform
der vorliegenden Erfindung und
-
6 ein
Schaltbild einer Photosensorzelle gemäß einer beispielhaften Ausführungsform
der vorliegenden Erfindung.
-
1 ist
ein Schaltbild einer Photosensorzelle 30 gemäß einer
beispielhaften Ausführungsform
der vorliegenden Erfindung. Mit Bezug zu 1 beinhaltet
die Photosensorzelle (oder photosensitive Zelle) 30 eine
Pull-up-Einheit 33 und
eine Photosensoreinheit (oder photosensitive Einheit) 35.
-
Die
Pull-up-Einheit 33 beinhaltet einen Transistor MP1, der
eine Umschaltfunktion ausführt,
wobei der Transistor MP1 zwischen einen ersten Knoten N1, der eine
erste Spannung VDD empfängt,
und einen Ausgabeknoten N2 eingeschleift ist. Die Pull-up-Einheit 33 hebt
eine Span nung des Ausgabeknotens N2 auf die erste Spannung VDD an
(oder lädt
sie vor), indem in Abhängigkeit
von einem Steuersignal AS1 ein Strompfad zwischen dem ersten Knoten
N1 und dem Ausgabeknoten N2 ausgebildet wird.
-
Wenn
der Ausgabeknoten N2 der Photosensorzelle 30 auf die erste
Spannung VDD angehoben ist, kann die Photosensoreinheit 35 beginnen,
eine abnormale Operation, z. B. einen illegalen Angriff oder Hacking,
zu detektieren. Der Transistor MP1 kann als PMOS-Transistor oder
als NMOS-Transistor realisiert sein.
-
Die
Photosensoreinheit 35 beinhaltet ein Photosensorelement
OPS1, beispielsweise eine Photodiode oder einen Phototransistor,
das dazu ausgebildet ist, eine photoelektrische Umwandlung durchzuführen, wobei
das Photosensorelement OPS1 zwischen den Ausgabeknoten N2 und eine zweite
Spannung VSS eingeschleift, z. B. einen zweiten Knoten N3, der eine
Massespannung empfängt. Das
Photosensorelement OPS1 wird in Abhängigkeit von einfallendem Licht
angeschaltet und senkt eine Spannung des Ausgabeknotens N2 auf die
zweite Spannung VSS, indem ein Strompfad zwischen dem Ausgabeknoten
N2 und dem zweiten Knoten N3 gebildet wird. Das heißt, wenn
das Photosensorelement OPS1 eine abnormale Operation detektiert,
z. B. ein detektiertes von außen
einfallendes Licht zum Hacken, wird eine Spannung AS2 des Ausgabeknotens N2,
die auf die erste Spannung VDD angehoben ist, vom Photosensorelement
OPS1 auf die zweite Spannung VSS gesenkt.
-
Die
Photosensorzelle 30 kann ferner einen Inverter 37 beinhalten,
der die Spannung AS2 des Ausgabeknotens N2 invertiert. Das heißt, die
Spannung AS2 des Ausgabeknotens N2 und eine Ausgabespannung/AS2
des Inverters 37 erfüllen
die Funktion eines Photosensorsignals.
-
Wenn
die Photosensorzelle 30 in einem Teil einer Speicherkarte
ausgeführt
ist, kann die Spannung AS2 des Ausgabeknotens N2 oder die Spannung/AS2
des Inverters 37 einer CPU (nicht gezeigt) zugeführt werden,
die die Operation der Speicherkarte steuert. Die CPU kann in Abhängigkeit
vom Photosensorsignal AS2 oder /AS2 zurückgesetzt werden. Deshalb können in
einem Speicher (nicht gezeigt) der Speicherkarte gespeicherte Daten,
die eine Sicherung erfordern, geschützt werden.
-
2 ist
ein Systemblockdiagramm, das die in 1 dargestellte
Photosensorzelle 30 und eine Peripherieschaltung beinhaltet.
Mit Bezug zu 2 beinhaltet ein System wie
eine Speicherkarte, das Sicherung erfordert, eine Steuereinheit 11,
eine Mehrzahl von Speichern 13, 15 und 17,
eine Logikschaltung 19 und eine Photosensorzelle 30.
-
Sobald
die Steuereinheit 11 eine Operation zum Datenaustausch,
z. B. eine Schreiboperation oder eine Leseoperation, mit mindestens
einem der Mehrzahl von Speichern 13, 15 und 17 durchführt, gibt
die Steuereinheit 11 ein Speicherzugriffsignal CS_EEP,
CS_PROM oder CS_RAM zum Auswählen eines
Speichers zum Durchführen
der Operation aus. Die Mehrzahl von Speichern kann nichtflüchtige Speicher
umfassen, wie einen EEPROM 13 und einen ROM 15,
und einen flüchtigen
Speicher, wie einen RAM 17.
-
Eine
Logikschaltung 19 empfängt
die Mehrzahl von Speicherzugriffsignalen CS_EEP, CS_PROM und CS_RAM
und gibt ein Steuersignal AS1 aus, das einen ersten Pegel aufweist,
z. B. einen niedrigen Pegel, wenn mindestens eines der Mehrzahl
von Speicherzugriffsignalen CS_EEP, CS_PROM und CS_RAM aktiviert
ist.
-
Der
in Abhängigkeit
vom Steuersignal AS1 mit dem ersten Pegel angeschaltete Transistor
MP1 senkt die Spannung des Ausgabeknotens N2 auf die erste Spannung
VDD. Dementsprechend beginnt die Photosensorzelle 30 mit
der Erfassung einer abnormalen Operation, z. B. einem Hackingangriff,
der während
mindestens einer der Operationen im EEPROM 13, dem ROM 15 und
dem RAM 17, z. B. einer Schreiboperation oder einer Leseoperation,
erfolgen kann. Die Logikschaltung 19 kann als NOR-Gatter ausgeführt sein,
ist jedoch nicht darauf beschränkt. Das
System kann ferner einen Inverter (nicht gezeigt) beinhalten, der
die Spannung des Ausgabeknotens N2 invertiert.
-
3 ist
ein Systemblockdiagramm, das die in 1 dargestellte
Photosensorzelle 30 und eine Peripherieschaltung beinhaltet.
Mit Bezug zu 3 beinhaltet ein System wie
eine Speicherkarte eine Photosensorzelle 30 und einen Pulsgenerator 20. Der
Pulsgenerator 20 erzeugt ein periodisches Pulssignal in
einem vorgegebenen Zeitintervall. Das Pulssignal kann ein Pulssignal
sein, das während
einer speziellen Operation, z. B. einer Leseoperation oder einer
Schreiboperation, erzeugt und als Steuersignal AS1 verwendet wird.
-
Der
Transistor MP1 kann die Spannung des Ausgabeknotens N2 in Abhängigkeit
von einem Steuersignal mit einem ersten Pegel periodisch auf die
erste Spannung VDD anheben.
-
Dementsprechend
kann die Photosensorzelle 30 eine abnormale Operation erfassen,
z. B. einen Hackingangriff, indem sie die Spannung des Ausgabeknotens
N2 in Abhängigkeit
vom Steuersignal AS1 periodisch auf die erste Spannung VDD anhebt.
Zum Beispiel wird die Spannung AS2 des Ausgabeknotens N2, die während einer
abnormalen Operation auf die erste Spannung VDD angehoben ist, vom Photosensorelement
OPS1 auf die zweite Spannung VSS abgesenkt. In diesem Fall kann
die Spannung des Ausgabeknotens N2 der CPU als Rücksetzsignal zugeführt werden,
das die CPU (nicht gezeigt) zurücksetzt.
-
Das
System kann ferner einen Inverter (nicht gezeigt) zum Invertieren
der Spannung des Ausgabeknotens N2 beinhalten. In diesem Fall kann
eine Ausgabespannung des Inverters der CPU als Rücksetzsignal zum Zurücksetzen
der CPU (nicht gezeigt) zugeführt
werden.
-
4 ist
ein Systemblockdiagramm, das die in 1 dargestellte
Photosensorzelle 30 und eine Peripherieschaltung beinhaltet.
Wenn die Pull-up-Einheit 33 als
PMOS-Transistor ausgeführt ist,
kann ein Gate des PMOS-Transistors MP1 mit der zweiten Spannung
VSS verbunden sein, z. B. dem zweiten Knoten N3, an dem eine Massespannung
zugeführt
wird. Wenn jedoch die Pull-up-Einheit 33 als NMOS-Transistor
ausgeführt
ist, kann ein Gate des NMOS-Transistors mit dem ersten Knoten N1
verbunden sein, an dem die erste Spannung VDD zugeführt wird.
In diesem Fall ist der PMOS-Transistor oder der NMOS-Transistor
immer angeschaltet.
-
Wenn
das Steuersignal AS1 einen ersten Pegel aufweist, z. B. einen niedrigen
Pegel (Massepegel), hält
die Photosensorzelle 30 eine Spannung des Ausgabeknotens
N2 während
normaler Operation auf der ersten Spannung VDD. Wenn jedoch das
Photosensorelement OPS1 in Abhängigkeit
von einem detektierten, von außen
einfallenden Licht angeschaltet wird, wird eine Spannung des Ausgabeknotens
N2 von der ersten Spannung VDD in die zweite Spannung VSS übergeführt. Wenn
zum Beispiel der Ausgabeknoten N2 die erste Spannung VDD führt, gibt
die Photosensorzelle 30 bei normaler Operation die erste
Spannung VDD als Photosensorsignal AS2 aus. Wenn der Ausgabeknoten
N2 die zweite Spannung VSS führt,
gibt die Photosensorzelle 30 die zweite Spannung VSS als
Photosensorsignal AS2 aus, wenn eine abnormale Operation detektiert
ist.
-
Das
heißt,
wenn das Steuersignal AS1 einen zweiten Pegel aufweist, z. B. einen
hohen Pegel, kann das vom Ausgabeknoten N2 ausgegebene Photosensorsignal
AS2 gemäß einer
Spannung, die der Ausgabeknoten N2 aufweist, wenn eine vorhergehende
abnormale Operation erfasst ist, einen anderen Ausgabewert aufweisen.
-
In
diesem Fall kann, wie in 4 dargestellt, eine Photosensorzelle 30 eine
abnormale Operation ungeachtet einer speziellen Operation, z. B.
einer Speicherzugriffoperation wie Lesen oder Schreiben, erfassen,
indem ein Gate des Transistors MP1 mit der zweiten Spannung VSS
verbunden ist. Wie oben beschrieben, kann die Photosensorzelle 30 in
Abhängigkeit
vom Steuersignal AS1 zur Speicherzugriffszeit, bei einer speziellen
Operationszeit oder ungeachtet von einer speziellen Operation immer
eine abnormale Operation erfassen.
-
5 ist
ein Blockdiagramm einer Speicherkarte gemäß einer beispielhaften Ausführungsform der
vorliegenden Erfindung. Eine Speicherkarte 100 beinhaltet
eine Mehrzahl von Photosensorzellen 30, einen Zwischenspeicher 40 und
eine CPU 45, die die Operation eines Speichers (nicht gezeigt)
zum Speichern von Daten, die Sicherung erfordern, steuert. Die Mehrzahl
von Photosensorzellen 30 erfasst jeweils eine abnormale
Operation in Abhängigkeit
von einem Steuersignal AS1, wie es oben beschrieben wurde.
-
Der
Zwischenspeicher 40 kann in Abhängigkeit vom Photosensorsignal
AS2, das von mindestens einer der Mehrzahl von Photosensorzellen 30 in Abhängigkeit
von einer abnormalen Operation ausgegeben wird, zurückgesetzt
werden und die erste Spannung VDD (hoher Pegel oder Daten "1") in Abhängigkeit von einem Taktsignal
CLK zwischenspeichern. Der Zwischenspeicher 40 gibt die
erste Spannung VDD (hoher Pegel oder Daten "1")
als Rücksetzsignal
RS1 zum Zurücksetzen
der CPU 45 in Abhängigkeit
vom Taktsignal CLK aus. Der Zwischenspeicher 40 kann als
Flip-Flop ausgeführt
sein. Die CPU 45 wird in Abhängigkeit vom Rücksetzsignal RS1
zurückgesetzt.
Nach dem Zurücksetzen
kann die CPU 45 eine normale Operation ausführen.
-
Dementsprechend
kann die Speicherkarte 100 gemäß einer beispielhaften Ausführungsform der
vorliegenden Erfindung, die die in den 2 und 4 dargestellte
Photosensorzelle 30 beinhaltet, die CPU 45 zurücksetzen,
die die Operation eines Speichers (nicht gezeigt) steuert, der eine
Sicherung erfordernde Daten speichert, wenn die Photosensorzelle 30 eine
abnormale Operation erfasst, wodurch die im Speicher gespeicherten
Daten geschützt
werden.
-
6 ist
ein Schaltbild einer Photosensorzelle gemäß einer beispielhaften Ausführungsform der
vorliegenden Erfindung. Die Photosensorzelle 50 beinhaltet
eine Pull-up-Einheit 33 und eine Photosensoreinheit 55.
Wie in 1 beschrieben, beinhaltet die Pull-up-Einheit 33 den
Transistor MP1, wobei der Transistor MP1 zwischen den ersten Knoten
N1, der die erste Spannung VDD empfängt, und den Ausgabeknoten
N2 eingeschleift ist. Die Pull-up-Einheit 33 schaltet den
Transistor MP1 in Abhängigkeit
vom Steuersignal AS1 ein und hebt eine Spannung des Ausgabeknotens
N2 auf die erste Spannung VDD an, indem ein Strompfad zwischen dem
ersten Knoten N1 und dem Ausgabeknoten N2 gebildet wird.
-
Das
Steuersignal AS1 kann das Ausgabesignal der Logikschaltung 19 von 2,
das vom Pulsgenerator 20 von 3 erzeugte
Pulssignal oder die zweite Spannung VSS sein. Eine Photosensoreinheit 55 beinhaltet
eine Mehrzahl von Photosensorelementen OPS1, OPS2, OPS3 und OPS4
sowie eine Mehrzahl von Schaltern SW1, SW2 und SW3. Ein erstes Photosensorelement
OPS1 ist zwischen den Ausgabeknoten N2 und den zweiten Knoten N3
eingeschleift, der die zweite Spannung VSS empfängt. Bei einer abnormalen Operation
senkt das erste Photosensorelement OPS1 in Abhängigkeit von einem detektierten
von außen einfallenden
Licht eine Spannung des Ausgabeknotens N2 auf die zweite Spannung
VSS ab.
-
Die
Mehrzahl von Photosensorelementen OPS2, OPS3 bzw. OPS4 ist zwischen
den Ausgabeknoten N2 und den zweiten Knoten N3 über einen zugehörigen Schalter
aus der Mehrzahl von Schaltern SW1, SW2 und SW3 eingeschleift. Die
Mehrzahl von Schaltern SW1, SW2 und SW3 wird jeweils in Abhängigkeit
von einem zugehörigen
Schaltsteuersignal aus einer Mehrzahl von Schaltsteuersignalen con0, con1
und con2 an-/ausgeschaltet. Die Mehrzahl von Schaltern SW1, SW2
und SW3 ist jeweils normalerweise offen und wird in Abhängigkeit
von den zugehörigen
Schaltsteuersignalen con0, con1 und con2 geschlossen.
-
Jedes
der Schaltsteuersignale con0, con1 und con2 wird von einem Signalgenerator
(nicht gezeigt) nacheinander ausgegeben. Der Signalgenerator speichert
ein Verarbeitungsprogramm, Anweisungen und Daten zur Erzeugung der
Schaltsignale con0, con1 und con2 zum Steuern der Mehrzahl von Schaltern
SW1, SW2 und SW3. Wenn ein Photosensorelement OPS1 ein von außen einfallendes
Licht erfasst, wird die auf die erste Spannung VDD angehobene Spannung
AS2 des Ausgabeknotens N2 durch das Photosensorelement OPS1 auf
die zweite Spannung abgesenkt.
-
Wenn
ein einfallendes Licht weniger intensiv ist, benötigt das Photosensorelement
OPS1 viel Zeit, um die Spannung AS2 des Ausgabeknotens N2 auf die
zweite Spannung VSS zu senken. Dementsprechend verwendet die Photosensoreinheit 55 die Mehrzahl
von Photosensorelementen OPS2, OPS3 und OPS4 dazu, die Spannung
des Ausgabeknotens N2 auf die zweite Spannung VSS schneller abzusenken.
-
Wenn
ein einfallendes Licht zum Zeitpunkt der Erfassung einer abnormalen
Operation weniger intensiv ist, erzeugt der Signalgenerator Schaltsteuersignale
con0, con1 und con2 nacheinander oder zur gleichen Zeit. Die Mehrzahl
von Schaltern SW1, SW2 und SW3 werden jeweils in Abhängigkeit
von dem zugehörigen
Schaltsteuersignal con0, con1 und con2 geschlossen. Dementsprechend
kann die Spannung AS2 des Ausgabeknotens N2 unter Verwendung der
Mehrzahl von Photosensorelementen OPS1, OPS2, OPS3 und OPS4 schneller
auf die zweite Spannung VSS abgesenkt werden.
-
Die
Anzahl an Photosensorelementen OPS1, OPS2 und OPS3 sowie Schaltern
SW1, SW2 und SW3 kann variiert werden. Wenn die Anzahl an Photosensorelementen
zunimmt, kann die Photosensorzelle 50 eine abnormale Operation
schneller erfassen, selbst wenn ein einfallendes Licht weniger intensiv
ist. Ebenso kann die Photosensorzelle 50 oder das Photosensorelement
OPS1 platzsparend in einer Speicherkarte angeordnet sein. Dementsprechend kann
die Photosensorzelle 50 oder das Photosensorelement OPS1
eine abnormale Operation in einem gesamten Bereich eines Chips einer
Speicherkarte detektieren.