DE10324875A1

DE10324875A1 - Störimpuls-Detektionsschaltung, intelligente Karte und Störimpulsangriff-Schutzverfahren

Info

Publication number: DE10324875A1
Application number: DE10324875A
Authority: DE
Inventors: Chang-Yong Suwon Kim; Sang-Joo Yongin Jun; Eui-Seung Yongin Kim
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2002-05-31
Filing date: 2003-05-30
Publication date: 2004-01-29
Anticipated expiration: 2023-05-31
Also published as: JP4122257B2; FR2840429B1; DE10324875B4; US20030226082A1; US7085979B2; KR20030092777A; KR100440451B1; CN1469131A; CN100394408C; FR2840429A1; JP2004007676A

Abstract

Die Erfindung bezieht sich auf eine Störimpuls-Detektionsschaltung, eine zugehörige intelligente Karte und ein zugehöriges Verfahren zum Schutz von integrierten Schaltungen vor Angriffen mit Störimpulsen. DOLLAR A Erfindungsgemäß beinhaltet die Störimpuls-Detektionsschaltung einen ersten Spannungsteiler (122) und einen zweiten Spannungsteiler (124), die jeweils wenigstens zwei Widerstände (R12, R11, R22, R21) in Reihe zwischen einer Betriebsspannung (VDD) und Masse (GND) umfassen, einen Spannungskomparator (140) mit einem ersten Eingangsanschluss (COMPIN1), der mit einem ersten Knoten (S1) des ersten Spannungsteilers (122) gekoppelt ist, um eine erste Knotenspannung (V1) zu empfangen, und einem zweiten Eingangsanschluss (COMPIN2), der mit einem zweiten Knoten (S2) des zweiten Spannungsteilers (124) gekoppelt ist, um eine zweite Knotenspannung (V2) zu empfangen, wobei der Komparator (140) ein erstes Vergleichssignal (VCOMP) am Ausgangsanschluss (COMPOUT) abhängig von der Knotenspannungsdifferenz (V2-V1) erzeugt, einen Puffer (160) zum Puffern des ersten Vergleichssignals (VCOMP), um ein erstes Detektionssignal (180) auszugeben, und einen Kondensator (C1, C2), der zwischen dem ersten Knoten (S1) und/oder dem zweiten Knoten (S2) und Masse (GND) eingeschleift ist. DOLLAR A Verwendung z. B. für intelligente Karten.

Description

Die Erfindung betrifft eine Störimpuls-Detektionsschaltung, eine zugehörige intelligente Karte sowie ein zugehöriges Verfahren zum Schutz von integrierten Schaltungen vor Angriffen mit Störimpulsen.
Eine intelligente Karte („smart card") umfasst elektronische Bauteile in Form von integrierten Schaltungschips (ICs), wie eine zentrale Prozessoreinheit (CPU) oder einen Mikroprozessor, ein Chipbetriebssystem (COS), einen elektrisch löschbaren und programmierbaren Nurlesespeicher (EEPROM), der als Sicherheitsspeicherbereich benutzt wird, usw. Die ICs sind normalerweise auf der Oberfläche einer Plastikkarte aufgebracht, die aus einem ähnlichen Material besteht und deren Größe ähnlich ist wie bei einer typischen Kreditkarte.
Abhängig von der Elektronik auf der intelligenten Karte können Informationen gespeichert, verarbeitet, gelesen, gelöscht und auch nach außen kommuniziert werden. Da intelligente Karten leicht verlegt werden können und weil die in ihnen gespeicherten Informationen oftmals sehr sen sibel und geheim sind, werden intelligente Karten streng von eingebetteten Sicherheits- und Passwortsystemen gesteuert und geschützt. Intelligente Karten werden beispielsweise als ATM-Karten für Banktransaktionen, als Telefonkarten mit einer im voraus bezahlten Sprechzeit oder für zeitbasierte Mobiltelefone verwendet. Andere Anwendungen für intelligente Karten umfassen beispielsweise eine Authentikation eines Benutzers, der mit einer Internetbank verbunden ist, Bezahlen von Parkgebühren, Bezahlen von U-Bahn-, Zug- oder Busfahrkarten, eine direkte Versorgung mit persönlichen Informationen für ein Krankenhaus oder einen Arzt und Einkäufe über das Internet.
Mit der Zunahme der Benutzung von intelligenten Karten für routinemäßige finanzielle Transaktionen hat auch der Anreiz für unbefugte Zugriffe oder Manipulationen auf bzw. an den intelligenten Karten zugenommen. Mikroabtasttechniken, Softwareangriffe, Lauschangriffe und Fehlererzeugungstechniken sind bekannte Verfahren zum unbefugten Manipulieren.
Mikroabtasttechniken bedingen einen direkten Zugriff auf eine Chipoberfläche. Softwareangriffe bedingen eine Schnittstelle zum Prozessor und einen Zugriff auf einen Passwortalgorithmus oder auf einen Ausführungsalgorithmus in einem Protokoll. Lauschangriffe bedingen eine Messung und Erkennung von Signalcharakteristika der intelligenten Karte und von elektromagnetischen Abstrahlungen von der intelligenten Karte während eines normalen Betriebs. Fehlererzeugungstechniken benutzen abnormale Umgebungsbedingungen, um einen Prozessorfehler zu erzeugen, der einen zusätzlichen Zugang ermöglicht. Die Mikroabtasttechniken sind invasive Angriffe und die anderen Techniken sind nicht-invasive Angriffe.
Ein Angriff mit Störimpulsen bedingt ein externes Anlegen eines Signals oder von Energie an die intelligente Karte oder an eine Energieversor gung, um auf die intelligente Karte zuzugreifen. Beispielsweise können Daten aus einem EEPROM dadurch extrahiert werden, dass Störimpulse an die Spannungsversorgung zum Treiben eines internen Chips der intelligenten Karte angelegt werden. Ein Störimpulsangriff kann auch eine Kommunikation zwischen der intelligenten Karte und einem Kartenterminal beinhalten, die durch eine Reihe von sequentiellen Vorgängen bewirkt wird. Wenn eine nicht berührungslose intelligente Karte in ein Kartenterminal eingeführt wird, wird die Karte mit dem Kartenterminal verbunden. Das Kartenterminal stellt der Karte Energie und einen Satz von Signalen zur Verfügung. Die Karte empfängt eine konstante Chipbetriebsspannung (V_DD) von der Spannungsversorgung, damit der Chip arbeiten kann. Wird die Karte von einem Rücksetzsignal zurückgesetzt, dann erzeugt die Karte eine Antwort auf das Rücksetzsignal („Answer To Reset", ATR), um Informationen zwischen der Karte und dem Kartenterminal auszutauschen. Das ATR-Protokoll ist in ISO/TEC 7816 Teil 3 definiert und hat Parameter, wie eine physikalische Eigenschaft und eine logische Charakteristik eines Datenaustauschprotokolls.
Werden N Daten aus einer speziellen Adresse des Chips der intelligenten Karte ausgelesen, um eine ATR zu erzeugen, dann kann ein Störimpuls mit einer hohen Spannung auftreten. Der Störimpuls mit der hohen Spannung kann einen Zusammenbruch des EEPROM verursachen, der dazu führen kann, dass Daten von einer ffh-Adresse des EEPROM ausgelesen werden.
Deshalb ist es Aufgabe der Erfindung, eine Störimpuls-Detektionsschaltung, eine zugehörige intelligente Karte sowie ein zugehöriges Verfahren zum Schutz von integrierten Schaltungen vor Angriffen mit Spannungsstörimpulsen anzugeben.
Die Erfindung löst diese Aufgabe durch eine Störimpuls-Detektionsschaltung mit den Merkmalen des Patentanspruchs 1 sowie durch eine intelligente Karte mit den Merkmalen des Patentanspruchs 15 und durch ein Verfahren zum Schutz von integrierten Schaltungen vor Angriffen mit Spannungsstörimpulsen mit den Merkmalen des Patentanspruchs 18.
Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Gemäß einem ersten Aspekt der Erfindung wird eine Chipbetriebsspannung zum Treiben eines integrierten Schaltungschips durch einen Spannungsteiler in Spannungen aufgeteilt, die eine vorbestimmte Spannungsdifferenz haben. Die geteilten Spannungen werden dann als zwei Eingangsspannungen für einen Spannungskomparator verwendet. Der Spannungskomparator erzeugt eine Ausgangsspannung, die auf der Spannungsdifferenz der beiden Eingangsspannungen basiert. Der Spannungsteiler umfasst einen ersten und einen zweiten Spannungsteiler. Jeder der beiden Spannungsteiler hat wenigstens zwei Widerstände, die in Reihe zwischen der Spannungsversorgung und Masse eingeschleift sind, und benutzt Knotenspannungen, d.h. Spannungen an einem ersten und einem zweiten Knoten, zwischen den beiden Widerständen als die Eingangsspannungen. Ein Kondensator mit einer großen Kapazität ist zwischen dem ersten Knoten und Masse eingeschleift, um eine Anstiegs- bzw. Abfallzeit der Spannung an diesem Knoten zu vergrößern. Entsprechend verändert sich die Knotenspannung an dem Knoten, an dem der Kondensator angekoppelt ist, nicht, wenn ein positiver Spannungsstörimpuls, d.h. ein Hoch-Störimpuls, bzw. ein negativer Spannungsstörimpuls, d.h. ein Niedrig-Störimpuls, temporär die Chipbetriebsspannung vergrößert bzw. verkleinert, weil eine Lade- bzw. Entladezeit der Widerstand-Kondensator-Kombination (RC-Kombination) am Knoten mit dem Kondensator hoher Kapazität lang ist. Jedoch folgt die Spannung am anderen Knoten ohne Kondensator dem Störimpuls, so dass die Spannung an diesem Knoten ansteigt bzw. abfällt. Entsprechend ändert sich das Ausgangssignal des Spannungskomparators, wenn ein Störimpuls auftritt. Diese Zustandsänderung des Ausgangssignals ermöglicht eine Erkennung des Störimpulses.
Die Spannung am Knoten mit dem Kondensator hoher Kapazität wird als Referenzspannung des Spannungskomparators verwendet, die ein Eingangssignal für einen nicht-invertierenden Eingangsanschluss bildet, und die Spannung am Knoten ohne Kondensator wird als Detektionsspannung verwendet, die ein Eingangssignal für einen invertierenden Eingangsanschluss bildet. Sind die Widerstände, die zwischen der Chipbetriebsspannung und Masse eingeschleift sind, so eingestellt, dass die Referenzspannung größer ist als die Detektionsspannung, dann können Hoch-Störimpulse detektiert werden. Ist die Referenzspannung niedriger als die Detektionsspannung eingestellt, dann können Niedrig-Störimpulse detektiert werden. Zudem kann der Kondensator hoher Kapazität zwischen dem Knoten mit der Detektionsspannung und Masse eingeschleift sein, und zwischen dem Knoten mit der Referenzspannung und Masse braucht kein Kondensator eingeschleift sein. In diesem Fall können, wenn die Referenzspannung höher als die Detektionsspannung eingestellt ist, die Niedrig-Störimpulse erkannt werden. Ist die Referenzspannung niedriger als die Detektionsspannung eingestellt, dann können Hoch-Störimpulse erkannt werden.
Um die Schaltung zu stabilisieren, kann ein Kondensator mit einer niedrigen Kapazität zwischen dem Knoten ohne Kapazität und Masse eingeschleift werden. In diesem Fall ist die Kondensatorlade- bzw. Kondensatorentladezeit, d.h. die Anstiegs- bzw. Abfallzeit der Knotenspannung, sehr kurz, weil die Kapazität sehr klein ist. Entsprechend ist beim Auftreten eines Störimpulses ein Spannungsfluktuationsband am Knoten mit der großen Kapazität sehr klein, während es am Knoten mit der kleinen Kapazität sehr groß ist. Deshalb verändert sich der Zustand des Ausgangssignals des Spannungskomparators, so dass der Störimpuls erkannt wird.
Die Differenz zwischen den beiden Spannungen, die an den Spannungskomparator angelegt werden, ist von der Spezifikation abhängig, welche Störimpulse erkannt werden sollen. Durch einfaches Einstellen der Widerstandswerte kann die Spannungsdifferenz leicht hergestellt werden. Die Kapazität des Kondensators oder die Differenz zwischen den Kapazitäten der beiden Kondensatoren kann durch Berücksichtigen der Spannungsdifferenz, einer Zeitdauer, während der Störimpuls auftrifft, usw. bestimmt werden. Die Kapazität oder die Kapazitätsdifferenz wird so bestimmt, dass die Spannungsdifferenz an den entsprechenden Knoten ein unterschiedliches Vorzeichen vor und nach dem Auftreten eines Störimpulses hat.
Wird ein zusätzlicher Spannungskomparator bei der Detektionsschaltung verwendet, dann kann sowohl der Hoch-Störimpuls als auch der Niedrig-Störimpuls erkannt werden. Die Detektionsschaltung umfasst dann einen dritten Spannungsteiler, um zwei Eingangsspannungen an den zusätzlichen Spannungskomparator anzulegen. Der zusätzliche Spannungskomparator empfängt eine Spannung vom dritten Spannungsteiler und eine andere Spannung vom ersten oder vom zweiten Spannungsteiler, um ein Ausgangssignal aus der Differenz der beiden empfangenen Spannungen zu erzeugen. Das bedeutet, dass entweder der erste oder der zweite Spannungsteiler eine Spannung gleichzeitig beiden Spannungskomparatoren zur Verfügung stellt. Beispielsweise versorgt der zweite Spannungsteiler beide Spannungskomparatoren mit einer Referenzspannung, der erste Spannungsteiler versorgt den einen Spannungskomparator mit einer Detektionsspannung und der dritte Spannungsteiler versorgt den anderen Spannungskomparator, d.h. den zusätzlichen Spannungskomparator, mit einer Detektionsspannung. In diesem Fall ist eine zweite Spannung vom zweiten Spannungsteiler höher als eine erste Spannung vom ersten Spannungsteiler und niedriger als eine dritte Spannung des dritten Spannungsteilers. Ein zweiter Knoten des zweiten Spannungsteilers hat den Kondensator hoher Kapazität. Tritt ein Hoch-Störimpuls im Fall auf, dass die dritte Spannung höher ist als die erste Spannung, dann ändert das Ausgangssignal des ersten Spannungskomparators seinen Zustand. Deshalb kann ein Hoch-Störimpuls erkannt werden. Tritt ein Niedrig-Störimpuls im Fall auf, dass die dritte Spannung höher ist als die erste Spannung, dann ändert das Ausgangssignal des zweiten Spannungskomparators seinen Zustand. Deshalb kann ein Niedrig-Störimpuls erkannt werden. Daraus resultiert, dass sowohl ein Niedrig-Störimpuls als auch ein Hoch-Störimpuls erkannt werden können.
Ein anderer Aspekt der Erfindung betrifft ein Verfahren zum Schutz von integrierten Schaltungen vor Angriffen mit Störimpulsen. Das Verfahren umfasst ein Erzeugen einer Referenzspannung und einer Detektionsspannung aus einer Versorgungsspannung der integrierten Schaltung, ein Vergleichen der Referenzspannung mit der Detektionsspannung, um einen Angriff mit Störimpulsen auf die Versorgungsspannung der integrierten Schaltung zu erkennen, und ein zwangsweises Zurücksetzen der integrierten Schaltung, wenn ein Angriff mit Störimpulsen erkannt wird. Die Referenzspannung ist im Vergleich mit der Detektionsspannung für Änderungen der Spannung des Störimpulses unempfindlich.
Gemäß wenigstens einer Ausführungsform der Erfindung wird eine Chipbetriebsspannung von einem Spannungsteiler in zwei Spannungen für einen Komparator geteilt, anstatt spezielle Energieversorgungen für eine Bereitstellung von zwei Eingangsspannungen für den Komparator zu benutzen.
Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Es zeigen:
1 ein Schaltbild einer Detektionsschaltung für Störimpulse,
2A und 2D Signalformen von Spannungsteilerknoten aus 1 für einen Hoch-Störimpuls,
2B und 2C Signalformen von Spannungsteilerknoten aus 1 für einen Niedrig-Störimpuls,
3 ein Schaltschaltbild einer Detektionsschaltung für Hoch-Störimpulse,
4 ein Schaltschaltbild einer Detektionsschaltung für Niedrig-Störimpulse,
S ein Schaltschaltbild einer Detektionsschaltung für Hoch-Störimpulse und Niedrig-Störimpulse,
6A und 6B Signalformen von Knoten, wenn Spannungen mit einem Hoch-Störimpuls bzw. einem Niedrig-Störimpuls an die Detektionsschaltung aus 5 angelegt werden,
7 ein Blockschaltbild einer intelligenten Karte mit einer Detektionsschaltung für Störimpulse und
8 ein Schaltbild der Detektionsschaltung für Störimpulse aus 7.
Die Funktion einer Detektionsschaltung für Störimpulse 100 wird nachfolgend in Verbindung mit 1 beschrieben. Die Detektionsschaltung für Störimpulse 100 umfasst einen Detektoreingangsanschluss D_IN, einen Spannungsteiler 120, einen Spannungskomparator 140 und ein Puffermittel 160. Der Spannungsteiler 120 teilt eine Chipbetriebsspannung V_DD, die an den Detektoreingangsanschluss D_IN angelegt ist, in Spannungen V1 und V2 auf, die eine vorgegebene Spannungsdifferenz haben. Der Spannungskomparator 140 empfängt die geteilten Spannungen V1 und V2 über zwei Eingangsanschlüsse COMP_IN1 und COMP_IN2 und erzeugt durch die Spannungsdifferenz zwischen den empfangenen Spannungen V1 und V2 ein Vergleichssignal V_comp, das am Ausgangsanschluss COMP_OUT ausgegeben wird. Die Puffermittel 160 puffern das Vergleichssignal V_comp des Ausgangsanschlusses COMP_OUT und erzeugen ein Detektionssignal 180 am Detektorausgangsanschluss D_out. Wenn kein Störimpuls auftritt, gibt der Detektorausgangsanschluss D_out ein Detektionssignal 180 mit einem hohen logischen Pegel aus. Tritt ein Störimpuls auf, dann erzeugt der Detektorausgangsanschluss D_out ein Detektionssignal 180 mit einem niedrigen logischen Pegel und setzt eine CPU 200 zurück, um den integrierten Schaltungschip zurückzusetzen.
Der Spannungsteiler 120 umfasst einen ersten Spannungsteiler 122 zum Teilen der Chipbetriebsspannung V_DD in die erste Spannung V1 und einen zweiten Spannungsteiler 124 zum Teilen der Chipversorgungsspannung V_DD in die zweite Spannung V2. Der erste Spannungsteiler 122 hat zwei Widerstände R12 und R11, die in Reihe zwischen den Detektoreingangsanschluss D_IN und Masse GND eingeschleift sind. Deshalb wird die erste Spannung V1 am Knoten S1 als einem ersten Knoten zwischen den beiden Widerständen R12 und R11 in Abhängigkeit von der nachstehenden Gleichung (1) erzeugt.
Der zweite Spannungsteiler 124 hat zwei Widerstände R22 und R21, die in Reihe zwischen den Detektoreingangsanschluss D_IN und Masse GND eingeschleift sind. Deshalb wird die zweite Spannung V2 am Knoten S2 als einem zweiten Knoten zwischen den beiden Widerständen R22 und R21 in Abhängigkeit von der nachstehenden Gleichung (2) erzeugt.
Die erste und die zweite Spannung V1 bzw. V2 basieren jeweils auf den Widerstandswerten der beiden Widerstände R12 und R11 bzw. R22 und R21. Eine Differenz (V2-V1) zwischen den beiden Spannungen V2 und V1 basiert auf einer Intensität eines zu erkennenden Störimpulses. Entsprechend einer erfindungsgemäßen Ausführungsform können die beiden Spannungen V1 und V2 einfach aus der Chipbetriebsspannung V_DD dadurch erzeugt werden, dass das Verhältnis der Widerstände R12, R11, R22 und R21 passend eingestellt wird.
Die vom ersten Spannungsteiler 122 erzeugte erste Spannung V1 wird an den ersten Eingangsanschluss COMP_IN1 als einem invertierenden Eingangsanschluss (–) des Spannungskomparators 140 angelegt und wirkt als Detektionsspannung des Spannungskomparators 140. Die vom zweiten Spannungsteiler 124 erzeugte zweite Spannung V2 wird an den zweiten Eingangsanschluss COMP_IN2 als einem nicht-invertierenden Eingangsanschluss (+) des Spannungskomparators 140 angelegt und wirkt als Referenzspannung des Spannungskomparators 140. Deshalb sind die zwei an den Spannungskomparator 140 angelegten Spannungen von der Chipbetriebsspannung V_DD geteilte Spannungen. Ist die Detektionsspannung V1 höher als die Referenzspannung V2, dann erzeugt der Spannungskomparator 140 ein Vergleichssignal an seinem Ausgangsanschluss COMP_OUT mit einem niedrigen logischen Pegel. Ist die Detektionsspannung V1 niedriger als die Referenzspannung V2, dann erzeugt der Spannungskomparator 140 ein Vergleichssignal an seinem Ausgangsanschluss COMP_OUT mit einem hohen logischen Pegel.
Der erste Spannungsteiler 122 hat einen zwischen dem ersten Knoten S1 und Masse eingeschleiften ersten Kondensator C1 und der zweite Spannungsteiler 124 hat einen zwischen dem zweiten Knoten S2 und Masse eingeschleiften zweiten Kondensator C2. Vorzugsweise besteht zwischen der Kapazität des ersten Kondensators C1 und der Kapazität des zweiten Kondensators C2 eine große Differenz. Einer der beiden Kondensatoren, beispielsweise der Kondensator C2, hat eine große Kapazität und der andere Kondensator, beispielsweise C1, hat eine sehr kleine Kapazität.
Erhöht ein auftretender Hoch-Störimpuls temporär die Spannung am Detektoreingangsanschluss D_IN, dann wird ein Ausgangswert der zweiten Spannung V2 am zweiten Knoten S2 nach einer Verzögerungszeit ebenfalls temporär erhöht. Durch die große Kapazität des Kondensators C2, der mit dem zweiten Knoten S2 und Masse verbunden ist, verschwindet der Hoch-Störimpuls, bevor der Kondensator C2 ausreichend aufgeladen ist. Andererseits wird, weil der Kondensator C1 mit einer kleinen Kapazität zwischen dem ersten Knoten S1 und Masse eingeschleift ist, die erste Spannung V1 von einem Ausgangswert temporär ohne Zeitverzögerung auf einen höheren Spannungswert als die Spannung am zweiten Knoten S2 erhöht und kehrt dann zu ihrem Anfangswert zurück. Dies kommt daher, weil die Ladezeit des Kondensators C1 kürzer ist, so dass der Kondensator C1 ausreichend aufgeladen wird, solange der Hoch-Störimpuls auftritt. Daraus folgt, dass eine durch einen Störimpuls verursachte Spannung am ersten Knoten S1, die an dem ersten Eingangsanschluss COMP_IN1 des Spannungskomparators 140 anliegt, einen höheren Spannungswert annimmt als eine durch den Störimpuls verursachte Spannung am Knoten S2, die an dem zweiten Eingangsanschluss COMP_IN2 des Komparators 140 anliegt. Der Komparator 140 gibt am Ausgangsanschluss COMP_OUT einen Übergang von einem hohen auf einen niedrigen Pegel aus. Dieses Ausgangssignal am Ausgangsanschluss COMP_OUT wird vom Puffer 160 gepuffert, um ein Störimpulsde tektionssignal 180 mit einem niedrigen Pegel am Detektorausgangsanschluss D_out zu erzeugen und dadurch die CPU 200 zurückzusetzen.
Entsprechend diesem Ausführungsbeispiel der Erfindung kann die Kapazität der beiden Kondensatoren C1 und C2 passend zu der Differenz zwischen den an den beiden Eingangsanschlüssen des Spannungskomparators anliegenden Spannungen ausgewählt werden. Es ist beispielsweise auch möglich, auf den Kondensator C1 mit der niedrigen Kapazität zu verzichten. In diesem Fall ist die Anstiegszeit der Spannung am ersten Knoten S1 ohne Kondensator C1 gleich null, da am ersten Knoten S1 kein Kondensator angeschlossen ist.
Ist eine Zeitkonstante (R21*C2) an einem Knoten mit dem Kondensator C2 hoher Kapazität, beispielsweise am Knoten S2, so eingestellt, dass sie höher ist als eine Zeitkonstante (R11*C1) an einem anderen Knoten mit dem Kondensator C1 niedriger Kapazität, beispielsweise am Knoten S1, d.h. R21*C2>R11*C1, dann kann ein Störimpuls effektiver erkannt werden. Deshalb kann ein Störimpuls auch bei einer nicht so großen Differenz zwischen den Kondensatorkapazitäten durch eine passende Einstellung der Widerstandswerte der an die entsprechenden Knoten angekoppelten Widerstände erkannt werden.
Die 2A und 2B zeigen Signalformen von Spannungen mit Störimpulsen, die an den beiden Eingangsanschlüssen des Spannungskomparators 140 anliegen, wenn ein Hoch-Störimpuls bzw. ein Niedrig-Störimpuls bei der Chipbetriebsspannung V_DD auftritt.
Bei der Störimpuls-Detektionsschaltung 100 aus 1 kann es der Fall sein, dass die zweite Spannung V2 größer ist als die erste Spannung V1, d.h. V2>V1, und die Kapazität des zweiten Kondensators C2 größer ist als die Kapazität des ersten Kondensators C1, d.h. C2>C1. Entsprechend ist das Verhältnis von R11/(R11+12) niedriger eingestellt als das Verhältnis von R21/(R21+R22), so dass in einfacher Weise die zweite Spannung V2 erzeugt wird, die größer ist als die erste Spannung V1. In diesem Fall umfassen die Puffermittel 160 zwei hintereinander geschaltete Inverter und die Störimpuls-Detektionsschaltung 100 kann einen Hoch-Störimpuls erkennen.
Speziell erzeugt der Spannungskomparator 140 ein Vergleichssignal am Ausgangsanschluss COMP_OUT mit einem hohen Logikpegel, d.h. eine logische '1', weil die Referenzspannung V2 höher ist als die Detektionsspannung V1. Das am Komparatorausgangsanschluss COMP_OUT erzeugte Vergleichssignal mit hohem Logikpegel passiert die Puffermittel 160 mit den beiden Invertern, um ein Detektionssignal 180 mit hohem Logikpegel am Detektorausgangsanschluss D_OUT zu erzeugen.
Wenn ein schnell ansteigender Störimpuls an der Chipbetriebsspannung V_DD auftritt, d.h. ein Hoch-Störimpuls Vglh, erscheinen Störimpulsspannungen Vglh1 bzw. Vglh2 am ersten Knoten S1 bzw. am zweiten Knoten S2, die jeweils einen höheren Spannungswert haben als die anfänglichen Spannungen vor dem Auftreten des Störimpulses und deren Spannungswerte sich durch die folgenden Gleichungen (3) und (4) bestimmen: Erste Störimpulsspannung Vglh1 am ersten Knoten S1:
Zweite Störimpulsspannung Vglh2 am zweiten Knoten S2:
Weil jedoch der Kondensator C2 hoher Kapazität zwischen den zweiten Knoten S2 des zweiten Spannungsteilers 124 und Masse eingeschleift ist, erhöht sich der Wert von (Vglh*R21/(R21+R22)) aus Gleichung (4) langsam mit einer sehr kleinen Veränderung, d.h. ΔV2 ist sehr klein, und mit einer Verzögerung. Daraus resultiert, dass die Störimpulsspannung Vglh2 am zweiten Knoten S2 nicht dem Störimpuls folgt, der nur für eine kurze Zeitspanne andauert. Deshalb ist die Störimpulsspannung Vglh2 im wesentlichen mit dem Ausgangswert der zweiten Spannung V2 vor dem Auftreten des Störimpulses identisch, weil es eine lange Zeitdauer benötigt, um den Kondensator C2 mit der großen Kapazität aufzuladen. Deshalb erscheint, wie in 2A dargestellt ist, die im wesentlichen zum Ausgangswert der zweiten Spannung V2 identische Störimpulsspannung Vglh2 am zweiten Knoten S2, um dem zweiten Eingangsanschluss COMP_IN2 des Spannungskomparators 140 zugeführt zu werden. Weil der erste Spannungsteiler 122 den Kondensator C1 mit der kleinen Kapazität umfasst, erhöht sich der Wert von (Vglh*R11/(R11+R12)) aus Gleichung (3) vom Ausgangswert der ersten Spannung V1 ohne Verzögerung schnell auf einen größeren Wert ΔV1. Die Störimpulsspannung Vglh1 am ersten Knoten S1 wird größer als die Störimpulsspannung Vglh2 am zweiten Knoten S2 und kehrt dann zu ihrem Ausgangswert der ersten Spannung V1 zurück. Weil der Kondensator C1 eine kleine Kapazität hat, folgt die Spannung am ersten Knoten S1 im wesentlichen der Störimpulsspannung Vglh1, während ein Störimpulsangriff auftritt. Die erste Störimpulsspannung Vglh1 am ersten Knoten S1 ist höher als die zweite Störimpulsspannung Vglh2 am zweiten Knoten S2 und wird an den ersten Eingangsanschluss COMP_IN1 des Spannungskomparators 140 angelegt. Daraus resultiert, dass ein Signal mit niedrigem Logikpegel am Ausgangsanschluss COMP_OUT des Spannungskomparators 140 erzeugt wird. Das erzeugte Signal mit dem niedrigen Logikpegel passiert die Puffermittel 160, um ein Detektionssignal 180 mit einem niedrigen logischen Pegel am Detektorausgangsanschluss D_out zu erzeugen. Deshalb wird die zentrale Prozessoreinheit CPU vom Detektionssignal 180 gesetzt, um einen Hoch-Störimpuls zu erkennen.
Für den Fall, dass die erste Spannung V1 größer ist als die zweite Spannung V2, d.h. V1>V2, und dass die Kapazität des zweiten Kondensators C2 größer ist als die Kapazität des ersten Kondensators C1, d.h. C2>C1, wird das Verhältnis von R11/(R11+R12) höher eingestellt als das Verhältnis von R21/(R21+R22), um die gewünschten Spannungen V1 und V2 zu erhalten. In diesem Fall umfassen die Puffermittel 160 einen Inverter und die Störimpuls-Detektionsschaltung 100 kann einen Niedrig-Störimpuls erkennen, der schnell die Betriebsspannung für eine kurze Zeit reduziert.
Weil die Detektionsspannung V1 höher ist als die Referenzspannung V2, erzeugt der Spannungskomparator 140 an seinem Ausgangsanschluss COMP_OUT ein Vergleichssignal mit niedrigem Logikpegel, d.h. eine logische '0'. Das am Komparatorausgangsanschluss COMP_OUT erzeugte Vergleichssignal mit niedrigem Logikpegel passiert die Puffermittel 160, um das Detektionssignal 180 mit einem hohen logischen Pegel am Detektorausgangsanschluss D_OUT zu erzeugen.
Wenn jedoch ein Niedrig-Störimpuls an der Chipbetriebsspannung V_DD auftritt, erscheint die zweite Störimpulsspannung Vglh2 am zweiten Knoten S2, um an den zweiten Eingangsanschluss COMP_IN2 des Spannungskomparators 140 angelegt zu werden. Hier ist die zweite Störimpulsspannung Vglh2 um den Wert ΔV2 kleiner als die zweite Spannung V2. Am ersten Knoten erscheint jedoch die erste Störimpulsspannung Vglh1, die gegenüber dem Ausgangswert der ersten Spannung V1 deutlich reduziert ist und kleiner ist als die Störimpulsspannung Vglh2. Deshalb wird eine erste Störimpulsspannung Vglh1 am ersten Knoten S1, die niedriger ist als die zweite Störimpulsspannung Vglh2, an den ersten Eingangsanschluss COMP_IN1 des Spannungsgenerators 140 angelegt. Entsprechend wird das Vergleichssignal mit einem hohen logischen Pegel am Ausgangsanschluss COMP_OUT des Spannungskomparators 140 erzeugt. Das erzeugte Vergleichssignal mit dem hohen logischen Pegel passiert die Puffermittel 160, so dass ein Detektionssignal 180 mit einem niedrigen logischen Pegel am Detektorausgangsanschluss D_out erzeugt wird, um die CPU 200 zurückzusetzen.
Es versteht sich für den Fachmann von selbst, dass die beschriebenen Ausführungsformen leicht modifiziert werden können. Beispielsweise kann die Störimpuls-Detektionsschaltung 100, wenn die erste Spannung V1 niedriger als die zweite Spannung V2 eingestellt ist, d.h. V1<V2, und die Kapazität des ersten Kondensators C1 größer gewählt wird als die Kapazität des zweiten Kondensators C2, d.h. C1>C2, einen Niedrig-Störimpuls erkennen, wie in 2C dargestellt ist. Wenn die erste Spannung V1 höher eingestellt wird als die zweite Spannung V2, d.h. V1>V2, dann kann die Störimpuls-Detektionsschaltung 100 einen Hoch-Störimpuls erkennen, wie in 2D dargestellt ist.
Für den Fall, dass ein integrierter Schaltungschip getestet wird, wird eine Unterbrechung des Betriebs der Störimpuls-Detektionsschaltung benötigt. Für diesen Zweck kann eine spezielle Spannungsversorgung für eine bestimmte Zeitdauer benutzt werden, die ein Ausgangssignal des Spannungskomparators auf einem konstanten Pegel hält.
Die 3 und 4 zeigen jeweils ein detailliertes Schaltbild einer möglichen Realisierung der Störimpuls-Detektionsschaltung 100 aus 1. 3 zeigt hierbei eine Detektionsschaltung 300 für Hoch-Störimpulse und 4 eine Detektionsschaltung 400 für Niedrig-Störimpulse.
In 3 umfasst der Spannungskomparator einen Differenzverstärker 340 und einen NMOS-Transistor N5 zur Vorspannungsversorgung, der eine Vorspannung Vbgp 310 mit einer vorbestimmten Intensität von einer nicht dargestellten Vorspannungsschaltung empfängt, um mit der empfangenen Vorspannung 310 den Differenzverstärker 340 zu versorgen. Der Differenzverstärker 340 umfasst zwei PMOS-Transistoren P1 und P2 und zwei NMOS-Transistoren N1 und N2. Ein Source-Anschluss des PMOS-Transistors P2 ist mit dem Detektoreingang D_IN verbunden, um die Chipbetriebsspannung V_DD zu empfangen. Ein Gate-Anschluss und ein Drain-Anschluss des PMOS-Transistors P2 sind miteinander gekoppelt. Der PMOS-Transistor P1 hat einen Source-Anschluss, der mit der Chipbetriebsspannung V_DD verbunden ist, einen Gate-Anschluss, der an den Gate-Anschluss des PMOS-Transistors P2 angekoppelt ist, und einen Drain-Anschluss, der an einen Ausgangsknoten S_out zur Ausgabe eines Vergleichssignals angekoppelt ist. Der NMOS-Transistor N2 hat einen Drain-Anschluss, der an den Drain-Anschluss des PMOS-Transistors P2 angekoppelt ist, einen Gate-Anschluss, der an einen zweiten Knoten S2 eines zweiten Spannungsteilers 324 angeschlossen ist, um eine zweite Spannung V2 zu empfangen, und einen Source-Anschluss, der an einen Drain-Anschluss des NMOS-Transistors N5 zur Vorspannungsversorgung angekoppelt ist. Der NMOS-Transistor N1 hat einen Drain-Anschluss, der an den Drain-Anschluss des PMOS-Transistors P1 und an den Ausgangsknoten S_OUT angekoppelt ist, einen Gate-Anschluss, der an einen ersten Knoten S1 eines ersten Spannungsteilers 322 angeschlossen ist, um eine erste Spannung V1 zu empfangen, und einen Source-Anschluss, der an den Drain-Anschluss des NMOS-Transistors N5 zur Vorspannungsversorgung angekoppelt ist. Der Drain-Anschluss des NMOS-Transistors N5 zur Vorspannungsversorgung ist an die Source-Anschlüsse der NMOS-Transistoren N1 und N2 angekoppelt, ein Gate-Anschluss empfängt die Spannung der Vorspannungsschaltung und ein Source-Anschluss ist an die Massespannung GND angekoppelt.
Der erste Spannungsteiler 322 umfasst die Widerstände R12 und R11 und den Kondensator C1. Die Widerstände R12 und R11 sind in Reihe zwischen den Detektoreingangsanschluss D_IN zum Empfangen der Chipbetriebsspannung V_DD und der Massespannung GND eingeschleift. Der Kondensator C1 ist zwischen dem ersten Knoten S1, der sich am Verbindungspunkt der Widerstände R12 und R11 befindet, und der Massespannung GND eingeschleift.
Der zweite Spannungsteiler 324 umfasst die Widerstände R22 und R21 und den Kondensator C2. Die Widerstände R22 und R21 sind in Reihe zwischen den Detektoreingangsanschluss D_IN und der Massespannung GND eingeschleift. Der Kondensator C2 ist zwischen dem zweiten Knoten S2, der sich am Verbindungspunkt der Widerstände R22 und R21 befindet, und der Massespannung GND eingeschleift.
Die Spannung V1 am ersten Knoten S1 im ersten Spannungsteiler 322 wird in Abhängigkeit von der oben genannten Gleichung (1) bestimmt, während die Spannung V2 am zweiten Knoten S2 im zweiten Spannungsteiler 324 in Abhängigkeit von der oben genannten Gleichung (2) bestimmt wird. Die Widerstandswerte der Widerstände in den Spannungsteilern 322 und 324 sind so eingestellt, dass die zweite Spannung V2 höher ist als die erste Spannung V1. Die Differenz zwischen den Spannungen V2 und V1, d.h. V2–V1, kann in Abhängigkeit von der Intensität eines zu detektierenden Hoch-Störimpulses variiert werden. Wie bereits ausgeführt, haben der erste Kondensator C1 im ersten Spannungsteiler 322 und der zweite Kondensator C2 im zweiten Spannungsteiler unterschiedliche Kapazitätswerte. Der erste Kondensator C1 hat eine kleine Kapazität und der zweite Kondensator C2 hat eine große Kapazität.
Puffermittel 360 umfassen zwei CMOS-Inverter 362 und 364. Der erste CMOS-Inverter 362 umfasst einen PMOS-Transistor P3 und einen NMOS-Transistor N3, die in Reihe zwischen dem Detektoreingangsanschluss D_IN und Masse GND eingeschleift sind. Ein Source-Anschluss des PMOS-Transistors P3 ist mit dem Detektoreingangsanschluss D_IN gekoppelt, um die Chipbetriebsspannung V_DD zu empfangen. Ein Source-Anschluss des NMOS-Transistors N3 ist an einen Masseanschluss gekoppelt. Gate-Anschlüsse des PMOS-Transistors P3 und des NMOS-Transistors N3 sind miteinander gekoppelt und mit dem Ausgangsknoten S_OUT des Differenzverstärkers 340 verbunden. Drain-Anschlüsse des PMOS-Transistors P3 und des NMOS-Transistors N3 sind miteinander verbunden, um einen ersten Inverterausgangsknoten I_OUT1 zu bilden. Der zweite CMOS-Inverter 364 umfasst einen PMOS-Transistor P4 und einen NMOS-Transistor N4, die in Reihe zwischen dem Detektoreingangsanschluss D_IN und Masse GND eingeschleift sind. Ein Source-Anschluss des PMOS-Transistors P4 ist mit dem Detektoreingangsanschluss D_IN gekoppelt, um die Chipbetriebsspannung V_DD zu empfangen. Ein Source-Anschluss des NMOS-Transistors N4 ist an den Masseanschluss gekoppelt. Gate-Anschlüsse des PMOS-Transistors P4 und des NMOS-Transistors N4 sind miteinander gekoppelt und mit dem ersten Inverterausgangsknoten I_OUT1 verbunden. Drain-Anschlüsse des PMOS-Transistors P4 und des NMOS-Transistors N4 sind miteinander verbunden, um einen zweiten Inverterausgangsknoten I_OUT2 zu bilden. Der Detektorausgangsanschluss Dout ist mit dem zweiten Inverterausgangsknoten I_OUT2 gekoppelt.
Nun wird der Betrieb der Detektionsschaltung für Hoch-Störimpulse 300 beschrieben, wenn kein Hoch-Störimpuls auftritt. Der Differenzverstärker 340 vergleicht die zweite, am Gate-Anschluss des NMOS-Transistors N2 anliegende Spannung V2 mit der ersten, am Gate-Anschluss des NMOS-Transistors N1 anliegenden Spannung V1 und erzeugt ein Vergleichssignal an seinem Ausgangsanschluss S_OUT Hierbei korrespondiert das Vergleichssignal mit der Differenz zwischen den Spannungen V2 und V1, d.h. V2–V1. Weil die zweite Spannung V2 größer ist als die erste Spannung V1, wird ein Signal mit einem hohen logischen Pegel am Ausgangsanschluss S_OUT als Vergleichssignal erzeugt. Deshalb wird der NMOS-Transistor N3 des ersten Inverters 362 leitend geschaltet, um ein Signal mit einem niedrigen Logikpegel, d.h. 0V, zu erzeugen. Wenn das Signal mit dem niedrigen Logikpegel, das ein Ausgangssignal des ersten Inverters 362 ist, an den zweiten Inverter 364 angelegt wird, wird der PMOS-Transistor P4 leitend geschaltet, um ein Signal mit einem hohen logischen Pegel, der der Betriebsspannung V_DD entspricht, am Ausgangsanschluss I_OUT2 zu erzeugen. Als Resultat wird am Detektorausgangsanschluss D_OUT ein Detektionssignal 180 mit einem hohen Logikpegel erzeugt, so dass die CPU nicht zurückgesetzt und ein normaler Chipbetrieb ausgeführt wird.
Für den Fall, dass ein Hoch-Störimpuls an der Chipbetriebsspannung V_DD für eine kurze Zeit auftritt (siehe 2A), vergleicht der Differenzverstärker 340 die zweite, am Gate-Anschluss des NMOS-Transistors N2 anliegende Spannung Vglh2 mit der ersten, am Gate-Anschluss des NMOS-Transistors N1 anliegenden Spannung Vglh1 und erzeugt ein Vergleichssignal an seinem Ausgangsanschluss S_OUT. Hierbei korrespondiert das Vergleichssignal mit der Differenz zwischen den Spannungen Vglh2 und Vglh1, d.h. Vglh2–Vglh1. Weil ein Hoch-Störimpuls auftritt, wird die Störimpulsspannung Vglh2 am zweiten Knoten kleiner als die Störimpulsspannung Vglh1 am ersten Knoten. Deshalb erzeugt der Differenzverstärker 340 ein Signal mit einem niedrigen logischen Pegel am Ausgangsanschluss S_OUT als Vergleichssignal. Durch das Vergleichssignal mit dem niedrigen Logikpegel wird der PMOS-Transistor P3 des ersten Inverters 362 leitend geschaltet, um ein Signal mit hohem Logikpegel, d.h. mit dem Pegel der Betriebsspannung V_DD, am Ausgangsanschluss I_OUT1 des ersten Inverters 362 zu erzeugen. Wenn das Signal mit dem hohen Logikpegel an den zweiten Inverter 364 angelegt wird, wird der NMOS-Transistor N4 leitend geschaltet, um das Detektionssignal 380 mit einem niedrigen logischen Pegel, der dem Pegel der Massespannung von 0V entspricht, am Ausgangsanschluss I_OUT2 zu erzeugen. Entsprechend wird die CPU zurückgesetzt.
Wie aus 4 ersichtlich ist, umfasst die Detektionsschaltung 400 für Niedrig-Störimpulse einen Differenzverstärker 440, einen dritten Span nungsteiler 422 und einen zweiten Spannungsteiler 424. Die Detektionsschaltung 400 für Niedrig-Störimpulse unterscheidet sich von der Detektionsschaltung für Hoch-Störimpulse 300 dadurch, dass die Werte der Widerstände R31, R32, R21 und R22 so eingestellt sind, dass die zweite Spannung V2 am zweiten Knoten S2 im zweiten Spannungsteiler 424 kleiner ist als eine dritte Spannung V3 an einem dritten Knoten S3 im dritten Spannungsteiler 422. Typischerweise werden die Werte der entsprechenden Widerstände so ausgewählt, dass die zweite Spannung (V_DD*R11/(R11+R12)) niedriger ist als die dritte Spannung (V_DD*R31/(R31+R32). Zusätzlich umfasst die Detektionsschaltung 400 für Niedrig-Störimpulse Puffermittel 462 mit nur einem Inverter.
Nun wird der Betrieb der Detektionsschaltung 400 für Niedrig-Störimpulse beschrieben, wenn kein Niedrig-Störimpuls auftritt. Der Differenzverstärker 440 vergleicht die zweite, am Gate-Anschluss des NMOS-Transistors N2 anliegende Spannung V2 mit der dritten, am Gate-Anschluss des NMOS-Transistors N1 anliegenden Spannung V3 und erzeugt ein Vergleichssignal an seinem Ausgangsanschluss S_OUT. Hierbei korrespondiert das Vergleichssignal mit der Differenz zwischen den Spannungen V2 und V3, d.h. V2–V3. Weil die zweite Spannung V2 niedriger ist als die dritte Spannung V3, wird ein Signal mit einem niedrigen logischen Pegel am Ausgangsanschluss S_OUT als Vergleichssignal erzeugt. Deshalb wird am Detektorausgangsanschluss D_OUT ein Detektionssignal 480 mit hohem Logikpegel erzeugt, so dass die CPU nicht zurückgesetzt und ein normaler Chipbetrieb ausgeführt wird.
Wenn ein Niedrig-Störimpuls auftritt und die Chipbetriebsspannung V_DD für eine kurze Zeit reduziert, vergleicht der Differenzverstärker 440 eine am Gate-Anschluss des NMOS-Transistors N2 anliegende Störimpulsspannung Vgll2 mit einer am Gate-Anschluss des NMOS-Transistors N1 anliegenden Störimpulsspannung Vgll3 und erzeugt ein Vergleichssignal an seinem Ausgangsanschluss S_OUT. Hierbei korrespondiert das Ver gleichssignal mit der Differenz zwischen den Spannungen Vgll2 und Vgll3, d.h. Vgll2–Vgll3. Wenn ein Niedrig-Störimpuls auftritt, wird am Ausgangsanschluss S_OUT ein Vergleichssignal mit einem hohen logischen Pegel erzeugt, weil die Störimpulsspannung Vgll2 am zweiten Knoten S2 höher ist als die Störimpulsspannung Vgll3 am dritten Knoten S3. Aus diesem Grund wird der NMOS-Transistor des ersten Inverters 462 leitend geschaltet, um an seinem Ausgangsanschluss I_OUT ein Signal mit einem niedrigen logischen Pegel, d.h. Massespannung 0V, zu erzeugen. Dadurch wird das Detektionssignal 480 mit einem niedrigen logischen Pegel am Detektorausgangsanschluss D_OUT erzeugt, um die CPU zurückzusetzen.
Nachfolgend wird ein weiteres erfindungsgemäßes Ausführungsbeispiel im Zusammenhang mit 5 beschrieben. Die Störimpuls-Detektionsschaltung 500 aus 5 kann gleichzeitig Hoch-Störimpulse und Niedrig-Störimpulse erkennen.
Die Störimpuls-Detektionsschaltung 500 benutzt zwei Spannungskomparatoren und erkennt Störimpulse in Abhängigkeit von einem Signal, das als Ergebnis einer UND-Verknüpfung von gepufferten Ausgangssignalen der beiden Spannungskomparatoren erzeugt wird.
Speziell umfasst die Störimpuls-Detektionsschaltung 500 zwei Spannungskomparatoren, d.h. einen ersten Spannungskomparator 542 und einen zweiten Spannungskomparator 544, drei Spannungsteiler, d.h. einen ersten Spannungsteiler 522, einen zweiten Spannungsteiler 524 und einen dritten Spannungsteiler 526, erste Puffermittel 562, zweite Puffermittel 564 und ein Mittel 570 zur Durchführung einer UND-Verknüpfung. Die ersten Puffermittel 562 und die zweiten Puffermittel 564 puffern jeweils Vergleichssignale, die an Ausgangsanschlüssen COMP_OUT1 bzw. COMP_OUT2 des ersten bzw. des zweiten Spannungskomparators 542 bzw. 544 erzeugt werden. Die Mittel 570 zur Durchfüh rung einer UND-Verknüpfung sind als UND-Gatter ausgeführt, das Signale empfängt, die an Ausgangsanschlüssen B_OUT1 und B_OUT2 der ersten und zweiten Puffermittel 562 und 564 erzeugt werden, und führt eine UND-Verknüpfung der empfangenen Signale aus, deren Ergebnis ausgegeben wird. Der erste Spannungsteiler 522 teilt die Chipbetriebsspannung V_DD mit den Widerständen R12 und R11, die in Reihe zwischen dem Detektoreingangsanschluss D_IN und Masse eingeschleift sind, auf eine erste Spannung V1 herunter und legt die erste geteilte Spannung V1, d.h. eine erste Detektionsspannung, an einen ersten invertierenden Eingangsanschluss COMP_IN1 des ersten Spannungskomparators 542 an. Der erste Spannungsteiler umfasst außerdem einen Kondensator C1, der zwischen einem Knoten S1 und Masse eingeschleift ist. Der zweite Spannungsteiler 524 teilt die Chipbetriebsspannung V_DD mit den Widerständen R22 und R21, die in Reihe zwischen dem Detektoreingangsanschluss D_IN und Masse eingeschleift sind, auf eine zweite Spannung V2 herunter und legt die zweite geteilte Spannung V2 als Referenzspannung an einen zweiten Eingangsanschluss COMP_IN2, d.h. an einen nicht-invertierenden Eingangsanschluss, des ersten Spannungskomparators 542 und des zweiten Spannungskomparators 544 an. Der zweite Spannungsteiler 524 umfasst außerdem einen Kondensator C2, der zwischen einem Knoten S2 und Masse eingeschleift ist. Der dritte Spannungsteiler 526 teilt die Chipbetriebsspannung V_DD mit zwei Widerständen R32 und R31, die in Reihe zwischen dem Detektoreingangsanschluss D_IN und Masse eingeschleift sind, auf eine dritte Spannung V3 herunter und legt die geteilte Spannung V3, d.h. eine zweite Detektionsspannung, an einen ersten invertierenden Eingangsanschluss COMP_IN1 des zweiten Spannungskomparators 544 an. Der dritte Spannungsteiler umfasst außerdem einen Kondensator C3, der zwischen einem Knoten S3 und Masse eingeschleift ist.
In diesem Ausführungsbeispiel wird die zweite Spannung V2 übereinstimmend an den ersten und den zweiten Spannungskomparator 542 und 544 angelegt und hat einen Spannungswert, der zwischen den Spannungswerten der ersten und dritten Spannung V1 und V3 liegt. Die Kapazität des zweiten Kondensators C2 ist größer als die Kapazitäten des ersten und des dritten Kondensators C1 und C3. Die Kapazitäten des ersten und dritten Kondensators C1 und C3 sind nahezu identisch und haben einen sehr kleinen Wert. Entsprechend ist, wenn ein Hoch-Störimpuls oder ein Niedrig-Störimpuls auftritt, eine Störimpulsspannung Vglh2 oder Vgll2 am Knoten S2, der eine Spannung für die zweiten Eingangsanschlüsse von jedem Spannungskomparator zur Verfügung stellt, praktisch unverändert, verglichen mit einem Anfangswert der zweiten Spannung V2, weil die Kapazität des zweiten Kondensators C2 groß ist. Weil jedoch die Kapazitäten des ersten und des dritten Kondensators C1 und C3 sehr klein sind, werden Störimpulsspannungen Vglh1 und Vglh3 oder Vgll1 und Vgll3 der Knoten S1 und S3 beträchtlich vergrößert oder verkleinert, verglichen mit den Spannungen V1 und V3.
Speziell umfassen im Fall, dass die dritte Spannung V3 höher ist als die erste Spannung V1, d.h. V3>V2>V1, die ersten Puffermittel 562 zwei Inverter und die zweiten Puffermittel 564 umfassen einen Inverter. Der erste Spannungskomparator 542 erkennt Hoch-Störimpulse und der zweite Spannungskomparator 544 erkennt Niedrig-Störimpulse. Daraus ergibt sich, dass der Zustand eines Signals am Ausgangsanschluss des Komparators 542 sich ändert, wenn ein Hoch-Störimpuls auftritt, und dass der Zustand eines Signals am Ausgangsanschluss des zweiten Komparators 544 sich ändert, wenn ein Niedrig-Störimpuls auftritt.
Nun wird der Betrieb der Störimpuls-Detektionsschaltung 500 beschrieben, wenn die Schaltung normal betrieben wird. Weil die zweite Spannung V2 größer ist als die erste Spannung V1, wird ein Signal mit einem hohen logischen Pegel am Ausgangsanschluss COMP_OUT1 des ersten Spannungskomparators 542 erzeugt. Das Vergleichssignal mit hohem Logikpegel wird über die ersten Puffermittel 562 an die Mittel 570 zur Durchführung einer UND-Verknüpfung angelegt. Weil die dritte Spannung V3 größer ist als die zweite Spannung V2, wird das Vergleichssignal mit niedrigem logischem Pegel am Ausgangsanschluss COMP_OUT2 des zweiten Spannungskomparators 544 erzeugt. Das Vergleichssignal mit niedrigem logischem Pegel wird über die zweiten Puffermittel 564 an die Mittel 570 zur Durchführung einer UND-Verknüpfung angelegt. Dadurch wird ein Detektionssignal 580 mit einem hohen logischen Pegel am Ausgangsanschluss D_OUT erzeugt.
Wenn ein Hoch-Störimpuls auftritt, ist die Störimpulsspannung Vglh1 am ersten Knoten S1 höher als die Störimpulsspannung Vglh2 am zweiten Knoten S2, wie in der linken Hälfte von 6A dargestellt ist. Deshalb ändert sich ein logisch hoher Anfangszustand des Vergleichssignals am Ausgangsanschluss des ersten Spannungskomparators 542 vor dem Auftreten des Störimpulses in einen niedrigen logischen Pegel und das Vergleichssignal am Ausgangsanschluss des zweiten Spannungskomparators 544 wird auf einem hohen Pegel gehalten. Daraus ergibt sich, dass ein Detektionssignal mit einem niedrigen Logikpegel am Detektionsausgangsanschluss COMP_OUT erzeugt wird, um die zentrale Prozessoreinheit CPU zurückzusetzen.
Andererseits ändert sich, wenn ein Niedrig-Störimpuls auftritt, ein logisch hoher Anfangszustand des Vergleichssignals am Ausgangsanschluss des zweiten Spannungskomparators 544 in einen niedrigen Logikpegel und das Vergleichssignal am Ausgangsanschluss des ersten Spannungskomparators 542 wird auf einem hohen Pegel gehalten. Daraus ergibt sich, dass ein Detektionssignal mit einem niedrigen Logikpegel am Detektorausgangsanschluss COMP_OUT erzeugt wird, um die zentrale Prozessoreinheit CPU zurückzusetzen.
In der Störimpuls-Detektionsschaltung 500 kann die Kapazität des zweiten Kondensators C2 kleiner als die Kapazitäten des ersten und des drit ten Kondensators C1 und C3 sein. Für diesen Fall zeigt 6B die Signalformen der Knotenspannungen, wenn ein Hoch-Störimpuls und ein Niedrig-Störimpuls auftreten. Da die Kapazität des zweiten Kondensators C2 niedrig ist, wird die Spannung V2 am zweiten Knoten S2 beträchtlich variiert, wenn ein Störimpuls auftritt. Da die Kapazitäten des ersten und des dritten Kondensators C1 und C3 klein sind, bleiben die Spannungen am ersten und dritten Knoten praktisch unverändert. Deshalb ändert sich das Ausgangssignal des zweiten Spannungskomparators 544, wenn ein Hoch-Störimpuls auftritt, und das Ausgangssignal des ersten Spannungskomparators 542 ändert sich, wenn ein Niedrig-Störimpuls auftritt. Daraus ergibt sich, dass sowohl Niedrig-Störimpulse als auch Hoch-Störimpulse erkannt werden können.
Eine intelligente Karte (Smart Card) 1000 mit einem eingebetteten integrierten Schaltungschip mit einer Störimpuls-Detektionsschaltung ist in 7 schematisch dargestellt. Die intelligente Karte 1000 umfasst einen Störimpulsdetektor 700, eine Sensorschaltung 705 mit einem Temperatursensor, einem Sensor zur Erkennung von Lichteinfall, einem Frequenzsensor und einem Passivierungsentfernungssensor, eine Eingabe/Ausgabeschaltung (E/A-Schaltung) 717, eine zentrale Prozessoreinheit (GPU) 900, eine Sicherheitssteuerschaltung 730, verschiedene Speicher wie ein EEPROM 721, ein ROM 723 und ein RAM 719, einen Registerbereich 725 und eine Hochfrequenzschnittstelle (HF-Schnittstelle) 715. Ein Kartenbetriebssystem (COS) für den Betrieb des integrierten Schaltungschips und Basisbefehle sind im ROM 723 einprogrammiert. Das EEPROM 721 speichert Datensätze einschließlich Benutzerdaten, beispielsweise Daten des Kartenausgebers, die vor einem externen Zugriff durch die CPU 900 und das Kartenbetriebssystem geschützt sind, und Funktionen zur Realisierung von verschiedenen Anwendungen. Das RAM 719 wird benutzt, um temporäre Daten zu handhaben und um ein Zwischenberechnungsergebnis zu korrigieren.
Wenn der Störimpulsdetektor 700 und/oder die Sensorschaltung 705 ein Detektionssignal mit einem niedrigen logischen Pegel ausgeben, wird die CPU 900 zurückgesetzt.
Tritt ein Hoch-Störimpuls auf, der temporär bei einer normalen Kommunikation zwischen der intelligenten Karte 1000 und einem nicht dargestellten Kartenterminal die Betriebs-, d.h. Versorgungsspannung für den integrierten Schaltungschip verändert, dann wird ein Detektionssignal mit einem niedrigen logischen Pegel durch den Störimpulsdetektor 700 erzeugt, um die CPU 900 zurückzusetzen.
Bei einem bevorzugten, in 8 dargestellten Ausführungsbeispiel wird die Störimpuls-Detektionsschaltung aus 5 bei der intelligenten Karte aus 7 verwendet.
Wie bereits beschrieben wurde, umfasst ein erster Spannungskomparator 842 zur Erkennung eines Hoch-Störimpulses und ein zweiter Spannungskomparator 844 zur Erkennung eines Niedrig-Störimpulses jeweils einen Differenzverstärker und einen NMOS-Transistor N5. Die Differenzverstärker umfassen jeweils zwei PMOS-Transistoren P1 und P2 und zwei NMOS-Transistoren N1 und N2. Der NMOS-Transistor N5 empfängt eine vorbestimmte Vorspannung Vbgp 810 von einer nicht dargestellten Vorspannungsschaltung und versorgt den zugehörigen Differenzverstärker über seinen Gate-Anschluss mit der empfangenen Vorspannung.
Erste Puffermittel 862 mit zwei Invertern sind an einen Ausgangsanschluss S_OUT1 des ersten Spannungskomparators 842 gekoppelt. Zweite Puffermittel 864 mit einem Inverter sind an einen Ausgangsanschluss S_OUT2 des zweiten Spannungskomparators 844 gekoppelt. Die Ausgangssignale der beiden Puffermittel werden jeweils in ein UND-Gatter 870 eingegeben, das eine UND-Verknüpfung durchführt. Durch die UND-Verknüpfung wird ein Detektionssignal an einen Detektorausgangsanschluss D_OUT ausgegeben.
Ein erster Spannungsteiler 822 teilt die Versorgungsspannung, um den ersten Spannungskomparator 842 mit einer ersten Spannung V1 zu versorgen. Ein dritter Spannungsteiler 826 teilt die Versorgungsspannung, um den zweiten Spannungskomparator 844 mit einer dritten Spannung V3 zu versorgen. Ein zweiter Spannungsteiler 824 versorgt den ersten und den zweiten Spannungskomparator 842 und 844 gemeinsam mit einer zweiten Spannung V2. Wie bereits ausgeführt wurde, umfasst jeder der Spannungsteiler 822, 824 und 826 Widerstände, die zwischen einem Detektoreingangsanschluss und Masse eingeschleift sind, und einen Kondensator, der zwischen einem Knoten und Masse eingeschleift ist.
Verglichen mit der Störimpuls-Detektionsschaltung 500 aus 5 umfasst die Störimpuls-Detektionsschaltung 800 aus 8 zusätzlich Mittel zum Anhalten der Störimpulsdetektion und ein ODER-Gatter 890, das als UND-Verknüpfungsmittel wirkt. Das UND-Verknüpfungsmittel 890 empfängt das Detektionssignal vom Detektorausgangsanschluss D_OUT als ein Eingangssignal und ein Störimpulsstopsignal GSTOP von einem Ausgangsanschluss D_GSTO _P der Mittel zum Anhalten der Störimpulsdetektion als anderes Eingangssignal. Dies wird benutzt, um den Betrieb der Störimpuls-Detektionsschaltung für eine Zeitdauer für den Fall anzuhalten, dass die Leistungsfähigkeit des integrierten Schaltungschips getestet werden soll.
Wenn es notwendig ist, die Erkennung eines Störimpulses anzuhalten, sorgen die Mittel zum Anhalten der Störimpulserkennung stets dafür, dass ein Vergleichssignal am Ausgangsanschluss S_OUT1 des ersten Spannungskomparators 842 zum Erkennen eines Hoch-Störimpulses auf einem niedrigen logischen Pegel ist und dass ein Vergleichssignal am Ausgangsanschluss S_OUT2 des zweiten Spannungskomparators 844 zum Erkennen eines Niedrig-Störimpulses auf einem hohen logischen Pegel ist. Deshalb wird unabhängig vom Auftreten eines Störimpulses das Detektionssignal am Detektorausgangsanschluss D_OUT1 auf einen niedrigen logischen Pegel gelegt und das Detektionssignal am Detektorausgangsanschluss D_OUT2 wird auf einen hohen logischen Pegel gelegt. Dadurch ist ein Ausgangsanschluss D_{OUT_F} des ODER-Gatters immer auf einem hohen logischen Pegel.
Speziell umfassen die Mittel zum Anhalten der Störimpulserkennung einen ersten Inverter S_INV1 910 zur Signalzuführung, einen zweiten Inverter S_INV2 930 zur Signalzuführung, einen ersten Inverter D_INV1 950 zur Verzögerung und einen zweiten Inverter D_INV2 970 zur Verzögerung. Die Inverter S_INV1 910 und S_INV2 930 zur Signalzufuhr sind in Reihe geschaltet und mit einer nicht dargestellten Ausschaltsignalquelle verbunden, um ein Detektionsstopsignal GSTOP 1200 zu empfangen. Die Inverter D_INV1 950 und D_INV2 970 zur Verzögerung sind in Reihe geschaltet, um das Detektionsstopsignal GSTOP 1200 zu empfangen. Ein Ausgangssignal des zweiten Inverters D_INV2 970 zur Verzögerung ist an einen Detektionsstopausgangsanschluss D_GSTOP gekoppelt, um an das ODER-Gatter 890 ausgegeben zu werden.
Die Mittel zum Anhalten der Störimpulserkennung umfassen weiter drei Ausschalt-PMOS-Transistoren S_P1, S_P2 und S_P3, zwei Ausschalt-PMOS-Transistoren S_P4 und S_P5, einen Pull-up-PMOS-Transistor PU_P1 und einen Pull-down-NMOS-Transistor PD_N1. Die drei Ausschalt-PMOS-Transistoren S_P1, S_P2 und S_P3 schalten die Chipversorgungsspannung, die jeweils an die Spannungsteiler 822, 824 und 826 angelegt wird, in Abhängigkeit vom Zustand des Detektionsstopsignals GSTOP ab. Die zwei Ausschalt-PMOS-Transistoren S_P4 und S_P5 schalten die Chipversorgungsspannung ab, die jeweils an die Spannungskomparatoren 842 und 844 angelegt ist. Der Pull-up- PMOS-Transistor PU_P1 hebt den Pegel eines Eingangssignals, d.h. einer Spannung am Knoten S4, das in die ersten Puffermittel 862 eingegeben wird, auf einen Betriebsspannungspegel an. Der Pull-down-NMOS-Transistor PD_N1 senkt den Pegel eines Eingangssignals, d.h. einer Spannung am Knoten S5, das in die zweiten Puffermittel 864 eingegeben wird, auf einen Massespannungspegel ab. Ein Gate-Anschluss des Pull-up-PMOS-Transistor PU_P1 ist mit dem ersten Inverter S_INV1 910 zur Signalzuführung gekoppelt, um ein invertiertes Signal GSTOP des Detektionsstopsignals GSTOP zu empfangen. Die Gate-Anschlüsse des Pull-down-NMOS-Transistor PD_N1, der drei Ausschalt-PMOS-Transistoren S_P1, S_P2 und S_P3 und der zwei Ausschalt-PMOS-Transistoren S_P4 und S_P5 sind mit dem zweiten Inverter S_INV2 zur Signalzuführung gekoppelt.
Der erste Inverter S_INV1 zur Signalzuführung umfasst einen PMOS-Transistor GS_P1 und einen NMOS-Transistor GS_N1. Der zweite Inverter S_INV2 zur Signalzuführung umfasst einen PMOS-Transistor GS_P2 und einen NMOS-Transistor GS_N2. Ein Gate-Anschluss des PMOS-Transistors GS_P1 und ein Gate-Anschluss des NMOS-Transistors GS_N1 sind miteinander verbunden, um das Detektionsstopsignal GSTOP zu empfangen. Ein Drain-Anschluss des PMOS-Transistors GS_P1 und ein Drain-Anschluss des NMOS-Transistors GS_N1 sind miteinander verbunden, um einen Ausgangsanschluss des ersten Inverters S_INV1 zur Signalzuführung zu bilden. Ein Source-Anschluss des NMOS-Transistors GS_N1 ist mit einem Masseanschluss gekoppelt. Ein Gate-Anschluss des PMOS-Transistors GS_P2 und ein Gate-Anschluss des NMOS-Transistors GS_N2 sind miteinander verbunden, um mit dem Ausgangsanschluss des ersten Inverters S_INV1 zur Signalzuführung gekoppelt zu sein. Ein Source-Anschluss des PMOS-Transistors GS_P2 empfängt die Chipversorgungsspannung. Ein Drain-Anschluss des PMOS-Transistors GS_P2 und ein Drain-Anschluss des NMOS-Transistors GS_N2 sind miteinander verbunden, um einen Ausgangsanschluss des zweiten Inverters 930 zur Signalzuführung zu bilden. Ein Source-Anschluss des NMOS-Transistors GS_N2 ist mit dem Masseanschluss gekoppelt.
Die Source-Anschlüsse der drei Ausschalt-PMOS-Transistoren S_P1, S_P2 und S_P3 sind mit dem Detektoreingangsanschluss D_IN verbunden, um die Chipversorgungsspannung zu empfangen. Die Gate-Anschlüsse der drei Ausschalt-PMOS-Transistoren S_P1, S_P2 und S_P3 sind mit dem Ausgangsanschluss des zweiten Inverters S INV2 zur Signalzuführung verbunden, um das Detektionsstopsignal GSTOP zu empfangen. Die Drain-Anschlüsse der drei Ausschalt-PMOS-Transistoren S_P1, S_P2 bzw. S_P3 sind jeweils mit einem der Widerstände R12, R22 und R32 gekoppelt. Hierbei sind die Widerstände R12, R22 und R32 jeweils mit einem der Knoten S1, S2 und. S3 gekoppelt. Die Source-Anschlüsse der beiden Ausschalt-PMOS-Transistoren S_P4 und S_P5 sind mit dem Detektoreingangsanschluss D_IN verbunden, um die Chipversorgungsspannung zu empfangen. Die Gate-Anschlüsse der beiden Ausschalt-PMOS-Transistoren S_P4 und S_P5 sind mit dem Ausgangsanschluss des zweiten Inverters S_INV2 zur Signalzuführung verbunden, um das Detektionsstopsignal GSTOP zu empfangen. Die Drain-Anschlüsse der beiden Ausschalt-PMOS-Transistoren S_P4 bzw. S_P5 sind jeweils mit einem der Spannungskomparatoren 842 und 844 gekoppelt. Ein Gate-Anschluss des Pull-up-PMOS-Transistors PU_P1 ist mit dem Ausgangsanschluss des ersten Inverters S_INV1 zur Signalzuführung gekoppelt, um das invertierte Signal GSTOP des Detektionsstopsignals GSTOP zu empfangen. Ein Source-Anschluss des Pull-up-PMOS-Transistors PU_P1 ist mit dem Detektionseingangsanschluss D_IN gekoppelt, um die Chipversorgungsspannung zu empfangen. Ein Drain-Anschluss des Pull-up-PMOS-Transistors PU_P1 ist mit dem Knoten S4 verbunden, der an den Ausgangsanschluss S_OUT1 des ersten Spannungskomparators 842 gekoppelt ist. Ein Gate-Anschluss des Pull-down-NMOS-Transistors PD_N1 ist mit dem Ausgangsanschluss des zweiten Inverters 930 S_INV2 zur Signalversorgung verbunden, um das Detektionsstopsignal GSTOP zu empfangen. Ein Source-Anschluss des Pull-down-NMOS-Transistors PD_N1 ist mit Masse verbunden. Ein Drain-Anschluss des Pull-down-NMOS-Transistor PD_N1 ist mit dem Knoten S5 verbunden, der an den Ausgangsanschluss S_OUT2 des zweiten Spannungskomparators 844 gekoppelt ist.
Der erste Inverter 950 zur Verzögerung umfasst erste bis vierte PMOS-Transistoren D_P1, D_P2, D_P3 und D_P4 und einen NMOS-Transistor D_N1. Die Gate-Anschlüsse der PMOS-Transistoren D_P1, D P2, D_P3 und D_P4 sind mit dem Detektionsstopsignal GSTOP 1200 gekoppelt. Ein Source-Anschluss des NMOS-Transistors D_N1 ist mit dem Masseanschluss gekoppelt. Die PMOS-Transistoren D_P1, D_P2, D_P3 und D_P4 sind in Reihe geschaltet und mit der Chipversorgungsspannung V_DD gekoppelt. Ein Source-Anschluss des ersten PMOS-Transistors D_P1 ist mit der Chipversorgungsspannung V_DD gekoppelt und ein Drain-Anschluss des vierten PMOS-Transistors D_P4 ist mit einem Drain-Anschluss des NMOS-Transistors D_N1 gekoppelt und bildet einen Ausgangsanschluss des ersten Verzögerungs-Inverters D_INV1. Ein Verzögerungskondensator Cd ist zwischen dem Ausgangsanschluss des ersten Verzögerungs-Inverters D_INV1 und dem Masseanschluss eingeschleift. Der zweite Inverter D_INV2 zur Verzögerung umfasst einen PMOS-Transistor D_P5 und einen NMOS-Transistor D N2. Ein Gate-Anschluss des PMOS-Transistors D_P5 und ein Gate-Anschluss des NMOS-Transistor D_N2 sind miteinander verbunden, um an den Ausgangsanschluss des ersten Inverters D_INV1 zur Verzögerung gekoppelt zu werden. Ein Drain-Anschluss des PMOS-Transistors D_P5 und ein Drain-Anschluss des NMOS-Transistors D_N2 sind miteinander verbunden und bilden einen Ausgangsanschluss D_GSTOP, der mit einem Eingangsanschluss des ODER-Gatters 890 gekoppelt ist. Ein Source-Anschluss des PMOS-Transistors D_P5 ist mit der Chipversorgungs spannung V_DD gekoppelt und ein Source-Anschluss des NMOS-Transistors D_N2 ist mit dem Masseanschluss gekoppelt.
Die Funktion der Störimpuls-Detektionsschaltung mit den Mitteln zum Anhalten der Störimpulserkennung aus 8 wird nachfolgend beschrieben.
Wenn es notwendig ist, die Störimpulserkennung für eine bestimmte Zeitdauer anzuhalten, wird von der Detektionsstopsignalquelle das Detektionsstopsignal GSTOP 1200 mit einem hohen logischen Pegel erzeugt. Dadurch wird die Spannung am Knoten S4 zwischen dem ersten Spannungskomparator 842 und den ersten Puffermitteln 862 auf einem hohen Pegel, d.h. auf dem Pegel der Versorgungsspannung V_DD, gehalten, und die Spannung am Knoten S5 zwischen dem zweiten Spannungskomparator 844 und den zweiten Puffermitteln 864 wird auf einem niedrigen Pegel gehalten, d.h. auf dem Pegel der Massespannung 0V. Dadurch werden durch jede der Puffermittel Signale mit einem hohen Logikpegel erzeugt und in die UND-Verknüpfungsmittel 870 eingegeben, um ein Detektionssignal mit einem hohen Logikpegel am Detektorausgangsanschluss D_OUT zu erzeugen. Das Detektionssignal mit einem hohen Logikpegel wird am anderen Ende in das ODER-Gatter 890 eingegeben, so dass ein Signal mit einem hohen Logikpegel am Ausgangsanschluss D_{OUT_F} des ODER-Gatters 890 erzeugt wird, um die Störimpulserkennung anzuhalten.
Jedoch werden, wenn ein Detektionsstopsignal GSTOP von der Detektionsstopsignalquelle empfangen wird, die PMOS-Transistoren D_P1, D_P2, D_P3 und D_P4 des ersten Inverters D_INV1 zur Verzögerung alle leitend geschaltet und der NMOS-Transistor D_N1 wird sperrend geschaltet. Deshalb nimmt das Ausgangssignal des ersten Inverters D_INV1 zur Verzögerung einen hohen Pegel an und am Ausgangsanschluss D_GSTOP des zweiten Inverters D_INV2 zur Verzögerung wird ein Signal mit einem niedrigen Logikpegel erzeugt, das am anderen Ende in das ODER-Gatter 890 eingegeben wird. Die PMOS-Transistoren der Spannungsteiler 822, 824 und 826 und der Spannungskomparatoren 842 und 844 sind leitend geschaltet und der Pull-up-PMOS-Transistor PU_P1 und der Pull-down-NMOS-Transistor PD_N1 sind sperrend geschaltet. Deshalb arbeitet die in 8 dargestellte Störimpuls-Detektionsschaltung auf die gleiche Weise wie die in 5 dargestellte Störimpuls-Detektionsschaltung. Deshalb ändert sich der Zustand des Ausgangs von jedem Spannungskomparator entsprechend dem Auftreten eines Störimpulses, so dass die Störimpuls-Detektionsschaltung normal arbeitet. Die UND-Verknüpfung zur Erzeugung des Signals am Ausgangsanschluss dieser Störimpuls-Detektionsschaltung wird von einem UND-Gatter durchgeführt. Dadurch werden die Signale an den Ausgangsanschlüssen an das ODER-Gatter 890 gekoppelt. Weil vom zweiten Inverter zur Verzögerung am Ausgangsanschluss DGSTOP ein Signal mit einem niedrigen Logikpegel erzeugt wird, ist das Ausgangssignal des ODER-Gatters 890 vom Ausgangssignal des UND-Gatters 870 abhängig.

Claims

Störimpuls-Detektionsschaltung für einen integrierten Schaltungschip, gekennzeichnet durch – einen ersten Spannungsteiler (122) und einen zweiten Spannungsteiler (124), die jeweils wenigstens zwei Widerstände (R12, R11, R22, R21) umfassen, die in Reihe zwischen einer Betriebsspannung (V_DD) und Masse (GND) eingeschleift sind, – einen Spannungskomparator (140) mit einem ersten Eingangsanschluss (COMP_IN2), der mit einem ersten Knoten (S1) zwischen den beiden Widerständen (R12, R11) des ersten Spannungsteilers (122) gekoppelt ist, um eine erste Knotenspannung (V1) zu empfangen, und mit einem zweiten Eingangsanschluss (COMP_IN2), der mit einem zweiten Knoten (S2) zwischen den beiden Widerständen (R22, R21) des zweiten Spannungsteilers (124) gekoppelt ist, um eine zweite Knotenspannung (V2) zu empfangen, wobei der Spannungskomparator (140) ein erstes Vergleichssignal (V_COMP) am Ausgangsanschluss (COMP_OUT) in Abhängigkeit von der Spannungsdifferenz (V2–V1) zwischen dem ersten und dem zweiten Eingangsanschluss (COMP_IN1, COMP_IN2) erzeugt, – einen Puffer (160, 360) zum Puffern des ersten Vergleichssignals (V_COMP), um ein erstes Detektionssignal (180) auszugeben, und – einen Kondensator (C1, C2) der zwischen dem ersten Knoten (S1) und/oder dem zweiten Knoten (S2) und Masse (GND) eingeschleift ist.
Störimpuls-Detektionsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass ein Kondensator (C2) im zweiten Spannungsteiler (124) mit dem zweiten Knoten (S2) verbunden ist und der Puffer (360) zwei hintereinander geschaltete Inverter (362, 364) umfasst, wobei das erste Vergleichssignal (S_OUT) einen hohen logischen Zustand hat, wenn die Spannung (V2) am zweiten Knoten (S2) höher ist als die Spannung (V1) am ersten Knoten (S1) und wobei, wenn ein auftretender Störimpuls temporär die Chipbetriebsspannung (V_DD) erhöht, das erste Vergleichssignal (S_OUT) von einem hohen logischen Zustand auf einen niedrigen logischen Zustand wechselt und ein Detektionssignal (180) mit einem hohen logischen Zustand durch den Puffer (360) erzeugt wird, um den Störimpuls zu erkennen.
Störimpuls-Detektionsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass ein Kondensator (C1) im zweiten Spannungsteiler (124) zwischen dem zweiten Knoten (S2) und Masse (GND) eingeschleift ist, wobei das erste Vergleichssignal (S_OUT) einen niedrigen logischen Zustand hat, wenn die Spannung (V2) am zweiten Knoten (S2) niedriger ist als die Spannung (V1) am ersten Knoten (S1), und wobei, wenn ein auftretender Störimpuls temporär die Chipbetriebsspannung (V_DD) verkleinert, das erste Vergleichssignal (S_OUT) von einem niedrigen logischen Zustand auf einen hohen logischen Zustand wechselt und ein Detektionssignal (180) mit einem niedrigen logischen Zustand durch den Puffer (160) erzeugt wird, um den Störimpuls zu erkennen.
Störimpuls-Detektionsschaltung nach einem der vorherigen Ansprüche, gekennzeichnet durch – einen dritten Spannungsteiler (526) mit wenigstens zwei Widerständen (R32, R31), die in Reihe zwischen der Betriebsspannung (V_DD) und Masse (GND) eingeschleift sind, – einen zweiten Spannungskomparator (544) mit einem ersten Eingangsanschluss (COMP_IN1), der mit einem dritten Knoten (S3) zwischen den beiden Widerständen (R32, R31) des dritten Spannungsteilers (526) gekoppelt ist, um eine dritte Knoten spannung (V3) zu empfangen, und mit einem zweiten Eingangsanschluss (COMP_IN2) zum Empfangen der zweiten Knotenspannung (V2), wobei der zweite Spannungskomparator (544) ein zweites Vergleichssignal am Ausgangsanschluss (COMP_OUT2) in Abhängigkeit von der Spannungsdifferenz (V2–V3) zwischen den beiden Eingangsanschlüssen (COMP_IN1, COMP_IN2) des zweiten Komparators (544) erzeugt, wobei die zweite Knotenspannung (V2) einen Wert zwischen der ersten und dritten Knotenspannung (V1, V3) hat, – einen zweiten Puffer (564) zum Puffern des zweiten Vergleichssignals (COMP_OUT2) und zur Ausgabe eines zweiten Detektionssignal (B_OUT2) und – UND-Verknüpfungsmittel (570) zur UND-Verknüpfung der beiden ausgegebenen Detektionssignale (COMP_OUT1, COMP_OUT2), wobei der zweite Spannungsteiler (524) einen zweiten Kondensator (C2) umfasst.
Störimpuls-Detektionsschaltung nach Anspruch 4, dadurch gekennzeichnet, dass die dritte Knotenspannung (V3) höher ist als die erste Knotenspannung und dass der erste Puffer (562) zwei Inverter und der zweite Puffer (564) einen Inverter umfasst.
Störimpuls-Detektionsschaltung nach Anspruch 4 oder 5, gekennzeichnet durch – einen ersten, zwischen Masse (GND) und dem ersten Knoten (S1) eingeschleiften Kondensator (C1) und – einen dritten, zwischen Masse (GND) und dem dritten Knoten (S3) eingeschleiften Kondensator (C3), – wobei die Kapazität des ersten und des dritten Kondensators (C1, C3) kleiner ist als die Kapazität des zweiten Kondensators (C2).
Störimpuls-Detektionsschaltung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch – einen dritten Spannungsteiler (526) mit wenigstens zwei Widerständen (R32, R31), die in Reihe zwischen der Betriebsspannung (Voo) und Masse (GND) eingeschleift sind, – einen zweiten Spannungskomparator (544) mit einem ersten Eingangsanschluss (COMP_IN1), der mit einem dritten Knoten (S3) zwischen den beiden Widerständen (R32, R31) des dritten Spannungsteilers (526) gekoppelt ist, um eine dritte Knotenspannung (V3) zu empfangen, und mit einem zweiten Eingangsanschluss (COMP_IN2) zum Empfangen der zweiten Knotenspannung (V2), wobei der zweite Spannungskomparator (544) ein zweites Vergleichssignal am Ausgangsanschluss (COMP_OUT2) in Abhängigkeit von der Spannungsdifferenz (V2–V3) zwischen den beiden Eingangsanschlüssen (COMP_IN1, COMP_IN2) des zweiten Komparators (544) erzeugt, wobei die zweite Knotenspannung (V2) einen Wert zwischen der ersten und dritten Knotenspannung (V1, V3) hat, – einen zweiten Puffer (564) zum Puffern des zweiten Vergleichssignals (COMP_OUT2) und zur Ausgabe eines zweiten Detektionssignal (B_OUT2) und – UND-Verknüpfungsmittel (570) zur UND-Verknüpfung der beiden ausgegebenen Detektionssignale (COMP_OUT1, COMP_OUT2), – wobei die dritte Knotenspannung (V3) höher ist als die erste Knotenspannung (V1), der erste Puffer (562) zwei in Reihe geschaltete Inverter umfasst und der zweite Puffer (564) einen Inverter umfasst.
Störimpuls-Detektionsschaltung für einen integrierten Schaltungschip, gekennzeichnet durch – erste und zweite Spannungsteilermittel (122, 124) zum Teilen einer Chipbetriebsspannung (V_DD) in eine erste und eine zweite Spannung (V1, V2), die eine erste Spannungsdifferenz haben, durch jeweils wenigstens zwei in Reihe geschaltete Widerstände (R12, R11, R22, R21), die zwischen der Chipbetriebsspannung (V_DD) und Masse (GND) eingeschleift sind, – erste Spannungskomparatormittel (140) mit einem ersten Eingangsanschluss (COMP_IN1), der mit einem ersten Knoten (S1) zwischen den beiden Widerständen (R12, R11) der ersten Spannungsteilermittel (122) gekoppelt ist, um eine erste Knotenspannung (V1) zu empfangen, und mit einem zweiten Eingangsanschluss (COMP_IN2), der mit einem zweiten Knoten (S2) zwischen den beiden Widerständen (R22, R21) des zweiten Spannungsteilermittels (124) gekoppelt ist, um eine zweite Knotenspannung (V2) zu empfangen, und mit einem ersten Komparatorausgangsanschluss (COMP_OUT), um ein erstes Vergleichssignal (V_COMP) in Abhängigkeit von einer ersten Spannungsdifferenz (V2–V1) auszugeben, – erste Puffermittel (160, 360) zum Empfangen des ersten Vergleichssignals (V_COMP) und zum Ausgeben eines ersten Detektionssignals (180) an einem ersten Pufferausgangsanschluss (D_OUT), wobei das erste Detektionssignal (180) durch Puffern des ersten Vergleichssignals (V_COMP) erhalten wird, – einen ersten Kondensator (C1), der zwischen dem ersten Knoten (S1) und Masse (GND) eingeschleift ist, und – einen zweiten Kondensator (C2), der zwischen dem zweiten Knoten (S2) und Masse (GND) eingeschleift ist, – wobei sich eine Kapazität des ersten Kondensators (C1) von der Kapazität des zweiten Kondensators (C2) so unterscheidet, dass wenn ein Störimpuls an der Betriebsspannung (V_DD) auftritt, der die erste Knotenspannung (V1) in eine erste Störimpulsspannung (Vglh1, VGll1) und die zweite Knotenspannung (V2) in eine zweite Störimpulsspannung (Vglh2, Vgll2) verändert, eine zweite Span nungsdifterenz der beiden Störimpulsspannungen (Vglh1, VGll1, Vglh2, Vgll2) ein von der ersten Spannungsdifferenz verschiedenes Vorzeichen hat.
Störimpuls-Detektionsschaltung nach Anspruch 8, dadurch gekennzeichnet, dass – die Kapazität des zweiten Kondensators (C2) größer ist als die Kapazität des ersten Kondensators (C1), – die ersten Puffermittel (360) zwei in Reihe geschaltete Inverter umfassen, die mit dem ersten Komparatorausgangsanschluss (COMP_OUT) gekoppelt sind, – der erste Komparatorausgangsanschluss (COMP_OUT) ein erstes Vergleichssignal mit einem hohen logischen Pegel und der erste Pufferausgangsanschluss (D_OUT) durch die ersten Puffermittel (360) ein erstes Detektionssignal (180) mit einem hohen logischen Pegel ausgeben und – die erste Störimpulsspannung (Vglh1), wenn ein Hoch-Störimpuls auftritt, der die Chipbetriebsspannung erhöht, höher wird als die zweite Störimpulsspannung (Vglh2), so dass der erste Komparatorausgangsanschluss das erste Vergleichssignal mit einem niedrigen logischen Pegel ausgibt und der erste Pufferausgangsanschluss das erste Detektionssignal durch die ersten Puffermittel (360) mit einem niedrigen logischen Pegel ausgibt, um den Hoch-Störimpuls zu erkennen.
Störimpuls-Detektionsschaltung nach Anspruch 8, dadurch gekennzeichnet, dass – die Kapazität des zweiten Kondensators (C2) größer ist als die Kapazität des ersten Kondensators (C1), – die ersten Puffermittel (160) einen Inverter umfassen, der mit dem ersten Komparatorausgangsanschluss (COMP_OUT) gekoppelt ist, – der erste Komparatorausgangsanschluss (COMP_OUT) ein erstes Vergleichssignal mit einem niedrigen logischen Pegel und der erste Pufferausgangsanschluss (D_OUT) durch die ersten Puffermittel (160) ein erstes Detektionssignal (180) mit einem hohen logischen Pegel ausgeben, weil die erste Spannung höher ist als die zweite Spannung, und – die erste Störimpulsspannung (Vgll1), wenn ein Niedrig-Störimpuls auftritt, der die Chipbetriebsspannung verkleinert, niedriger wird als die zweite Störimpulsspannung (Vglh2), so dass der erste Komparatorausgangsanschluss das erste Vergleichssignal mit einem hohen logischen Pegel ausgibt und der erste Pufferausgangsanschluss das erste Detektionssignal durch die ersten Puffermittel (360) mit einem niedrigen logischen Pegel ausgibt, um den Niedrig-Störimpuls zu erkennen.
Störimpuls-Detektionsschaltung nach einem der Ansprüche 8 bis 10, gekennzeichnet durch – dritte Spannungsteilermittel (526) zum Teilen der Chipbetriebsspannung (V_DD) in eine dritte Spannung (V3) durch wenigstens zwei Widerstände (R32, R31), die in Reihe zwischen der Betriebsspannung (V_DD) und Masse (GND) eingeschleift sind, wobei die zweite Spannung (V2) einen Wert zwischen der ersten und der dritten Spannung (V1, V3) hat und die zweite und dritte Spannung eine zweite Spannungsdifferenz haben, – zweite Spannungskomparatormittel (544) mit einem ersten Eingangsanschluss (COMP_IN1), der mit einem dritten Knoten (S3) zwischen den beiden Widerständen (R32, R31) der dritten Spannungsteilermittel (526) gekoppelt ist, um eine dritte Knotenspannung (V3) zu empfangen, und mit einem zweiten Eingangsanschluss (COMP_IN2) zum Empfangen der zweiten Knotenspannung (V2), wobei der zweite Komparatorausgangsanschluss (COMP_OUT2) ein zweites Vergleichssignal in Abhängigkeit von der zweiten Spannungsdifferenz ausgibt, – zweite Puffermittel (564), in die das zweite Vergleichssignal eingegeben und von denen ein zweites Detektionssignal (B_OUT2) an einem zweiten Pufferausgangsanschluss ausgegeben wird, wobei das zweite Detektionssignal (B_OUT2) durch Puffern des zweiten Vergleichssignals (COMP_OUT2) erhalten wird, und – UND-Verknüpfungsmittel (570) zur UND-Verknüpfung der ausgegebenen ersten und zweiten Detektionssignale (COMP_OUT1, COMP_OUT2), – wobei die dritten Spannungsteilermittel (526) einen dritten Kondensator (C3) umfassen, der zwischen dem dritten Knoten (S3) und Masse (GND) eingeschleift ist und dessen Kapazität im Wesentlichen gleich der Kapazität des ersten Kondensators (C1) ist.
Störimpuls-Detektionsschaltung nach Anspruch 11, dadurch gekennzeichnet, dass die erste Spannung (V1) als Detektionsspannung an die ersten Spannungskomparatormittel (542) angelegt wird, die dritte Spannung als Detektionsspannung an die zweiten Spannungskomparatormittel (544) angelegt wird, die zweite Spannung (V2) als Referenzspannung an die ersten und zweiten Spannungskomparatormittel (542, 544) angelegt wird, die dritte Spannung (V3) höher als die erste Spannung (V1) ist, die ersten Puffermittel (562) zwei in Reihe geschaltete Inverter umfassen, die an den ersten Komparatorausgangsanschluss gekoppelt sind, und die zweiten Puffermittel einen an den zweiten Komparatorausgangsanschluss gekoppelten Inverter umfassen.
Störimpuls-Detektionsschaltung nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die Kapazität des zweiten Kondensa tors (C2) größer ist als die Kapazität des ersten und des dritten Kondensators (C1, C3).
Störimpuls-Detektionsschaltung nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die Kapazität des zweiten Kondensators (C2) kleiner ist als die Kapazität des ersten und des dritten Kondensators (C1, C3).
Intelligente Karte mit einem eingebetteten integrierten Halbleiterschaltungschip mit einer zentralen Prozessoreinheit (900) zur Erkennung von Hoch-Störimpulsen und Niedrig-Störimpulsen, gekennzeichnet durch – einen Detektoreingangsanschluss (D_IN) zum Empfangen einer Chipbetriebsspannung (V_DD), – erste, zweite und dritte Spannungsteiler (822, 824, 826) zum Teilen einer ersten, einer zweiten und einer dritten Spannung (V1, V2, V3) aus der am Detektoreingangsanschluss (D_IN) anliegenden Chipbetriebsspannung (V_DD) durch jeweils wenigstens zwei in Reihe geschaltete Widerstände (R12, R11, R22, R21, R32, R31), die jeweils zwischen dem Detektoranschluss (D_IN) und Masse (GND) eingeschleift sind, wobei die erste Spannung (V1) kleiner ist als die zweite Spannung (V2) und die zweite Spannung (V2) kleiner ist als die dritte Spannung (V3), – einen ersten Spannungskomparator (842) mit einem ersten Eingangsanschluss (COMP_IN1), der mit einem ersten Knoten (S1) zwischen den beiden Widerständen (R12, R11) des ersten Spannungsteilers (822) gekoppelt ist, um die erste Knotenspannung (V1) zu empfangen, und mit einem zweiten Eingangsanschluss (COMP_IN2), der mit einem zweiten Knoten (S2) zwischen den beiden Widerständen (R22, R21) des zweiten Spannungsteilers (824) gekoppelt ist, um die zweite Knotenspannung (V2) zu empfangen. und mit einem ersten Komparatorausgangsan schluss (COMP_OUT1), um ein erstes Vergleichssignal mit einem hohen Pegel in Abhängigkeit von einer ersten Spannungsdifferenz zwischen der zweiten und der ersten Spannung (V2, V1) auszugeben, – einen zweiten Spannungskomparator (844) mit einem ersten Eingangsanschluss (COMP_IN1), der mit einem vierten Knoten (S1) zwischen den beiden Widerständen (R32, R31) des dritten Spannungsteilers (826) gekoppelt ist, um die dritte Knotenspannung (V3) zu empfangen, und mit einem zweiten Eingangsanschluss (COMP_IN2), der mit einem zweiten Knoten (S2) gekoppelt ist, um die zweite Knotenspannung (V2) zu empfangen, und mit einem zweiten Komparatorausgangsanschluss (COMP_OUT2), um ein erstes Vergleichssignal mit einem niedrigen Pegel in Abhängigkeit von einer zweiten Spannungsdifferenz zwischen der zweiten und der dritten Spannung (V2, V3) auszugeben, – erste Puffermittel (160, 360) zum Puffern des Vergleichssignals mit einem hohen logischen Pegel des ersten Komparatorausgangsanschlusses und zum Ausgeben eines ersten Puffersignals (180) mit einem hohen Pegel an einem ersten Pufferausgangsanschluss, – zweite Puffermittel (160, 360) zum Puffern des Vergleichssignals mit einem niedrigen logischen Pegel des zweiten Komparatorausgangsanschlusses und zum Ausgeben eines zweiten Puffersignals (180) mit einem hohen Pegel an einem zweiten Pufferausgangsanschluss, – UND-Verknüpfungsmittel (570) zur UND-Verknüpfung des ersten und zweiten Detektionssignals des ersten und zweiten Pufferausgangsanschlusses (COMP_OUT1, COMP_OUT2), um ein Detektionssignal (D_OUT) mit einem hohen logischen Pegel auszugeben, – einen Detektorausgangsanschluss zum Empfangen des Detektionssignal der Mittel zur UND-Verknüpfung mit einem hohen logischen Pegel, – einen ersten Kondensator (C1), der zwischen dem ersten Knoten (S1) und Masse (GND) eingeschleift ist, – einen zweiten Kondensator (C2), der zwischen dem zweiten Knoten (S2) und Masse (GND) eingeschleift ist, und – einen dritten Kondensator (C3), der zwischen dem dritten Knoten (S3) und Masse (GND) eingeschleift ist, – wobei die Kapazitäten des ersten und dritten Kondensators (C1, C3) im Wesentlichen gleich sind, sich aber von der Kapazität des zweiten Kondensators (C2) unterscheiden.
Intelligente Karte nach Anspruch 15, dadurch gekennzeichnet, dass die ersten Puffermittel (862) zwei hintereinander geschaltete, mit dem ersten Komparatorausgangsanschluss gekoppelte Inverter umfassen und die zweiten Puffermittel (864) einen mit dem zweiten Komparatorausgangsanschluss gekoppelten Inverter umfassen, wobei die Kapazität des zweiten Kondensators (C2) größer ist als die Kapazität des ersten und des dritten Kondensators (C1, C3).
Intelligente Karte nach Anspruch 15, dadurch gekennzeichnet, dass die ersten Puffermittel (862) zwei hintereinander geschaltete, mit dem ersten Komparatorausgangsanschluss gekoppelte Inverter umfassen und die zweiten Puffermittel (864) einen mit dem zweiten Komparatorausgangsanschluss gekoppelten Inverter umfassen, wobei die Kapazität des zweiten Kondensators (C2) kleiner ist als die Kapazität des ersten und des dritten Kondensators (C1, C3).
Verfahren zum Schutz von integrierten Schaltungen vor Angriffen mit Störimpulsen, gekennzeichnet durch die Schritte: – Erzeugen einer Referenzspannung und einer Detektionsspannung aus einer Chipbetriebsspannung (V_DD), wobei die Referenz spannung verglichen mit der Detektionsspannung unempfindlich gegen eine Störimpulsänderung ist, – Vergleichen der Referenzspannung mit der Detektionsspannung, um einen auftretenden Angriff mit Störimpulsen an der Chipbetriebsspannung zu erkennen, und – Zurücksetzen der integrierten Schaltung, wenn ein Angriff mit Störimpulsen erkannt wird.