CN100394408C - 电压低频干扰检测装置和方法 - Google Patents

Abstract

一种电压低频干扰检测电路，包括具有不同容阻充电/放电时间的两个输入端的电压比较器。分压器分别耦合到电压比较器的两个输入端，并通常接收电源电压。提供一个分压器给电压比较器作为电压比较器的参考电压，并且提供另一个分压器给电压比较器作为低频干扰检测电压。

Description

电压低频干扰检测装置和方法

技术领域

本发明涉及一种电压低频干扰检测电路，尤其涉及一种使集成电路智能卡免遭低频干扰袭击的电路。

背景技术

智能卡包含以集成电路(IC)芯片为形式的电子设备，例如中央处理单元(CPU)或微处理器、芯片操作系统(COS)、用作保密存储区域的电可擦可编程只读存储器(EEPROM)等。IC芯片通常被固定在一种塑料卡的表面，这种塑料卡的材料和尺寸与典型的信用卡相似或相同。

依靠智能卡上的电子设备，信息可被存储、处理、读取、擦除，以及可与外界通信。由于会很容易地错放智能卡，并且存储在其上的信息可能是高度敏感和高度保密的，因此通过嵌入的安全措施和密码系统对智能卡进行严密控制和保护。例如被用作银行交易的ATM卡的智能卡具有预付电话通话时间的电话卡，或者被用在基于时间的蜂窝电话中。智能卡的其他使用包括例如连接到互联网银行的用户的认证，支付停车费，支付地铁、火车或汽车的车费，给医院或医生直接提供个人信息，以及互联网购物。

随着常规金融交易使用智能卡的增加，非授权访问或损害智能卡的诱因也增加了。微探针、软件攻击、窃听、以及故障生成都是公知的损害形式。

微探针涉及直接访问芯片表面。软件攻击涉及连接处理器并访问密码算法或在协议中算法执行。窃听涉及测量和检测在正常操作期间智能卡的信令特征及来自智能卡的电磁辐射。故障生成使用一种异常的环境条件来产生一个提供附加入口的处理器错误。微探针技术是一种侵入性攻击，而其他技术都是非侵入性的。

低频干扰袭击涉及外部施加的信号或能量对智能卡或电源的应用以便存取智能卡。例如，通过将低频干扰施加到电源电压以驱动智能卡的内部芯片，可以从EEPROM中提取数据。低频干扰袭击还可以涉及智能卡与智能卡终端之间通过一系列连续操作完成的通信。首先，当把一张卡插到卡终端(假设是触摸智能卡)时，卡和卡终端互相连接。卡终端向卡提供电源和一组信号。卡从电源电压接收恒定芯片工作电压(Vdd)以便使芯片工作。如果卡被复位信号复位，则卡产生复位应答(ATR)以便在卡和卡终端之间交换信息。ATR协议在ISO/TEC 7816第3部分中有定义，并且该协议具有诸如交换协议的物理属性和逻辑特性的参数。

当从智能卡芯片的特定地址读取N个数据以发送ATR时，会出现高电压低频干扰。高电压低频干扰会引起EEPROM断电，导致数据从EEPROM的ffh地址中读出。

因此需要存在一种用于检测电压低频干扰的电压低频干扰检测电路，和一种用于使内部信息免遭电压低频干扰的集成电路设备。

发明内容

根据本发明的一个实施例，用于驱动集成电路芯片的芯片工作电压被分压器分成具有预定电压差的电压。被分割的电压用作电压比较器的两个输入电压。该电压比较器根据两个输入电压之间的电压差产生一输出电压。分压器包括第一分压器和第二分压器。第一和第二分压器每一个都具有至少两个电阻串联在芯片工作电压源和地之间，并使用该两个电阻间的节点的电压(即第一节点和第二节点)作为输入电压。在一个节点与地之间耦合有一个大电容量的电容器，以增加在此节点的电压升高和降低的次数。因此，如果正电压低频干扰(高低频干扰)或负向低频干扰(低低频干扰)分别暂时增加或降低芯片工作电压时，则大电容量电容器耦合处的节点电压不改变，因为在具有大电容量电容器的节点处RC(电阻-电容)充电/放电时间很长。然而，其他没有电容器的节点的电压会随着低频干扰而增加或降低节点处的电压。因此，如果发生低频干扰，则电压比较器的输出信号改变。输出信号的状态变化使得可以检测低频干扰。

具有大电容量电容器的节点的电压被用作电压比较器的参考电压，该参考电压作为同相输入端的输入，而没有电容器的节点的电压被用作检测电压，该检测电压作为反相输入端的输入。如果调节耦合在芯片工作电压与地之间的电阻，使参考电压高于检测电压，则可以检测到高低频干扰。如果参考电压被设置为低于检测电压，则可以检测到低低频干扰。此外，可以在提供检测电压的节点与地之间耦合一个大电容量的电容器，而在参考电压与地之间不必耦合一个电容器。在这种情况下，如果参考电压高于检测电压，则可以检测到低低频干扰。如果参考电压低于检测电压，则可以检测到高低频干扰。

为了使电路稳定，可以在没有任何电容器的节点与地之间耦合一个小电容量的电容器。在这种情况下，由于电容量非常小，所以电容器充电/放电的时间(即节点电压升高/降低时间)变得非常短。因此，如果发生低频干扰，则具有大电容量电容器的节点的电压波动频带非常小，同时具有小电容量电容器的节点的电压波动频带很大。这样电压比较器的输出信号以状态改变来检测低频干扰。

施加到电压比较器的两个电压之间的差值取决于需要检测的低频干扰的具体情况。通过简单的调节电阻器的电阻，可以很容易地得到电压差。电容器的电容量或两个电容器的电容量之间的差值可以考虑电压比较器的电压差、低频干扰发生时间等因素来确定。电容量或电容量的差值被确定，以便在各个节点处的电压差在低频干扰发生前后具有不同的符号。

如果向检测电路提供一个附加的电压比较器，则可以检测出低低频干扰和高低频干扰。检测电路还包括第三分压器，用于施加附加电压比较器的两个输入电压。该附加电压比较器从第三分压器中接收一个电压，并从第一和第二分压器中的一个接收另一个电压，利用两个接收到的电压之间的差值产生一个输出信号。结果，第一和第二分压器中的一个同时提供一个电压给两个电压比较器。例如，第二分压器给两个电压比较器提供一个参考电压，第一分压器提供一个检测电压给一个电压比较器，并且第三分压器提供一个检测电压给其他电压比较器(即附加电压比较器)。在这种情况下，由第二分压器分割的第二电压高于由第一分压器分割的第一电压，并低于由第三分压器分割的第三电压。第二分压器的第二节点具有大电容量的电容器。如果在第三电压高于第一电压的情况下发生高低频干扰时，则第一电压比较器的输出信号状态发生改变。因此，可以检测到高低频干扰。如果在第三电压高于第一电压的情况下发生低低频干扰时，第二比较器的输出信号状态发生改变。因此，可以检测到低低频干扰。结果，低低频干扰和高低频干扰都可以被检测到。

根据本发明的另一个实施例，提供了一种使集成电路设备免遭外部低频干扰袭击的方法。该方法包括：使用集成电路设备的工作电压来产生参考电压和检测电压，比较参考电压和检测电压以检测发生在集成电路设备的工作电压的低频干扰袭击，和当检测到低频干扰袭击时，强制性地复位集成电路设备。该参考电压与检测电压相比，不受低频干扰电压变动的影响。

根据低频干扰检测电路的至少一个实施例，为了代替向比较器提高两个电压的专用电源，芯片工作电压由一个分压器分割成用于比较器的两个电压。

附图说明

图1是根据本发明一个实施例的低频干扰检测电路的电路图；

图2A到2D示出了图1所示的分压器节点的信号波形。图2A和图2D是当发生高低频干扰时的信号波形，图2B和图2C是当发生低低频干扰时的波形图；

图3是根据本发明一个实施例的高低频干扰检测电路的电路图；

图4是根据本发明一个实施例的低低频干扰检测电路的电路图；

图5根据本发明另一个实施例用于检测高低频干扰和低低频干扰的低频干扰检测电路的电路图；

图6A和图6B是当在图5的低频检测电路分别发生高低频干扰和低低频干扰时输入电压处的节点的波形；

图7是根据本发明的一个实施例具有低频干扰检测电路的智能卡的框图；

图8是图7的低频干扰检测电路的电路图。

具体实施方式

参考图1将描述根据本发明的一个实施例的低频干扰检测电路100的操作。低频干扰检测电路100包括检测器输入端D_IN、分压器120、电压比较器140和缓冲装置160。分压器将施加到检测器输入端D_IN的芯片工作电压V_DD分为具有预定电压差的电压V1和V2。电压比较器140通过两个输入端COMP_IN1和COMP_IN2，接收所分割的电压V1和V2，利用所接收的电压V1和V2之间的电压差来产生一个比较信号V_COMP给输出端COMP_OUT。缓冲装置160对输出端COMP_OUT的比较信号V_COMP进行缓冲，产生一个检测信号180给检测器输出端D_OUT。当没有发生低频干扰时，检测器输出端D_OUT输出具有逻辑高的检测信号180。当发生低频干扰时，检测器输出端D_OUT产生具有逻辑低的检测信号180，并复位CPU 200以复位集成电路芯片。

分压器120包括用于将芯片工作电压V_DD分成第一电压V1的第一分压器122和用于将芯片工作电压V_DD分成第二电压V2的第二分压器124。第一分压器122包括两个串联于检测器输入端D_IN和地GND之间的电阻R12和R11。从而，根据以下公式1在两个电阻R12和R11之间的节点(第一节点)S1处形成第一电压V1。

$V1=V_{\mathrm{DD}}\×\frac{R11}{(R11+R12)}...\left(1\right)$

第二分压器124包括两个串联于检测器输入端D_IN和地GND之间的电阻R22和R21。从而，根据以下公式2在两个电阻R22和R21之间的节点(第二节点)S2处形成第二电压V2。

$V2=V_{\mathrm{DD}}\×\frac{R21}{(R21+R22)}...\left(2\right)$

第一和第二电压V1和V2分别取决于两个电阻(R12和R11)及(R22和R21)的大小。两个电压V2与V1之间的差值(V2-V1)取决于需要检测的低频干扰的强度。根据本发明的一个实施例，第一和第二电压V1和V2可以通过适当地调节电阻R12、R11、R22和R21的比值而很容易从芯片工作电压V_DD中设置。

把由第一分压器122获得的第一电压V1施加到电压比较器140的第一输入端COMP_IN1(反相输入端(-))，用作电压比较器140的检测电压。把由第二分压器124获得的第二电压V2施加到电压比较器140的第二输入端COMP_IN2(正相输入端(+))，用作电压比较器140的参考电压。因此，施加到电压比较器140的两个电压是从芯片工作电压分割出的电压。当检测电压V1高于参考电压V2时，电压比较器140在电压比较器140的输出端COMP_OUT处产生一个逻辑低比较信号。当检测电压V1低于参考电压V2时，电压比较器140在电压比较器140的输出端COMP_OUT处产生一个逻辑高比较信号。

第一分压器122在第一节点S1与地之间具有第一电容器C1，而第二分压器124在第二节点S2与地之间具有第二电容器C2。最好地，第一和第二电容器C1和C2之间存在一个较大的电容量差值。一个电容器(例如C2)具有大电容量，并且另一个电容器(例如C1)具有非常小的电容量。

当发生高低频干扰以暂时增加检测器输入端D_IN的电压时，在第二节点S2的第二初始电压V2也被暂时增加但具有延迟。由于在第二节点S2与地之间耦合有大电容量的电容器C2，因此在电容器C2完全充电之前高低频干扰消失。另一方面，由于小电容量的电容器C1耦合在第一节点S1与地之间，因此第一初始电压V1没有延迟地暂时增加到高于在第二节点S2的电压，并且然后返回到其初始值。这是因为电容器C1的充电时间较短，从而在发生高低频干扰期间电容器C1被完全充电。因此，施加到电压比较器140的第一输入端COMP_IN1的第一节点S1处的低频干扰电压变得高于施加到比较器140的第二输入端COMP_IN2的第二节点S2处的低频干扰电压。比较器140在输出端COMP_OUT输出一个从高电平到低电平的跃迁。该COMP_OUT信号由缓冲器160缓冲以在检测器输出端D_OUT产生一个逻辑低低频干扰检测信号，从而复位CPU180。

根据本发明的这个实施例，可以根据施加到电压比较器的两个输入端的两个电压之间的差值，适当选择两个电容器C1和C2的电容量。例如，可以不需要小电容量的电容器C1。在这种情况下，由于在第一节点S1没有任何电容器，在没有电容器C1的第一节点S1处的电压增加时间为0。

如果在具有大电容量电容器C2的节点(例如S2)处的时间常数(R21×C2)被设置为高于在具有小电容量电容器C1的节点(例如S1)处的时间常数(R11×C1)(也就是说R21×C2＞R11×C1)时，可以更加有效地检测到低频干扰。因此，即使电容量差值不大，也可以通过适当地调节耦合到各个节点的电阻的电阻值来检测低频干扰。

图2A和图2B示出了当在芯片工作电压V_DD分别发生高低频干扰和低低频干扰时，施加到电压比较器140的两个输入端的低频干扰电压的波形。

在图1的低频干扰检测电路100中，可能有这样的情形，即第二电压V2高于第一电压V1(V2＞V1)且第二电容器C2的电容量高于第一电容器C1的电容量(C2＞C1)。因此，

的比值被设置为低于

的比值，以便容易产生高于第一电压V1的第二电压V2。在这种情况下，缓冲装置160具有两个连续的反相器，并且低频干扰检测电路100可以检测高低频干扰。

更具体地，由于参考电压V2高于检测电压V1，电压比较器140在电压比较器140的输出端COMP_OUT产生一个逻辑高(逻辑’1’)比较信号。在比较器输出端COMP_OUT产生的逻辑高比较信号经过具有两个反相器的缓冲装置160，以在检测器输出端D_OUT形成一个逻辑高检测信号180。

当在芯片工作电压V_DD发生快速增加的低频干扰时(即高低频干扰；Vglh)，根据以下公式3和4，在第一节点S1和第二节点S2出现分别高于初始电压(低频干扰前)的低频干扰电压Vglh1和Vglh2。

第一节点S1的第一低频干扰电压

$\mathrm{Vglh}1=V1+\mathrm{Vglh}\×\frac{R11}{(R11+R12)}...\left(3\right)$

第二节点S2的第二低频干扰电压

$\mathrm{Vglh}2=V2+\mathrm{Vglh}\×\frac{R21}{(R21+R22)}...\left(4\right)$

然而，由于在第二分压器124的第二节点S2与地之间耦合有一个大电容量的电容器C2，公式4中

的值以非常小的变化(ΔV2非常小)和延迟缓慢地增加。因此，在第二节点S2的低频干扰电压Vglh2没有跟随持续非常短暂的低频干扰。从而，在低频干扰之前低频干扰电压Vglh2实质上等于初始第二电压V2，因为其要花费很长时间对大电容量的电容器C2充电。因此，在将要提供给电压比较器140的第二输入端COMP_IN2的第二节点处出现实际上等于第二初始电压V2的第二低频干扰电压Vglh2，如图2A所示。由于第一分压器122具有小电容量的电容器C1，在公式3中

的值没有延迟地更快地从第一初始电压V1增加到一个较大值(ΔV1)。第一节点处的第一低频干扰电压Vglh1变得高于第二节点的低频干扰电压Vglh2，并且然后返回到第一初始电压V1。因此，由于电容器C1具有小电容量，在第一节点的电压在发生低频干扰袭击期间实际上跟随第一低频干扰电压Vglh1。高于第二节点的第二低频干扰电压Vglh2的第一低频干扰电压Vglh1被施加到电压比较器140的第一输入端COMPI_N1。因此，在电压比较器140的输出端COMP_OUT产生一个逻辑低信号。所产生的逻辑低信号经过缓冲装置160以在检测器输出端D_OUT形成一个逻辑低检测信号180。这样，由通过检测信号180设置中央处理单元(CPU)以检测高低频干扰。

在第一电压V1高于第二电压V2(V1＞V2)且第二电容器C2的电容量高于第一电容器C1的电容量(C2＞C1)的情况下，比值

被设置为大于比值

以获得所需的电压V1和V2。在这种情况下，缓冲装置160具有一个反相器，并且低频干扰检测电路100可以检测快速减小工作电压一个很短时间的低低频干扰。

由于在没有低频干扰袭击时第一电压V1高于第二电压V2，电压比较器140在电压比较器140的输出端COMP_OUT产生一个逻辑低(逻辑’0’)比较信号。在输出端COMP_OUT产生的该逻辑低比较信号经过缓冲装置160，以在检测器输出端D_OUT产生一个逻辑高检测信号。

然而，当在工作电压发生低低频干扰时，第二低频干扰电压Vgl12出现在第二节点S2以便施加到电压比较器140的第二输入端。这里第二电压Vgl12比第二电压V2低ΔV2。然而，从初始第一电压V1显著减小并低于第二低频干扰电压Vgl2的第一低频干扰电压Vgl11出现在第一节点。这样低于第二低频干扰电压Vgl12的第一节点S1的低频干扰电压Vgl11被施加到电压比较器140的第一输入端。因此，在电压比较器140的输出端COMP_OUT处产生一个逻辑高比较信号。该逻辑高比较信号通过缓冲装置160，以便在检测器输出端D_OUT处产生一个逻辑低检测信号180以复位CPU。

本领域技术人员容易理解上述实施例是可以经过修改的。例如，如果第一电压V1被设置为低于第二电压V2(V1＜V2)且第一电容器C1的电容量被设置为高于第二电容器C2的电容量(C1＞C2)，则电压检测电路100能检测低低频干扰(见图2C)。如果第一电压V1被设置为高于第二电压V2(V1＞V2)，则电压检测电路100能检测高低频干扰(见图2D)。

在测试一个集成电路芯片的情况下，所需要的是暂时中止低频干扰检测电路的操作。为此，使用一个专用电压源，可以保持电压比较器的输出为一个恒定信号。

图3和图4更详细地示出了图1的低频干扰检测电路100。图3说明了高低频检测电路300，图4说明了低低频干扰检测电路400。

在图3中，电压比较器包括一个差分放大器340和一个偏置电源NMOS晶体管N5，该偏置电源NMOS晶体管N5用于从一个偏置电路(未示出)接收一个预定强度的偏置电压(Vbgp)310，以向差分放大器340提供接收到的偏置电压310。该差分放大器340具有两个PMOS晶体管P1和P2及两个NMOS晶体管N1和N2。PMOS晶体管P2的源极连接到检测器输入端(D_IN)以接收芯片工作电压V_DD。PMOS晶体管P2的栅极和漏极相互耦接。PMOS晶体管P1具有连接到芯片工作电压V_DD的源极、耦合到PMOS晶体管P2栅极的栅极，和耦合到用于输出一个比较信号的输出节点S_OUT的漏极。NMOS晶体管N2具有耦合到PMOS晶体管P2漏极的漏极、耦合到第二分压器324的第二节点S2以接收第二电压V2的栅极，和耦合到偏置电源NMOS晶体管N5漏极的源极。NMOS晶体管N1具有耦合到PMOS晶体管P1的漏极和输出节点S_OUT的漏极、耦合到第一分压器322的第一节点S1以接收第一电压V1的栅极，和耦合到偏置电源NMOS晶体管N5的漏极的源极。该偏置电源NMOS晶体管N5具有耦合到NMOS晶体管N1和N2的源极的漏极、用于从偏置电路接收预定偏置电压的栅极，和耦合到地电压GND的源极。

第一分压器322具有电阻R12和R11及电容器C1。电阻R12和R11串联在用于接收芯片工作电压V_DD的检测器输入端D_IN与地电压GND之间。电容器C1耦接在互连电阻R12和R11的第一节点S1与地GND之间。

第二分压器324具有两个电阻R22和R21及电容器C2。电阻R22和R21串联在检测器输入端D_IN和地电压GND之间。该电容器耦接在互连电阻R22和R21的第二节点S2与地GND之间。

根据上述公式1确定第一分压器322中的第一节点S1的电压V1，同时上述公式2确定第二分压器324中的第二节点S2的电压V2根据。调节分压器322和324中的电阻值，以使第二电压V2高于第一电压V1。电压V2与V1之间的差值(V2-V1)可以根据需要检测的高低频干扰的强度而变化。如前所述，第一分压器322的第一电容器C1和第二分压器324的第二电容器C2具有不同的电容量值。第一电容器C1具有小电容量，而第二电容器C2具有大电容量。

缓冲装置360包括两个CMOS反相器362和364。第一CMOS反相器362具有一个PMOS晶体管P3和一个NMOS晶体管N3，二者都串联在检测器输入端D_IN与地GND之间。PMOS晶体管P3的源极耦合到检测器输入端D_IN，以接收芯片工作电压。NMOS晶体管N3的源极耦合到接地电极。PMOS晶体管P3和NMOS晶体管N3的栅极相互耦合，并连接到差分放大器340的输出节点S_OUT。PMOS晶体管P3和NMOS晶体管N3的漏极相互耦合以形成第一反相器输出节点I_OUT1。第二反相器364具有一个PMOS晶体管P4和一个NMOS晶体管N4，二者都串联在检测器输入端D_IN和地之间。PMOS晶体管P4的源极耦合到检测器输入端D_IN以接收芯片工作电压。NMOS晶体管N4的源极耦合到接地电极。PMOS晶体管P4和NMOS晶体管N4的栅极相互耦合并连接到第一反相器输出节点I_OUT1。PMOS晶体管P4和NMOS晶体管N4的漏极相互耦合以形成第二反相器输出节点I_OUT2。检测器输出端D_OUT耦合到第二反相器输出节点I_OUT2。

下面描述的是当没有发生高低频干扰时高低频干扰检测电路300的操作。差分放大器340将施加到NMOS晶体管N2栅极的第二电压V2和施加到NMOS晶体管N1栅极的第一电压V1进行比较，在差分放大器340的输出端S_OUT产生一个比较信号。这里比较信号相当于电压V2和V1之间的差值(V2-V1)。由于第二电压V2高于第一电压V1，在输出端S_OUT产生一个逻辑高信号作为比较信号。这样，第一反相器362的NMOS晶体管N3导通以产生一个逻辑低(0V)信号。当将作为第一反相器362输出信号的所述逻辑低信号施加到第二反相器364时，PMOS晶体管P4导通以在输出端I_OUT2产生一个具有工作电压V_DD的逻辑高信号。结果，在检测器输出端D_OUT产生一个逻辑高检测信号180，从而不复位CPU而执行正常的芯片操作。

当在芯片工作电压对于很短时间发生高低频干扰时，差分放大器340将施加到NMOS晶体管N2栅极的第二电压Vglh2和施加到NMOS晶体管N1栅极的第一电压Vglh1进行比较，在差分放大器340的输出端S_OUT产生一个比较信号。这里比较信号相当于电压Vglh2和Vglh1之间的差值(Vglh-Vglh2)。当发生高低频干扰时，第二节点S2的低频干扰电压Vglh2变得低于第一节点S1的低频干扰电压Vglh1。因此，差分放大器340在输出端S_OUT产生一个逻辑低信号作为比较信号。通过该逻辑低比较信号，第一反相器362的PMOS晶体管P3导通以在差分放大器340的输出端I_OUT1产生一个逻辑高(工作电压V_DD)信号。当把一个逻辑高信号施加到第二反相器364时，NMOS晶体管N4导通以在输出端I_OUT2产生一个逻辑低(地电压0V)检测信号380。于是，CPU被复位。

参考图4，低低频干扰检测电路400包括一个差分放大器440、第三分压器422和第二分压器424。该低低频干扰检测电路400与高低频干扰检测电路300不同在于：调节在该低低频干扰检测电路400中调节电阻R31、R32、R21和R22的大小，以使在第二分压器424中第二节点S2的第二电压V2低于第三分压器422中的第三节点S3的第三电压V3。典型地，选择各个电阻的大小以便第二电压

变得低于第三电压

。此外低低频干扰检测电路400包括具有一个反相器的缓冲装置462。

下面描述的是当没有发生低低频干扰时低频干扰检测电路的操作。差分放大器440将施加到NMOS晶体管N2栅极的第二电压V2和施加到NMOS晶体管N1栅极的第三电压V3进行比较，在差分放大器440的输出端S_OUT产生一个比较信号。这里该比较信号相当于电压V2和V3之间的差值(V2-V3)。由于第二电压V2低于第三电压V3，在输出端S_OUT产生一个逻辑低信号作为比较信号。这样，在检测器输出端D_OUT产生一个逻辑高检测信号480，以便不复位中央处理单元(CPU)而执行正常的芯片操作。

当发生低低频干扰并对于短时间减少芯片工作电压时，差分放大器440将施加到NMOS晶体管N2栅极的低频干扰电压Vgl12和施加到NMOS晶体管N1栅极的低频干扰电压Vgl13进行比较，在差分放大器440的输出端S_OUT产生一个比较信号。这里该比较信号相当于电压Vgl12和Vgl13之间的差值(Vgl12-Vgl13)。当发生低低频干扰时，在输出端S_OUT产生一个逻辑高比较信号，因为在第二节点S2产生的低频干扰电压Vgl12高于在第三节点S3产生的低频干扰电压Vgl13。由于相同的原因，第一反相器462的NMOS晶体管N3导通以在输出端I_OUT产生一个逻辑低(地电压0V)信号。因此，在检测器输出端D_OUT产生逻辑低检测信号480以复位CPU。

下面将参考图5对本发明的另一个实施例作更完整地说明。图5的电压低频干扰检测电路500可以同时检测低低频干扰和高低频干扰。该电压低频干扰检测电路500使用两个电压比较器，并在缓冲两个电压比较器的输出之后根据作为“与”操作结果产生的信号检测低频干扰。

具体地，低频干扰检测电路500包括两个电压比较器(第一电压比较器542和第二电压比较器544)、三个分压器(第一分压器522、第二分压器524和第三分压器526)、第一缓冲装置562、第二缓冲装置564和“与”操作装置570。第一和第二缓冲装置562和564分别缓冲从第一和第二电压比较器542和544的输出端COMP_OUT1和COMP_OUT2产生的比较信号。“与”操作装置570是一个“与”门，其接收从第一和第二缓冲装置562和564的输出端B_OUT1和B_OUT2产生的信号，并对这些接收的信号执行“与”操作以将信号输出。第一分压器522使用串联在检测器输入端D_IN和地之间的两个电阻R12和R11，将芯片工作电压V_DD分成第一电压V1，并将分割的电压V1提供给一个反相输入端，该反相输入端是第一电压比较器542的第一输入端COMP_IN1(第一检测电压)。第一分压器522包括一个在节点S1与地之间的电容器C1。第二分压器524使用串联在检测器输入端D_IN与地之间的两个电阻R22和R21，将芯片工作电压V_DD分成第二电压V2，并将所分割的电压V2提供给第一电压比较器542和第二电压比较器544的第二输入端COMP_IN2(同相输入端)，作为一个参考电压。第二分压器524包括在节点S2与地之间的电容器C2。第三分压器526使用串联在检测器输入端D_IN与地之间的两个电阻，将芯片工作电压V_DD分成第三电压V3，并将所分割的电压V3提供给一个反相输入端，该反相输入端是第二电压比较器544的第一输入端COMP_IN1(第二检测电压)。第三分压器526包括在节点S3与地之间的电容器C3。

在该实施例中，同时提供给第一和第二电压比较器542与544的第二电压V2具有在第一和第三电压V1与V3之间的一个值。第二电容器C2的电容量高于第一和第三电容器C1和C3的电容量。第一和第三电容器C1和C3的电容量彼此几乎相同，并且具有一个非常小的值。因此，当发生高低频干扰或低低频干扰时，给每一个电压比较器的第二输入端提供电压的节点S2的低频干扰电压Vglh2或Vgl12与第二初始电压V2相比实际上是不变的，因为第二电容器C2的电容量很高。然而，由于第一和第三电容器C1和C3的电容量非常小，节点S1和S3的低频干扰电压(Vglh1和Vglh3)或(Vgl11和Vgl13)与电压V1和V3相比显著增加或减少。

具体地，在第三电压V3高于第一电压V1时(即V3＞V2＞V1)，第一缓冲装置562包括两个反相器，而第二缓冲装置564包括一个反相器。第一电压比较器542检测高低频干扰，和第二电压比较器544检测低低频干扰。因此，当发生高低频干扰时，在比较器542的输出端的信号状态发生改变，而当发生低低频干扰时，在比较器544的输出端的状态发生改变。

下面描述的是当电路正常工作时低频干扰检测电路500的操作。由于第二电压V2高于第一电压V1，在第一电压比较器542的输出端COMP_OUT1产生一个逻辑高比较信号。该逻辑高比较信号经第一缓冲装置562被输入到“与”操作装置570。由于第三电压V3高于第二电压V2，在第二电压比较器544的输出端COMP_OUT2产生一个逻辑低比较信号。该逻辑低比较信号经第二缓冲装置364被输入到“与”操作装置570。因此，在检测器输出端D_OUT产生一个逻辑高检测信号580。

当发生高低频干扰时，第一节点S1的低频干扰电压Vglh1高于第二节点S2的低频干扰电压Vglh2，如图6A中左部分所示。这样，逻辑高初始(发生低频干扰之前)比较信号变成第一电压比较器542输出端的逻辑低比较信号，并且在第二电压比较器544的输出端的比较信号保持为高。结果，在检测器输出端COMP_OUT产生一个逻辑低检测信号，以复位中央处理单元(CPU)。

另一方面，当发生低低频干扰时，逻辑高初始比较信号变成第二电压比较器544的输出端的逻辑低比较信号，并且在第一电压比较器542的输出端的比较信号保持为高。结果，在检测器输出端COMP_OUT产生一个逻辑低检测信号，以复位中央处理单元(CPU)。

在低频干扰检测电路500中，第二电容器C2的电容量可以低于第一和第三电容器C1和C3的电容量。在这种情况下，图6B示出了当发生高低频干扰和低低频干扰时的节点电压波形。由于第二电容器C2的电容量较小，第二节点S2的电压V2在发生低频干扰时变化显著。同时，由于第一和第三电容器C1和C3的电容量较小，第一和第三节点的电压实际上没变。这样，第二电压比较器544的输出在发生高低频干扰时发生改变，同时第一电压比较器542的输出在发生低低频干扰时发生改变。因此，低低频干扰和高低频干扰都能被检测到。

图7中示意性地示出了嵌入具有低频干扰检测电路的集成电路芯片的智能卡1000。智能卡1000包括一个低频干扰检测器700，一个具有温度传感器、一个曝光量传感器、一个频率传感器和一个钝化移除传感器的传感电路705，一个输入/输出(I/O)电路717，一个中央处理单元(CPU)900，一个安全控制电路730，诸如EEPROM 721、ROM 723和RAM 719的各种存储器，一个注册文件725，和一个RF接口715。用于操作集成电路芯片的卡操作系统(COS)和基本指令被编入ROM 723中。EEPROM 721存储数据集，数据集包括由CPU 900和COS保护不被外界存取的用户数据(例如卡发行人数据)和在各种施加程序中可实现的功能。RAM 719用于管理临时数据并校正中间计算结果。

当低频干扰检测器700和传感电路705中的一个或两者都输出逻辑低检测信号时，CPU 900被复位。

如果在智能卡1000与卡终端(未示出)间正常的通信中，发生强低频干扰而临时改变驱动集成电路芯片的工作电压时，由低频干扰检测器700产生一个逻辑低检测信号以复位CPU 700。

图8中示出了施加到智能卡(图7)的低频干扰检测电路(图5)的优选电路图。如前所述，用于检测高低频干扰的第一电压比较器842和用于检测低低频干扰的第二电压比较器844分别包括一个差分放大器和一个NMOS晶体管N5。该差分放大器具有两个PMOS晶体管P1和P2以及两个NMOS晶体管N1和N2。NMOS晶体管从一个偏置电路(未示出)接收预定偏置电压(Vbgp)810，并经NMOS晶体管N5的栅极将该接收的偏置电压810提供给差分放大器。

具有两个反相器的第一缓冲装置862耦合到第一电压比较器842的输出端S_OUT1。具有一个反相器的第二缓冲装置864耦合到第二电压比较器844的输出端S_OUT2。每一个缓冲装置的输出信号被输入到一个用作“与”操作装置的“与”门870。通过“与”操作，检测信号被输出到一个检测器输出端D_OUT。

第一分压器822分割工作电压，以提供第一电压V1给第一电压比较器842。第三分压器826分割工作电压，以提供第三电压V3给第二电压比较器844。第二分压器824通常提供第二电压V2给第一和第二电压比较器842和844。如前所述，分压器822、824以及826中的每一个都包括耦合在检测器输入端与地之间的电阻和配置在节点与地之间的电容器。

与图5所示的低频干扰检测电路500相比，图8所示的低频干扰检测电路800进一步包括低频干扰检测停止装置和一个用作“与”操作装置的“或”门890。“与”操作装置890采用检测器输出端D_OUT的检测信号作为一个输入端，采用低频干扰检测停止装置的输出端D_GSTOP的低频干扰停止信号GSTOP作为另一个输入端。这是为了在执行集成电路芯片测试时暂时停止低频干扰检测电路的操作。

当有必要停止检测低频干扰时，低频干扰停止装置总是使用于检测高低频干扰的第一电压比较器842的输出端S_OUT1的比较信号为低，并使用于检测低低频干扰的第二电压比较器的输出端SOUT2的比较信号为高。因此，不管低频干扰的发生情况如何，检测器输出端D_OUT的检测信号变为低，并且检测停止输出端D_GSTOP的检测停止信号GSTOP变为高。结果，“或”门的输出端D_{OUT_F}总维持在高。

具体地，低频干扰检测停止装置包括信号提供第一反相器(S_INV1)910、信号提供第二反相器(S_INV2)930、延迟第一反相器(D_INV1)950和延迟第二反相器(D_INV2)970。信号提供反相器S_INV1和S_INV2串联到一个截止信号源(未示出)，以接收一个检测停止信号(GSTOP)1200。延迟反相器D_INV1和D_INV2串联，以接收检测停止信号GSTOP。延迟第二反相器D_INV2的输出耦合到检测停止输出端D_GSTOP，以便输出到“或”门890。

低频干扰检测停止装置进一步包括三个截止型PMOS晶体管S_P1、S_P2和S_P3，两个截止型PMOS晶体管S_P4和S_P5，一个上拉PMOS晶体管PU_P1，一个下拉NMOS晶体管PD_N1。三个截止型PMOS晶体管S_P1、S_P2、和S_P3根据检测停止信号GSTOP的状态切断施加到各个分压器822、824和826的芯片工作电压。两个截止型PMOS晶体管S_P4和S_P5切断施加到各电压比较器842和844的工作电压。上拉PMOS晶体管PU_P1将输入到第一缓冲装置862的输入信号(节点S4的电压)上拉到工作电压。下拉NMOS晶体管PD_N1将输入到第二缓冲装置864的信号(节点S5的电压)下拉到地电压。上拉PMOS晶体管PU_P1的栅极耦合到信号提供第一反相器S_INV1以接收检测停止信号GSTOP的一个反相信号GSTOP。下拉NMOS晶体管PD_N1、三个截止型PMOS晶体管S_P1、S_P2、和S_P3，以及两个截止型PMOS晶体管S_P4和S_P5的每个栅极都耦合到信号提供第二反相器S_INV2。

信号提供第一反相器S_INV1具有一个PMOS晶体管GS_P1和一个NMOS晶体管GS_N1。信号提供第二反相器S_INV2具有一个PMOS晶体管GS_P2和一个NMOS晶体管GS_N2。PMOS晶体管GS_P1的栅极与NMOS晶体管GS_N1的栅极互相连接以接收检测停止信号GSTOP。PMOS晶体管GS_P1的漏极与NMOS晶体管GS_N1的漏极互相连接以构成信号提供第一反相器S_INV1的一个输出端。NMOS晶体管GS_N1的源极与接地电极相连。PMOS晶体管GS_P2的栅极与NMOS晶体管GS_N2的栅极互相连接以耦合到信号提供第一反相器S_INV1的输出端。PMOS晶体管GS_P2的源极接收芯片工作电压。PMOS晶体管GS_P2的漏极与NMOS晶体管GS_N2的漏极互相连接以构成信号提供第二反相器930的一个输出端。NMOS晶体管GS_N2的源极与接地电极相连。

三个截止型PMOS晶体管S_P1、S_P2和S_P3的源极都连接到检测器输入端D_IN以接收芯片工作电压。三个截止型PMOS晶体管S_P1、S_P2和S_P3的栅极都连接到信号提供第二反相器S_INV2的输出端以接收检测停止信号GSTOP。三个截止型PMOS晶体管S_P1、S_P2和S_P3的漏极分别与电阻R12、R22、和R32耦合。这里，电阻R12、R22和R32分别耦合到节点S1、S2和S3。两个截止型PMOS晶体管S_P4和S_P5的源极耦合到检测器输入端D_IN以接收芯片工作电压。两个截止型PMOS晶体管S_P4和S_P5的栅极耦合到信号提供第二反相器S_INV2的输出端以接收检测停止信号GSTOP。两个截止型PMOS晶体管S_P4和S_P5的漏极分别耦合到电压比较器842和844。上拉PMOS晶体管PU_P1的栅极连接到信号提供第一反相器S_INV1的输出端以接收检测停止信号GSTOP的反相信号GSTOP。上拉PMOS晶体管PU_P1的源极耦合到检测器输入端D_IN以接收芯片工作电压。上拉PMOS晶体管PU_P1的漏极连接到耦合至第一电压比较器842的输出端S_OUT1的节点S4。下拉NMOS晶体管PD_N1的栅极连接到信号提供第二反相器930 S_INV2的输出端以接收检测停止信号GSTOP。下拉NMOS晶体管PD_N1的源极接地。下拉NMOS晶体管PD_N1的漏极连接到耦合至第二电压比较器844的输出端S_OUT2的节点S5。

延迟第一反相器950具有第一到第四个PMOS晶体管D_P1、D_P2、D_P3、和D_P4以及一个NMOS晶体管D_N1。PMOS晶体管D_P1、D_P2、D_P3、和D_P4的每一个的栅极与检测停止信号1200耦合。NMOS晶体管D_N1的源极连接到接地电极。PMOS晶体管D_P1、D_P2、D_P3、和D_P4串联至芯片工作电压V_DD。第一PMOS晶体管的源极耦合到芯片工作电压V_DD，第四PMOS晶体管D_P4的漏极耦合到NMOS晶体管D_N1的漏极，构成延迟第一反相器D_INV1的输出端。延迟电容器Cd配置在延迟第一反相器D_INV1的输出端与接地电极之间。延迟第二反相器D_INV2具有一个PMOS晶体管D_P5和一个NMOS晶体管D_N2。PMOS晶体管D_P5的栅极和NMOS晶体管D_N1的栅极互连以耦合到延迟第一反相器D_INV1的输出端。PMOS晶体管D_P5的漏极和NMOS晶体管D_N1的漏极互连，以构成耦合至“或”门890的一个输入端的输出端D_GSTOP。PMOS晶体管D_P5的源极耦合到芯片工作电压，并且NMOS晶体管D_N2的源极耦合到接地电极。

下面简要描述图8所示的具有低频干扰检测停止装置的低频干扰检测电路的操作。

当有必要暂时停止检测低频干扰时，从检测停止信号源产生一个逻辑高检测停止信号(GSTOP)1200。这样，在第一电压比较器842和第一缓冲装置862之间的节点S4的电压保持为高(工作电压V_DD)，并且在第二电压比较器844和第二缓冲装置864之间的节点S5的电压保持为低(地电压；0V)。因此，通过每个缓冲装置产生逻辑高信号，并将其输入给“与”操作装置870，以在检测器输出端D_OUT产生一个逻辑高检测信号。该逻辑高检测信号被输入到“或”门890的另一端，以便在“或”门890的输出端D_{OUT_F}产生一个逻辑高信号，以停止检测低频干扰。

然而，如果从检测停止信号源中接收一个逻辑低检测停止信号GSTOP，则延迟第一反相器D_INV1的PMOS晶体管D_P1、D_P2、D_P3和D_P4都被导通，并且NMOS晶体管D_N1被截止。这样，延迟第一反相器D_INV1的输出变为高，并在延迟第二反相器D_INV2的输出端D_GSTOP产生一个逻辑低信号，以输入给“或”门890的一端。分压器822、824和826以及电压比较器824和844的PMOS晶体管都被导通，并且上拉PMOS晶体管PU_P1和下拉NMOS晶体管PD_N1被截止。从而，图8所示的低频干扰检测电路与图5所示的低频干扰检测电路工作相同。因此，每个电压比较器的输出的状态根据低频干扰的发生而不同，以便使低频干扰检测电路正常工作。在“与”门执行这些低频干扰检测电路的输出端信号的“与”操作。因此，输出端信号耦合到“或”门890。由于在延迟第二反相器输出端D_GSTOP产生一个逻辑高信号，“或”门890的输出根据“与”门870的输出而确定。

以上对本发明的优选实施例的描述已说明了本发明的原理，但是本发明并不局限于所列举的特定实施例。本发明的范围应当由所附的权利要求及其等价物所定义。

Claims (17)

1.一种集成电路芯片的电压低频干扰检测电路，包括：

第一分压电路和第二分压电路，每一个分压电路都具有至少两个串联在用于驱动集成电路芯片的工作电压与地之间的电阻器；

第一电压比较器，具有耦合到第一分压电路的两个电阻器间的第一节点以接收第一节点电压的第一输入端、和耦合到第二分压电路的两个电阻器间的第二节点以接收第二节点电压的第二输入端，该第一电压比较器用于根据所述第一和第二输入端之间的第一电压差在输出端产生第一比较信号；

第一缓冲器，用于缓冲第一比较信号以输出第一检测信号；和

将第一和第二节点之一连接到地的电容器。

2.根据权利要求1所述的电压低频干扰检测电路，其中，第二分压电路具有连接到第二节点的电容器，和第一缓冲器包括两个连续的反相器；

其中，当第二节点电压高于第一节点电压时，第一比较信号是逻辑高信号；和

其中，如果发生低频干扰而暂时增加芯片工作电压时，所述第一电压比较器的第一比较信号从逻辑高信号转变为逻辑低信号，并且由所述第一缓冲器产生逻辑高检测信号以检测低频干扰。

3.根据权利要求1所述的电压低频干扰检测电路，其中第二分压电路包括连接在地与第二节点之间的电容器；

其中，当第二节点电压低于第一节点电压时，第一比较信号为逻辑低信号；和

其中，如果发生低频干扰而暂时降低芯片工作电压时，所述第一电压比较器的第一比较信号从逻辑低信号跃迁到逻辑高信号，并且由所述第一缓冲器产生逻辑低检测信号，以发信号给低频干扰检测。

4.根据权利要求1所述的电压低频干扰检测电路，进一步包括：

第三分压电路，具有至少两个串联在工作电压源与地之间的电阻器；

第二比较器，具有耦合到第三分压电路的两个电阻器间的第三节点以接收第三节点电压的第一输入端、和接收第二节点电压的第二输入端，该第二节点电压具有在第一节点电压和第三节点电压之间的值，该第二比较器根据第二比较器的两个输入端之间的电压差，在输出端产生第二比较信号；

第二缓冲器，用于缓冲第二比较信号以输出第二检测信号；和

“与”操作装置，用于对将被输出的两个检测信号执行“与”操作，

其中，第二分压电路包括第二电容器。

5.根据权利要求4所述的电压低频干扰检测电路，其中，第三节点电压高于第一节点电压，第一缓冲器具有两个反相器，并且第二缓冲器具有一个反相器。

6.根据权利要求5所述的电压低频干扰检测电路，进一步包括：

第一接地电容器，其配置在第一节点；和

第三接地电容器，其配置在第三节点；

其中，第一和第三接地电容器的电容量低于第二电容器的电容量。

7.根据权利要求4所述的电压低频干扰检测电路，进一步包括：

第一电容器，其配置在第一节点和地之间，

其中，第一电容器的电容量不同于第二电容器的电容量，使得当在工作电压发生低频干扰而将第一节点电压和第二节点电压分别改变为第一低频干扰电压和第二低频干扰电压时，两个低频干扰电压之间的第二电压差与第一电压差具有相反的符号。

8.根据权利要求7所述的电压低频干扰检测电路，其中，第二电容器的电容量高于第一电容器的电容量，第一缓冲装置具有两个串联在第一电压比较器输出端的反相器，第一电压比较器输出端输出逻辑高第一比较信号，并且第一缓冲器输出端经第一缓冲装置输出逻辑高第一检测信号，和

其中，如果发生高低频干扰袭击而增加芯片工作电压时，第一电压变得高于第二低频干扰电压，以便第一电压比较器端输出逻辑低第一比较信号，并且第一缓冲器输出端经第一缓冲装置输出逻辑低检测信号，以检测高低频干扰袭击。

9.根据权利要求7所述的电压低频干扰检测电路，其中，第二电容器具有比第一电容器大的电容量，第一缓冲装置具有耦合到第一电压比较器输出端的反相器，第一电压比较器输出端输出逻辑低第一比较信号，并且因为第一电压高于第二电压，第一缓冲器输出端经第一缓冲装置输出一个逻辑高第一检测信号；和

其中，如果发生低低频干扰袭击而降低芯片工作电压时，第一电压变得低于第二电压，以便第一电压比较器输出端输出一个逻辑高第一比较信号，并且第一缓冲器输出端经第一缓冲装置输出一个逻辑低第一检测信号，以检测低低频干扰袭击。

10.根据权利要求7所述的电压低频干扰检测电路，进一步包括：

第三分压装置，通过使用串联在检测器输入端和地之间的两个电阻器，将工作电压分为第三电压，第二电压具有在第一电压和第三电压之间的值，并且第二和第三电压具有第二电压差；

第二分压装置，具有耦合到第三分压装置的两个电阻器间的第三节点以接收第三节点电压的第一输入端，用以接收第二电压的第二输入端，和根据第二电压差输出第二比较信号的第二比较器输出端；

第二缓冲装置，用于输入第二比较信号并输出第二检测信号给第二缓冲器输出端，第二检测信号通过缓冲第二比较信号来获得；和

“与”操作装置，用于对要输出的第一和第二检测信号执行“与”操作，

其中第三分压装置包括配置在第三节点和地之间的第三电容器，第三电容器的电容量实际上等于第一电容器的电容量。

11.根据权利要求10所述的电压低频干扰检测电路，其中，提供第一电压作为第一电压比较装置的检测电压，提供第三电压作为第二比较装置的检测电压，提供第二电压作为第一和第二电压比较装置的参考电压，第三电压高于第一电压，第一缓冲装置具有两个串联在第一电压比较器输出端的反相器，并且第二缓冲装置具有一个耦合到第二比较器输出端的反相器。

12.根据权利要求11所述的电压低频干扰检测电路，其中，所述第二电容器的电容量高于第一和第三电容器的电容量。

13.根据权利要求11所述的电压低频干扰检测电路，其中所述第二电容器的电容量低于第一和第三电容器的电容量。

14.一种嵌入具有中央处理单元的半导体集成电路芯片以检测低低频干扰和高低频干扰的智能卡，该智能卡包括：

检测器输入端，接收用于驱动该集成电路芯片的工作电压；

第一、第二和第三分压器，用于通过使用提供给检测器输入端的工作电压和串联在检测器输入端和地之间的两个电阻器，分别分割第一、第二和第三电压，第一电压低于第二电压，并且第二电压低于第三电压；

第一电压比较器，具有耦合到第一分压器的两个电阻器间的第一节点以接收第一节点电压的第一电压比较器第一输入端，耦合到第二分压器的两个电阻器间的第二节点以接收第二节点电压的第一电压比较器第二输入端，和根据作为第二和第一电压之间的差值的第一电压差，输出逻辑高比较信号的第一电压比较器输出端；

第二电压比较器，具有耦合到第三分压器的两个电阻器间的第三节点以接收第三节点的第三电压的第二电压比较器第一输入端，耦合到第二节点以接收第二节点电压的第二电压比较器第二输入端，和根据作为第二和第三电压之间的差值的第二电压差，输出逻辑低比较信号的第二电压比较器输出端；

第一缓冲装置，用于缓冲第一电压比较器输出端的逻辑高比较信号，以输出逻辑高第一缓冲信号给第一缓冲器输出端；

第二缓冲装置，用于缓冲第二电压比较器输出端的逻辑低比较信号，以输出逻辑高第二缓冲信号给第二缓冲器输出端；

“与”操作装置，用于对第一和第二缓冲器输出端的第一和第二缓冲信号执行“与”操作以输出一个逻辑高检测信号；

检测器输出端，用于接收“与”操作装置的逻辑高检测信号；和

配置在第一节点与地之间的第一电容器，配置在第二节点与地之间的第二电容器，和配置在第三节点与地之间的第三电容器；

其中，第一和第三电容器的电容量实际上相同，且不同于第二电容器的电容量。

15.根据权利要求14所述的智能卡，其中第一缓冲装置具有两个串联在第一电压比较器输出端的反相器，第二缓冲装置具有一个耦合到第二电压比较器输出端的反相器；和

其中，第二电容器的电容量高于第一和第三电容器的电容量。

16.根据权利要求14所述的智能卡，其中第一缓冲装置具有两个串联在第一电压比较器输出端的反相器，第二缓冲装置具有一个耦合到第二电压比较器输出端的反相器；并且其中第二电容器的电容量低于第一和第三电容器的电容量。

17.一种使集成电路设备免遭外部低频干扰袭击的方法，该方法包括：

通过第一分压电路和第二分压电路使用用于驱动集成电路设备的工作电压，来产生参考电压和检测电压，所述参考电压与检测电压相比不受低频干扰变动的影响；

通过电压比较器比较参考电压和检测电压，以检测发生在集成电路设备的工作电压的低频干扰袭击；和

当检测到低频干扰袭击时，复位集成电路设备。

Images