DE10305587A1 - Integrierte Sicherheitshalbleiterschaltung und Halbleiterschaltungskarte und zugehöriges Überwachungsverfahren - Google Patents

Integrierte Sicherheitshalbleiterschaltung und Halbleiterschaltungskarte und zugehöriges Überwachungsverfahren

Info

Publication number
DE10305587A1
DE10305587A1 DE10305587A DE10305587A DE10305587A1 DE 10305587 A1 DE10305587 A1 DE 10305587A1 DE 10305587 A DE10305587 A DE 10305587A DE 10305587 A DE10305587 A DE 10305587A DE 10305587 A1 DE10305587 A1 DE 10305587A1
Authority
DE
Germany
Prior art keywords
signal
detector
det0
det3
semiconductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10305587A
Other languages
English (en)
Other versions
DE10305587B4 (de
Inventor
Jong-Cheol Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10305587A1 publication Critical patent/DE10305587A1/de
Application granted granted Critical
Publication of DE10305587B4 publication Critical patent/DE10305587B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung bezieht sich auf eine integrierte Sicherheitshalbleiterschaltung mit einer zentralen Prozessoreinheit (31), einer Mehrzahl von Detektoren (11 und 14), von denen jeder einen zugehörigen Betriebszustand der integrierten Sicherheitshalbleiterschaltung erkennt und beim Auftreten eines abnormalen Zustandes ein Detektorsignal (DET0 bis DET3) erzeugt, das den abnormalen Zustand anzeigt, einem Rücksetzsignalgenerator (107), der in Abhängigkeit von einem der Detektorsignale (DET0 bis DET3) eines der Detektoren (11 bis 14) ein Rücksetzsignal (RST) erzeugt, eine zugehörige integrierte Halbleiterschaltungskarte und auf ein zugehöriges Überwachungsverfahren. DOLLAR A Erfindungsgemäß ist eine nichtflüchtige Speichereinheit (100) zum Speichern der von den Detektoren (11 bis 14) ausgegebenen Detektorsignale (DET0 bis DET1) vorgesehen, wobei die zentrale Prozessoreinheit (31) nach dem Speichern der Detektorsignale (DET0 bis DET3) in der nichtflüchtigen Speichereinheit in Abhängigkeit vom Rücksetzsignal (RST) zurückgesetzt wird. DOLLAR A Verwendung z. B. in integrierten, intelligenten Halbleiterschaltungskarten.

Description

  • Die Erfindung bezieht sich auf eine integrierte Sicherheitshalbleiterschaltung nach dem Oberbegriff des Patentanspruchs 1, auf eine zugehörige integrierte Halbleiterschaltungskarte und auf ein zugehöriges Überwachungsverfahren.
  • Seit der Einführung von Kreditkarten in den zwanziger Jahren des zwanzigsten Jahrhunderts werden verschiedene persönliche Karten benutzt, wie beispielsweise Barauszahlungskarten, Identifikationskarten, Einkaufskarten, Kreditkarten usw., um verschiedenartige Transaktionen durchzuführen.
  • In jüngerer Vergangenheit sind IC-Karten aufgrund ihrer vielen Vorteile sehr populär geworden, wie beispielsweise durch ihren Komfort, ihre Sicherheit und die verschiedenartigen nützlichen Funktionen, die durch den Gebrauch der IC-Karte ermöglicht werden.
  • Typischerweise wird eine IC-Karte aus einem dünnen Halbleiterbaustein, der auf einem kreditkartengroßen Plastikstück mit einer Dicke von ungefähr 0,5 mm aufgebracht ist, als "chip-on-board" (COB) hergestellt. Eine IC-Karte ist im Vergleich zu Magnetstreifenkarten wegen der höheren Sicherheit und dem Schutz vor Datenverlusten sehr anpassungsfähig für den Gebrauch mit fortgeschrittenen Multimediainformationsanwendungen.
  • Im Allgemeinen gibt es für IC-Karten mit einer ähnlichen Struktur und Größe wie typische Magnetstreifenkarten zwei unterschiedliche Arten, und zwar kontaktlose IC-Karten (CICC) und Karten mit Fernkopplungskommunikation ("remote coupling communication cards", RCCC). Eine CICC, wie sie beispielsweise von AT&T entwickelt wurde, hat eine Abtastreichweite von etwa S Inch (ca. 1,5 cm) und eine RCCC kann eine Abtastreichweite von bis zu 700 cm haben, standardisiert nach ISO DIS 10536.
  • Es gibt auch eine andere Möglichkeit, IC-Karten zu klassifizieren, beispielsweise danach, ob in die IC-Karte ein Mikroprozessor eingebettet ist. Eine IC-Karte mit einem eingebetteten Mikroprozessor wird allgemein als "smart card" (intelligente Karte) bezeichnet und unterscheidet sich durch den eingebetteten Mikroprozessor von kontaktlosen IC- Karten und Speicherkarten ohne Mikroprozessor. Eine intelligente Karte umfasst typischerweise eine zentrale Prozessoreinheit, einen elektrisch löschbaren und programmierbaren Nur-Lese-Speicher (EEROM) zum Speichern von Anwendungsprogrammdateien, einen Nur-Lese-Speicher (ROM) und einen Speicher mit direktem Zugriff (RAM).
  • Intelligente Karten können für verschiedenartige Anwendungen benutzt werden, bieten eine hohe Betriebszuverlässigkeit bzw. Betriebssicherheit, eine große Datenspeicherkapazität und verschiedenartige Funktionen, beispielsweise als elektronischer Geldbeutel. In der Tat können intelligente Karten für verschiedenartige Anwendungsgebiete verwendet werden, um eine Informationshandhabung mit einer bidirektionalen Kommunikation, mit verteilter Datenverarbeitung und mit einer sicheren Informationsverwahrung zu ermöglichen, wie z. B. für Finanz-, Vertriebs-, Herstellungs- und Büroautomation, medizinische Behandlung, Verkehr, Industrie und soziale Sicherheit, mobile Kommunikation, Bezahltelefon, Kabelfernsehen, Energie-, Gas- und Wasserversorgung, Ausbildung, Kreditkarten, Abbuchungskarten, Pre-Paid-Karten, Stadtgasversorgung, Informationssicherheit und Home-Banking. Im Zusammenhang mit dem vorherrschenden Trend, verschiedenartige, mit einer Dienstleistung verknüpfte Funktionen auf einer einzigen Karte zu integrieren, stellen intelligente Karten auf eine bequeme Art die zur Unterstützung verschiedenartiger Dienstleistungen benötigten Vorrichtungen und Kommunikationsverfahren zur Verfügung.
  • Für intelligente Karten ist es wünschenswert, eine zuverlässige Betriebssicherheit zur Verfügung zu stellen, die auf der Karte gespeicherte Informationen aufrechterhält und einen Abfluss von Informationen für Benutzer- oder Systemmanager verhindert. Einige Abhörverfahren, um Datenmerkmale von internen Signalen der intelligenten Karten herauszufinden, können die Daten beschädigen, beispielsweise wenn ein Oszilloskop benutzt wird, um Metallleitungen auf einer Chipoberfläche nach einer Beseitigung einer Siliziumoxidschicht abzutasten, weiche die Chipoberfläche bedeckt. Dieser Schichtentfernungsvorgang wird auch "Entkapselung" genannt. Um ein solches Abhören zu verhindern, wird eine Detektionsbaugruppe benötigt, die eine solche "Entkapselung" erkennt, wie beispielsweise einen Lichteinfallsdetektor, der mit einem optischen Empfänger gekoppelt ist, oder einen Passivierungsbeseitigungsdetektor. Eine andere Art, um eine intelligente Karte zu überwachen, besteht darin, durch Übertragungsleitungen kommunizierte Daten mit einem Frequenzdetektor abzuhören, um festzustellen, ob eine Haupttaktsignalfrequenz außerhalb eines vorbestimmten Bereichs ist.
  • Intelligente Karten sollten gegen physische Beschädigung geschützt sein, die beispielsweise durch die Betriebsumgebung oder durch eine unerlaubte Passivierungsbeseitigung verursacht wird. Es kann ein Spannungsdetektor zum Steuern eines Standardspannungsbereichs vorhanden sein, um die intelligente Karte vor einem Überschreiten des Standardspannungsbereichs, das zu einer schädigenden elektrischen Belastung der intelligenten Karte führen kann, zu schützen. Zudem ist ein Temperatursensor zum Erkennen einer abnormalen Temperatur sinnvoll, um die intelligente Karte vor Schäden durch eine zu niedrige oder zu hohe Temperatur zu schützen.
  • Wie oben ausgeführt, kann eine herkömmliche intelligente Karte gegen Schäden, beispielsweise gegen Informationsverlust durch externe Eingriffe, gegen physische Zerstörung, gegen Datenmanipulation oder gegen abnormale Umgebungsbedingungen, durch ein Zurücksetzen von internen Schaltkreisen der intelligenten Karte oder auch eines Mikroprozessors geschützt sein, wenn wenigstens ein gültiges Detektorsignal von einem Detektorbaustein vorhanden ist, d. h. von einem optischen Detektor oder einem Passivierungsbeseitigungsdetektor, einem Frequenzdetektor, einem Spannungsdetektor, einem Temperatursensor usw. Herkömmliche intelligente Karten umfassen jedoch keine Funktionen, die es einem Benutzer ermöglichen, unberechtigte Eingriffe oder Rücksetzungsgründe zu erkennen, wenn die intelligente Karte mit erneuter Verkapselung nach der Wiederherstellung der Haupttaktfrequenz, der Spannung der Umgebungstemperatur usw. wieder betrieben wird. Tatsächlich kann ein rechtmäßiger Benutzer oder ein autorisierter Systemmanager selbst dann keinen illegalen Übergriff feststellen oder verifizieren, wenn private Informationen über persönliche Angelegenheiten oder ein Kontostand durch einen böswilligen Eindringling gestohlen oder manipuliert wurden.
  • Die Aufgabe der Erfindung ist es, eine integrierte Sicherheitshalbleiterschaltung und eine zugehörige intelligente Karte sowie ein zugehöriges Überwachungsverfahren zur Verfügung zu stellen, die einem Benutzer Informationen zur Verfügung stellen, mit denen er einen Rücksetzstatus, insbesondere aufgrund eines unberechtigten Eingriffs oder abnormaler Betriebsbedingungen, und die Gründe für den Rücksetzstatus erkennen kann.
  • Die Erfindung löst diese Aufgabe durch die Bereitstellung einer integrierten Sicherheitshalbleiterschaltung mit den Merkmalen des Anspruchs 1 und einer integrierten Halbleiterschaltungskarte mit den Merkmalen des Anspruch 11 sowie eines Überwachungsverfahrens mit den Merkmalen des Anspruchs 12.
  • Vorteilhafte Aus- und Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt. Es zeigen:
  • Fig. 1 ein Blockschaltbild einer intelligenten Karte mit einer Sicherheitssteuerschaltung;
  • Fig. 2 ein Blockschaltbild einer intelligenten Karte mit einer detaillierten Darstellung einer Sicherheitssteuerschaltung; und
  • Fig. 3 ein Blockschaltbild einer Speichereinheit für die Sicherheitssteuerschaltung nach Fig. 2;
  • Wie aus Fig. 1 ersichtlich ist, umfasst eine erfindungsgemäße intelligente Karte eine zentrale Prozessoreinheit (CPU) 31, einen Nur-Lese- Speicher (ROM) 32, einen Speicher mit direktem Zugriff (RAM) 33, einen elektrisch löschbaren und programmierbaren Nur-Lese-Speicher (EEROM) 34, eine serielle Eingangs/Ausgangs-Schnittstelle (SIO) 35, einen Frequenzdetektor 11, einen Spannungsdetektor 12, einen Temperaturdetektor 13, einen Lichtdetektor 14 und eine Sicherheitssteuerschaltung 20. Die Sicherheitssteuerschaltung 20 erzeugt ein Rücksetzsignal RST in Abhängigkeit von mindestens einem einer Mehrzahl von Detektorsignalen DET0 bis DET3, die von den Detektoren 11 bis 14 erzeugt werden.
  • Der Frequenzdetektor 11 erkennt die Frequenz eines Haupttaktsignals und erzeugt das Detektorsignal DET0, wenn die aktuelle Frequenz des Haupttaktsignals außerhalb eines geregelten Frequenzbereiches ist. Der Spannungsdetektor 12 ermittelt den Spannungspegel einer externen Spannung, die beispielsweise von einem Kartenlesegerät zugeführt wird, und erzeugt das Detektorsignal DET1, wenn der ermittelte Spannungspegel einen geregelten Bereich übersteigt. Der Temperaturdetektor 13 ermittelt die Umgebungstemperatur der intelligenten Karte 1 und erzeugt das Detektorsignal DET2, wenn die ermittelte Temperatur außerhalb von einem vorbestimmten Bereich ist. Der Lichtdetektor 14 erzeugt das Detektorsignal DET3, wenn eine Chipoberfläche durch eine Beseitigung einer Siliziumoxidschicht, die als Passivierungsschicht für die Chipoberfläche benutzt wird, Licht ausgesetzt wird. Zusätzlich zu den Detektoren 11 bis 14 kann die intelligente Karte 1 weitere verschiedenartige Detektoren oder Sensoren zur Erkennung von abnormalen Zuständen im Zusammenhang mit einem nicht autorisierten Eingriff oder abnormalen Betriebsbedingungen umfassen. Die Sicherheitssteuerschaltung 20 erzeugt das Rücksetzsignal RST, um die CPU 31 nach dem Speichern eines der Detektorsignale DET0 bis DET3 der Detektoren 11 bis 14 zurückzusetzen.
  • Wie aus Fig. 2 ersichtlich ist, umfasst eine dargestellte vorteilhafte Ausführungsform der Sicherheitssteuerschaltung 20 eine Speichereinheit 100, Zwischenspeicher 101 bis 104, einen Signalsensor 105, einen Zeittaktgeber 106 und einen Rücksetzsignalgenerator 107. Die Zwischenspeicher 101 bis 104 sind entsprechend zu den Detektoren 11 bis 14 angeordnet und speichern das jeweilige zugehörige Detektorsignal DET0 bis DET3. Der Signalsensor 105, beispielsweise ein ODER- Gatter, erkennt, ob wenigstens ein Detektorsignal DET0 bis DET3 in einem der Zwischenspeicher 101 bis 104 gespeichert ist, und erzeugt ein Programmiersignal PGM. Die Speichereinheit 100 speichert die Detektorsignale DET0 bis DET3, die in den Zwischenspeichern 101 bis 104 abgelegt sind, in Abhängigkeit vom Programmiersignal PGM. Der Zeittaktgeber 106 erzeugt ein Steuersignal nach Ablauf einer vorbestimmten Zeitspanne seit dem Zeitpunkt, an dem das Programmiersignal PGM vom ODER-Gatter 105 zur Verfügung gestellt wurde. Der Rücksetzsignalgenerator 107 gibt in Abhängigkeit vom Zeittaktgebersteuersignal das Rücksetzsignal RST aus. Das Rücksetzsignal RST initialisiert die CPU 31. Die CPU 31 kann in einem Normalzustand mit einer normalen Versorgungsspannung und einem Taktsignal mit einer regulären Frequenz nach dem Zurücksetzen wieder gestartet werden. Nach dem erneuten Initialisieren der CPU 31 werden die Daten aus der Speichereinheit 100 in Abhängigkeit von einem Lesesignal RD und einer Adresse ADD ausgelesen. Die aus der Speichereinheit 100 ausgelesenen Daten, die einen unerlaubten Eingriff oder das Auftreten einer abnormalen Bedingung anzeigen, können vom Benutzer bei einer Systemauswertung entsprechend zugeordnet werden.
  • Wie aus Fig. 3 ersichtlich ist, umfasst die Speichereinheit 100 ein Speicherzellenfeld 110 mit einer Mehrzahl von Speicherzellen MC0 bis MC3, die in einer Zeile und mehreren Spalten angeordnet sind. Die einzige Zeile ist aus einer Steuerleitung CL und einer Wortleitung WL aufgebaut und die Spalten sind Bitleitungen BL0 bis BL3 zugeordnet. Jede Speicherzelle MC1 bis MC3 umfasst einen Zellentransistor C0 bis C3, die elektrisch programmiert und gelöscht werden können, und einen Zeilenauswahltransistor WS0 bis WS3. Die Zellentransistoren C0 bis C3 speichern im Wesentlichen die Detektorsignale DET0 bis DET3. Die Zellentransistoren C0 bis C3 können auch aus anderen Arten von nichtflüchtigen Speicherzellen, wie beispielsweise aus EEPROM-Zellen oder Flash- Zellen, aufgebaut sein, die in der Lage sind, ihre eigenen Daten zu behalten, selbst wenn die Energieversorgung abgeschaltet wird. Source- Anschlüsse der Zellentransistoren C0 bis C3 sind gemeinsam mit einer Source-Leitung SL verbunden und Steuergate-Anschlüsse der Zellentransistoren C1 bis C3 sind gemeinsam mit einer Steuerleitung CL verbunden. Source-Anschlüsse der Zeilenauswahltransistoren WS0 bis WS3 sind jeweils mit einem Drain-Anschluss der Zellentransistoren C0 bis C3 verbunden. Drain-Anschlüsse der Zeilenauswahltransistoren WS0 bis WS3 sind jeweils mit einer der Bitleitungen BL0 bis BL3 verbunden, und die Gates der Zeilenauswahltransistoren WS0 bis WS3 sind gemeinsam an die Wortleitung WL angekoppelt. Ein Sourceleitungs-Steuertransistor 130 verbindet die Source-Leitung SL während eines Lesevorgangs in Abhängigkeit von einem Signal eines Steuerschaltkreises 170 mit der Massespannung.
  • Der Steuerschaltkreis 170 betreibt die Schaltungskomponenten in Abhängigkeit von dem Lesesignal RD, einem Löschsignal ER und dem Programmiersignal PGM. Ein Generator 150 für hohe Spannung erzeugt eine hohe Spannung, die bei einem Programmier- oder Löschvorgang der Speicherzellen MCO bis MC3 und dem Lesen der Daten benutzt wird, die in den Speicherzellen MC0 bis MC3 gespeichert sind, wie nachfolgend beschrieben wird. Ein X-Decoder 140 treibt in Abhängigkeit von dem Adressensignal ADD die Wortleitung WL mit der hohen Spannung.
  • In der dargestellten beispielhaften Ausführungsform treibt der X-Decoder 140 nur eine einzige Wortleitung WL. Selbstverständlich kann in anderen möglichen Ausführungsformen, bei denen das Speicherzellenfeld aus Speicherzellen aufgebaut ist, die in einer Matrix aus Zeilen und Spalten angeordnet sind, der X-Decoder alternativ eine Zeile von einer Mehrzahl von Zeilen in Abhängigkeit von einer Adresse auswählen.
  • Ein Pegelschieber 160 treibt die Steuerleitungen CL in Abhängigkeit von einem Steuersignal vom Steuerschaltkreis 170 entweder mit der hohen Spannung (VPP), der Massespannung (GND) oder einer vorbestimmten positiven Spannung. Eine Zwischenspeicherschaltung 190 speichert die von den Zwischenspeichern 101 bis 104 zur Verfügung gestellten Detektorsignale DET0 bis DET3. Ein Bitleitungs-Pegelschieber 180 treibt die Bitleitungen BL0 bis BL3 in Abhängigkeit von den Detektorsignalen DET0 bis DET3 und dem Steuersignal vom Steuerschaltkreis 170 entweder mit der hohen Spannung, der Massespannung oder einer vorbestimmten positiven Spannung.
  • Ein Y-Decoder 120 erzeugt ein Auswahlsignal, um eine der Bitleitungen BL0 bis BL3 in Abhängigkeit von einer externen Adresse ADD zu bestimmen. Eine Ausgangswahlschaltung 200 überträgt eine der Spannungen auf den Bitleitungen BL0 bis BL3 in Abhängigkeit vom Auswahlsignal des Y-Decoders 120 an einen Abtastverstärker 210. Der Abtastverstärker 210 wandelt einen Spannungspegel von der Ausgangswahlschaltung 200 in ein Datenausgangssignal DO.
  • Unter Bezugnahme auf die Fig. 2 und 3 werden nachfolgend weitere Details von Betriebsarten der Speichereinheit 100 und der intelligenten Karte beschrieben. Bei einer bevorzugten Ausführungsform der Erfindung erzeugen die Detektoren 11 bis 14 die Detektorsignale DET0 bis DET3 mit einem hohen logischen Pegel, wenn ein Fehlerzustand von den Detektoren 11 bis 14 erkannt wird, wobei die Detektorsignale DET0 bis DET3 auf einem niedrigen logischen Pegel bleiben, wenn während eines Normalbetriebs keine Fehler erkannt werden. Wenn beispielsweise eine Siliziumoxidschicht, welche die Chipoberfläche bedeckt, entfernt wird, erzeugt der Lichtdetektor 14 das Detektorsignal DET3 mit einem hohen logischen Pegel. Entsprechend speichert der Zwischenspeicher 104 das Detektorsignal DET3 mit einem hohen Pegel, während die anderen Zwischenspeicher 101 bis 103 die Detektorsignale DET0 bis DET2 mit einem niedrigen Pegel speichern. Das ODER-Gatter 105 erzeugt das Programmiersignal PGM mit einem hohen logischen Pegel in Reaktion auf einen hohen Pegel des Detektorsignals DET3 und dann werden die Zellentransistoren C0 bis C3 durch die Wortleitung WL, die entsprechende Bitleitung BL, die Steuerleitung CL und die Source-Leitung SL mit passenden Vorspannungszuständen programmiert. Tabelle 1 zeigt eine Zusammenfassung der Vorspannungszustände zum Programmieren, Löschen und Lesen der Zellentransistoren oder der Speicherzellen für die dargestellte Ausführungsform der Erfindung. Tabelle 1

  • Während eines Programmiervorgangs lädt der X-Decoder 140 die Wortleitung WL neu auf die hohe Spannung VPP auf, die vom Generator für hohe Spannung 150 erzeugt wird. Der Steuerschaltkreis 170 schaltet den Sourceleitungs-Steuertransistor 130 in einen sperrenden Zustand, wodurch die Source-Leitung SL in einen floatenden Zustand versetzt wird. Der Pegelschieber 160 setzt die Steuerleitung CL auf den Massespannungspegel GND. Die Zwischenspeicherschaltung 190 empfängt die Detektorsignale DET0 bis DET3, die in den Zwischenspeichern 101 bis 104 abgelegt sind. Der Bitleitungs-Pegelschieber 180 treibt die Bitleitung, d. h. BL3, die zu dem Detektorsignal mit einem hohen Pegel, d. h. DET3, gehört, mit der hohen Spannung VPP und setzt die anderen Bitleitungen, d. h. BL0 bis BL2, auf den Massespannungspegel GND. Dadurch wird der Zellentransistor C3, der mit der Bitleitung BL3 verbunden ist, mit einer logischen "0" programmiert, während die anderen Zellentransistoren C0 bis C2 Daten mit dem logischen Wert "1" behalten. Dabei wird vorausgesetzt, dass alle Zellentransistoren vor dem Programmiervorgang gelöscht worden sind.
  • In der Zwischenzeit empfängt der Zeittaktgeber 106, wie aus Fig. 2 ersichtlich ist, das Programmiersignal PGM mit einem hohen logischen Pegel und erzeugt nach Ablauf einer vorbestimmten Zeitdauer ein Steuersignal. Vorzugsweise stellt die vorbestimmte Zeitdauer im Zeittaktgeber 106 eine ausreichende Verzögerungszeit zur Verfügung, z. B. ungefähr 2 ms, die es erlaubt, die Programmierung der Zellentransistoren C0 bis C3 abzuschließen, d. h. die Detektorsignale DET0 bis DET3 zu speichern. In Abhängigkeit vom Steuersignal des Zeittaktgebers 106 gibt der Rücksetzsignalgenerator 107 das Rücksetzsignal RST aus, um die CPU 31 zurückzusetzen.
  • Bei einer Rückkehr zu normalen Betriebsbedingungen nach dem Rücksetzen der CPU 31 startet die CPU 31 ihre angestammten Abläufe neu, in Verbindung mit einer regulären Energieversorgung und einem regulären Systemtaktsignal. Zum Zeitpunkt des Neustarts legt die CPU 31 das Lesesignal RD und das Adressensignal ADD an die Speichereinheit 100 an, um ein Detektordatensignal aus der Speichereinheit 100 auszulesen. Das Adressensignal ADD kann ein Signal sein, das die Zellentransistoren C0 bis C3 oder die Speicherzellen MC0 bis MC3 seriell oder parallel bestimmt.
  • Wie aus Fig. 3 ersichtlich ist, treibt der X-Decoder 140 die Wortleitung WL bei einem Lesevorgang mit einer Spannung, die etwas höher ist als die Versorgungsspannung, z. B. ungefähr 5 V. Die Pegelschieber 160bzw. 180 treiben die Steuerleitung CL bzw. die Bitleitungen BL0 bis BL3 mit der vorbestimmten positiven Spannung von ungefähr 2 V. Der Steuerschaltkreis 170 schaltet den Transistor 130 in einen leitenden Zustand, um die Source-Leitung SL mit der Massespannung GND zu verbinden.
  • Dadurch werden die Detektordatensignale, die in den Zellentransistoren C0 bis C3 gespeichert sind, über ihre zugehörigen Bitleitungen BL0 bis BL3 zu der Ausgangswahlschaltung 200 übertragen. Die Ausgangswahlschaltung 200 überträgt den Spannungspegel einer der Bitleitungen BL0 bis BL3 in Abhängigkeit von einem Auswahlsignal, das die jeweilige Bitleitung BL0 bis BL3 bestimmt, zu dem Abtastverstärker 210. Das vom Abtastverstärker 210 ausgegebene Datenausgangssignal DO wird der CPU 31 zur Verfügung gestellt. Die CPU 31 erkennt, ob das Datenausgangssignal DO vom Abtastverstärker 210 einen abnormalen Zustand anzeigt, beispielsweise die Entfernung der Oxidschicht, und informiert den Benutzer vom Auftreten dieses abnormalen Zustandes. Genauer gesagt, informiert die CPU 31 den Benutzer beim hier beschriebenen Ausführungsbeispiel der Erfindung darüber, dass ein vom Lichtdetektor 14 erkannter abnormaler Zustand aufgetreten ist, da hier angenommen wurde, dass die Zellentransistoren C0 bis C2 alle eine logische "1" gespeichert haben, während der Zellentransistor C3 eine logische "0" gespeichert hat.
  • Nach der Beendigung des ersten Benutzerinformationsschrittes werden die Zellentransistoren C0 bis C3 in der Speichereinheit 100 alle gelöscht, um einen nächsten Erkennungsvorgang vorzubereiten. Während eines Löschvorgangs der Zellentransistoren C0 bis C3 oder der Speicherzellen MC0 bis MC3 treiben der X-Decoder und die Pegelschieber 160 die Wortleitung WL und die Steuerleitung CL mit der hohen Spannung von ungefähr 17 V. Der Bitleitungs-Pegelschieber 180 setzt die Bitleitungen BL0 bis BL3 auf den Massespannungspegel GND. Der Steuerschaltkreis 170 schaltet den Transistor 130 in einen sperrenden Zustand, um die Source-Leitung in einen floatenden Zustand zu versetzen.
  • Dadurch werden die Zellentransistoren C0 bis C3 alle gleichzeitig gelöscht.
  • Wie oben bereits ausgeführt, werden bei dem beschriebenen Ausführungsbeispiel der Erfindung abnormale Zustände oder Fehler der intelligenten Karte wie ein unerlaubter Eingriff, irreguläre Frequenz-, Temperatur- oder Spannungsumgebungsbedingungen, welche die internen Schaltkreise der intelligenten Karte beschädigen können, erkannt und Informationen im Zusammenhang mit solchen Fehlern werden in nichtflüchtigen Speicherzellen gespeichert. Da die CPU 31 nach dem Speichern einer solchen Fehlerinformation in den nichtflüchtigen Speicherzellen zurückgesetzt wird, kann ein Benutzer eine solche Situation erkennen und entsprechende Maßnahmen ergreifen.

Claims (16)

1. Integrierte Sicherheitshalbleiterschaltung mit
einer zentralen Prozessoreinheit (31), gekennzeichnet durch
eine Mehrzahl von Detektoren (11 bis 14), von denen jeder einen zugehörigen Betriebszustand der integrierten Sicherheitshalbleiterschaltung erkennt und beim Auftreten eines abnormalen Zustandes ein Detektorsignal (DET0 bis DET3) erzeugt, das den abnormalen Zustand anzeigt,
einen Rücksetzsignalgenerator (107), der in Abhängigkeit von einem der Detektorsignale (DET0 bis DET3) eines der Detektoren (11 bis 14) ein Rücksetzsignal (RST) erzeugt, und
eine nichtflüchtige Speichereinheit (100) zum Speichern der von den Detektoren (11 bis 14) ausgegebenen Detektorsignale (DET0 bis DET1), wobei die zentrale Prozessoreinheit (31) nach dem Speichern der Detektorsignale (DET0 bis DET3) in der nichtflüchtigen Speichereinheit (100) in Abhängigkeit vom Rücksetzsignal (RST) zurückgesetzt wird.
2. Integrierte Sicherheitshalbleiterschaltung nach Anspruch 1, gekennzeichnet durch eine Mehrzahl von Zwischenspeichern (101 bis 104) zum Zwischenspeichern der Detektorsignale (DET0 bis DET3).
3. Integrierte Sicherheitshalbleiterschaltung nach einem der Ansprüche 1 oder 2, gekennzeichnet durch eine Logikschaltung (105) zum Erzeugen eines Programmiersignals (PGM), wenn wenigstens eines der Detektorsignale (DET0 bis DET3) einen abnormalen Zustand anzeigt.
4. Integrierte Sicherheitshalbleiterschaltung nach Anspruch 3, dadurch gekennzeichnet, dass die nichtflüchtige Speichereinheit in Abhängigkeit vom Programmiersignal (PGM) die Detektorsignale (DET0 bis DET3) speichert.
5. Integrierte Sicherheitshalbleiterschaltung nach Anspruch 3 oder 4, gekennzeichnet durch einen Zeittaktgeber (106), der nach Ablauf einer vorbestimmten Zeitdauer ab einer Aktivierung des Programmiersignals (PGM) ein Zeittaktgebersteuersignal erzeugt.
6. Integrierte Sicherheitshalbleiterschaltung nach Anspruch 5, dadurch gekennzeichnet, dass der Rücksetzsignalgenerator (107) das Rücksetzsignal in Abhängigkeit vom Zeittaktgebersteuersignal erzeugt.
7. Integrierte Sicherheitshalbleiterschaltung nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass die vorbestimmte Zeitdauer der Zeit entspricht, die benötigt wird, um die Detektorsignale (DET0 bis DET3) in Abhängigkeit vom Programmiersignal (PGM) in die nichtflüchtige Speichereinheit (100) zu schreiben.
8. Integrierte Sicherheitshalbleiterschaltung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die nichtflüchtige Speichereinheit (100) eine Mehrzahl von Speicherzellen (MC0 bis MC3) zum Speichern der Detektorsignale (DET0 bis DET3) umfasst.
9. Integrierte Sicherheitshalbleiterschaltung nach Anspruch 8, dadurch gekennzeichnet, dass die Speicherzellen (MC0 bis MC3) elektrisch löschbare und programmierbare Nur-Lese-Speicherzellen umfassen.
10. Integrierte Sicherheitshalbleiterschaltung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Mehrzahl von Detektoren (11 bis 14) einen oder eine Kombination der folgenden Detektoren umfasst:
- einen Frequenzdetektor (11) zum Erfassen einer Systemtaktfrequenz,
- einen Spannungsdetektor (12) zum Erfassen einer Versorgungsspannung,
- einen Temperaturdetektor (13) zum Erfassen der Temperatur und
- einen Lichtdetektor (14) zum Erkennen eines Lichteinfalls.
11. Integrierte Halbleiterschaltungskarte gekennzeichnet durch eine integrierte Sicherheitshalbleiterschaltung nach einem der Ansprüche 1 bis 10.
12. Verfahren zur Überwachung einer integrierten Sicherheitshalbleiterschaltung, gekennzeichnet durch folgende Schritte:
- Detektieren einer Mehrzahl von Betriebsbedingungen der integrierten Sicherheitshalbleiterschaltung,
- Erzeugen und Speichern eines Detektorsignals (DET0 bis DET3), wenn eine abnormale Betriebsbedingung erkannt wird,
- Erzeugen eines Rücksetzsignals (RST) in Abhängigkeit von dem Detektorsignal (DET0 bis DET3),
- Zurücksetzen einer zentralen Prozessoreinheit (31) nach dem Speichern des Detektorsignals (DET0 bis DET3) in Abhängigkeit des Rücksetzsignals (RST) und
- Abgeben des gespeicherten Detektorsignals (DET0 bis DET3) nach dem Zurücksetzen der zentralen Prozessoreinheit (31).
13. Verfahren nach Anspruch 12, weiter dadurch gekennzeichnet, dass in Abhängigkeit von dem Detektorsignal (DET0 bis DET3) ein Programmiersignal (PGM) erzeugt wird, wobei das Detektorsignal (DET0 bis DET3) in Abhängigkeit des Programmiersignals (PGM) gespeichert wird.
14. Verfahren nach Anspruch 13, weiter dadurch gekennzeichnet, dass nach Ablauf einer vorbestimmten Zeitdauer ab dem Erzeugen des Programmiersignals (PGM) ein Zeittaktgebersteuersignal erzeugt wird, wobei das Rücksetzsignal (RST) in Abhängigkeit des Zeittaktgebersteuersignals erzeugt wird.
15. Verfahren nach Anspruch 14, weiter dadurch gekennzeichnet, dass die vorbestimmte Zeitdauer der Zeit entspricht, die benötigt wird, um das Detektorsignal (DET0 bis DET3) in Abhängigkeit vom Programmiersignal (PGM) zu speichern.
16. Verfahren nach einem der Ansprüche 12 bis 15, weiter dadurch gekennzeichnet, dass das Detektieren einer Mehrzahl von Betriebsbedingungen der integrierten Sicherheitshalbleiterschaltung einen oder eine Kombination der nachfolgenden Schritte umfasst:
- Erfassen einer Systemtaktfrequenz,
- Erfassen einer Versorgungsspannung,
- Erfassen einer Temperatur und
- Erkennen eines Lichteinfalls.
DE10305587.8A 2002-02-05 2003-02-04 Integrierte Sicherheitshalbleiterschaltung und Halbleiterschaltungskarte und zugehöriges Überwachungsverfahren Expired - Fee Related DE10305587B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2002-0006435A KR100471147B1 (ko) 2002-02-05 2002-02-05 보안 기능을 갖는 반도체 집적 회로
KR2002-06435 2002-02-05

Publications (2)

Publication Number Publication Date
DE10305587A1 true DE10305587A1 (de) 2003-08-14
DE10305587B4 DE10305587B4 (de) 2014-12-04

Family

ID=27607069

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10305587.8A Expired - Fee Related DE10305587B4 (de) 2002-02-05 2003-02-04 Integrierte Sicherheitshalbleiterschaltung und Halbleiterschaltungskarte und zugehöriges Überwachungsverfahren

Country Status (6)

Country Link
US (1) US7159153B2 (de)
JP (1) JP4796269B2 (de)
KR (1) KR100471147B1 (de)
CN (1) CN100562855C (de)
DE (1) DE10305587B4 (de)
FR (1) FR2835638B1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008009812A1 (de) * 2008-02-19 2009-08-20 Giesecke & Devrient Gmbh Tragbarer Datenträger

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100030838A1 (en) * 1998-08-27 2010-02-04 Beepcard Ltd. Method to use acoustic signals for computer communications
IL127569A0 (en) * 1998-09-16 1999-10-28 Comsense Technologies Ltd Interactive toys
US6607136B1 (en) 1998-09-16 2003-08-19 Beepcard Inc. Physical presence digital authentication system
WO2000021020A2 (en) 1998-10-02 2000-04-13 Comsense Technologies, Ltd. Card for interaction with a computer
US8019609B2 (en) 1999-10-04 2011-09-13 Dialware Inc. Sonic/ultrasonic authentication method
US9219708B2 (en) * 2001-03-22 2015-12-22 DialwareInc. Method and system for remotely authenticating identification devices
KR20040044023A (ko) * 2002-11-20 2004-05-27 엘지엔시스(주) 메모리 데이터 관리장치 및 방법
GB2406334B (en) * 2003-09-26 2005-11-16 Otv Sa Improvements relating to water treatment apparatus
TWI466526B (zh) * 2004-08-03 2014-12-21 Hui Lin Certified compressed audio and video file wireless transmission device
JP4721697B2 (ja) * 2004-12-24 2011-07-13 京セラ株式会社 情報記憶デバイス、無線通信デバイス
KR100649882B1 (ko) * 2005-07-19 2006-11-27 삼성전자주식회사 비정상 조건 검출회로, 집적회로 카드, 및 ｃｐｕ 작동방법
CN101292249A (zh) 2005-10-24 2008-10-22 Nxp股份有限公司 半导体器件以及防止该半导体器件受到攻击的方法
IL171963A0 (en) * 2005-11-14 2006-04-10 Nds Ltd Secure read-write storage device
DE102005056940B4 (de) * 2005-11-29 2016-06-30 Infineon Technologies Ag Vorrichtung und Verfahren zum nicht-flüchtigen Speichern eines Statuswertes
CN100458714C (zh) * 2006-07-25 2009-02-04 上海华虹集成电路有限责任公司 智能卡仿真器
JP4349389B2 (ja) * 2006-07-28 2009-10-21 ソニー株式会社 データ記憶装置、および、通信装置
US8997255B2 (en) * 2006-07-31 2015-03-31 Inside Secure Verifying data integrity in a data storage device
KR100816750B1 (ko) * 2006-08-11 2008-03-27 삼성전자주식회사 공유 블록 및 고유 블록을 갖는 스마트 카드, 검출기 및반도체 집적 회로
US8352752B2 (en) * 2006-09-01 2013-01-08 Inside Secure Detecting radiation-based attacks
US20080061843A1 (en) * 2006-09-11 2008-03-13 Asier Goikoetxea Yanci Detecting voltage glitches
KR20080041040A (ko) * 2006-11-06 2008-05-09 삼성전자주식회사 향상된 안정성을 갖는 집적 회로 카드
KR100837275B1 (ko) 2006-12-06 2008-06-11 삼성전자주식회사 빛을 감지하는 스마트 카드
CN100465992C (zh) * 2007-05-16 2009-03-04 北京飞天诚信科技有限公司 一种非接触式卡及其控制方法
KR100911379B1 (ko) 2007-06-14 2009-08-10 삼성전자주식회사 반도체 집적 회로의 해킹 검출기 및 그것의 검출 방법
KR100929348B1 (ko) 2007-06-22 2009-12-03 삼성전자주식회사 비정상 동작을 감시하기 위한 반도체 장치 및 방법
KR101436982B1 (ko) 2007-10-12 2014-09-03 삼성전자주식회사 반도체 집적 회로 및 그것의 검사 방법
JP5041980B2 (ja) * 2007-11-16 2012-10-03 ルネサスエレクトロニクス株式会社 データ処理回路及び通信携帯端末装置
KR100926568B1 (ko) * 2007-12-07 2009-11-12 한국전자통신연구원 반도체 디바이스 및 이에 대한 템퍼 방지 방법
JP2009211870A (ja) * 2008-03-03 2009-09-17 Ushio Inc 紫外線照射用光源
EP2257906B1 (de) * 2008-03-19 2013-02-27 Freescale Semiconductor, Inc. Verfahren zum schutz eines kryptografischen moduls und vorrichtung mit schutzfunktion für kryptografisches modul
US20100013631A1 (en) * 2008-07-16 2010-01-21 Infineon Technologies Ag Alarm recognition
JP2012053788A (ja) * 2010-09-02 2012-03-15 Canon Inc 半導体集積回路装置
US9046570B2 (en) 2012-08-03 2015-06-02 Freescale Semiconductor, Inc. Method and apparatus for limiting access to an integrated circuit (IC)
JP6029437B2 (ja) * 2012-11-30 2016-11-24 ルネサスエレクトロニクス株式会社 半導体装置及びアクセス制限方法
JP5641589B2 (ja) * 2013-04-05 2014-12-17 Ｎｅｃプラットフォームズ株式会社 耐タンパ回路、耐タンパ回路を備える装置及び耐タンパ方法
CN103440175A (zh) * 2013-08-06 2013-12-11 北京数码视讯科技股份有限公司 智能卡的异常处理方法及装置
KR102074950B1 (ko) * 2013-08-13 2020-03-02 삼성전자 주식회사 조명 장치, 조명 제어 시스템 및 조명 장치의 제어 방법.
US9172714B2 (en) 2013-08-28 2015-10-27 Global Foundries U.S. 2 LLC Malicious activity detection of a functional unit
US9218488B2 (en) 2013-08-28 2015-12-22 Globalfoundries U.S. 2 Llc Malicious activity detection of a processing thread
US10055587B2 (en) * 2013-12-23 2018-08-21 The Trustees Of Columbia University In The City Of New York Implementations to facilitate hardware trust and security
KR102207463B1 (ko) * 2014-04-14 2021-01-26 삼성전자주식회사 오븐 및 그 제어 방법
US9927309B2 (en) * 2014-05-21 2018-03-27 Toshiba Memory Corporation Semiconductor device and test method
US9569641B2 (en) * 2015-03-24 2017-02-14 Nxp Usa, Inc. Data processing system with temperature monitoring for security
US9891183B2 (en) 2015-07-07 2018-02-13 Nxp B.V. Breach sensor
KR102316279B1 (ko) * 2015-10-19 2021-10-22 삼성전자주식회사 비휘발성 메모리 장치 및 이를 포함하는 에스에스디
CN105335777A (zh) * 2015-11-11 2016-02-17 苏州海博智能系统有限公司 一种带有温度测量功能的智能卡及其制造方法
CN108535624B (zh) * 2017-03-06 2020-08-07 中芯国际集成电路制造(上海)有限公司 一种集成电路芯片及其保护方法、装置
US10593632B2 (en) * 2017-03-07 2020-03-17 International Business Machines Corporation Security arrangement for integrated circuits using arrays of capacitive elements
KR20210001683A (ko) * 2019-06-28 2021-01-06 삼성전자주식회사 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
TW202429322A (zh) 2023-01-04 2024-07-16 熵碼科技股份有限公司 用來偵測物理攻擊的防竄改偵測器以及方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3347483A1 (de) * 1983-12-29 1985-07-11 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Vorrichtung zur sicherung geheimer informationen
IT1230780B (it) * 1989-07-12 1991-10-29 Ausimont Srl Procedimento per la preparazione di 1,2 dicloro 1,1,2 trifluoroetano.
FR2668274B1 (fr) * 1990-10-19 1992-12-31 Gemplus Card Int Circuit integre a securite d'acces amelioree.
JPH05108213A (ja) * 1991-10-17 1993-04-30 Kokusai Electric Co Ltd ウオツチ・ドツグ・タイマによるリセツト処理回路
JPH08221993A (ja) * 1994-03-25 1996-08-30 Seiko Instr Inc 半導体集積回路装置、その製造方法及びその駆動方法
FR2728369B1 (fr) * 1994-12-19 1997-01-31 Sgs Thomson Microelectronics Procede et dispositif pour accroitre la securite d'un circuit integre
US5675723A (en) * 1995-05-19 1997-10-07 Compaq Computer Corporation Multi-server fault tolerance using in-band signalling
DE19610070A1 (de) * 1996-03-14 1997-09-18 Siemens Ag Chipkarte
KR19980083379A (ko) * 1997-05-15 1998-12-05 윤종용 자동 리셋 기능을 갖는 스마트 카드
JP3920973B2 (ja) * 1997-09-25 2007-05-30 ローム株式会社 内部情報保護回路付きｉｃ
JP4038896B2 (ja) * 1997-10-16 2008-01-30 セイコーエプソン株式会社 印刷装置およびそのリセット時における制御方法
JP2000076140A (ja) * 1998-09-02 2000-03-14 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
JP2000187600A (ja) 1998-12-22 2000-07-04 Nec Corp ウオッチドッグタイマ方式
US6501390B1 (en) * 1999-01-11 2002-12-31 International Business Machines Corporation Method and apparatus for securely determining aspects of the history of a good
US6553496B1 (en) * 1999-02-01 2003-04-22 Koninklijke Philips Electronics N.V. Integration of security modules on an integrated circuit
WO2000072252A1 (de) * 1999-05-21 2000-11-30 Infineon Technologies Ag Verfahren zur verhinderung widerrechtlicher benutzung von chipkarten
US6615374B1 (en) * 1999-08-30 2003-09-02 Intel Corporation First and next error identification for integrated circuit devices
DE19947574A1 (de) * 1999-10-01 2001-04-12 Giesecke & Devrient Gmbh Verfahren zur Sicherung eines Datenspeichers
JP3559498B2 (ja) * 2000-04-06 2004-09-02 Ｎｅｃインフロンティア株式会社 セキュリティ機能付きのカードリーダ装置
US6829737B1 (en) * 2000-08-30 2004-12-07 Micron Technology, Inc. Method and system for storing device test information on a semiconductor device using on-device logic for determination of test results
KR20020017822A (ko) * 2000-08-31 2002-03-07 박종섭 오동작 시 데이터를 복구할 수 있는 메모리 집적 회로 카드
KR20030033218A (ko) * 2001-10-19 2003-05-01 삼성전자주식회사 칩 상태에 따라 마이크로프로세서의 메모리 액세스를제어할 수 있는 칩 카드

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008009812A1 (de) * 2008-02-19 2009-08-20 Giesecke & Devrient Gmbh Tragbarer Datenträger

Also Published As

Publication number Publication date
FR2835638A1 (fr) 2003-08-08
CN100562855C (zh) 2009-11-25
CN1448844A (zh) 2003-10-15
US20030149914A1 (en) 2003-08-07
US7159153B2 (en) 2007-01-02
FR2835638B1 (fr) 2011-06-10
JP4796269B2 (ja) 2011-10-19
JP2003256793A (ja) 2003-09-12
DE10305587B4 (de) 2014-12-04
KR20030066858A (ko) 2003-08-14
KR100471147B1 (ko) 2005-03-08

Similar Documents

Publication Publication Date Title
DE10305587A1 (de) Integrierte Sicherheitshalbleiterschaltung und Halbleiterschaltungskarte und zugehöriges Überwachungsverfahren
DE3041109C2 (de)
DE102007059923A1 (de) Smart-Card
DE69425366T2 (de) System und Verfahren zur Schreibschutz bestimmter Teile eines Speicherarrays
EP0891601B1 (de) Chipkarte
DE102008051615B4 (de) Verfahren zum Detektieren eines Lichtangriffs, Speicherelement und Smart-Card
DE102008030032B4 (de) Integrierte Halbleiterschaltung, Smartcard und Hacking-Detektionsverfahren
EP0207320A1 (de) Integrierte Schaltung und Verfahren zum Sichern von geheimen Codedaten
DE69416761T2 (de) Speicherschutzschaltung für EPROM
DE60312704T2 (de) Elektronische Datenverarbeitungseinrichtung
DE4328753C2 (de) Chip-Karte und Verfahren zum Überprüfen ihrer persönlichen Identifikationsnummer (PIN-Nummer)
EP0593244B1 (de) Gesichertes Chipkartensystem mit wiederverwendbarer Prototypkarte
DE102005056940B4 (de) Vorrichtung und Verfahren zum nicht-flüchtigen Speichern eines Statuswertes
US6072328A (en) IC devices with a built-in circuit for protecting internal information
DE102004014644A1 (de) Integrierter Schaltkreis
US7570532B1 (en) Overwriting memory cells using low instantaneous current
EP2019996A1 (de) Sensor mit einer schaltungs anordnung
US7787315B2 (en) Semiconductor device and method for detecting abnormal operation
DE10360998B4 (de) Schutz von Chips gegen Attacken
DE60035915T2 (de) Einrichtung und Verfahren zur Prüfung eines nichtflüchtigen wiederprogrammierbaren Speichers
WO2004036649A1 (de) Chip mit angriffsschutz
EP2428918A2 (de) Portabler Datenträger
EP1899883B1 (de) Verfahren zum schutz vertraulicher daten
DE69600148T2 (de) Schreibschutzverfahren für eine integrierte Speicher und entsprechende integrierte Schaltung
EP0971324A1 (de) Verfahren zum Schutz von Daten auf einem Datenträger sowie dazu ausgestaltete Chipkarte, Lesegerät und Chipsatz

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee