DE4328753C2 - Chip-Karte und Verfahren zum Überprüfen ihrer persönlichen Identifikationsnummer (PIN-Nummer) - Google Patents

Chip-Karte und Verfahren zum Überprüfen ihrer persönlichen Identifikationsnummer (PIN-Nummer)

Info

Publication number
DE4328753C2
DE4328753C2 DE4328753A DE4328753A DE4328753C2 DE 4328753 C2 DE4328753 C2 DE 4328753C2 DE 4328753 A DE4328753 A DE 4328753A DE 4328753 A DE4328753 A DE 4328753A DE 4328753 C2 DE4328753 C2 DE 4328753C2
Authority
DE
Germany
Prior art keywords
data
identification number
external unit
personal identification
chip card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4328753A
Other languages
English (en)
Other versions
DE4328753A1 (de
Inventor
Kenichi Takahira
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4328753A1 publication Critical patent/DE4328753A1/de
Application granted granted Critical
Publication of DE4328753C2 publication Critical patent/DE4328753C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07FCOIN-FREED OR LIKE APPARATUS
    • G07F7/00Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07FCOIN-FREED OR LIKE APPARATUS
    • G07F7/00Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1025Identification of user by a PIN code

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Description

Die Erfindung betrifft eine Chipkarte mit einer Datenverar­ beitungsvorrichtung zum Verarbeiten von Daten, mit einem Speicher der Art EEPROM, in dem eine persönliche Identifika­ tionsnummer abgespeichert ist, mit einem Spannungsversor­ gungsanschluß, dem von einer externen Einheit eine Spannungs­ versorgung zugeführt wird, mit einem Ein-/Ausgabeanschluß zum Ein- und Ausgeben von Daten von und zur externen Einheit, mit einer Spannungserfassungsschaltung zum Erfassen der von der externen Einheit an den Spannungsversorgungsanschluß Zuge­ führten Spannungsversorgung und mit einer Überprüfungsvor­ richtung zur Überprüfung einer von der externen Einheit ein­ gegebenen persönlichen Identifikationsnummer durch Vergleich mit der im Speicher abgespeicherten Identifikationsnummer, sofern die von der Spannungserfassungsschaltung erfaßte Span­ nungsversorgung größer oder gleich einem vorbestimmten Wert ist.
Eine derartige Chipkarte ist aus der DE 27 38 113 A1 bekannt.
Außerdem betrifft die Erfindung ein Verfahren zum Überprüfen einer persönlichen Identifikationsnummer bei einer Chipkarte.
Die Verbreitung von Chip-Karten, welche einen Microcompu­ ter und EEPROMs aufweisen, hat in den letzten Jahren stark zugenommen. Einer der Gründe dafür liegt darin, daß integrierte Schaltungen einen Aufbau auf einem einzelnen Chip mit einer einzelnen Spannungsversorgung besitzen. Herkömmlicherweise weist eine integrierte Schaltung einen Ein-Chip Microcomputer mit einem vielseitig verwendbaren Nurlesespeicher, nachfolgend als ROM bezeichnet, einem Schreib/Lesespeicher, nachfolgend als RAM bezeichnet und einer Zentraleinheit, nachfolgend als CPU bezeichnet, auf, und eine weitere integrierte Schaltung besitzt einen elektrisch löschbaren Nurlesespeicher, nachfolgend als EEPROM oder EPROM bezeichnet, wobei beide auf einem Sub­ strat unabhängig voneinander angeordnet einen integrier­ ten Schaltungsmodul bilden. Aufgrund von Verbesserungen bei der Halbleiterherstellung kann jedoch ein Ein-Chip Aufbau der integrierten Schaltung dadurch erreicht wer­ den, daß das EEPROM in die den Ein-Chip Microcomputer aufweisende integrierte Schaltung integriert wird. Obwohl in der Vergangenheit für das Schreiben eine unabhängige Stromversorgung notwendig war, erhält man nunmehr durch Eingliederung einer Verstärkerschaltung in die inte­ grierte Schaltung einen Aufbau mit einer einzigen Strom­ versorgung.
Fig. 3 zeigt ein Blockdiagramm der Chip-Karte gemäß dem Stand der Technik, wobei 1 eine CPU bezeichnet mit einer Takterzeugungsschaltung 2, einem Prozessorstatusregister 3, Programmzählern 4 und 5, einem Kellerspeicherzeiger 6, einem vorgeschalteten Frequenzteiler 7, einem Zeitgeber 8, einem Befehlsregister 9, einem Befehlsdekodierer 10, einem 8-Bit-Rechenwerk 11, nachfolgend als 8-Bit-ALU bei­ zeichnet, einem Akkumulator 12 und-Index Registern 13 und 14.
15 bezeichnet ein EEPROM, welches variable Daten, wie z. B. eine persönliche Identifikationsnummer nachfolgend als PIN-Nummer bezeichnet, abspeichert. 16 bezeichnet ein RAM (Schreib-Lesespeicher), das zeitweise anfallende Da­ ten speichert. 17 bezeichnet ein ROM (Nurlesespeicher), das nicht variable Daten, wie ein Programm spei­ chert. 18 bezeichnet eine Ein/Ausgabe-Einheit, die Daten von einer externen Anschlußeinheit ein- und ausgibt. 19 und 20 bezeichnen einen Daten-Bus und einen Adress-Bus. CLK bezeichnet einen Anschluß, der der Takterzeugungs­ schaltung 2 von einer externen Einheit -einen Arbeitstakt liefert. RST bezeichnet einen Anschluß, der der CPU 1 ein Rücksetzsignal liefert, wodurch die CPU 1 in einen An­ fangszustand gesetzt wird. Vcc, GND und I/O bezeichnen einen Anschluß an dem die Spannungsversorgung anliegt, einen Masseanschluß und einen Ein/Ausgabeanschluß für die Ein/Ausgabe-Einheit 18.
Fig. 4 zeigt ein Blockdiagramm eines Aufbaus des EEPROM 15, wobei 21 eine EEPROM-Speichergasse mit EEPROM- Speicherzellen, welche jeweils eine ELOTOX-Struktur oder eine MNOS-Struktur aufweisen, bezeichnet; 22 bezeichnet einen Adress-Zwischenspeicher, der ein Adressignal zum Lesen/Schreiben von Informationen in die EEPROM-Spei­ chergasse 21 beinhaltet; 23 bezeichnet einen Datenzwi­ schenspeicher, der zeitweise eingeschriebene Informatio­ nen beinhaltet; 24 bezeichnet einen Leseverstärker, der ein aus der EEPROM-Speichergasse 21 ausgelesenes Signal in ein digitales 0/1-Signal umwandelt und an den Daten- Bus 19 ausgibt; und 25 bezeichnet eine Hochspannungsgene­ ratorschaltung, die eine für das Schreiben von Informa­ tionen in die EEPROM-Speichergasse 21 erforderliche Hoch­ spannung erzeugt und-diese an die EEPROM-Speichergasse 21 anlegt.
Nachfolgend wird die Arbeitsweise dieser Chip-Karte be­ schrieben.
Im ROM 17 der Chip-Karte ist ein Anwenderprogramm abge­ speichert, welches auf den Spezifikationen des jeweiligen Verwenders (z. B. der Person, an die die Karte ausgegeben wurde) basiert. Die Chip-Karte wird mit der Anschlußein­ heit verbunden, wobei das angesprochene Anwendungssystem durch das Ausführen des von der CPU 1 durchgeführten An­ wenderprogramms betrieben wird, sobald die erforderliche Stromversorgung und Signale zugeführt werden.
Die meisten der unterschiedlichen Arten von Informatio­ nen, welche von einem Anwendungssystem der Chip-Karte verwendet werden, sind im überschreibbaren EEPROM 15 ab­ gespeichert. Beispielsweise können folgende Informationen im EEPROM 15 abgespeichert werden: Eine persönliche Iden­ tifikationsnummer (PIN-Nummer) zum Überprüfen der persön­ lichen Identifikation, ein wechselnder Überprüfungs­ schlüssel und ein Geheimkodier/Dekodierschlüssel eines Anschlusses oder dergleichen, und eine Vorgangsaufzeich­ nung, welche auf Anforderung normalerweise überschrieben oder zusätzlich geschrieben wird.
Gemäß Fig. 4 ist im EEPROM 15 die-Hochspannungsgenerator Schaltung 25 derart ausgebildet, daß die vom Vcc Anschluß gelieferte Versorgungsspannung durch eine Ladungsanhäu­ fungsschaltung oder dergleichen verstärkt wird. Eine in der Hochspannungsgeneratorschaltung 25 erzeugte Ausgangs- Spannung hängt stark von der Spannung am Vcc Anschluß ab. Folglich fällt die Ausgangsspannung der Hochspannungsge­ neratorschaltung 25, wenn sich die Spannung am Vcc An­ schluß verringert, so daß man keine ausreichende Spannung für das Schreiben in die Speicherzellen erhält. Im allge­ meinen ist die Spannungsversorgung der Chip-Karte für einen Arbeitsbereich von 5 V ± 0% entworfen. Verringert sich jedoch die Spannungsversorgung, so werden die cha­ rakteristischen Eigenschaften der Hochspannungsgenerator­ schaltung 25 beeinflußt, weshalb die Schreib-Systemschal­ tung im EEPROM 15 seine Funktionen nicht sauber ausführen kann.
Da herkömmliche Chip-Karten im allgemeinen in der vorste­ hend genannten Art und Weise aufgebaut sind, kann zwar ein Versorgungsspannungsbereich erhalten werden, in dem die CPU 1, das ROM 17 und das RAM 16 zuverlässig arbei­ ten, aber die Schreib-Systemschaltung des EEPROM 15 nicht mehr funktioniert. Bei einem herkömmlicherweise verwende­ ten Verfahren zum Überprüfen der persönlichen Identifika­ tion mittels der Chip-Karte in einem Anwendungssystem, werden PIN-Nummern in einem vorbestimmten Bereich des EEPROM 15 der Chip-Karte abgespeichert und dadurch die Nummer überprüft.
Im EEPROM 15 ist bereits ein Kennzeichen vorgesehen, wo­ durch automatisch die Verwendung der Chip-Karte verhin­ dert wird, wenn die Anzahl der Identifikationsfehler eine vorbestimmte Anzahl überschreitet. Das Überprüfen wird von der CPU 1 in der Chip-Karte ausgeführt, wobei die CPU 1 die Anzahl der Identifikationsfehler in einem getrenn­ ten vorbestimmten Bereich des EEPROM 15 einschreibt. Folglich kann eine unerlaubte Benutzung von Chip-Karten durch das Setzen eines Kennzeichens verhindert werden, wobei das Kennzeichen dann in das EEPROM 15 eingeschrie­ ben wird, wenn die Anzahl der Identifikationsfehler eine vorbestimmte Anzahl überschreitet. Das vorherstehend ge­ nannte Prüfverfahren kann als besonders sicheres Verfah­ ren bezeichnet werden, da die ursprüngliche PIN-Nummer nicht von der Chip-Karte ausgegeben werden kann, die An­ zahl der Identifikationsfehler im EEPROM 15 von der Chip- Karte eigenständig auf den neuesten Stand gebracht wer­ den, und eine Vorrichtung zum automatischen Verhindern der Verwendung der Chip-Karte vorgesehen ist.
Die Schreib-Systemschaltung im EEPROM 15 kann jedoch dann nicht funktionieren, wenn man die Spannungsversorgung ab­ sichtlich verringert. Obwohl in diesem Falle die vorher­ stehend genannte Überprüfung normal durchgeführt wird, wird die Anzahl der Identifikationsfehler im EEPROM 15 und das automatische Abschalten nicht ausgeführt. Folg­ lich entsteht ein Problem derart, daß die Überprüfungser­ gebnisse aus der Chip-Karte nach außen abgegeben werden können und die ursprüngliche PIN-Nummer durch wiederhol­ tes Überprüfen der PIN-Nummer enthüllt wird.
Der Erfindung liegt daher die Aufgabe zugrunde, die eingangs beschriebene Chipkarte mit einer auf der Chipkarte gespei­ cherten persönlichen Identifikationsnummer sowie ein Verfah­ ren zum Überprüfen einer persönlichen Identifikationsnummer bei einer Chipkarte derart weiterzubilden, daß diese persön­ liche Identifikationsnummer (PIN) auch dann nicht enthüllbar ist, wenn einerseits die Schreibspannung für die EEPROM so­ weit abgesenkt wird, daß eine Speicherung von PIN-Fehlein­ gaben nicht mehr stattfinden kann, und andererseits eine Vielzahl von persönlichen Identifikationsnummern zur Überprü­ fung der gespeicherten persönlichen Identifikationsnummer von der externen Einheit der Chipkarte zugeführt wird.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Überprüfungsvorrichtung bei Eingabe einer persönlichen Iden­ tifikationsnummer von der externen Einheit in jedem Fall eine Meldung "Identifikationsfehler" an die externe Einheit aus­ gibt, wenn die von der Spannungserfassungsschaltung erfaßte Spannungsversorgung zum Einschreiben in die EEPROM den vorbe­ stimmten Wert unterschreitet.
Die Aufgabe wird erfindungsgemäß auch durch ein Verfahren zum Überprüfen einer persönlichen Identifikationsnummer bei einer Chipkarte gelöst, gekennzeichnet durch die Schritte
Einschreiben von vorbestimmten Blinddaten in einen Spei­ cher, sofern ein Befehlskommando zum Überprüfen einer persön­ lichen Identifikationsnummer von einer externen Einheit ein­ gegeben wird,
Auslesen der eingeschriebenen Blinddaten aus dem Spei­ cher,
Beurteilen eines normalen oder nicht normalen Einschrei­ bens anhand eines Vergleichs der ausgelesenen mit den vorbe­ stimmten Blinddaten,
Überprüfen der von der externen Einheit eingegebenen persönlichen Identifikationsnummer mit der im Speicher vorab abgespeicherten persönlichen Identifikationsnummer, sofern ein normales Einschreiben beurteilt wurde, und
Durchführen einer Operation, bei der andauernd ein Iden­ tifikationsfehler an die externe Einheit ausgegeben wird, so­ fern nicht normales Einschreiben beurteilt wurde.
In dem Unteranspruch 2 ist eine vorteilhafte Ausgestaltung der Erfindung gekennzeichnet.
Die Erfindung wird nachstehend anhand von Ausführungsbei­ spielen unter Bezugnahme auf die Zeichnung näher be­ schrieben.
Es zeigen.
Fig. 1 ein Blockdiagramm eines ersten Ausführungsbei­ spiels einer Chip-Karte,
Fig. 2 ein Flußdiagramm gemäß der Arbeitsweise eines zweiten Ausführungsbeispiels,
Fig. 3 ein Blockdiagramm einer herkömmlichen Chip-Karte, und
Fig. 4 ein Blockdiagramm eines EEPROM gemäß einer her­ kömmlichen Chip-Karte.
Fig. 1 zeigt die vorliegende Erfindung und Fig. 3 den Stand der Technik, wobei identische Bezugszeichen, glei­ che Teile einer Chip-Karte bezeichnen.
Die Chip-Karte eines bevorzugten Ausführungsbeispiels be­ sitzt eine CPU 1, ein EEPROM 15, ein RAM 16, ein ROM 17 und eine Ein/Ausgabeeinheit 18, welche alle über den Da­ ten-Bus 19 mit der CPU 1 verbunden sind. Die CPU 1 be­ sitzt eine Takterzeugungsschaltung 2, ein Prozessor-Sta­ tusregister 3, Programmzähler 4 und 5, einen Keller­ speicherzeiger 6, einen vorgeschalteten Frequenzteiler 7, einen Zeitgeber 8, ein Befehlsregister 9, einen Befehls­ dekodierer 10, ein 8-Bit Rechenwerk (ALU) 11, einen Akku­ mulator 12, Index Register 13 und 14 oder dergleichen. Darüberhinaus weist die Chip-Karte eine Spannungserfas­ sungsschaltung 26 auf, die mit einem Vcc Anschluß verbun­ den ist.
Die Spannungserfassungsschaltung 26 ist eine Schaltung, die eine am Vcc Anschluß anliegende Spannungsversorgung erfaßt. Die Spannungserfassungsschaltung 26 gibt ein Si­ gnal mit hohem Pegel an den Daten-Bus 19 ab, wenn die Spannungsversorgung größer oder gleich einem vorbestimm­ ten Wert ist, und gibt ein Signal mit niedrigem Pegel an den Daten-Bus 19 ab, wenn diese Spannung einen vorbe­ stimmten Wert unterschreitet.
Nachfolgend wird die Arbeitsweise beschrieben. Die Chip- Karte wird in eine Anschlußeinheit, wie eine (nicht gezeigte) Schnittstelleneinheit eingesteckt, wodurch die Chip-Karte aktiviert wird. Die Spannungserfassungsschal­ tung 26 gibt ein Signal mit hohem Pegel aus, wenn die vorbestimmte Spannungsversorgung am Vcc Anschluß der Chip-Karte anliegt. Erkennt die CPU 1 das von der Span­ nungserfassungsschaltung 26 über den Daten-Bus 19 abgege­ bene Signal mit hohem Pegel, so interpretiert die CPU 1 ein von der Anschlußeinheit über den I/O Anschluß einge­ gebenes Befehlssignal derart, daß ein Verarbeitungsmodus eingestellt wird. Als Vorrichtung zum Erkennen dieses Übergangs kann beispielsweise ein Erkennungskennzeichen für den Übergang in einem vorbestimmten Bereich im RAM 16 derart vorbereitet werden, daß das Kennzeichen beim Über­ gang gesetzt wird, um das Kennzeichen zu überwachen, wäh­ rend die Befehlsverarbeitung durchgeführt wird.
Bei Empfang des Befehlssignals für das Überprüfen einer persönlichen Identifikationsnummer von der Anschlußein­ heit erkennt die CPU 1, daß das Übergangskennzeichen im RAM 16 gesetzt ist und erkennt gleichzeitig das Ausgangs­ signal der Spannungserfassungsschaltung 26. Liegt das Ausgangssignal der Spannungserfassungsschaltung 26 auf einem hohen Pegel, so führt die CPU 1 einen normalen Überprüfprozeß durch. Andererseits wird, wenn das Aus­ gangssignal auf einem niedrigen Pegel liegt, bedingungs­ los ein Pseudoprozeß für das Überprüfen ausgeführt. In diesem Pseudoprozeß kann die Überprüfungsentscheidung ge­ mäß dem gleichen Inhalt wie im normalen Überprüfprozeß durchgeführt werden. Das Entscheidungsergebnis eines "Identifikationsfehlers" wird dann immer ausgegeben, un­ abhängig vom Überprüfungsergebnis. Folglich scheint der Pseudoprozeß der gleiche wie der normale Überprüfprozeß zu sein, wobei jedoch das Entscheidungsergebnis als "Identifikationsfehler" festgelegt ist.
Die Anzahl der vom Pseudoprozeß resultierenden Identifi­ kationsfehler wird jedesmal gezählt und im RAM 16 abge­ speichert. Die Anzahl der im RAM 16 gespeicherten Feh­ lerereignisse wird von der CPU 1 mit der vorbestimmten Anzahl verglichen. Überschreitet die Anzahl die vorbe­ stimmte Anzahl, so stoppt oder verhindert die CPU 1 das Ausführen jeglicher nachfolgender Befehlsverarbeitung. Aufgrund der andauernden Antwort "Identifikationsfehler" kann somit die ursprüngliche PIN-Nummer auch dann nicht enthüllt werden, wenn die Spannungsversorgung absichtlich zur Überprüfung der PIN-Nummer abgesenkt wird.
Ausführungsbeispiel 2
Gemäß einem zweiten Ausführungsbeispiel kann auch wie beim ersten Ausführungsbeispiel eine hohe Sicherheit durch ein Verfahren zum Überprüfen der PIN-Nummer erhal­ ten werden, wobei die herkömmliche Chip-Karte gemäß Fig. 3 verwendet wird.
Beim Verfahren gemäß dem zweiten Ausführungsbeispiel wer­ den Blinddaten in einen vorgegebenen Blinddaten-Schreib­ bereich eines EEPROM 15 eingeschrieben, bevor die Be­ fehlsverarbeitung für die PIN-Nummern-Überprüfung durch­ geführt wird. Das Blindatum wird zum Feststellen der Schreibmöglichkeit in das EEPROM 15 überprüft. Zeigt das Entscheidungsergebnis die Unmöglichkeit des Schreibens an, so kann auf gleiche Weise wie beim ersten Ausfüh­ rungsbeispiel ein Pseudoprozeß für das Überprüfen durch­ geführt werden.
Vorzugsweise sind die Bedingungen für das Einschreiben von Blinddaten strenger als für das Einschreiben von ge­ wöhnlichen Daten. Ein Verfahren erhält man dadurch, daß das Ausgangssignal der Hochspannungsgeneratorschaltung 25 für das EEPROM 15 verringert wird. Beispielsweise kann die Hochspannungsgeneratorschaltung 25 mit zwei Arten von Ausgangssignalpegeln versehen werden, so daß das Aus­ gangssignal beim Schreiben von Blinddaten niedriger als das Ausgangssignal beim Schreiben von gewöhnlichen Daten ist. Die Hochspannungsgeneratorschaltung 25 könnte auch derart entworfen werden, daß das Ausgangssignal von der CPU 1 unterschiedlich gesteuert wird.
Es gibt auch andere Methoden, welche die Auslesebedingun­ gen nach dem Einschreiben der Blinddaten verschärfen. Bei einem Verfahren kann der Empfindlichkeitswert, durch Ver­ größern der Speicherzellenlast beim Blinddatenschreiben, erhöht werden; ein anderes Verfahren könnte eine Vorrich­ tung vorsehen, bei der durch Anlegen einer Spannung die Spannungswertbedingungen für das Blinddatenschreiben schärfer als beim normalen Schreiben sind.
Es gibt zwei Arten von Blinddaten beim Schreiben, wobei ein Datum ein festes Datum und das andere ein variables Datum ist, welches seinen Inhalt bei jedem Schreiben än­ dert. Diese beiden unterschiedlichen Daten können nach­ einander eingeschrieben werden. Die festen Daten können zum Erkennen der Leseoperation verwendet werden, welches ein "0"/"1" Bit-Spalten-Prüfmuster verwendet. Wird die lesende Seite anormal, so werden die gelesenen Daten auf "0" oder "1" festgesetzt, wodurch der ungewöhnliche Zu­ stand festgestellt werden kann. Die variablen Daten kön­ nen jedesmal gesetzt werden, so daß sich die Daten von vorher geschriebenen Daten unterscheiden. Beispielsweise wird nach der Überprüfung des vorhergehenden Inhalts eine durch Addition mit 1 zum vorhergehenden Inhalt berechnete Zahl eingeschrieben. Folglich kann der ungewöhnliche Zu­ stand beim Schreiben erkannt werden, weil unterschiedli­ che Daten von den vorher eingeschriebenen Daten einge­ schrieben werden.
Fig. 2 zeigt ein Flußdiagramm einer Arbeitsweise gemäß dem zweiten Ausführungsbeispiel.
In Schritt ST1 wird entschieden, ob ein Befehl zum Über­ prüfen der PIN-Nummer vorliegt oder nicht. Liegt ein der­ artiger Befehl vor, kann die Ausgangsspannung der Hoch­ spannungsgeneratorschaltung 25 in Schritt ST2 verringert werden. Nachfolgend werden in Schritt ST3 vorbestimmte Blinddaten in einem vorbestimmten Bereich des EEPROM 15 eingeschrieben. In Schritt ST4 werden die eingeschriebe­ nen Blinddaten zum Überprüfen des erfolgreichen Ein­ schreibens ausgelesen. Falls in Schritt ST5 festgestellt wurde, daß die Blinddaten erfolgreich eingeschrieben wur­ den, wird in Schritt ST6 der normale Überprüfprozeß aus­ geführt. Wird in Schritt ST5 festgestellt, daß das Ein­ schreiben nicht erfolgreich war, so wird ein nicht norma­ ler Zustand der Spannungsversorgung angenommen. Folglich wird in Schritt ST7 auf gleiche Weise wie beim ersten Ausführungsbeispiel der "Identifikationsfehler" beim Durchführen des Pseudoprozesses ausgegeben.
Beim zweiten Ausführungsbeispiel kann der nicht normale Zustand der Spannungsversorgung anhand des Schreibens und Überprüfens von Blinddaten auch dann festgestellt werden, wenn die Chip-Karte keine Spannungserfassungsschaltung gemäß dem ersten Ausführungsbeispiel aufweist. Nachfolgend kann eine Antwortoperation des "Identifikationsfehlers" durchgeführt werden, sofern man das Entscheidungsergebnis für einen nicht normalen Zustand erhält. Folglich kann die ursprüngliche PIN-Nummer aufgrund der andauernden Ausgabe des "Identifikationsfehlers" auch dann nicht ent­ hüllt werden, wenn die Spannungsversorgung absichtlich zum Überprüfen der PIN-Nummer abgesenkt wird.

Claims (3)

1. Chipkarte
mit einer Datenverarbeitungsvorrichtung zum Verarbeiten von Daten,
mit einem Speicher der Art EEPROM, in dem eine persön­ liche Identifikationsnummer abgespeichert ist,
mit einem Spannungsversorgungsanschluß, dem von einer externen Einheit eine Spannungsversorgung zugeführt wird, mit einem Ein-/Ausgabeanschluß zum Ein- und Ausgeben von Daten von und zur externen Einheit,
mit einer Spannungserfassungsschaltung zum Erfassen der von der externen Einheit an den Spannungsversorgungsanschluß zugeführten Spannungsversorgung und
mit einer Überprüfungsvorrichtung zur Überprüfung einer von der externen Einheit eingegebenen persönlichen Identifi­ kationsnummer durch Vergleich mit der im Speicher abgespei­ cherten Identifikationsnummer, sofern die von der Spannungs­ erfassungsschaltung erfaßte Spannungsversorgung größer oder gleich einem vorbestimmten Wert ist,
dadurch gekennzeichnet, daß
die Überprüfungsvorrichtung bei Eingabe einer persön­ lichen Identifikationsnummer (PIN) von der externen Einheit in jedem Fall eine Meldung "Identifikationsfehler" an die externe Einheit ausgibt, wenn die von der Spannungserfas­ sungsschaltung (26) erfaßte Spannungsversorgung zum Ein­ schreiben in die EEPROM (15) den vorbestimmten Wert unter­ schreitet.
2. Chipkarte nach Anspruch 1, gekennzeichnet durch
ein RAM (16) zum zeitweisen Speichern von Daten und
ein ROM (17) zum Speichern von einem Arbeitsprogramm für die Datenverarbeitungsvorrichtung und die Überprüfungsvor­ richtung.
3. Verfahren zum Überprüfen einer persönlichen Identifika­ tionsnummer bei einer Chipkarte, gekennzeichnet durch die Schritte
Einschreiben (ST3) von vorbestimmten Blinddaten in einen Speicher (15), sofern ein Befehlskommando zum Überprüfen ei­ ner persönlichen Identifikationsnummer (PIN) von einer exter­ nen Einheit eingegeben wird,
Auslesen (ST4) der eingeschriebenen Blinddaten aus dem Speicher (15),
Beurteilen (ST5) eines normalen oder nicht normalen Ein­ schreibens anhand eines Vergleichs der ausgelesenen mit den vorbestimmten Blinddaten,
Überprüfen (ST6) der von der externen Einheit eingegebe­ nen persönlichen Identifikationsnummer (PIN) mit der im Spei­ cher (15) vorab abgespeicherten persönlichen Identifikations­ nummer (PIN), sofern ein normales Einschreiben beurteilt wurde, und
Durchführen (ST7) einer Operation, bei der andauernd ein Identifikationsfehler an die externe Einheit ausgegeben wird, sofern nicht normales Einschreiben beurteilt wurde.
DE4328753A 1992-08-27 1993-08-26 Chip-Karte und Verfahren zum Überprüfen ihrer persönlichen Identifikationsnummer (PIN-Nummer) Expired - Fee Related DE4328753C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4250418A JP2746801B2 (ja) 1992-08-27 1992-08-27 Icカード及びicカードの暗証番号照合方法

Publications (2)

Publication Number Publication Date
DE4328753A1 DE4328753A1 (de) 1994-03-03
DE4328753C2 true DE4328753C2 (de) 1996-04-18

Family

ID=17207597

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4328753A Expired - Fee Related DE4328753C2 (de) 1992-08-27 1993-08-26 Chip-Karte und Verfahren zum Überprüfen ihrer persönlichen Identifikationsnummer (PIN-Nummer)

Country Status (4)

Country Link
US (1) US5367149A (de)
JP (1) JP2746801B2 (de)
DE (1) DE4328753C2 (de)
FR (1) FR2695225B1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5577121A (en) * 1994-06-09 1996-11-19 Electronic Payment Services, Inc. Transaction system for integrated circuit cards
JPH0896106A (ja) * 1994-09-29 1996-04-12 Mitsubishi Electric Corp Icカード及びicカードシステム
US5559887A (en) * 1994-09-30 1996-09-24 Electronic Payment Service Collection of value from stored value systems
US5633930A (en) * 1994-09-30 1997-05-27 Electronic Payment Services, Inc. Common cryptographic key verification in a transaction network
US5631178A (en) * 1995-01-31 1997-05-20 Motorola, Inc. Method for forming a stable semiconductor device having an arsenic doped ROM portion
DE29513827U1 (de) * 1995-08-29 1995-11-02 Vehreschild Anneliese Anordnung zum Erfassen, Auslesen und Auswerten von Daten
CH690048A5 (fr) * 1995-11-28 2000-03-31 C Sam S A En Formation C O Jue Dispositif de sécurité commandant l'accès à un ordinateur ou à un terminal de réseau.
DE19545020A1 (de) * 1995-12-02 1997-06-05 Dieter Ammer Verfahren zum Freigeben von Identifikationsgegenständen
DE19610070A1 (de) * 1996-03-14 1997-09-18 Siemens Ag Chipkarte
FR2752071B1 (fr) 1996-07-30 1998-12-18 Thomson Csf Lecteur pour cartes a puce a interface homme-machine amelioree
CN1116655C (zh) * 1996-08-02 2003-07-30 施伦贝格尔体系公司 具有两种连接方式的集成电路卡
US6505304B1 (en) * 1998-07-22 2003-01-07 Oki Electric Industry Co, Ltd. Timer apparatus which can simultaneously control a plurality of timers
US6901457B1 (en) 1998-11-04 2005-05-31 Sandisk Corporation Multiple mode communications system
US6279114B1 (en) * 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system
US20060010487A1 (en) * 2004-07-09 2006-01-12 Fierer Robert G System and method of verifying personal identities
FR2874440B1 (fr) * 2004-08-17 2008-04-25 Oberthur Card Syst Sa Procede et dispositif de traitement de donnees

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2738113C2 (de) * 1976-09-06 1998-07-16 Gao Ges Automation Org Vorrichtung zur Durchführung von Bearbeitungsvorgängen mit einem Identifikanden
FR2471000B1 (fr) * 1979-11-30 1985-06-28 Dassault Electronique Procede et dispositif de controle du nombre de tentatives d'acces a une memoire electronique, notamment celle d'un circuit integre d'un objet comme une carte de credit ou une carte d'achat
JPS60153581A (ja) * 1984-01-23 1985-08-13 Kyodo Printing Co Ltd 不正使用防止機能を有するicカ−ド
JPS60218187A (ja) * 1984-04-13 1985-10-31 Toshiba Corp 携帯可能電子装置
JPS60220460A (ja) * 1984-04-16 1985-11-05 Toshiba Corp 暗証照合方式
JPS61151793A (ja) * 1984-12-26 1986-07-10 Hitachi Ltd Icカ−ド機密保持方式
JPS61182188A (ja) * 1985-02-06 1986-08-14 Toshiba Corp 携帯可能媒体
JPS6246483A (ja) * 1985-08-22 1987-02-28 Casio Comput Co Ltd Icカ−ドにおけるデ−タ書込み方式
JPS62251963A (ja) * 1986-04-25 1987-11-02 Casio Comput Co Ltd Icカ−ドの認証方式
FR2604555B1 (fr) * 1986-09-30 1988-11-10 Eurotechnique Sa Circuit integre du type circuit logique comportant une memoire non volatile programmable electriquement
DE3879269T2 (de) * 1987-05-15 1993-10-21 Oki Electric Ind Co Ltd IC-Karten und Informationsspeicher dafür.
JP2563475B2 (ja) * 1988-05-13 1996-12-11 沖電気工業株式会社 マイクロコンピュータ及びマイクロコンピュータを内蔵したicカード
JP2549189B2 (ja) * 1990-07-17 1996-10-30 三菱電機株式会社 Icカード
FR2668274B1 (fr) * 1990-10-19 1992-12-31 Gemplus Card Int Circuit integre a securite d'acces amelioree.

Also Published As

Publication number Publication date
US5367149A (en) 1994-11-22
FR2695225A1 (fr) 1994-03-04
DE4328753A1 (de) 1994-03-03
JP2746801B2 (ja) 1998-05-06
FR2695225B1 (fr) 1997-07-25
JPH0676135A (ja) 1994-03-18

Similar Documents

Publication Publication Date Title
DE4328753C2 (de) Chip-Karte und Verfahren zum Überprüfen ihrer persönlichen Identifikationsnummer (PIN-Nummer)
DE10159901B4 (de) Mikrocomputer mit eingebautem programmierbarem, nichtflüchtigem Speicher
DE10305587B4 (de) Integrierte Sicherheitshalbleiterschaltung und Halbleiterschaltungskarte und zugehöriges Überwachungsverfahren
EP0951673B1 (de) Verfahren zur überwachung der vorgeschriebenen ausführung von softwareprogrammen
EP1089219B1 (de) Verfahren zur Sicherung eines Datenspeichers
DE2225841C3 (de) Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers
DE102006034271B4 (de) Spannungsstörimpulsdetektionsschaltung, zugehörige integrierte Schaltung und Steuerverfahren
DE102007047150A1 (de) Elektroniksteuerung
DE3013523A1 (de) Datenerhaltungs- und pruefschaltungsanordnung fuer speicher
DE69930439T2 (de) Elektrische Vorrichtung mit integriertem Flashspeicher
DE3844033A1 (de) Mikroprozessorsystem fuer eine chip-karte
EP1449084B1 (de) Kontrollierte programmausführung durch einen tragbaren datenträger
EP0104635A2 (de) Verfahren und Anordnung zum Prüfen eines digitalen Rechners
DE102021108827B4 (de) Reihenschlagerkennung und - vermeidung
DE4129251A1 (de) Datenloesch- und datenschreibschaltkreis zur verwendung in einer integrierten mikrocomputer-schaltkreiseinrichtung
DE60312704T2 (de) Elektronische Datenverarbeitungseinrichtung
DE102005061367A1 (de) IC-Chipkarte und Verfahren zur Detektion von Datenmanipulation
DE69927571T2 (de) Datenprozessor und Verfahren zum Verarbeiten von Daten
DE102006035610A1 (de) Speicherzugriffssteuerung und Verfahren zur Speicherzugriffssteuerung
DE19721516C2 (de) Mikroprozessor
EP1444700A2 (de) Speichertest
DE102022208557A1 (de) Verfahren zur fehlerprüfungs- und bereinigungsoperation und halbleitersystem, das dasselbe verwendet
DE19524324C2 (de) Nicht-flüchtige Halbleiterspeichereinrichtung und Halbleitereinrichtung
DE10311250B4 (de) Mikroprozessorsystem und Verfahren zum Schützen des Systems vor dem Austausch von Bausteinen
DE102017119426B4 (de) Test und verwaltung von speicherzellen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8363 Opposition against the patent
8365 Fully valid after opposition proceedings
8339 Ceased/non-payment of the annual fee