DE69930439T2

DE69930439T2 - Elektrische Vorrichtung mit integriertem Flashspeicher

Info

Publication number: DE69930439T2
Application number: DE69930439T
Authority: DE
Inventors: Nobutsugu C/O FUJITSU LIMITED Kawasaki-shi Odani
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 1998-09-28
Filing date: 1999-04-22
Publication date: 2006-08-17
Anticipated expiration: 2019-04-23
Also published as: US6484270B1; EP0990987A2; JP4146006B2; EP0990987A3; EP0990987B1; JP2000099405A; DE69930439D1

Description

Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf eine elektrische Vorrichtung, wie etwa eine Speicherkarte oder eine tragbare elektrische Vorrichtung, die einen Flash-Speicher, der aus einem nichtflüchtigen Speicher aufgebaut ist, umfasst, und einen Steuerabschnitt, der den Flash-Speicher steuert, durch die ein System wiederhergestellt werden kann und die Wiederherstellungsoperation genau und leicht durchgeführt werden kann, wenn das System wegen eines Grundes, wie etwa eines Stromausfalls oder des Auftretens eines Systemfehlers nicht läuft.
Beschreibung des verwandten Standes der Technik
Eine tragbare elektrische Vorrichtung, wie etwa eine Speicherkarte oder ein elektrischer Palmtop-Computer, in dem ein Flash-Speicher eingebaut ist, nimmt Daten in dem eingebauten Flash-Speicher auf und liest die aufgenommenen Daten je nach Bedarf aus. Im Allgemeinen ist der Flash-Speicher aus einem nichtflüchtigen Speicher aufgebaut, der einen MOS-Transistor des Floating-Gate-Typs aufweist, in dem eine Programmoperation zum Aufnehmen von Daten, eine Löschoperation zum Löschen von Daten, und eine Leseoperation zum Lesen von Daten ausgeführt werden. Im Vergleich mit einer Lesemodusoperation benötigt eine Programm- oder Löschmodusoperation im Allgemeinen mehr Zeit als die Lesemodusoperation. Da jedoch ein Flash-Speicher ein nichtflüchtiger Speicher ist, in dem die aufgenommenen Daten gehalten werden, während eine elektrische Quelle sich ausschaltet, ist es wohlbekannt, dass der Flash-Speicher geeignet ist, in einer elektrischen Vorrichtung verwendet zu werden, wie einer Speicherkarte oder tragbaren elektrischen Vorrichtung, die verwendet wird in einem Status, bei dem die Verwendung der elektrischen Quelle eine Grenze hat.
13 ist ein Strukturdiagramm der herkömmlichen elektrischen Vorrichtung von vergleichsweise geringer Größe, wie etwa einer Speicherkarte. Die elektrische Vorrichtung 100 umfasst einen Hauptspeicher 2, der aus einem Flash-Speicher 2 aufgebaut ist, und eine Steuerschaltung 1, um den Flash-Speicher 2 zu steuern. Der Hauptspeicher 2 und die Steuerschaltung 1 sind miteinander über einen Bus 4 verbunden. Die elektrische Vorrichtung 100 ist an einen Personalcomputer angeschlossen, um Nutzerdaten in dem Hauptspeicher 2 aufzunehmen. Um der Anforderung, die durch den Personalcomputer gesendet wurde, zu genügen, liefert die Steuerschaltung 1 einen Befehl von mehreren Zyklen an den Hauptspeicher 2 durch den Bus 4, und der Hauptspeicher 2 führt als Reaktion auf den gelieferten Befehl eine Lösch- oder Programmoperation aus.
14 ist ein Strukturdiagramm der herkömmlichen elektrischen Vorrichtung von vergleichsweise großer Größe, wie etwa einer tragbaren elektrischen Vorrichtung. Die elektrische Vorrichtung 100 umfasst des Weiteren, zusätzlich zu der Steuerschaltung 1 und dem aus einem Flash-Speicher aufgebauten Hauptspeicher 2, die oben beschrieben sind, einen Zwischenspeicher 3, wie etwa ein DRAM oder SRAM, durch den Daten in einer vergleichsweise höheren Geschwindigkeit geschrieben werden können. Der Zwischenspeicher 3 ist an die Steuerschaltung 1 über einen Bus 5 und eine Zwischenspeichersteuerleitung 6 verbunden. Dann ist der Zwischenspeicher 3, der aus einem flüchtigen Speicher aufgebaut ist, mit einer Batterie 8 verbunden, um es zu ermöglichen, Daten zu halten, wenn die elektrische Quelle abgeschaltet wird.
Wenn die Steuerschaltung 1 Daten in den Hauptspeicher 2 schreibt, werden die Schreibdaten zeitweise in den Zwischenspeicher 3 geschrieben, die Schreibdaten, die zeitweise in den Zwischenspeicher aufgenommen wurden, werden in den Hauptspeicher 2, der eine vergleichsweise lange Zeit benötigt, Daten zu schreiben, mit relativ längerer Zeit geschrieben. Attributinformation, wie etwa Benderinformation der elektrischen Vorrichtung 100, wird ebenfalls in dem Zwischenspeicher 3 aufgenommen.
Die oben beschriebene elektrische Vorrichtung, in der der herkömmliche Flash-Speicher eingebaut ist, weist keine Möglichkeit auf, die Statusinformation zu bekommen, wenn ein Fehler auftritt oder eine elektrische Quelle während der Programm- oder Löschoperation abgeschaltet wird, nachdem das System wiederhergestellt wurde. Im Falle des Kartenspeichers ist es daher notwendig, einem Kartenlaufwerk oder Dateisystem eines Personalcomputers Funktionen zum Detektieren des Status, wenn während der Verwendung eines Kartenspeichers eine elektrische Quelle abgeschaltet wird oder ein Fehler auftritt, und zum Wiederherstellen aus einer solchen Situation zu geben. Dies verursacht ebenso eine große Belastung auf der Systemseite.
Obwohl es nützlich ist, die Speicherkarte herauszubringen, gibt es jedoch ein solches Problem, dass ein Fehler nicht detektiert werden kann, wenn ein fehlererzeugender Faktor auf dem Kartenspeicher beinhaltet ist. Somit wird eine Umleitung des Kartenspeichers verloren.
In dem Fall, bei dem ein Zwischenspeicher 3 in einer wie in 14 gezeigten elektrischen Vorrichtung enthalten ist, ist es ebenfalls schwierig, ihn zu detektieren, nachdem der Status wiederhergestellt wurde, als die Programm- oder Löschoperation für den Hauptspeicher wegen eines Stromausfalls oder eines Auftretens eines Systemfehlers ausgesetzt wurde, und es gibt das andere Problem, dass es zuviel Zeit benötigt, das System wiederherzustellen.
Die Merkmale des Oberbegriffs des Anspruchs 1 sind aus der US-A-5 809 515 bekannt.
ZUSAMMENFASSUNG DER ERFINDUNG
Dementsprechend ist es eine Aufgabe der vorliegenden Erfindung, eine elektrische Vorrichtung, die einen Flash-Speicher umfasst, bereitzustellen, in der Fehlerinformation leicht detektiert werden kann, nachdem das System wiederhergestellt ist, und durch die der Speicher leicht in kurzer Zeit wiederhergestellt werden kann, sogar, wenn eine Programm- oder Löschoperation wegen eines Stromquellenausfalls oder eines Auftretens eines Systemfehlers ausgesetzt wurde.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine elektrische Vorrichtung, die einen Flash-Speicher umfasst, bereitzustellen, in der Fehlerinformation gehalten werden kann, wenn eine abnormale Operation in dem Flashspeicher ausgeführt wird, und der Speicher kann früher und leichter in kurzer Zeit wiederhergestellt werden, nachdem die abnormale Operation durchgeführt wurde.
Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, eine elektrische Vorrichtung, die einen Flash-Speicher umfasst, bereitzustellen, die kontinuierlich verwendet werden kann, sogar, wenn ein fehlerhaftes Bit während der Verwendung des Flash-Speichers gefunden wird.
Diese Aufgaben werden in vorteilhafter Weise gelöst, indem die im unabhängigen Anspruch 1 festgelegten Merkmale angewandt werden. Weiterentwicklungen werden durch die abhängigen Ansprüche bereitgestellt. Spezifisch umfasst eine elektrische Vorrichtung mit einem eingebauten Flash-Speicher gemäß der vorliegenden Erfindung einen Flash-Speicher, einen Steuerabschnitt zum Steuern des Flash-Speichers, und einen nichtflüchtigen Hilfsspeicher, der Information eines Busses zum Verbinden des Flash-Speichers und des Steuerabschnittes zu einer vorbestimmten Zeitlage aufnimmt. Der nichtflüchtige Hilfsspei cher ist bevorzugt ein Speicher, der Daten mit höherer Geschwindigkeit schreiben kann als der Flash-Speicher, zum Beispiel ein ferroelektrisches RAM (FeRAM). Das FeRAM ist ein Speicher, der eine Polarisation eines Ferroelektrikums verwendet. Im Allgemeinen wird das FeRAM auf dieselbe Art wie ein DRAM aktiviert, und Daten, die im FeRam aufgenommen sind, werden gehalten, wenn eine Stromquelle abgeschaltet wird. Des Weiteren wird die Operation zum Schreiben von Daten auf das FeRAM in höherer Geschwindigkeit ausgeführt, als in einem nichtflüchtigen Speicher, der aus einem MOS-Transistor des Floating-Gate-Typs ausgebildet ist, und der bei dem herkömmlichen Flash-Speicher verwendet wird.
Ferner umfasst eine elektrische Vorrichtung, die einen Flash-Speicher umfasst, der aufgebaut ist aus einem nichtflüchtigen Speicher und einem Steuerabschnitt, der durch einen Bus mit dem Flash-Speicher verbunden ist, um Steuerbefehle durch den Bus dorthin zu liefern und den Flash-Speicher zu steuern, des Weiteren einen nichtflüchtigen Hilfsspeicher, von dem die Schreiboperation in einer höheren Geschwindigkeit durchgeführt wird als die des Flash-Speichers, wobei der Steuerabschnitt die Businformation auf dem nichtflüchtigen Hilfsspeicher zu einer vorbestimmten Zeitlage aufnimmt.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Strukturdiagramm einer elektrischen Vorrichtung einer ersten Ausführungsform der vorliegenden Erfindung.
2 ist ein Operationszeitdiagramm der elektrischen Vorrichtung aus 1.
3 ist ein detailliertes Strukturdiagramm der elektrischen Vorrichtung der ersten Ausführungsform.
4 ist ein Operationszeitdiagramm der elektrischen Vorrichtung aus 3.
5 ist ein Beispiel von Steuerbefehlen.
6 ist ein Strukturdiagramm einer elektrischen Vorrichtung einer zweiten Ausführungsform der vorliegenden Erfindung.
7 ist ein Operationszeitdiagramm der elektrischen Vorrichtung aus 6.
8 ist ein Strukturdiagramm einer elektrischen Vorrichtung einer dritten Ausführungsform der vorliegenden Erfindung.
9 ist ein Operationszeitdiagramm der elektrischen Vorrichtung aus 8.
10 ist ein Strukturdiagramm einer elektrischen Vorrichtung einer vierten Ausführungsform der vorliegenden Erfindung.
11 ist ein Strukturdiagramm einer elektrischen Vorrichtung einer fünften Ausführungsform der vorliegenden Erfindung.
12 ist ein Strukturdiagramm einer elektrischen Vorrichtung einer sechsten Ausführungsform der vorliegenden Erfindung.
13 ist ein Strukturdiagramm einer elektrischen Vorrichtung, die einen herkömmlichen Flash-Speicher aufweist.
14 ist ein Strukturdiagramm einer elektrischen Vorrichtung, die einen herkömmlichen Flash-Speicher aufweist.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Im Folgenden werden nun Ausführungsformen gemäß der vorliegenden Erfindung anhand der beigefügten Zeichnungen erklärt. Jedoch sollte es sich verstehen, dass der technische Umfang der vorliegenden Erfindung nicht auf die Ausführungsformen beschränkt ist.
1 ist ein Strukturdiagramm einer elektrischen Vorrichtung einer ersten Ausführungsform gemäß der vorliegenden Erfindung. Wie in 1 gezeigt, umfasst die elektrische Vorrichtung 100 einen Hauptspeicher 2, der aus einem Flash-Speicher und einer Steuerschaltung (CPU) 1 zum Steuern des Hauptspeichers 2 aufgebaut ist. Der Hauptspeicher 2 und die Steuerschaltung 1 sind miteinander über einen Bus 4, der Adressen- und Datensignalleitungen aufweist, verbunden. Des Weiteren umfasst die elektrischen Vorrichtung 100 einen nichtflüchtigen Hilfsspeicher 10, der aus einem ferroelektrischen RAM (FeRAM) aufgebaut ist, mit dem ein Bus 12, der sich von dem Bus 4 abzweigt, verbunden ist. Ferner wird der nichtflüchtige Hilfsspeicher 10 durch ein Steuersignal 14 für ferroelektrisches RAM (FeRAM), das von der Steuerschaltung 1 gesendet wird, gesteuert.
Der nichtflüchtige Hilfsspeicher 10 ist ein Speicher, der eine Polarisationsfunktion eines Ferroelektrikums verwendet, zum Beispiel, bei der ein Ferroelektrikum für einen gateoxidierten Film eines Zellentransistors des MOS-Typs verwendet wird, um eine polarisierten Zustand herzustellen, indem eine Spannung an den gateoxidierten Film angelegt wird und eine Funktion eines nichtflüchtigen Speichers zu geben, indem der polarisierte Zustand gehalten wird, wenn eine elektrische Quelle ausgeschaltet wird. Daten werden durch EIN oder AUS des Zellentransistors, je nach dem polarisierten Zustand, gelesen. Die benötigte Zeit zum Schreiben von Daten, zum Herstellen des polarisierten Zustand, ist kürzer, als bei dem Flash-Speicher, der einen MOS-Transistor des Floating-Gate-Typs verwendet.
2 ist ein Operationszeitdiagramm der elektrischen Vorrichtung aus 1. Eine Chiplöschoperation S1 zum Löschen eines ganzen Chips, eine Sektorlöschoperation S2 zum Löschen in jedem einzelnen Sektor, eine Leseoperation S3 zum Lesen von Daten, und eine Programmoperation S4 zum Programmieren der Daten als Status der Flash-Speichervorrichtung 2. werden in der 2 als Beispiele gezeigt. In jedem Status liefert eine Steuerschaltung 1, d.h. CPU, einen Steuerbefehl oder eine Adresse an Adress- und Datenbusse des Busses 4. Als Reaktion auf den Befehl oder die Adresse wird der aus einem Flash-Speicher aufgebaute Hauptspeicher 2 für jeden Status aktiv.
Zum Beispiel wird ein Steuerbefehl während der ersten Hälfte einer Operationsperiode des Flash-Speichers 2 an den Bus 4 geliefert, so dass der Flash-Speicher 2 die Operation des Status bestätigt. Daher liefert die Steuerschaltung 1 ein FeRAM-Steuersignal 14 an den nichtflüchtigen Hilfsspeicher 10. Als Reaktion auf das Steuersignal 14 nimmt der nichtflüchtige Hilfsspeicher 10 Information des Busses 4 auf. Dieser Businformations-Aufnahmevorgang wird in jedem einzelnen Status durchgeführt, und nur die Businformation in dem letzten Status oder, im Plural, in den letzten Status, wird/werden auf dem nichtflüchtigen Hilfsspeicher 10 aufgenommen. Demzufolge besteht keine Notwendigkeit, eine große Speicherkapazität auf dem nichtflüchtigen Hilfsspeicher 10 zu haben.
Angenommen, die Operation wird in jedem Status S1, S2, und S3 normal abgeschlossen, und ein Fehler tritt auf, oder eine Stromquelle wird abgeschaltet, wenn der Programmvorgang bei einem Zyklus S4 im Beispiel aus 2 ausgeführt wird. Wenn die Stromquelle der elektrischen Vorrichtung 10 danach geliefert wird, liest die Steuerschaltung 1 die Businformation, die kurz vor dem Auftreten des Fehlers in dem nichtflüchtigen Speicher 10 aufgenommen wurde. Dann kann die Steuerschaltung 1 den Status in der Zeit des Auftretens des Fehlers gemäß der aufgenommenen Businformation der Zeit des Auftretens des Fehlers kennen. Der Status der Zeit des Auftretens des Fehlers umfasst Information von entweder Chiplöschen, Sektorlöschen, Auswählen und Löschen, Lesen oder Programm. Wenn der Status der Zeit des Auftretens des Fehlers das Sektorlöschen oder Programm umfasst, ist in der Information ebenso eine Adresse, die zu löschen oder zu programmieren ist. Das heißt, dass die Steuerschaltung 1 bestätigen kann, an welche Adresse die Lösch- oder Programmoperation zur Zeit des Auftretens des Fehlers ausgeführt wurde, wenn die elektrische Quelle angeschaltet wird, kann der Lösch- oder Programmvorgang sofort gestartet werden, nachdem der Strom EIN geschaltet wird. In der herkömmlichen Vorrichtung ist es notwendig, die Inhalte der Daten, die in dem Hauptspeicher aufgenommen sind, zu überprüfen und eine Adresse zu detektieren, auf die eine Zelle nicht programmiert ist, wenn die Stromquelle wieder EIN geschaltet wird, nachdem ein Fehler auftritt.
Ferner, falls der Fehler nicht wegen der Abschaltung der Stromquelle auftritt, sondern wegen eines fehlerhaften Programms gemäß der Benutzung einer fehlerhaften Zelle, nimmt der nichtflüchtige Hilfsspeicher 10 die Adresse der fehlerhaften Zelle als eine Maskenadresse auf. Die Verwendung der Maskenadresse macht es möglich, die Programmierung an die fehlerhafte Zelle danach zu unterbinden. Diese Erklärung wird später im Detail beschrieben.
Nur die neueste Businformation wird auf dem nichtflüchtigen Hilfsspeicher 10 aufgenommen. Angenommen, die Businformation wird in jedem einzelnen Operationszyklus in dem nichtflüchtigen Hilfsspeicher geupdatet. Wenn der Hauptspeicher 2 eine Kapazität von 4 MBits und sechzehn Input/Output- Anschlüsse I/O aufweist, benötigt der nichtflüchtige Hauptspeicher 10 eine Gesamtkapazität von 40 Bit, d.h. 18 Bit für einen Adressbus, 16 Bit für einen Datenbus von Input/Output-Anschlüssen I/O, und mehrere Bit für einen mit dem Hauptspeicher 2 verbundenen Steuerpin.
Wenn eine Speicherkarte als die elektrische Vorrichtung 100 verwendet wird, zum Beispiel, ist die elektrische Vorrichtung 100 mit verschiedenen Personalcomputern verbunden. In diesem Fall wird die Businformation über den vorherigen Auftritt eines Fehlers in dem nichtflüchtigen Hilfsspeicher 10 der Speicherkarte gehalten. Daher kann der Nutzer die Information an dem verschiedenen Personalcomputer auslesen und den Status der Zeit des Auftretens des Fehlers bestätigen, somit wird die Zuverlässigkeit des Systems verbessert.
3 ist ein detailliertes Strukturdiagramm der elektrischen Vorrichtung der ersten Ausführungsform. In diesem Beispiel umfasst ein Hauptspeicher 2, der aus einem Flash-Speicher aufgebaut ist, eine Kapazität von 4 MBit, und ein Bus umfasst 18 Adressbusse ADD, 16 Datenbusse D-I/O, und mehrere Steuerbusse CTL. Jeder der Steuerbusse CTL umfasst Chipfreigabesignal/CE, Ausgabefreigabesignal/OE und Schreibfreigabesignal/WE, zum Beispiel. Diese Busse sind weiter abgezweigt, und die abgezweigten Busse 12 werden ebenso mit dem nichtflüchtigen Hilfsspeicher 10 verbunden.
4 ist ein Operationszeitdiagramm der elektrischen Vorrichtung aus 3. 4 zeigt ein Beispiel eines Chiplöschvorgangs, der aus mehreren Operationsstatus ausgewählt wurde. Da der Chiplöschvorgang wichtige Speicherdaten löscht, liefert die Steuerschaltung einen Steuerbefehl, der sechs Zyklen aufweist, um den Flashspeicher 2 zur Bestätigung zu veranlassen, um die Speicherdaten nicht wegen eines Systemfehlers zu löschen. Mit anderen Worten werden in 4 gezeigte Steuerbefehle an einen Adressbus ADD und einen Datenbus D-I/O vom ersten Zyklus bis zum sechsten Zyklus geliefert. Die Steuerschaltung 1 veranlasst den nichtflüchtigen Hilfsspeicher 10, die Steuerbefehle in jedem einzelnen Zyklus aufzunehmen. Das heißt, die für sechs Zyklen notwendigen Steuerbefehle werden auf dem nichtflüchtigen Hilfsspeicher 10 aufgenommen. Danach wird der gesamte Chiplöschvorgang durchgeführt.
Der oben beschriebene Zyklus zum Liefern der Steuerbefehle benötigt zum Beispiel ungefähr 100 ns, während der Löschvorgang nach den oben beschriebenen Zyklen zum Beispiel mehrere Sekunden benötigt. Mit anderen Worten, obwohl die Zeit zum Liefern von Befehlssequenzen von sechs Zyklen an den Bus nahe an 600 ns liegt, benötigt die Löschoperation danach mehrere Sekunden viel länger als die Zeit zum Liefern der Befehlssequenz. Daher werden, wie in 2 erläutert, die an den Bus 4 gelieferten Steuerbefehle in dem nichtflüchtigen Hilfsspeicher 10 während des vorhergehenden halben Abschnitts der Operationszeit jedes Status aufgenommen. Dann, wenn die Stromversorgung nach dem Fehler EIN geschaltet wird, kann die Steuerschaltung 1 leicht den Operationsstatus kurz vor Auftreten des Fehlers detektieren, indem sie die Steuerbefehle, die für sechs Zyklen notwendig sind, unmittelbar vor dem Auftreten des Fehlers analysiert.
5 zeigt ein Beispiel von Steuerbefehlen. In der Leseoperation gibt der Flash-Speicher 2 Lesedaten RD an den Datenbus D-I/O aus, als Reaktion auf die Steuerbefehle von drei Zyklen, und die Leseadresse beim vierten Buszyklus. Bei der Programmoperation führt der Flash-Speicher 2 die Programmoperation als Reaktion auf Steuerbefehle von drei Zyklen und eine Programmadresse PA und Programmdaten PD bei den vierten Zyklen aus. Die Programmoperation erfordert es, die programmierte Adresse einmal zu löschen, danach zu programmieren, und das Programm zu verifizieren. Somit erfordert sie mehr Zeit als die Befehlssequenz. Bei der Chiplöschoperation und der Sektorlöschoperation werden dem Flash-Speicher 2 Steuerbefehle für sechs Zyklen geliefert, und der Flash-Speicher führt die Löschoperation als Reaktion auf diese Steuerbefehle aus. Diese beiden Löschoperationen werden unterschieden durch den Steuerbefehl des sechsten Zyklus. Bei der Sektorlöschoperation wird im sechsten Zyklus eine Sektoradresse SA geliefert.
Wie aus dem in 5 gezeigten Beispiel ersichtlich, können, indem die Steuerbefehle, die an den Bus 4 in dem nichtflüchtigen Speicher 10 ausgegeben werden, kontinuierlich während des vorangehenden Abschnitts jedes Status aufgenommen werden, die Inhalte der Operation und die betriebenen Adressen PA und SA, kurz bevor der Fehler auftritt, ausgelesen werden, wenn der Fehler während der Programm- oder Löschoperation auftritt. Da die gelöschte Adresse dem Bus 4 bei und nach dem siebten Zyklus in der Löschoperation geliefert wird, wird es des Weiteren möglich, die gelöschte Adresse kurz vor dem Auftreten des Fehlers zu kennen, indem die gelöschte Adresse in dem nichtflüchtigen Hilfsspeicher 10 aufgenommen wird.
6 ist ein Strukturdiagramm einer elektrischen Vorrichtung einer zweiten Ausführungsform gemäß der vorliegenden Erfindung. Bei der zweiten Ausführungsform werden ein Bereit-Besetzt-Signal RY/BY und ein Zeitlimit-Abgelaufen-Signal DQ5, die beides in dem Bus 4 enthaltene Flag-Signale sind und von dem Flash-Speicher 2 an die Steuerschaltung 1 geliefert werden, ebenfalls mit dem nichtflüchtigen Hilfsspeicher 10 verbunden. Daten einer Busleitung 13, die den Adressbus ADD, den Datenbus D-I/O und den Steuerbus CTL in dem Bus 4 enthalten, werden in dem nichtflüchtigen Hilfsspeicher 10 als Businformation aufgenommen.
7 ist ein Operationszeitdiagramm der elektrischen Vorrichtung aus 6. Beispiele eines Löschstatus S11, ei nes Programm S12, eines Programmstatus S13 und eines Programmstatus S14 werden in 7 gezeigt. Die oben beschriebenen Flag-Signale RY/BY, DQ5 werden von dem Flash-Speicher 2 in der Lösch- oder Programmoperation ausgegeben. Wie aus 7 ersichtlich geht das Bereit-Besetzt-Signal RY/BY auf das Level L, während die Lösch- oder Programmoperation im Flash-Speicher bei der Ausführung ist, und zum Beispiel geht das Bereit-Besetzt-Signal RY/BY auf den Level H, nachdem die Operation beendet ist. Bei der Programmoperation geht das Bereit-Besetzt-Signal RY/BY bei dem vierten Zyklus der in 5 gezeigten Befehlssequenz auf den Level L. Bei der Löschoperation geht das Bereit-Besetzt-Signal RY/BY in ähnlicher Weise bei dem sechsten Zyklus der in 5 gezeigten Befehlssequenz auf den Level L. Nach Abschluss der Operation geht das Signal auf den Level H. Dies wird in 7 gezeigt. Daher veranlasst die Steuerschaltung 1 als Reaktion auf das Bereit-Besetzt-Signal RY/BY den nichtflüchtigen Hilfsspeicher 10, die Information des Busses 13 gemäß dem FeRAM Steuersignal 14 aufzunehmen. Dadurch wird die Businformation nach dem eigentlichen Starten der Lösch- oder Programmoperation in dem nichtflüchtigen Hilfsspeicher 10 aufgenommen. Als Ergebnis kann die Operationsgeschichte, kurz bevor der Fehler auftritt, aus dem nichtflüchtigen Speicher 10 ausgelesen werden, wenn ein Fehler auftritt.
Der Flash-Speicher 2 gibt das Zeitlimit-Abgelaufen-Signal DQ5, welches das andere Flag-Signal ist, aus, wenn die Programm- oder Löschoperationszeit eine vorbestimmte Zeit überschreitet. Da das Level L des Zeitlimit-Abgelaufen-Signals DQ5 bedeutet, dass die Operationszeit nicht die vorgeschriebene Zeit überschreitet, bedeutet dies, dass jede Lösch- oder Programmoperation angemessen ausgeführt wird, so lange das Signal DQ5 während jeder Operationszeit jedes Status auf Level L ist. Des Weiteren, falls das Signal DQ5 während der Programmoperation auf das Level H geht, wie in Status S14 der 7 ge zeigt, bedeutet dies, dass ein Programmfehler eintritt. Daher veranlasst die Steuerschaltung 1 den nichtflüchtigen Hilfsspeicher 10, die Businformation gemäß dem FeRAM-Steuersignal 14 aufzunehmen, als Reaktion auf den Wechsel des Signals DQ5 von Level L auf Level H. Als Ergebnis kann die Information einer Adresse, bei der der Programmfehler auftritt, in dem nichtflüchtigen Hilfsspeicher 10 aufgenommen werden.
Durch Verwendung der aufgenommenen Adresse, wenn der Fehler auftritt, wird es möglich, von der aufgenommenen Adresse an neu zu programmieren, um zu verhindern, das Programm wieder bei der Adresse auszuführen, an der der Fehler auftritt.
Es ist ebenso möglich, detailliertere Fehlerinformation in dem nichtflüchtigen Hilfsspeicher 10 aufzunehmen, indem sowohl die Businformation in Reaktion auf das Bereit-Besetzt-Signal RY/BY und die Businformation in Reaktion auf das Zeitlimit-Abgelaufen-Signal DQ5 aufgenommen wird.
8 ist ein Strukturdiagramm einer elektrischen Vorrichtung einer dritten Ausführungsform der vorliegenden Erfindung. In der dritten Ausführungsform wird eine Geschichte des oben beschriebenen Bereit-Besetzt-Signals RY/BY bei einem Bus 4, der die Steuerschaltung 1 mit dem Hauptspeicher 2 verbindet, in dem nichtflüchtigen Hilfsspeicher 10 als Reaktion auf das FeRAM-Steuersignal 14 aufgenommen.
9 ist ein Operationszeitdiagramm der elektrischen Vorrichtung des Beispiels aus 8. Wie oben beschrieben, geht bei der Lösch- oder Programmoperation das Bereit-Besetzt-Signal RY/BY während der Operation auf Level L, und auf Level H nach Abschluss der Operation. Somit wird es in einem Fall, in dem das System wegen des Auftretens eines Fehlers nicht läuft, möglich, zu wissen, ob der Fehler während der Lösch- oder Programmoperation auftritt oder nicht, indem man den Sta tus des Bereit-Besetzt-Signal RY/BY in dem nichtflüchtigen Hilfsspeicher 10 aufnimmt. Das Aufnehmen der Information macht es möglich, zu wissen, ob die Lösch- oder Programmoperation nochmals ausgeführt werden soll, wenn das System wiederhergestellt ist.
Wie in 9 gezeigt ist, veranlasst die Steuerschaltung 1 den nichtflüchtigen Hilfsspeicher 10, den Status des Bereit-Belegt-Signals RY/BY gemäß dem FeRAM-Steuersignal 14 aufzunehmen, zu der Zeit, zu der das Bereit-Belegt-Signal RY/BY vom Level H auf den Level L oder vom Level L auf den Level H geht. Daher wird es möglich, zu detektieren, ob ein Fehler während der Operation (falls RY/BY auf Level L ist) auftritt, oder ob ein Fehler auftritt, nachdem die Operation abgeschlossen ist (falls RY/BY auf Level H ist), indem das letzte in dem nichtflüchtigen Hilfsspeicher 10 aufgenommene Bereit-Belegt-Signal RY/BY überprüft wird, wenn das System nach dem Auftreten des Fehlers wiederhergestellt wird. Mit anderen Worten wird es möglich, zu detektieren, ob die Operation normal beendet wurde oder nicht. Des weiteren wird es möglich, die Speicherkapazität des nichtflüchtigen Hilfsspeichers 10 zu reduzieren, da nur ein Bit des Bereit-Belegt-Signals RY/BY in dem nichtflüchtigen Hilfsspeicher 10 aufgenommen wird.
10 ist ein Strukturdiagramm der elektrischen Vorrichtung einer vierten Ausführungsform gemäß der vorliegenden Erfindung. Bei der vierten Ausführungsform umfasst der nichtflüchtige Hilfsspeicher 10 einen Busspeicherbereich 101 und einen Maskenadressenbereich 102. Information von dem von Bus 4 abgezweigten Bus 12 wird in dem Busspeicherbereich 101 zu dem oben beschriebenen vorgeschriebenen Zeitabstand aufgenommen. Andererseits wird eine Adresse zu der Zeit, zu der die Programm- oder Löschoperation fehlerhaft wird, in dem Maskenadressenbereich 102 aufgenommen. Dann wird die Businformation in dem Busspeicherbereich 101 für eine automatische Analyse ausgelesen, wenn das System wiederhergestellt wird, und für eine Operation nach der Systemwiederherstellung verwendet. Andererseits wird die in dem Maskenspeicherbereich 102 aufgenommene Adresse von der Steuerschaltung 1 nach der Systemwiederherstellung ausgelesen, und es wird verhindert, auf die Adresse danach zuzugreifen.
11 ist ein Strukturdiagramm der elektrischen Vorrichtung einer fünften Ausführungsform der vorliegenden Erfindung. Bei der fünften Ausführungsform umfasst der nichtflüchtige Hilfsspeicher 10 einen Busspeicherbereich 101 und einen zeitweiligen Bereich 104. Businformation wird in dem Busspeicherbereich 101 ähnlich wie in 10 zu dem vorgeschriebenen Zeitabstand aufgenommen. Der zeitweilige Bereich 104 wird verwendet, um zeitweilig Schreibdaten aufzunehmen, oder Attributdaten der Speicherkarte aufzunehmen, ähnlich dem des Zwischenspeichers 3, der im Stand der Technik beschrieben wird. Es wird möglich, dem zeitweiligen Bereich 104 durch die Verwendung eines FeRAM eine Funktion, die der des herkömmlichen Zwischenspeichers 3 äquivalent ist, zu geben, durch die eine Schreib- oder Leseoperation in hoher Geschwindigkeit ausgeführt werden kann, ohne eine Batterie zu verwenden.
12 ist ein Blockdiagramm der Struktur der elektrischen Vorrichtung einer sechsten Ausführungsform. Bei der sechsten Ausführungsform wird ein nichtflüchtiger Hilfsspeicher 32, der aus einem FeRAM aufgebaut ist, auf demselben Chip des Hauptspeichers 2, der aus einem Flash-Speicherbereich 30 gebildet ist, bereitgestellt. Daher wird die dem Flash-Speicherbereich 30 gelieferte Businformation durch. eine Verbindungsleitung 34 dem nichtflüchtigen Hilfsspeicher 32 geliefert, und die Businformation wird zu einem vorgeschriebenen Zeitabstand aufgenommen.
Wie oben beschrieben, wird gemäß der vorliegenden Erfindung sogar, wenn ein Fehler während einer Lösch- oder Programmoperation auftritt, Businformation kurz vor dem Auftreten des Fehlers in einem Flash-Speicher aufgenommen, was eine lange Zeit benötigt, eine Programm- oder Löschoperation auszuführen. Daher macht es eine Analyse der in dem nichtflüchtigen Hilfsspeicher aufgenommenen Businformation nach der Wiederherstellung des Systems möglich, in einfacher Weise einen Operationsstatus beim Auftreten des Fehlers zu kennen, und ermöglicht es, die Operation zu vereinfachen, nachdem das System wiederhergestellt ist.

Claims

Eine elektrische Vorrichtung (100) mit einem Flash-Speicher (2) und einem Steuerabschnitt (1), der durch einen Bus (4) mit dem Flash-Speicher verbunden ist, um Steuerbefehle über den Bus zur Steuerung des Flash-Speichers zu liefern, umfassend: einen nichtflüchtigen Hilfsspeicher (10), der eine schnellere Schreiboperation aufweist als der Flash-Speicher, dadurch gekennzeichnet, dass der Steuerabschnitt (1) den nichtflüchtigen Hilfsspeicher (10) veranlasst, den bei Programm- oder Löschoperation an den Bus gelieferten Steuerbefehl aufzunehmen, so dass der aufgenommene Steuerbefehl lesbar ist.
Die elektrische Vorrichtung nach Anspruch 1, wobei der Steuerabschnitt (1) den nichtflüchtigen Hilfsspeicher (10) veranlasst, die Businformation aufzunehmen, wenn er eine Programm- oder Löschoperation an den Flash-Speicher (2) anordnet.
Die elektrische Vorrichtung nach Anspruch 2, wobei der Steuerabschnitt (1) die Programm- oder Löschoperation durch das Liefern einer Kombination von vorgeschriebenen Befehlen während mehrerer Zyklen anordnet, und den nichtflüchtigen Hilfsspeicher (10) veranlasst, die Steuerbefehle in jedem der mehreren Zyklen aufzunehmen.
Die elektrische Vorrichtung nach Anspruch 2, wobei der Steuerabschnitt (1) den nichtflüchtigen Hilfsspeicher (10) veranlasst, die dem Bus gelieferten Steuerbefehle aufzunehmen, als Reaktion auf ein Flag-Signal, das zeigt, dass die Operation bei der Ausführung ist, welches der Flash-Speicher (2) als Reaktion auf die Anordnung der Programm- oder Löschoperation zurückgibt.
Die elektrische Vorrichtung nach Anspruch 1, wobei der Steuerabschnitt (1) den nichtflüchtigen Hilfsspeicher (10) veranlasst, die Businformation aufzunehmen, als Reaktion auf ein Flag-Signal, das das Fehlschlagen der Operation mitteilt, welches der Flash-Speicher (2) zurückgibt, wenn während der Programm- oder Löschoperation ein Fehler auftritt.
Die elektrische Vorrichtung nach Anspruch 1, wobei der Steuerabschnitt (1) den nichtflüchtigen Hilfsspeicher (10) veranlasst, die Schreibinformation an den Flash-Speicher (2) oder Attributinformation der elektrischen Vorrichtung aufzunehmen.
Eine elektrische Vorrichtung nach Anspruch 1, wobei der Steuerabschnitt (1) eine Programm- oder Löschoperation an den Flash-Speicher (2) anordnet, und Geschichten von Flag-Signalen, die mitteilen, dass die Operation bei der Ausführung ist, oder dass die Operation abgeschlossen ist, welche der Flash-Speicher (2) als Reaktion auf die Anordnung zurückgibt, in dem nichtflüchtigen Hilfsspeicher (10) aufnimmt.
Eine elektrische Vorrichtung nach Anspruch 1, wobei der Steuerabschnitt (1) eine Adresse in dem nichtflüchtigen Hilfsspeicher (10) aufnimmt, wenn die Programm- oder Löschoperation in dem Flash-Speicher (2) fehlerhaft wird, und die Ausführung einer Programm oder Löschoperation an die aufgenommene Adresse verhindert.
Die elektrische Vorrichtung nach irgendeinem der Ansprüche 1 bis 8, wobei der nichtflüchtige Hilfsspeicher (10) ein ferroelektrisches RAM (FeRAM) ist.