DE60024564T2 - Datenschaltung mit einem nicht flüchtigen Speicher und mit einer fehlerkorrigierenden Schaltung - Google Patents
Datenschaltung mit einem nicht flüchtigen Speicher und mit einer fehlerkorrigierenden Schaltung Download PDFInfo
- Publication number
- DE60024564T2 DE60024564T2 DE60024564T DE60024564T DE60024564T2 DE 60024564 T2 DE60024564 T2 DE 60024564T2 DE 60024564 T DE60024564 T DE 60024564T DE 60024564 T DE60024564 T DE 60024564T DE 60024564 T2 DE60024564 T2 DE 60024564T2
- Authority
- DE
- Germany
- Prior art keywords
- data
- memory
- correction
- error
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
- G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
Description
- Nicht flüchtige Speicher, wie z.B. Flash-EEPROMS, sind in der Lage, Informationen auch dann unbegrenzt zu speichern, wenn der Speicher keine Energie aufnimmt. Obgleich Informationen unbegrenzt gespeichert werden, kann auf Grund von Speicherfehlern noch immer ein Informationsverlust auftreten. Solche Fehler sind von der Anzahl her gering. Daher besteht die Möglichkeit, diese Fehler mit einer begrenzten Menge redundanter Informationen für eine große Anzahl Dateneinheiten in dem nicht flüchtigen Speicher zu ermitteln und zu korrigieren. Da jedoch redundante Informationen für eine große Anzahl Dateneinheiten verwendet werden, ist es bei der Ermittlung und Korrektur erforderlich, eine große Anzahl Dateneinheiten aus dem Speicher auszulesen.
-
US 5 719 808 (Harari et al.) lehrt einen Flash-EEPROM-Schaltkreis, der solche Fehler korrigiert. Der Flash-EEPROM von Harari et al. arbeitet wie ein Plattenspeicher, wobei jeweils eine Datendatei gelesen wird. Der Speicher enthält EEPROM-Speicherplätze für die Daten der Datei, EEPROM-Speicherplätze für einen Header der Datei, eine Fehlerliste sowie Fehlerkorrekturcodedaten. Des Weiteren sind Ersatzspeicherplätze für korrigierte Daten für Dateneinheiten vorgesehen, die sich in dem Speicher als fehlerhaft erwiesen. In dem Schaltkreis kommt ein DMA (direkter Speicherzugriff) zur Anwendung, um eine Reihe von Dateneinheiten aus einer Datei zu übernehmen. Zu Beginn des DMA lädt der Schaltkreis zuerst die Fehlerliste in eine Fehlerzeiger-Speicherdatei. Später liest der Schaltkreis sukzessive Dateneinheiten aus der Datei aus. Sollte die Fehlerliste signalisieren, dass eine Dateneinheit einen Fehler enthält, wird die Dateneinheit durch die korrigierten Daten aus einer Ersatzspeicherstelle ersetzt. Sobald ein Datenblock aus dem Speicher ausgelesen wurde, werden die Daten von dem Block und die Fehlerkorrekturcodedaten verwendet, um Fehler in dem Block zu ermitteln und zu korrigieren. Informationen, aus welchen die Speicherstelle, die einen Fehler enthält, hervorgeht, werden in der Fehlerliste und die korrigierten Informationen in einer Ersatzspeicherstelle gespeichert. Sobald bei einer späteren DMA-Operation erneut auf den Speicherplatz zugegriffen wird, entnimmt der Schaltkreis der Fehlerliste in der Fehlerzeiger-Speicherdatei, dass die Speicherstelle fehlerhaft ist. In Reaktion darauf verwendet der Schaltkreis die korrigierten Informationen aus der Ersatzspeicherstelle. - Harari et al. merken an, dass ein Flash-EEPROM während seines Lebenszyklus eine wachsende Anzahl Defekte entwickelt. Schließlich könnten diese Fehler die Fehlerkorrekturkapazität des Fehlerkorrekturcodes überfordern. Um zu verhindern, dass dieses geschieht, korrigieren Harari et al. jedes Mal dann Fehler, wenn die Datei gelesen wird, und speichern korrigierte Informationen, sobald die Fehler bei Lesen eines Datenblocks erkannt werden. Somit wird die Anzahl unkorrigierter Fehler in der Regel nicht so groß, dass sie die Fehlerkorrekturkapazität des Fehlerkorrekturcodes überschreitet.
- Harari et al. ziehen nicht in Erwägung, Dateneinheiten außerhalb des Kontextes einer Datei zu lesen. Dateneinheiten können lediglich als Teil einer Datei gelesen werden. Sollte eine einzelne Dateneinheit erforderlich sein, kann der Fehlerkorrekturcode nur dann verwendet werden, wenn eine große Anzahl unnötiger Informationen aus der Datei zusammen mit der Dateneinheit gelesen wird.
- Der Erfindung liegt unter anderem als Aufgabe zugrunde, eine Korrektur von Fehlern in einem nicht flüchtigen Speicher dann sicherzustellen, wenn bei Verwendung auf Dateneinheiten, nicht als Teil des Lesens einer ganzen Datei, regellos zugegriffen wird.
- Gemäß der vorliegenden Erfindung ist nach Anspruch 1 ein Schaltkreis vorgesehen. Darüber hinaus kann durch Lesefehler, die auftreten, wenn der Prozessor auf den Speicher zugreift, um Daten zu lesen, eine Fehlerkorrektur ausgelöst werden. Vorzugsweise wird die Korrektur bei Einschalten des Schaltkreises oder periodisch bei Verwendung, wie Auffrischzyklen in einem DRAM, ausgelöst. Somit wird die Fehlerkorrektur bei Speicherverwendung durchgeführt, und ihre Aktivierung ist nicht von dem normalen Zugriff auf Dateneinheiten abhängig.
- Es sei erwähnt, dass US-5 532 962 ein Speichersystem offenbart, welches eine Fehlerkorrekturlogik enthält, die während einer Leseoperation aktiviert wird. Darüber hinaus ermittelt das Speichersystem Abweichungen der Schwellenspannung einer Speicherzelle unabhängig von einem normalen Speicherzugriff. Zu diesem Zweck führt das Speichersystem, unabhängig von normalen Leseoperationen, eine Säuberungs-Operation aus. Wird ein Sektor des Speichers gesäubert, werden dessen Zellen überprüft, um festzustellen, ob deren Toleranzen eingehalten werden; wenn nicht, werden sie mit den korrekten Toleranzen überschrieben. Sollte die Zelle als unprogrammierbar erachtet werden, wird diese dargestellt. Weiterhin sei erwähnt, dass
EP 0 392 895 ein Verfahren beschreibt, um fehlerhafte Zellen darzustellen. - Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im Folgenden näher beschrieben. Es zeigt:
-
1 – eine Datenverarbeitungsschaltung -
1 zeigt eine Datenverarbeitungsschaltung, welche einen nicht flüchtigen Speicher10 , einen Mikroprozessor12 , eine Triggerschaltung13 , eine Fehlerkorrekturschaltung14 , einen Adressenmultiplexer15 , einen Datenmultiplexer (nicht dargestellt), einen Fehlerabbildungsspeicher17 , einen Korrekturspeicher18 sowie einen Korrekturmultiplexer19 aufweist. Der Mikroprozessor12 weist einen, mit dem Adressendecoder über den Adressenmultiplexer15 verbundenen Adressenausgang auf. Speicher10 weist einen, mit dem Mikroprozessor12 über den Korrekturmultiplexer19 verbundenen Datenausgang sowie einen, mit dem Mikroprozessor12 über den Datenmultiplexer (nicht dargestellt) verbundenen Dateneingang auf. Der Fehlerabbildungsspeicher17 weist einen, mit dem Adressenausgang von Mikroprozessor12 verbundenen Eingang, einen, mit dem Korrekturspeicher18 verbundenen Korrekturadressenausgang sowie einen, mit dem Korrekturmultiplexer19 verbundenen Steuerausgang auf. Die Triggerschaltung13 weist einen, mit der Fehlerkorrekturschaltung14 verbundenen Ausgang auf. Die Fehlerkorrekturschaltung14 weist einen, mit einem Adresseneingang von Speicher10 über den Adressenmultiplexer15 verbundenen Adressenausgang, einen, mit dem Korrekturspeicher18 verbundenen Datenausgang sowie einen, mit dem Fehlerabbildungsspeicher17 verbundenen Ausgang auf. - Bei normalem Betrieb führt der Mikroprozessor
12 dem Speicher10 Adressen zu, der wiederum die adressierten Daten zu dem Mikroprozessor12 rücküberträgt. Der Fehlerabbildungsspeicher17 vergleicht jede von dem Mikroprozessor12 ausgegebene Adresse mit den Adressen, bei welchen die Fehlerkorrekturschaltung14 signalisiert hat, dass korrigierte Daten vorhanden sind. Sollte der Mikroprozessor eine Adresse in Speicher10 verwendet haben, für welche korrigierte Daten vorhanden sind, gibt der Fehlerabbildungsspeicher die entsprechende Adresse in dem Korrekturspeicher18 aus und signalisiert dem Korrekturmultiplexer19 , den Mikroprozessor12 mit den korrigierten Daten von Fehlerkorrekturspeicher18 statt den Daten von Speicher10 zu versehen. Sollten keine korrigierten Daten zur Verfügung stehen, signalisiert der Fehlerabbildungsspeicher17 dem Korrekturmultiplexer19 , den Mikroprozessor12 mit den Daten von Speicher10 zu versehen. - Triggerschaltung
13 triggert Fehlerkorrekturschaltung14 . Triggerschaltung13 kann auf verschiedene Arten getriggert werden, z.B. wenn festgestellt wird, dass begonnen wurde, eine Versorgungsspannung an die Datenverarbeitungsschaltung anzulegen. Triggerschaltung13 kann unter Verwendung einer Timerschaltung (nicht dargestellt) oder mit einem korrekten Signal von Mikroprozessor12 ebenfalls periodisch getriggert werden. Fehlerkorrekturschaltung14 liest nach Triggerung durch Triggerschaltung13 Daten und Fehlerkorrekturinformationen aus Speicher10 aus. Fehlerkorrekturschaltung14 ermittelt Fehler und berechnet, falls erforderlich, korrigierte Daten. Um den zusätzlichen Speicher-Overhead für Fehlerkorrekturinformationen in Speicher10 zu reduzieren, werden gemeinsame Fehlerkorrekturinformationen für relativ große Datenblöcke vorgesehen. Das heißt, dass der komplette Block und die Fehlerkorrekturdaten gelesen werden müssen, um festzustellen, ob Fehler vorliegen, und zu ermitteln, wie diese zu korrigieren sind. Bei einem Matrixcode sind die Daten zum Beispiel in Zeilen und Spalten aus Bits logisch organisiert, und es sind Paritätsdaten vorgesehen, um einzelne Zeilen und Spalten, welche Fehler enthalten, zu ermitteln; an dem Schnittpunkt von Zeilen und Spalten, die Fehler enthalten, werden fehlerhafte Daten lokalisiert. Es müssen die gesamte Matrix und Paritäten gelesen werden, um die Fehler zu ermitteln und zu korrigieren. Die Fehlerkorrekturschaltung14 schreibt die korrigierten Daten in den Korrekturspeicher18 ein. Die Fehlerkorrekturschaltung14 schreibt ebenfalls Informationen in den Fehlerabbildungsspeicher17 ein, wobei die Adresse der korrigierten Daten in Speicher10 und Korrekturspeicher18 benannt wird. - Die Fehlerkorrektur unter Verwendung von Fehlerkorrekturinformationen aus Speicher
10 nimmt wesentlich mehr Zeit in Anspruch als das Lesen einzelner Daten. Das Durchführen einer Fehlerkorrektur mit solchen Korrekturinformationen für einen großen Block würde daher bei Verwendung derselben zum Lesen einzelner Daten einen enormen Overhead verursachen. Daher werden, wenn erforderlich, Fehler während einzelner Leseoperationen unter Verwendung des Fehlerabbildungsspeichers17 und Fehlerkorrekturspeichers18 , nicht jedoch mit Hilfe von Fehlerkorrekturinformationen aus Speicher10 korrigiert. Die Fehlerkorrekturinformationen aus Speicher10 werden bei Programmen, welche auf einzelne Speicherplätze zugreifen (d.h. bei Korrekturoperationen, die unabhängig von solchen Programmen verlaufen können), ausschließlich asynchron verwendet. - In einem Ausführungsbeispiel kann der Speicher
10 Informationen enthalten, welche eine Erkennung, jedoch keine Korrektur von Fehlern in einzelnen Dateneinheiten aus einer, in einer einzelnen Zugriffsoperation gelesenen Dateneinheit (zum Beispiel einem Paritätsbit) ermöglichen. Hierdurch kann der Prozessor bei Ermitteln eines Fehlers eine Fehlerkorrekturoperation unter Verwendung von Fehlerkorrekturinformationen für einen Datenblock beginnen. Durch regelmäßige Durchführung einer Fehlerkorrektur (z.B. bei Rücksetzung, bei Inbetriebnahme oder periodisch) wird die Notwendigkeit einer solchen „Laufzeit"-Korrektur minimiert. - Mikroprozessor
12 kann einen Sperrausgang (nicht dargestellt) aufweisen, welcher mit der Triggerschaltung13 verbunden ist, um eine Triggerung der Fehlerkorrektur zu unterbinden, wenn der Mikroprozessor12 Vorgänge ausführt, welche unter Echtzeitbedingungen ausgeführt werden müssen. Alternativ oder darüber hinaus kann der Adressenmultiplexer15 einem Zugang zu Speicher10 von Mikroprozessor12 gegenüber einem Zugang von Fehlerkorrekturschaltung14 Vorrang geben. - Die Schaltung von
1 kann in eine Halbleiteranordnung integriert sein. Der Mikroprozessor12 kann innerhalb oder außerhalb dieser Anordnung vorgesehen sein. Die Funktion von Triggerschaltung13 und Fehlerkorrekturschaltung14 kann alternativ mittels eines, über Mikroprozessor12 ausgeführten Computerprogramms realisiert werden. Die Ausführung dieses Programms kann unabhängig von dem Zugang zu Speicherplätzen durch normale Programme des Mikroprozessors, zum Beispiel in Reaktion auf periodische Unterbrechungen, oder bei (Einschalt-) Rücksetzung des Mikroprozessors12 begonnen werden.
Claims (7)
- Datenverarbeitungsschaltung, welche aufweist: – einen nicht flüchtigen Speicher (
10 ), – Fehlerkorrektur-Rechenmittel (14 ) zum Berechnen einzelner, korrigierter Daten, um einen Fehler in einer einzelnen Dateneinheit in dem nicht flüchtigen Speicher (10 ) zu korrigieren, wobei die einzelnen korrigierten Daten aus einer Kombination mehrerer, aus dem nicht flüchtigen Speicher (10 ) ausgelesener Dateneinheiten berechnet werden, – einen Datenkorrekturspeicher (18 ) zur Speicherung der einzelnen, korrigierten Daten, eine, mit dem Datenkorrekturspeicher verbundene Speicherzugriffseinheit (17 ,19 ), um die einzelnen, korrigierten Daten auszugeben, wenn die einzelne Dateneinheit, welche fehlerhaft ist, gelesen wird, – Fehlerkorrektur-Triggermittel (13 ) zur Ansteuerung der Fehlerkorrektur-Rechenmittel (14 ), um die Berechnung unabhängig von dem Auslesen der einzelnen Daten aus dem nicht flüchtigen Speicher (10 ) durchzuführen, wobei die Datenverarbeitungsschaltung dadurch gekennzeichnet ist, dass – die Speicherzugriffseinheit (17 ,19 ) einen Korrektur-Multiplexer (19 ) aufweist, welcher mit dem nicht flüchtigen Speicher (10 ) und dem Datenkorrekturspeicher (18 ) verbunden ist, um korrigierte Daten, sofern vorhanden, aus dem Datenkorrekturspeicher (18 ) bereitzustellen und, wenn keine korrigierten Daten vorhanden sind, Daten aus dem nicht flüchtigen Speicher (10 ) bereitzustellen, und dass die Fehlerkorrektur-Rechenmittel (14 ) für den nicht flüchtigen Speicher (10 ) bei Programmen, welche auf einzelne Speicherplätze zugreifen, bei normaler Verwendung lediglich asynchron eingesetzt werden. - Datenverarbeitungsschaltung nach Anspruch 1, welche eine Rücksetzschaltung aufweist, um die Schaltung in einen, der normalen Datenverarbeitung vorausgehenden Ausgangszustand zurückzuversetzen, wobei die Fehlerkorrektur-Triggermittel (
13 ) durch die Rücksetzung getriggert werden. - Datenverarbeitungsschaltung nach Anspruch 2, wobei die Rücksetzschaltung aktiviert wird, sobald damit begonnen wird, der Schaltung Leistung zuzuführen.
- Datenverarbeitungsschaltung nach Anspruch 1, welche eine Zeitsteuerungsschaltung aufweist, um die Fehlerkorrektur-Triggermittel (
13 ) bei Betrieb der Schaltung periodisch zu aktivieren. - Datenverarbeitungsschaltung nach Anspruch 1, die in einem Gehäuse vorgesehen ist, welches einen, mit den Triggermitteln (
13 ) verbundenen, externen Anschluss aufweist, um die Berechnung einzuleiten. - Datenverarbeitungsschaltung nach Anspruch 1, welche eine Programmausführungseinheit aufweist, die eine Anweisung zur Aktivierung der Triggermittel (
13 ) vorsieht. - Datenverarbeitungsschaltung nach Anspruch 6, wobei die Programmausführungseinheit mit einem oder mehreren Vorgangsbearbeitungsprogrammen programmiert ist, wobei die Programmausführungseinheit so vorgesehen ist, dass sie die Anweisung nur dann ausführt, wenn keines der Vorgangsbearbeitungsprogramme ausgeführt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP99203586 | 1999-11-01 | ||
EP99203586 | 1999-11-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE60024564D1 DE60024564D1 (de) | 2006-01-12 |
DE60024564T2 true DE60024564T2 (de) | 2006-08-10 |
Family
ID=8240802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE60024564T Expired - Lifetime DE60024564T2 (de) | 1999-11-01 | 2000-10-13 | Datenschaltung mit einem nicht flüchtigen Speicher und mit einer fehlerkorrigierenden Schaltung |
Country Status (2)
Country | Link |
---|---|
US (1) | US6498749B1 (de) |
DE (1) | DE60024564T2 (de) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7219271B2 (en) * | 2001-12-14 | 2007-05-15 | Sandisk 3D Llc | Memory device and method for redundancy/self-repair |
US6868022B2 (en) * | 2003-03-28 | 2005-03-15 | Matrix Semiconductor, Inc. | Redundant memory structure using bad bit pointers |
US7496822B2 (en) * | 2003-05-15 | 2009-02-24 | Texas Instruments Incorporated | Apparatus and method for responding to data retention loss in a non-volatile memory unit using error checking and correction techniques |
US7277336B2 (en) * | 2004-12-28 | 2007-10-02 | Sandisk 3D Llc | Method and apparatus for improving yield in semiconductor devices by guaranteeing health of redundancy information |
US7212454B2 (en) * | 2005-06-22 | 2007-05-01 | Sandisk 3D Llc | Method and apparatus for programming a memory array |
US7567461B2 (en) | 2006-08-18 | 2009-07-28 | Micron Technology, Inc. | Method and system for minimizing number of programming pulses used to program rows of non-volatile memory cells |
US7545681B2 (en) * | 2006-11-27 | 2009-06-09 | Sandisk Corporation | Segmented bitscan for verification of programming |
US7440319B2 (en) * | 2006-11-27 | 2008-10-21 | Sandisk Corporation | Apparatus with segmented bitscan for verification of programming |
US7904793B2 (en) * | 2007-03-29 | 2011-03-08 | Sandisk Corporation | Method for decoding data in non-volatile storage using reliability metrics based on multiple reads |
US7797480B2 (en) * | 2007-03-29 | 2010-09-14 | Sandisk Corporation | Method for reading non-volatile storage using pre-conditioning waveforms and modified reliability metrics |
US7958390B2 (en) * | 2007-05-15 | 2011-06-07 | Sandisk Corporation | Memory device for repairing a neighborhood of rows in a memory array using a patch table |
US7966518B2 (en) * | 2007-05-15 | 2011-06-21 | Sandisk Corporation | Method for repairing a neighborhood of rows in a memory array using a patch table |
TW200849002A (en) * | 2007-06-01 | 2008-12-16 | Holtek Semiconductor Inc | Control device and control method |
US7788550B2 (en) * | 2007-12-17 | 2010-08-31 | Atmel Rousset S.A.S. | Redundant bit patterns for column defects coding |
US8255774B2 (en) | 2009-02-17 | 2012-08-28 | Seagate Technology | Data storage system with non-volatile memory for error correction |
US8862328B2 (en) * | 2010-05-14 | 2014-10-14 | Steering Solutions Ip Holding Corporation | System and method for determining an absolute position of a motor shaft in an electric steering system |
US9434407B2 (en) | 2010-05-14 | 2016-09-06 | Steering Solutions Ip Holding Corporation | Wake-up circuit in an electric steering system |
US20160343455A1 (en) * | 2014-01-31 | 2016-11-24 | Hewlett Packard Enterprise Development Lp | Remapping memory locations in a memory array |
US10304550B1 (en) | 2017-11-29 | 2019-05-28 | Sandisk Technologies Llc | Sense amplifier with negative threshold sensing for non-volatile memory |
US10643695B1 (en) | 2019-01-10 | 2020-05-05 | Sandisk Technologies Llc | Concurrent multi-state program verify for non-volatile memory |
US11024392B1 (en) | 2019-12-23 | 2021-06-01 | Sandisk Technologies Llc | Sense amplifier for bidirectional sensing of memory cells of a non-volatile memory |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0617363B1 (de) | 1989-04-13 | 2000-01-26 | SanDisk Corporation | Austausch von fehlerhaften Speicherzellen einer EEprommatritze |
US5532962A (en) | 1992-05-20 | 1996-07-02 | Sandisk Corporation | Soft errors handling in EEPROM devices |
US5475693A (en) | 1994-12-27 | 1995-12-12 | Intel Corporation | Error management processes for flash EEPROM memory arrays |
JP3542002B2 (ja) * | 1996-09-24 | 2004-07-14 | 株式会社ルネサステクノロジ | システム |
DE69732637T2 (de) | 1997-12-22 | 2005-12-29 | Stmicroelectronics S.R.L., Agrate Brianza | Selbsttest und Korrektur von Ladungsverlustfehlern in einem Sektorenlöschbaren und-programmierbaren Flashspeicher |
-
2000
- 2000-10-13 DE DE60024564T patent/DE60024564T2/de not_active Expired - Lifetime
- 2000-10-31 US US09/702,389 patent/US6498749B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6498749B1 (en) | 2002-12-24 |
DE60024564D1 (de) | 2006-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60024564T2 (de) | Datenschaltung mit einem nicht flüchtigen Speicher und mit einer fehlerkorrigierenden Schaltung | |
DE69434473T2 (de) | Prozessorschnittstellenchip für Doppelmikroprozessorsystem | |
DE69034227T2 (de) | EEprom-System mit Blocklöschung | |
DE102012109614B4 (de) | Verfahren zum Wiederherstellen von Stapelüberlauf- oder Stapelunterlauffehlern in einer Softwareanwendung | |
DE60030876T2 (de) | Bereichsverwaltung eines nichtflüchtigen Speichers mit hoher Kapazität | |
DE69630624T2 (de) | EEPROM-Matrix mit einem, dem "Flash"-Speicher ähnlichen Kern | |
EP0163096B1 (de) | Einrichtung zur Rettung eines Rechnerzustandes | |
DE10304447B4 (de) | Verfahren zur Handhabung von Datenfehlern in einem Prozessor mit Pipeline und derartiger Prozessor | |
US20080189588A1 (en) | Bit error prevention method and information processing apparatus | |
DE3128740C2 (de) | ||
DE102007058418A1 (de) | Fehlerkorrektur in Speicherbauteilen | |
DE2722099A1 (de) | Abfangeinrichtung fuer ein dv-system | |
DE102013021679A1 (de) | Rettung von Ereignisnachverfolgungsinformationen bei Stromausfall-Unterbrechungsszenarien | |
DE102006039747A1 (de) | Verfahren für Kontextzustandsmanagement | |
DE102011075814A1 (de) | Speicherpuffer mit zugänglicher Information nach einem Schreibfehler | |
DE102009047875A1 (de) | Speicherreparatur | |
DE102006036070A1 (de) | Ladungsfallenspeichervorrichtung und Verfahren für deren Herstellung und Betrieb | |
DE102017120826A1 (de) | Verfahren und Vorrichtung zum Überwachen von Speicher unter Verwendung einer Hintergrundmedienabtastung | |
DE19835610A1 (de) | Programmgesteuerte Einheit und Verfahren zum Debuggen derselben | |
DE69732637T2 (de) | Selbsttest und Korrektur von Ladungsverlustfehlern in einem Sektorenlöschbaren und-programmierbaren Flashspeicher | |
DE102018124836A1 (de) | Neuartiger speicherbaustein | |
DE4335061C2 (de) | Mehrspeichervorrichtung | |
DE60010847T2 (de) | Verfahren zur Fehlerbeseitigung in einem Thread-Programm | |
WO2004090732A2 (de) | Programmgesteuerte einheit | |
DE10230132A1 (de) | Nichtflüchtige Halbleiterspeichervorrichtung mit Sicherungsspeicherblock |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: NXP B.V., EINDHOVEN, NL |