KR19980083379A - 자동 리셋 기능을 갖는 스마트 카드 - Google Patents
자동 리셋 기능을 갖는 스마트 카드 Download PDFInfo
- Publication number
- KR19980083379A KR19980083379A KR1019970018657A KR19970018657A KR19980083379A KR 19980083379 A KR19980083379 A KR 19980083379A KR 1019970018657 A KR1019970018657 A KR 1019970018657A KR 19970018657 A KR19970018657 A KR 19970018657A KR 19980083379 A KR19980083379 A KR 19980083379A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- smart card
- input terminal
- receiving
- frequency
- Prior art date
Links
Abstract
본 발명은 외부로부터 비정상적인 신호가 입력될 때 자동으로 리셋되도록 하여 데이터의 안전성을 유지할 수 있는 자동 리셋 기능을 갖는 스마트 카드에 관한 것으로, 외부로부터 전원 전압을 입력받고, 그 값을 검출하는 전압 검출기와, 외부로부터 클럭을 입력받고, 그 주파수 값을 검출하는 주파수 검출기와, 상기 전압 검출기 및 주파수 검출기로부터 각각 전압 검출값 및 주파수 검출값을 입력받고, 외부로부터 클리어 신호를 입력받는 레지스터 플래그와, 일 입력단이 상기 전압 검출값을 입력받고, 타 입력단이 상기 주파수 검출값을 입력받는 제 1 오어 게이트와; 일 입력단이 상기 제 1 오어 게이트의 출력단에 연결되고, 타 입력단이 상기 레지스터 플래그로부터 인에이블 신호를 입력받는 앤드 게이트와, 일 입력단이 외부로부터 리셋 신호를 입력받고, 타 입력단이 상기 앤드 게이트의 출력단에 연결된 제 2 오어 게이트와, 상기 제 2 오어 게이트로부터 리셋 신호를 입력받는 CPU와, 상기 CPU에 연결되어 어드레스 신호 및 데이터, 그리고 제어 신호들이 전송되는 시스템 버스와, 상기 시스템 버스에 연결되어 데이터가 저장되고, 입출력되는 데이터 저장부를 포함한다. 이와 같은 자동 리셋 기능을 갖는 스마트 카드에 의해서, 외부로부터 스마트 카드의 IC에 인가된 비정상적인 주파수를 갖는 클럭 또는 전압에 의한 스마트 카드 IC의 오동작을 방지할 수 있고, 또한 스마트 카드 IC의 EEPROM 데이터의 변경에 의해 카드가 위조되는 등의 문제점을 해결할 수 있다.
Description
본 발명은 스마트 카드(smart card)에 관한 것으로, 좀 더 구체적으로는, 외부로부터 비정상적인 신호가 입력될 때 자동으로 리셋(reset)되도록 하여 데이터의 안전성을 유지할 수 있는 자동 리셋 기능을 갖는 스마트 카드에 관한 것이다.
스마트 카드와 카드 단말기와의 통신은 국제 표준 규격인 ISO7816-3으로 규정되어 있다.
이 중, 가장 보편화되어 널리 사용되는 방식은 단방향 통신으로서 클럭(clock)과 비동기식으로 통신하는 단방향 비동기 직렬 통신(half duplex asynchronous serial communication) 방식이다.
즉, 스마트 카드가 송신하면 단말기는 수신하고, 반대로 단말기가 송신하면 스마트 카드는 수신하는 단방향(half duplex) 통신 방법으로서, 스마트 카드에 공급되는 클럭과는 비동기(asynchronous) 방식이 널리 통용되고 있다.
일반적으로, 카드 단말기와 스마트 카드와의 송수신은 1개의 신호(SIO ;Serial Input Output)로 이루어지며, 카드 단말기는 스마트 카드의 동작을 위해 전원(VDD), 접지(GND), 리셋(RESET) 그리고 클럭(clock) 신호를 출력하고, 스마트 카드는 이들 신호를 수신하여 그 결과를 SIO단으로 출력한다.
그러나, 이와 같은 동작에 있어서, 만일 외부로부터 카드 IC(Integrated Circuit)에 비정규적인 주파수, 예컨대, 저주파수를 가하여 IC의 동작을 매우 천천히 시키거나 빠르게 동작시키면 SIO 단자를 통해 카드 IC의 내부 동작을 예측할 수 있다. 따라서, 카드 IC 내부의 EEPROM의 데이터를 임의로 변경할 수 있고, 또한 카드의 위조가 가능해지는 문제점이 발생된다.
뿐만 아니라, 외부로부터 카드 IC에 비정상적인 전압이 입력되면 IC의 오동작으로 인해 EEPROM 데이터가 임의로 변경되어서 EEPROM의 데이터 안전성(security) 및 카드의 신뢰성이 크게 저하되는 문제점이 발생된다.
상술한 문제점을 해결하기 위해 제안된 본 발명은, 외부로부터 비정상적인 신호가 입력될 때 자동으로 리셋되도록 하여 데이터의 안전성을 유지할 수 있는 자동 리셋 기능을 갖는 스마트 카드를 제공하는 데 그 목적이 있다.
도1은 본 발명의 실시예에 따른 자동 리셋 기능을 갖는 스마트 카드의 구성을 개략적으로 보이는 도면.
* 도면의 주요 부분에 대한 부호 설명*
10 : 전압 검출기 12 : 주파수 검출기
14 : 레지스터 플래그 16, 20 : 오어 게이트
18 : 앤드 게이트 22 : CPU
26 : ROM 28 : RAM
30 : EEPROM 32 : 입출력부
(구성)
상술한 바와 같은 목적을 달성하기 위한 본 발명에 의하면, 자동 리셋 기능을 갖는 스마트 카드는, 외부로부터 전원 전압을 입력받고, 그 값을 검출하는 전압 검출기와; 외부로부터 클럭을 입력받고, 그 주파수 값을 검출하는 주파수 검출기와; 상기 전압 검출기 및 주파수 검출기로부터 각각 전압 검출값 및 주파수 검출값을 입력받고, 외부로부터 클리어 신호를 입력받는 레지스터 플래그와; 일 입력단이 상기 전압 검출값을 입력받고, 타 입력단이 상기 주파수 검출값을 입력받는 제 1 오어 게이트와; 일 입력단이 상기 제 1 오어 게이트의 출력단에 연결되고, 타 입력단이 상기 레지스터 플래그로부터 인에이블 신호를 입력받는 앤드 게이트와; 일 입력단이 외부로부터 리셋 신호를 입력받고, 타 입력단이 상기 앤드 게이트의 출력단에 연결된 제 2 오어 게이트와; 상기 제 2 오어 게이트로부터 리셋 신호를 입력받는 CPU와; 상기 CPU에 연결되어 어드레스 신호 및 데이터, 그리고 제어 신호들이 전송되는 시스템 버스와; 상기 시스템 버스에 연결되어 데이터가 저장되고, 입출력되는 데이터 저장부를 포함한다.
(작용)
이와 같은 자동 리셋 기능을 갖는 스마트 카드에 의해서, 외부로부터 스마트 카드의 IC에 인가된 비정상적인 주파수를 갖는 클럭 또는 전압에 의한 스마트 카드 IC의 오동작을 방지할 수 있고, 또한 스마트 카드 IC의 EEPROM 데이터의 변경에 의해 카드가 위조되는 등의 문제점을 해결할 수 있다.
(실시예)
이하, 본 발명의 바람직한 실시예를 첨부 도면 도 1에 의거해서 상세하게 설명한다.
도 1에는 본 발명의 실시예에 따른 자동 리셋 기능을 갖는 스마트 카드의 구성이 개략적으로 도시되어 있다.
도 1을 참조하면, 본 발명의 실시예에 따른 자동 리셋 기능을 갖는 스마트 카드는, 전압 검출기(voltage detector ;10)와, 주파수 검출기(frequency detector ;12)와, 레지스터 플래그(register flag ;14)와, 오어 게이트(or-gate ;16, 20)와, 앤드 게이트(and-gate ;18)와, CPU(Central Processor Unit ;22)와, 시스템 버스(system bus ;24)와, ROM(Read Only Memory ;26)와, RAM(Random Access Memory ;28)와, EEPROM(Electrically Erasable Programmable ROM ;30)과, I/O(Input/Output ;32)를 포함하는 구성을 갖는다.
상술한 바와 같은 구성의 자동 리셋 기능을 갖는 스마트 카드의 동작을 도 1을 참조하여 상세히 설명하면 다음과 같다.
먼저, 전압 검출기(10)와 주파수 검출기(12)는 각각 외부로부터 입력되는 전압(VDD)의 값과 클럭(CLK)의 주파수 값을 검출한다. 그리고, 상기 전압 값이나 주파수 값이 이미 설정되어 있는 규정값 보다 높은 값으로 입력되면 상기 레지스터 플래그(14)에 논리 1을 저장하고, 정상값이 입력되면 논리 0을 저장한다.
이어서, 상기 전압 검출기(10) 및 주파수 검출기(12)에 의해 검출된 전압값 및 주파수 값은 상기 오어 게이트 16으로 입력되고, 상기 앤드 게이트 18은 상기 오어 게이트 16의 출력과 상기 레지스터 플래그(14)로부터 출력되는 인에이블 신호(EN)를 입력받아 논리 연산한다.
다음, 오어 게이트 20은 외부로부터 입력되는 리셋 신호(RST) 및 상기 앤드 게이트 18의 출력 신호를 입력받아 논리 연산을 수행하고, 상기 오어 게이트 20의 출력을 입력받은 상기 CPU(22) 및 레지스터 플래그(14)는 각각 리셋(RST) 및 셋(SET)된다.
이때, 상기 레지스터 플래그(14)로부터 출력되는 인에이블 신호(EN)가 논리 1이면, 상기 전압 검출기(10) 또는 주파수 검출기(12)로부터 출력되는 검출 신호에 의해 해당되는 레지스터 플래그는 셋되고, 상기 CPU(22)는 외부로부터 상기 오어 게이트 20에 인가되는 리셋 신호(RST)에 관계없이 리셋된다.
그러나, 상기 레지스터 플래그(14)로부터 출력되는 인에이블 신호(EN)가 논리 0이면, 상기 전압 검출기(10) 또는 주파수 검출기(12)로부터 출력되는 검출 신호에 의해 해당되는 레지스터 플래그만 셋되고, 상기 CPU(22)는 리셋되지 않는다. 또한, 상기 CPU(22)가 리셋되면 스마트 카드 IC의 모든 레지스터는 초기값으로 전환되고 레지스터 플래그(14)도 클리어(clear)된다.
상술한 바와 같은 자동 리셋 기능을 갖는 스마트 카드에 의해서, 외부로부터 스마트 카드의 IC에 인가된 비정상적인 주파수를 갖는 클럭 또는 전압에 의한 스마트 카드 IC의 오동작을 방지할 수 있고, 또한 스마트 카드 IC의 EEPROM 데이터의 변경에 의해 카드가 위조되는 등의 문제점을 해결할 수 있다.
Claims (1)
- 외부로부터 전원 전압(VDD)을 입력받고, 그 값을 검출하는 전압 검출기(10)와;외부로부터 클럭(CLK)을 입력받고, 그 주파수 값을 검출하는 주파수 검출기(12)와;상기 전압 검출기(10) 및 주파수 검출기(12)로부터 각각 전압 검출값 및 주파수 검출값을 입력받고, 외부로부터 클리어 신호(CLR)를 입력받는 레지스터 플래그(14)와;일 입력단이 상기 전압 검출값을 입력받고, 타 입력단이 상기 주파수 검출값을 입력받는 제 1 오어 게이트(16)와;일 입력단이 상기 제 1 오어 게이트(16)의 출력단에 연결되고, 타 입력단이 상기 레지스터 플래그(14)로부터 인에이블 신호(EN)를 입력받는 앤드 게이트(18)와;일 입력단이 외부로부터 리셋 신호(RST)를 입력받고, 타 입력단이 상기 앤드 게이트(18)의 출력단에 연결된 제 2 오어 게이트(20)와;상기 제 2 오어 게이트(20)로부터 리셋 신호(RST)를 입력받는 CPU(22)와;상기 CPU(22)에 연결되어 어드레스 신호 및 데이터, 그리고 제어 신호들이 전송되는 시스템 버스(24)와;상기 시스템 버스(24)에 연결되어 데이터가 저장되고, 입출력되는 데이터 저장부를 포함하는 자동 리셋 기능을 갖는 스마트 카드.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970018657A KR19980083379A (ko) | 1997-05-15 | 1997-05-15 | 자동 리셋 기능을 갖는 스마트 카드 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970018657A KR19980083379A (ko) | 1997-05-15 | 1997-05-15 | 자동 리셋 기능을 갖는 스마트 카드 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980083379A true KR19980083379A (ko) | 1998-12-05 |
Family
ID=65990756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970018657A KR19980083379A (ko) | 1997-05-15 | 1997-05-15 | 자동 리셋 기능을 갖는 스마트 카드 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980083379A (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100471147B1 (ko) * | 2002-02-05 | 2005-03-08 | 삼성전자주식회사 | 보안 기능을 갖는 반도체 집적 회로 |
KR100649882B1 (ko) * | 2005-07-19 | 2006-11-27 | 삼성전자주식회사 | 비정상 조건 검출회로, 집적회로 카드, 및 cpu 작동방법 |
KR100926568B1 (ko) * | 2007-12-07 | 2009-11-12 | 한국전자통신연구원 | 반도체 디바이스 및 이에 대한 템퍼 방지 방법 |
KR101436982B1 (ko) * | 2007-10-12 | 2014-09-03 | 삼성전자주식회사 | 반도체 집적 회로 및 그것의 검사 방법 |
-
1997
- 1997-05-15 KR KR1019970018657A patent/KR19980083379A/ko not_active Application Discontinuation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100471147B1 (ko) * | 2002-02-05 | 2005-03-08 | 삼성전자주식회사 | 보안 기능을 갖는 반도체 집적 회로 |
US7159153B2 (en) | 2002-02-05 | 2007-01-02 | Samsung Electronics Co., Ltd. | Semiconductor integrated circuit with security function |
KR100649882B1 (ko) * | 2005-07-19 | 2006-11-27 | 삼성전자주식회사 | 비정상 조건 검출회로, 집적회로 카드, 및 cpu 작동방법 |
KR101436982B1 (ko) * | 2007-10-12 | 2014-09-03 | 삼성전자주식회사 | 반도체 집적 회로 및 그것의 검사 방법 |
KR100926568B1 (ko) * | 2007-12-07 | 2009-11-12 | 한국전자통신연구원 | 반도체 디바이스 및 이에 대한 템퍼 방지 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7085979B2 (en) | Voltage-glitch detection device and method for securing integrated circuit device from voltage glitch attack | |
US5247163A (en) | IC card having a monitor timer and a reset signal discrimination circuit | |
US8157180B2 (en) | Integrated circuit device with multiple communication modes and operating method thereof | |
US4916662A (en) | IC card including high input voltage detection and suppression | |
EP0341712B1 (en) | IC card having means for protecting erroneous operation | |
US5225667A (en) | Ic card | |
US5166503A (en) | IC memory card | |
US4945540A (en) | Gate circuit for bus signal lines | |
US6474558B1 (en) | Data carrier for operation with and without contacts | |
JPH0312095A (ja) | 半導体メモリ装置 | |
US8104690B2 (en) | Smart card system and operating method thereof | |
EP0377455B1 (en) | Test mode switching system for LSI | |
KR19980083379A (ko) | 자동 리셋 기능을 갖는 스마트 카드 | |
KR100314413B1 (ko) | 내부상태확정장치및집적회로카드 | |
GB2242766A (en) | Protecting stored data | |
US6931234B1 (en) | Data processing device and method of controlling operation of data processing device | |
US6796501B2 (en) | Smart card reader circuit and method of monitoring | |
US6948057B2 (en) | Memory modules storing therein boot codes and method and device for locating same | |
US7787315B2 (en) | Semiconductor device and method for detecting abnormal operation | |
US6222398B1 (en) | Voltage detecting circuit | |
JP2527251B2 (ja) | Icカ―ド | |
US7080280B2 (en) | Power failure sensing device and a card reader having a power failure sensing device | |
US5559731A (en) | IC card | |
US5870623A (en) | I/O port for determining accidents in an external device | |
JP2004326415A (ja) | リセット機能付きicカード用lsi |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |