JP4796269B2 - 保安機能を有する半導体集積回路 - Google Patents
保安機能を有する半導体集積回路 Download PDFInfo
- Publication number
- JP4796269B2 JP4796269B2 JP2003021797A JP2003021797A JP4796269B2 JP 4796269 B2 JP4796269 B2 JP 4796269B2 JP 2003021797 A JP2003021797 A JP 2003021797A JP 2003021797 A JP2003021797 A JP 2003021797A JP 4796269 B2 JP4796269 B2 JP 4796269B2
- Authority
- JP
- Japan
- Prior art keywords
- detector
- integrated circuit
- semiconductor integrated
- signal
- smart card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/86—Secure or tamper-resistant housings
- G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路に関するものであり、さらに具体的には、権限がない使用者により情報が漏洩されたり、破壊されたり、改ざんされたりすることから安全に保護することができる保安機能を有する半導体集積回路に関するものである。
【０００２】
【従来の技術】
１９２０年代にクレジットカードが最初に出現した以後、キャッシュカード、クレジットカード、身分証、証券カード、デパートカードなどにカードの利用が拡散されており、近来には、使用者の便利性、安定性、多様性などにより、小型コンピュータと呼ばれるＩＣ（ｉｎｔｅｒｇｒａｔｅｄ ｃｉｒｃｕｉｔ）カードに対する関心が増加している。
【０００３】
ＩＣカードは、信用カードサイズのプラスチックカードに比べて薄い半導体素子を付着したものであり、既存の磁気テープを付けて使用するカードに比べて安全性が高く、データが消される恐れがないだけではなく、保安性が高く、次世代マルチメディア情報媒体として期待されている。ＩＣカードはクレジットカードサイズの厚さを有するプラスチックに０．５ｍｍ厚の半導体チップが装着されたＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）形態からなる。
【０００４】
ＩＣカードは既存のマグネチックストライプカード（ｍａｇｎｅｔｉｃ ｓｔｒｉｐｅ ｃａｒｄ）のような形とサイズを有し、接触型ＩＣカードと、二種類の無線型非接触式カードＣＩＣＣ（Ｃｏｎｔａｃｔｌｅｓｓ ＩＣ Ｃａｒｄ）及びＲＣＣＣ（Ｒｅｍｏｔｅ Ｃｏｕｐｌｉｎｇ ＣｏｍｍｕｎｉｃａｔｉｏｎＣａｒｄ）がある。ＣＩＣＣは米国ＡＴ＆Ｔで開発されたものであって、感知距離が１／２インチ範囲であり、ＲＣＣＣは７００ｃｍ程度の距離でカードを認識することができるカードとして、ＩＳＯ ＤＩＳ １０５３６に標準化されている。
【０００５】
ＩＣカードの種類を区分すれば、マイクロプロセッサが内蔵されているＩＣカードをスマートカードといい、マイクロプロセッサが内蔵されていない非接触式カードとメモリカードは‘非接触式ＩＣカード、メモリカード’という別途の名称で呼ばれる。
【０００６】
スマートカードは中央処理装置、応用プログラムを貯蔵するＥＥＰＲＯＭ、ＲＯＭ、ＲＡＭからなっている。スマートカードが有している一番基本的な長所は、高信頼性／保安性、大容量データの貯蔵、電子財布（Ｅ−ｐｕｒｓｅ）機能と共に多様なアプリケーションを搭載することができることである。このスマートカードは、双方向通信、分散処理、情報の安全保護など情報の入出力が可能なので、金融、流通、工場自動化、事務自動化、医療、交通、産業、社会保障、移動通信、公衆電話、ケーブルＴＶ、電力、ガス、水道、教育、クレジットカード、デビットカード、前払いカード、都市ガス管理、情報保安、ホームバンキングなどに、その適用分野も日に日に発展している。
【０００７】
そして、上述のようなサービスは一つのカードに統合していく趨勢にある。このような趨勢に添って、金融決済手段などで使われるスマートカードをより便利に使うことができ、前記スマートカードと結びついた多様なサービスを使用者により便利に提供することができる装置及びそれのためのサービス方法が要求されている。
【０００８】
上述のように、スマートカード内部に貯蔵されたデータは安全に保管されなければならず、外部に流出した時には使用者やシステム運営者にも大きな危険因子になる。特に、スマートカード内部のデータを見つけ出すために、直接的なチップ内部の信号をモニタリングする場合、致命的なデータの損失につながる場合もある。このようなモニタリング方法のうち一つは、一般的にチップの表面を覆っているシリコン酸化膜ＳｉＯ2を除去し、チップの表面に露出されたメタルラインをオシロスコープ（ｏｓｃｉｌｌｏｓｃｏｐｅ）を利用してモニタリングする方法である。ここで、チップの表面の保護膜として使われるシリコン酸化膜を除去することを“ディ−キャプシュレーション（ｄｅ−ｃａｐｓｕｌａｔｉｏｎ）”という。チップ内部信号のモニタリングを防止するため、チップをディ−キャプシュレーションする場合に、チップのディ−キャプシュレーション事実を知らせる検出装置が必要である。このような検出装置には受光素子と連結された光露出検出器（ｌｉｇｈｔ ｅｘｐｏｓｕｒｅ ｄｅｔｅｃｔｏｒ）、パッシベーション除去検出器（ｐａｓｓｉｖａｔｉｏｎ ｒｅｍｏｖｅ ｄｅｔｅｃｔｏｒ）などがある。
【０００９】
他のモニタリング方法としては、メインクロック信号の周波数を低めてデータ伝送ラインを通じて送受信されるデータをモニタリングする方法がある。このようなモニタリングを検出するためにメインクロック信号の周波数が規定範囲を外れたか否かを検出する周波数検出器が使用される。
【００１０】
スマートカードは権限がない使用者による被害の防止だけではなく、動作環境によるカード損傷防止のための装置を要求する。例えば、カード判読機（ｃａｒｄ Ｒｅａｄｅｒ）から供給される電圧が定格範囲を外れる場合に発生するスマートカードの損傷を防止するために電圧検出器が使われる。また、周辺温度が高すぎるか、低過ぎて正常の動作を実行できないことを防止するために温度検出器が使われる。
【００１１】
従来のスマートカードは上述の検出器、すなわち光露出検出器、パッシベーション除去検出器、周波数検出器、電圧検出器及び温度検出器のうち少なくとも一つが検出信号を出力する時に、内蔵されたマイクロプロセッサを始め、すべての回路をリセットして、外部攻撃による情報漏洩や破壊及び改ざんや非正常状態の動作環境による損傷を防止する。
【００１２】
しかし、メインクロック信号の周波数、電圧、周辺温度などが正常状態に戻り、ディ−キャプシュレーションされたチップを再び密封した状態でスマートカードをリスタートする時に、使用者はチップが侵入者により攻撃を受けたか否かだけではなく、どのような原因によってチップがリセットされたかも全く分からない。例えば、個人の身の上の明細などが貯蔵されたチップや金融引き取りのためにチップの貯蔵された情報が進入者に漏洩、または改ざんされた場合に、それに対する対応が必要である。しかし、従来の技術によれば、侵入者による攻撃または非正常状態によるリセット原因が全くわからなかった。
【００１３】
【発明が解決しようとする課題】
本発明の目的は、権限がない使用者に進入されるとか、動作環境が非正常状態に置かれるとかを感知した時に、感知情報を貯蔵することができる保安回路を具備した半導体集積回路を提供することにある。
【００１４】
本発明のまた他の目的は、動作環境が正常状態に戻った時に、どのような原因によって集積回路がリセットされたのかが分かる保安回路を具備した半導体集積回路を提供することにある。
【００１５】
【課題を解決するための手段】
上述の目的を達成するための本発明によれば、中央処理装置を備える半導体集積回路は、前記スマートカードの動作環境が非正常状態であるか否かを各々検出する複数の検出器、前記検出器のうち少なくとも一つが前記動作環境の非正常状態であることを検出したときに前記中央処理装置をリセットさせるためのリセット信号を発生するリセット信号発生器、及び前記検出器のうち少なくとも一つが前記動作環境の非正常状態であることを検出したときに前記検出器からの検出信号を貯蔵する電気的にプログラム可能なメモリを含む。検出器は少なくとも半導体集積回路を保護する保護膜が除去されて半導体集積回路が外部の光に露出されたことを検出する。前記検出器のうち少なくとも一つが前記動作環境の非正常状態であることを検出したときに、前記検出器からの検出信号が前記電気的にプログラム可能なメモリに貯蔵されてから前記中央処理装置がリセットされる。そして、前記中央処理装置は、正常状態でリスタートする時に、前記不揮発性メモリに貯蔵された情報を読み出してどのような原因によってリセットされたかを使用者に知らせる。
【００１６】
望ましい実施形態において、前記検出器に各々対応し、対応する検出器からの前記検出信号をラッチするための複数のラッチと前記ラッチにラッチされた前記検出信号を受け入れ、前記検出信号のうち少なくとも一つが前記動作環境が非正常状態であることを示す時に、プログラム制御信号をイネーブルする論理回路をさらに含む。
【００１７】
この実施形態において、前記電気的にプログラム可能なメモリは前記イネーブルされたプログラム制御信号に応答して前記検出器からの検出信号を貯蔵する。
【００１８】
この実施形態において、前記プログラム制御信号がイネーブルされた後、予め設定された時間が経過した時に、制御信号をイネーブルするタイマをさらに含む。但し、前記予め設定された時間は前記電気的にプログラム可能なメモリが前記プログラム制御信号に応答して前記検出信号を記録するのにかかる時間である。
【００１９】
望ましい実施形態において、前記リセット信号発生器は前記タイマからの前記イネーブルされた制御信号に応答して前記リセット信号を発生する。
【００２０】
前記電気的にプログラム可能なメモリは、前記検出器からの検出信号を各々貯蔵する複数のメモリセルを含み、前記メモリセルは各々電気的に消去及びプログラム可能なメモリＥＥＰＲＯＭで構成される。
【００２１】
特に、前記検出器各々はメインクロック信号の周波数、前記スマートカードに供給される電源電圧及び周辺温度が正常範囲を外れるか否かを検出するための検出器で構成される。
【００２２】
上述の目的を達成するための本発明によれば、本発明のスマートカードは、前記スマートカードの動作環境が非正常状態であるか否かを各々検出する複数の検出器、前記検出器のうち少なくとも一つが前記動作環境の非正常状態であることを検出したときに前記中央処理装置をリセットさせるためのリセット信号を発生するリセット信号発生器、及び前記検出器のうち少なくとも一つが前記動作環境の非正常状態であることを検出したときに前記検出器からの検出信号を貯蔵する電気的にプログラム可能な不揮発性メモリを含む。検出器は少なくともスマートカードのチップ表面を保護する保護膜が除去されて外部の光に露出されたことを検出する。前記中央処理装置はリスタートする時に、前記電気的にプログラム可能な不揮発性メモリに貯蔵された前記検出信号を読み出してどのような原因によってリセットされたかを使用者に知らせる。
【００２３】
【発明の実施の形態】
以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。
【００２４】
図１は本発明の望ましい実施形態による保安制御器を備えたスマートカードの概略構成を示すブロック図である。図１を参照すれば、スマートカード１はＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）３１、ＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）３２、ＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）３３、ＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａｂｌｅ ａｎｄ ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）３４及びＳＩＯ（ｓｅｒｉａｌ ｉｎｐｕｔ／ｏｕｔｐｕｔ ｉｎｔｅｒｆａｃｅ）３５のような一般的な回路構成だけではなく、スマートカード１の動作環境を各々検出して検出結果として検出信号を各々出力する非正常状態発生装置として周波数検出器１１、電圧検出器１２、温度検出器１３、光露出検出器１４及び前記検出器１１〜１４のうち少なくとも一つが検出信号を出力する時に、ＣＰＵ３１をリセットするためにリセット信号ＲＳＴを出力する保安制御器２０を含む。
【００２５】
周波数検出器１１はメインクロック信号の周波数を検出し、検出された周波数が規定範囲を外れた時に、検出信号ＤＥＴ０を出力する。電圧検出器１２は外部（例えば、カード判読器）から供給される電圧のレベルを検出し、検出された電圧が規定範囲を外れた時に、検出信号ＤＥＴ１を出力する。温度検出器１３はスマートカード１の周辺の温度を検出し、検出された温度が予め設定された範囲より高い、またはより低い時に、検出信号ＤＥＴ２を出力する。光露出検出器１４はチップ表面の保護膜として使われるシリコン酸化膜が除去されて外部の光に露出された時に、検出信号ＤＥＴ３を出力する。この実施形態において、４個の検出器１１〜１４のみを図示して説明するが、外部侵入者による攻撃及び動作環境の非正常状態を検出するために多様な検出器をスマートカード１に具備することができる。保安制御器２０は検出器１１〜１４のうちいずれか一つから検出信号が入力されれば、検出信号を貯蔵した後に、ＣＰＵ３１をリセットするためのリセット信号ＲＳＴを出力する。保安制御器２０の詳細な回路構成及び動作を添付した図２を参照して詳細に説明する。
【００２６】
図２は図１に示した保安制御器２０の詳細な構成を示す図である。図２を参照すれば、保安制御器２０は検出情報貯蔵装置１００、ラッチ１０１〜１０４、検出信号感知器１０５、タイマ１０６及びリセット信号発生器１０７を含む。各回路構成の具体的な動作を見ると、ラッチ１０１〜１０４は検出器１１〜１４に各々対応し、対応する検出器から出力される検出信号ＤＥＴ０〜ＤＥＴ３を各々ラッチする。検出信号感知器１０５は入力端子がラッチ１０１〜１０４に各々連結されたＯＲゲートで構成される。ＯＲゲート１０５はラッチ１０１〜１０４のうち少なくとも一つに検出信号ＤＥＴ０〜ＤＥＴ３がラッチされたか否かを判別し、判別の結果として、プログラム制御信号ＰＧＭを出力する。検出情報貯蔵装置１００はＯＲゲート１０５からのプログラム制御信号ＰＧＭに応答してラッチ１０１〜１０４にラッチされた検出信号ＤＥＴ０〜ＤＴＥ３を貯蔵する。タイマ１０６はＯＲゲート１０５からプログラム制御信号ＰＧＭが入力された後に、予め設定された時間が経過すれば、制御信号を出力する。リセット信号発生器１０７はタイマ１０６からの制御信号に応答してＣＰＵ３１をリセットさせるためのリセット信号ＲＳＴを出力する。ＣＰＵ３１はリセット信号発生器１０７からのリセット信号ＲＳＴに応答してリセットされる。ＣＰＵ３１がリセットされた後に、動作環境が正常状態に戻り、正常レベルの電源電圧と正常周波数のクロック信号が供給されればＣＰＵ３１はリスタートする。ＣＰＵ３１はリスタートする時に、検出情報貯蔵装置１００に読み出し制御信号ＲＤとアドレス信号ＡＤＤを出力して検出情報貯蔵装置１００に貯蔵されたデータを読み出す。検出情報貯蔵装置１００から読み出されたデータが外部侵入者による攻撃または動作環境の非正常状態が発生したことを示すと、それに対する情報を出力して使用者がそれによる対処をすることができるようにする。
【００２７】
図３は図２に示した検出情報貯蔵装置１００の詳細な回路構成を示す図面である。図３を参照すれば、検出情報貯蔵装置１００はメモリセルアレイ１１０を含む。メモリセルアレイ１１０は一つの行と複数の列に配列された複数のメモリセルＭＣ０〜ＭＣ３を含み、行は制御ラインＣＬとワードラインＷＬで構成され、列はビットラインＢＬ０〜ＢＬ３で各々構成される。各メモリセルは検出信号を貯蔵するために電気的に消去及びプログラム可能なメモリＥＥＰＲＯＭセルと行選択トランジスタで構成される。例えば、メモリセルＭＣ０はＥＥＰＲＯＭセルＣ０と行選択トランジスタＷＳ０で構成される。メモリセルＭＣ１はＥＥＰＲＯＭセルＣ１と行選択トランジスタＷＳ１で構成される。メモリセルＭＣ２はＥＥＰＲＯＭセルＣ２と行選択トランジスタＷＳ２で構成される。メモリセルＭＣ３はＥＥＰＲＯＭセルＣ３と行選択トランジスタＷＳ３で構成される。この実施形態において、検出信号を貯蔵するためのセルはＥＥＰＲＯＭセルで構成されるが、電源供給が遮断されても、貯蔵された内容を維持する他の形態の不揮発性メモリセルで構成することができる。ＥＥＰＲＯＭセルＣ０−Ｃ３のソースは、ソースラインＳＬと連結され、制御ゲートは制御ラインＣＬと連結される。行選択トランジスタＷＳ０〜ＷＳ３のソースは各々対応するＥＥＰＲＯＭセルのドレインと連結され、ドレインは対応するビットラインと連結され、ゲートはワードラインＷＬと連結される。ソースライン制御トランジスタ１３０はソースラインＳＬと連結されたドレイン、接地電圧ＶＳＳと連結されたソース、及び制御回路１７０と連結されたゲートを有する。ソースライン制御トランジスタ１３０は制御回路１７０の制御に応答して読み出し動作の間、ソースラインＳＬを接地電圧と連結する。
【００２８】
制御回路１７０は外部から入力される読み出し制御信号ＲＤ、消去制御信号ＥＲ及びプログラム制御信号ＰＧＭに応答して図３に示した各回路構成を制御する。高電圧発生器１５０は制御回路１７０の制御に応答してメモリセルＭＣ０〜ＭＣ３をプログラム及び消去する時に、そしてメモリセルＭＣ０〜ＭＣ３に貯蔵されたデータを読み出す時に、必要な高電圧を各々発生する。Ｘ−デコーダ１４０は制御回路１７０の制御と外部から入力されるアドレス信号ＡＤＤに応答して高電圧発生器１５０からの電圧でワードラインＷＬを駆動する。ここで、メモリセルアレイ１１０が多数の行と多数の列のマトリックス形態で配列されたメモリセルを含む場合に、Ｘ−デコーダ１４０はアドレス信号ＡＤＤに応答して多数の行のうち一つを選択して駆動するが、この実施形態において、メモリセルアレイ１１０は但し一つの行のみを備えるので、Ｘ−デコーダ１４０は一つのワードラインＷＬを駆動する。
【００２９】
制御ラインレベルシフト１６０は制御回路１７０からの制御に応答して制御ラインＣＬを高電圧発生器１５０から入力される高電圧ＶＰＰ、接地電圧ＧＮＤまたは所定のレベルのプラス電圧に駆動する。ラッチ１９０は図２に示したラッチ１０１〜１０４からの検出信号ＤＥＴ０〜ＤＴＥ３を受け入れてラッチする。ビットラインレベルシフト１８０は制御回路１７０からの制御及び／またはラッチ１９０にラッチされた検出信号ＤＥＴ０〜ＤＥＴ３に従ってビットラインＢＬ０〜ＢＬ３を高電圧発生器１５０から入力される高電圧ＶＰＰ、接地電圧ＧＮＤまたは所定のレベルのプラス電圧に駆動する。
【００３０】
Ｙ−デコーダ１２０は外部からのアドレス信号ＡＤＤに応答してビットラインＢＬ０〜ＢＬ３のうちいずれか一つを選択するための選択信号を出力する。出力選択器２００はＹ−デコーダ１２０からの選択信号に応答してビットラインＢＬ０〜ＢＬ３のうちいずれか一つの電圧レベルを出力する。感知増幅器２１０は出力選択器２００から出力される信号の電圧レベルを感知及び増幅してデータ出力信号ＤＯとして出力する。続けて上述のような構成を有する検出情報貯蔵装置１００の動作が説明される。
【００３１】
図２及び図３を参照すれば、ノーマル状態で検出器１１〜１４はローレベルの検出信号ＤＥＴ０〜ＤＥＴ３を出力する。しかし、各検出器１１〜１４は誤謬検出条件に置かれば、検出信号ＤＥＴ０〜ＤＥＴ３をハイレベルに出力する。例えば、誰かによりチップの表面を覆っているシリコン酸化膜ＳｉＯ2が除去される場合に、光露出検出器１４はハイレベルの検出信号ＤＥＴ３を出力する。したがって、ラッチ１０１〜１０３にはローレベルの検出信号ＤＥＴ０〜ＤＥＴ２が各々ラッチされ、ラッチ１０４にはハイレベルの検出信号ＤＥＴ３がラッチされる。ＯＲゲート１０５はラッチ１０４にラッチされたハイレベルの検出信号ＤＥＴ３に応答してハイレベルのプログラム制御信号１０５を出力する。プログラム制御信号１０５がハイレベルに活性化されることによって、検出情報貯蔵装置１００のＥＥＰＲＯＭセルＣ０〜Ｃ３はプログラムされる。ＥＥＰＲＯＭセルＣ０〜Ｃ３をプログラムするためには、ワードラインＷＬ、ビットラインＢＬ、制御ラインＣＬ及びソースラインＳＬを適切な電圧に駆動しなければならない。次の表１はＥＥＰＲＯＭセルＣ０〜Ｃ３をプログラム及び消去する時と及びＥＥＲＰＯＭセルＣ０〜Ｃ３に貯蔵されたデータを読み出す時に必要な電圧をまとめたものである。
【００３２】
【表１】
【００３３】
プログラム動作の間、Ｘ−デコーダ１４０はワードラインＷＬを高電圧発生器１５０からの高電圧ＶＰＰに駆動する。制御回路１７０はソースライン制御トランジスタ１３０をターンオフさせる。したがって、ソースラインＳＬはフローティングされる。制御ラインレベルシフト１６０は制御ラインＣＬを接地電圧ＧＮＤに駆動する。ラッチ１９０はラッチ１０１〜１０４にラッチされた検出信号ＤＥＴ０〜ＤＥＴ３を受け入れる。ビットラインレベルシフト１８０はラッチ１９０にラッチされた検出信号ＤＥＴ０〜ＤＥＴ３のうちハイレベルである検出信号に対応するビットラインを高電圧発生器１５０からの高電圧ＶＰＰ（例えば、１７Ｖ）に駆動し、残りのビットラインを接地電圧ＧＮＤに駆動する。先の例で、検出信号ＤＥＴ０〜ＤＥＴ２はローレベルであり、検出信号ＤＥＴ３はハイレベルであるので、ビットラインＢＬ０〜ＢＬ２は接地電圧に駆動され、ビットラインＢＬ３は高電圧ＶＰＰに駆動される。したがって、ＥＥＰＲＯＭセルＣ３は論理‘０’にプログラムされる。但し、ＥＥＰＲＯＭセルＣ０〜Ｃ３は初期に消去されているとする。したがって、ＥＥＰＲＯＭセルＣ０〜Ｃ２は論理‘１’のデータを維持する。
【００３４】
一方、タイマ１０６がハイレベルのプログラム制御信号ＰＧＭを受け入れた後、予め設定された時間が経過すれば、制御信号を出力する。ここで、タイマ１０６に予め設定された時間は検出信号ＤＥＴ０〜ＤＥＴ３がＥＥＰＲＯＭセルＣ０〜Ｃ３にプログラムされるのに十分な時間（例えば、約２ｍｓ）である。リセット信号発生器１０７はタイマ１０６からの制御信号に応答してＣＰＵ３１をリセットするためのリセット信号ＲＳＴを発生する。ＣＰＵ３１はリセット信号ＲＳＴに応答してリセットされる。ＥＥＰＲＯＭセルＣ０〜Ｃ３は不揮発性セルであるので、電源が供給されなくても、そこに貯蔵されたデータはなくならない。
【００３５】
ＣＰＵ３１がリセットされた後に、動作環境が正常状態に戻り、正常レベルの電源電圧と正常周波数のクロック信号が供給されれば、ＣＰＵ３１はリスタートする。ＣＰＵ３１はリスタートする時に、検出情報貯蔵装置１００に読み出し制御信号ＲＤとアドレス信号ＡＤＤを出力して検出情報貯蔵装置１００に貯蔵された検出データ信号を読み出す。アドレス信号ＡＤＤはＥＥＰＲＯＭセルＣ０〜Ｃ３に貯蔵された検出データ信号を順次に読み出すための信号、またはＥＥＰＲＯＭセルＣ０〜Ｃ３に貯蔵された検出データ信号を同時に読み出すための信号であり得る。
【００３６】
読み出し動作の間、Ｘ−デコーダ１４０は電源電圧より少し高い電圧（例えば、５Ｖ）でワードラインＷＬを駆動する。制御ラインレベルシフト１６０とビットラインレベルシフト１８０は所定のプラグ電圧（例えば、２Ｖ）に制御ラインＣＬとビットラインＢＬ０〜ＢＬ３を各々駆動する。制御回路１７０はソースライン制御トランジスタ１３０をターンオンさせてソースラインＳＬを接地電圧ＧＮＤと連結させる。したがって、ＥＥＰＲＯＭセルＣ０〜Ｃ３に貯蔵された検出データ信号はビットラインＢＬ０〜ＢＬ３を通じて出力選択器２００に出力される。Ｙ−デコーダ１２０はＣＰＵ３１からのアドレス信号ＡＤＤに応答してビットラインＢＬ０〜ＢＬ３のうちいずれか一つまたは全部を選択するための選択信号を出力する。出力選択器２００はＹ−デコーダ１２０からの選択信号に応答してビットラインＢＬ０〜ＢＬ３のうちいずれか一つを感知増幅器２１０に出力する。感知増幅器２１０は出力選択器２００からの検出データ信号を増幅してデータ出力信号ＤＯとして出力する。このデータ出力信号ＤＯはＣＰＵ３１に提供される。ＣＰＵ３１は検出情報貯蔵装置１００からのデータ出力信号ＤＯを受け入れ、データ出力信号ＤＯが誤謬の発生を示すと、これを使用者に知らせる。先の例によれば、ＥＥＰＲＯＭセルＣ０〜Ｃ２は論理‘１’のデータを出力し、ＥＥＰＲＯＭセルＣ３は論理‘０’のデータを出力するので、ＣＰＵ３１は光露出検出器１４によって誤謬が検出されたことを使用者に知らせる。
【００３７】
使用者に知らせる動作が完了すれば、ＣＰＵ３１は次の誤謬を検出するために検出情報貯蔵装置１００内のＥＥＰＲＯＭセルＣ０−Ｃ３を消去する。消去動作の間、Ｘ−デコーダ１４０と制御ラインレベルシフト１６０はワードラインＷＬと制御ラインＣＬを高電圧ＶＰＰ（例えば、１７Ｖ）に各々駆動する。ビットラインレベルシフト１８０はビットラインＢＬ０〜ＢＬ３を接地電圧に駆動する。制御回路１７０はソースライン制御トランジスタ１３０をターンオフして、ソースラインＳＬをフローティングさせる。したがって、ＥＥＰＲＯＭセルＣＯ〜Ｃ３は同時に消去される。
【００３８】
このように、本発明のスマートカード１は権限がない使用者により進入されるか、外部から供給されるクロック信号の周波数または電源電圧が規定された範囲を外れて内部回路を損傷させる危険がある非正常状態に置かれる時に、非正常状態に対する情報を不揮発性メモリに貯蔵した後に、ＣＰＵをリセットする。ＣＰＵは正常状態でリスタートする時に、不揮発性メモリに貯蔵された情報を読み出してどのような原因によってＣＰＵがリセットされたかを使用者に知らせる。したがって、使用者はＣＰＵがどのような原因によってリセットされたかが分かり、それに従う対処をすることができる。
【００３９】
例示的な望ましい実施形態を利用して本発明を説明したが、本発明の範囲は開示された実施形態に限定されないことをよく理解することができる。むしろ、本発明の範囲には多様な変形例及びそれと類似な構成を全部含むことができる。したがって、請求範囲はそのような変形例及びそれと類似な構成全部を含み、広く解釈されなければならない。
【００４０】
【発明の効果】
このような本発明によれば、権限がない使用者により進入されるとか、外部から供給されるクロック信号の周波数または電源電圧が規定の範囲を外れて内部回路を損傷させる危険がある非正常状態に置かれる時に、非正常状態に対する情報を不揮発性メモリに貯蔵した後に、ＣＰＵをリセットする。したがって、正常状態でＣＰＵがリスタートした後に、使用者はＣＰＵがリセットされたか否かだけではなく、少なくとも、保護膜が除去されて外部の光に露出されたことが原因で、リセットされたということが分かる。
【図面の簡単な説明】
【図１】本発明の望ましい実施形態による保安制御器を備えたスマートカードの大略的な構成を示すブロック図である。
【図２】図１に示した保安制御器の詳細な構成を示す図である。
【図３】図２に示した検出情報貯蔵装置の詳細な回路構成を示す図である。
【符号の説明】
１ スマートカード
１１ 周波数検出器
１２ 電圧検出器
１３ 温度検出器
１４ 光露出検出器
２０ 保安制御器
３１ ＣＰＵ
３２ ＲＯＭ
３３ ＲＡＭ
３４ ＥＥＰＲＯＭ
３５ ＳＩＯ
１０１〜１０４,１９０ ラッチ
１０５ ＯＲゲート
１０６ タイマ
１０７ リセット信号発生器
１１０ メモリセルアレイ
１２０ Ｙ−デコーダ
１３０ ソースライン制御トランジスタ
１４０ Ｘ−デコーダ
１５０ 高電圧発生器
１６０ 制御ラインレベルシフト
１７０ 制御回路
１８０ ビットラインレベルシフト
１９０ ラッチ
２００ 出力選択器
２１０ 感知増幅器
ＭＣ０〜ＭＣ３ メモリセル
Ｃ０〜Ｃ３ ＥＥＲＯＭセル
ＷＳ０〜ＷＳ３ 行選択トランジスタ
【発明の属する技術分野】
本発明は半導体集積回路に関するものであり、さらに具体的には、権限がない使用者により情報が漏洩されたり、破壊されたり、改ざんされたりすることから安全に保護することができる保安機能を有する半導体集積回路に関するものである。
【０００２】
【従来の技術】
１９２０年代にクレジットカードが最初に出現した以後、キャッシュカード、クレジットカード、身分証、証券カード、デパートカードなどにカードの利用が拡散されており、近来には、使用者の便利性、安定性、多様性などにより、小型コンピュータと呼ばれるＩＣ（ｉｎｔｅｒｇｒａｔｅｄ ｃｉｒｃｕｉｔ）カードに対する関心が増加している。
【０００３】
ＩＣカードは、信用カードサイズのプラスチックカードに比べて薄い半導体素子を付着したものであり、既存の磁気テープを付けて使用するカードに比べて安全性が高く、データが消される恐れがないだけではなく、保安性が高く、次世代マルチメディア情報媒体として期待されている。ＩＣカードはクレジットカードサイズの厚さを有するプラスチックに０．５ｍｍ厚の半導体チップが装着されたＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）形態からなる。
【０００４】
ＩＣカードは既存のマグネチックストライプカード（ｍａｇｎｅｔｉｃ ｓｔｒｉｐｅ ｃａｒｄ）のような形とサイズを有し、接触型ＩＣカードと、二種類の無線型非接触式カードＣＩＣＣ（Ｃｏｎｔａｃｔｌｅｓｓ ＩＣ Ｃａｒｄ）及びＲＣＣＣ（Ｒｅｍｏｔｅ Ｃｏｕｐｌｉｎｇ ＣｏｍｍｕｎｉｃａｔｉｏｎＣａｒｄ）がある。ＣＩＣＣは米国ＡＴ＆Ｔで開発されたものであって、感知距離が１／２インチ範囲であり、ＲＣＣＣは７００ｃｍ程度の距離でカードを認識することができるカードとして、ＩＳＯ ＤＩＳ １０５３６に標準化されている。
【０００５】
ＩＣカードの種類を区分すれば、マイクロプロセッサが内蔵されているＩＣカードをスマートカードといい、マイクロプロセッサが内蔵されていない非接触式カードとメモリカードは‘非接触式ＩＣカード、メモリカード’という別途の名称で呼ばれる。
【０００６】
スマートカードは中央処理装置、応用プログラムを貯蔵するＥＥＰＲＯＭ、ＲＯＭ、ＲＡＭからなっている。スマートカードが有している一番基本的な長所は、高信頼性／保安性、大容量データの貯蔵、電子財布（Ｅ−ｐｕｒｓｅ）機能と共に多様なアプリケーションを搭載することができることである。このスマートカードは、双方向通信、分散処理、情報の安全保護など情報の入出力が可能なので、金融、流通、工場自動化、事務自動化、医療、交通、産業、社会保障、移動通信、公衆電話、ケーブルＴＶ、電力、ガス、水道、教育、クレジットカード、デビットカード、前払いカード、都市ガス管理、情報保安、ホームバンキングなどに、その適用分野も日に日に発展している。
【０００７】
そして、上述のようなサービスは一つのカードに統合していく趨勢にある。このような趨勢に添って、金融決済手段などで使われるスマートカードをより便利に使うことができ、前記スマートカードと結びついた多様なサービスを使用者により便利に提供することができる装置及びそれのためのサービス方法が要求されている。
【０００８】
上述のように、スマートカード内部に貯蔵されたデータは安全に保管されなければならず、外部に流出した時には使用者やシステム運営者にも大きな危険因子になる。特に、スマートカード内部のデータを見つけ出すために、直接的なチップ内部の信号をモニタリングする場合、致命的なデータの損失につながる場合もある。このようなモニタリング方法のうち一つは、一般的にチップの表面を覆っているシリコン酸化膜ＳｉＯ2を除去し、チップの表面に露出されたメタルラインをオシロスコープ（ｏｓｃｉｌｌｏｓｃｏｐｅ）を利用してモニタリングする方法である。ここで、チップの表面の保護膜として使われるシリコン酸化膜を除去することを“ディ−キャプシュレーション（ｄｅ−ｃａｐｓｕｌａｔｉｏｎ）”という。チップ内部信号のモニタリングを防止するため、チップをディ−キャプシュレーションする場合に、チップのディ−キャプシュレーション事実を知らせる検出装置が必要である。このような検出装置には受光素子と連結された光露出検出器（ｌｉｇｈｔ ｅｘｐｏｓｕｒｅ ｄｅｔｅｃｔｏｒ）、パッシベーション除去検出器（ｐａｓｓｉｖａｔｉｏｎ ｒｅｍｏｖｅ ｄｅｔｅｃｔｏｒ）などがある。
【０００９】
他のモニタリング方法としては、メインクロック信号の周波数を低めてデータ伝送ラインを通じて送受信されるデータをモニタリングする方法がある。このようなモニタリングを検出するためにメインクロック信号の周波数が規定範囲を外れたか否かを検出する周波数検出器が使用される。
【００１０】
スマートカードは権限がない使用者による被害の防止だけではなく、動作環境によるカード損傷防止のための装置を要求する。例えば、カード判読機（ｃａｒｄ Ｒｅａｄｅｒ）から供給される電圧が定格範囲を外れる場合に発生するスマートカードの損傷を防止するために電圧検出器が使われる。また、周辺温度が高すぎるか、低過ぎて正常の動作を実行できないことを防止するために温度検出器が使われる。
【００１１】
従来のスマートカードは上述の検出器、すなわち光露出検出器、パッシベーション除去検出器、周波数検出器、電圧検出器及び温度検出器のうち少なくとも一つが検出信号を出力する時に、内蔵されたマイクロプロセッサを始め、すべての回路をリセットして、外部攻撃による情報漏洩や破壊及び改ざんや非正常状態の動作環境による損傷を防止する。
【００１２】
しかし、メインクロック信号の周波数、電圧、周辺温度などが正常状態に戻り、ディ−キャプシュレーションされたチップを再び密封した状態でスマートカードをリスタートする時に、使用者はチップが侵入者により攻撃を受けたか否かだけではなく、どのような原因によってチップがリセットされたかも全く分からない。例えば、個人の身の上の明細などが貯蔵されたチップや金融引き取りのためにチップの貯蔵された情報が進入者に漏洩、または改ざんされた場合に、それに対する対応が必要である。しかし、従来の技術によれば、侵入者による攻撃または非正常状態によるリセット原因が全くわからなかった。
【００１３】
【発明が解決しようとする課題】
本発明の目的は、権限がない使用者に進入されるとか、動作環境が非正常状態に置かれるとかを感知した時に、感知情報を貯蔵することができる保安回路を具備した半導体集積回路を提供することにある。
【００１４】
本発明のまた他の目的は、動作環境が正常状態に戻った時に、どのような原因によって集積回路がリセットされたのかが分かる保安回路を具備した半導体集積回路を提供することにある。
【００１５】
【課題を解決するための手段】
上述の目的を達成するための本発明によれば、中央処理装置を備える半導体集積回路は、前記スマートカードの動作環境が非正常状態であるか否かを各々検出する複数の検出器、前記検出器のうち少なくとも一つが前記動作環境の非正常状態であることを検出したときに前記中央処理装置をリセットさせるためのリセット信号を発生するリセット信号発生器、及び前記検出器のうち少なくとも一つが前記動作環境の非正常状態であることを検出したときに前記検出器からの検出信号を貯蔵する電気的にプログラム可能なメモリを含む。検出器は少なくとも半導体集積回路を保護する保護膜が除去されて半導体集積回路が外部の光に露出されたことを検出する。前記検出器のうち少なくとも一つが前記動作環境の非正常状態であることを検出したときに、前記検出器からの検出信号が前記電気的にプログラム可能なメモリに貯蔵されてから前記中央処理装置がリセットされる。そして、前記中央処理装置は、正常状態でリスタートする時に、前記不揮発性メモリに貯蔵された情報を読み出してどのような原因によってリセットされたかを使用者に知らせる。
【００１６】
望ましい実施形態において、前記検出器に各々対応し、対応する検出器からの前記検出信号をラッチするための複数のラッチと前記ラッチにラッチされた前記検出信号を受け入れ、前記検出信号のうち少なくとも一つが前記動作環境が非正常状態であることを示す時に、プログラム制御信号をイネーブルする論理回路をさらに含む。
【００１７】
この実施形態において、前記電気的にプログラム可能なメモリは前記イネーブルされたプログラム制御信号に応答して前記検出器からの検出信号を貯蔵する。
【００１８】
この実施形態において、前記プログラム制御信号がイネーブルされた後、予め設定された時間が経過した時に、制御信号をイネーブルするタイマをさらに含む。但し、前記予め設定された時間は前記電気的にプログラム可能なメモリが前記プログラム制御信号に応答して前記検出信号を記録するのにかかる時間である。
【００１９】
望ましい実施形態において、前記リセット信号発生器は前記タイマからの前記イネーブルされた制御信号に応答して前記リセット信号を発生する。
【００２０】
前記電気的にプログラム可能なメモリは、前記検出器からの検出信号を各々貯蔵する複数のメモリセルを含み、前記メモリセルは各々電気的に消去及びプログラム可能なメモリＥＥＰＲＯＭで構成される。
【００２１】
特に、前記検出器各々はメインクロック信号の周波数、前記スマートカードに供給される電源電圧及び周辺温度が正常範囲を外れるか否かを検出するための検出器で構成される。
【００２２】
上述の目的を達成するための本発明によれば、本発明のスマートカードは、前記スマートカードの動作環境が非正常状態であるか否かを各々検出する複数の検出器、前記検出器のうち少なくとも一つが前記動作環境の非正常状態であることを検出したときに前記中央処理装置をリセットさせるためのリセット信号を発生するリセット信号発生器、及び前記検出器のうち少なくとも一つが前記動作環境の非正常状態であることを検出したときに前記検出器からの検出信号を貯蔵する電気的にプログラム可能な不揮発性メモリを含む。検出器は少なくともスマートカードのチップ表面を保護する保護膜が除去されて外部の光に露出されたことを検出する。前記中央処理装置はリスタートする時に、前記電気的にプログラム可能な不揮発性メモリに貯蔵された前記検出信号を読み出してどのような原因によってリセットされたかを使用者に知らせる。
【００２３】
【発明の実施の形態】
以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。
【００２４】
図１は本発明の望ましい実施形態による保安制御器を備えたスマートカードの概略構成を示すブロック図である。図１を参照すれば、スマートカード１はＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）３１、ＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）３２、ＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）３３、ＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａｂｌｅ ａｎｄ ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）３４及びＳＩＯ（ｓｅｒｉａｌ ｉｎｐｕｔ／ｏｕｔｐｕｔ ｉｎｔｅｒｆａｃｅ）３５のような一般的な回路構成だけではなく、スマートカード１の動作環境を各々検出して検出結果として検出信号を各々出力する非正常状態発生装置として周波数検出器１１、電圧検出器１２、温度検出器１３、光露出検出器１４及び前記検出器１１〜１４のうち少なくとも一つが検出信号を出力する時に、ＣＰＵ３１をリセットするためにリセット信号ＲＳＴを出力する保安制御器２０を含む。
【００２５】
周波数検出器１１はメインクロック信号の周波数を検出し、検出された周波数が規定範囲を外れた時に、検出信号ＤＥＴ０を出力する。電圧検出器１２は外部（例えば、カード判読器）から供給される電圧のレベルを検出し、検出された電圧が規定範囲を外れた時に、検出信号ＤＥＴ１を出力する。温度検出器１３はスマートカード１の周辺の温度を検出し、検出された温度が予め設定された範囲より高い、またはより低い時に、検出信号ＤＥＴ２を出力する。光露出検出器１４はチップ表面の保護膜として使われるシリコン酸化膜が除去されて外部の光に露出された時に、検出信号ＤＥＴ３を出力する。この実施形態において、４個の検出器１１〜１４のみを図示して説明するが、外部侵入者による攻撃及び動作環境の非正常状態を検出するために多様な検出器をスマートカード１に具備することができる。保安制御器２０は検出器１１〜１４のうちいずれか一つから検出信号が入力されれば、検出信号を貯蔵した後に、ＣＰＵ３１をリセットするためのリセット信号ＲＳＴを出力する。保安制御器２０の詳細な回路構成及び動作を添付した図２を参照して詳細に説明する。
【００２６】
図２は図１に示した保安制御器２０の詳細な構成を示す図である。図２を参照すれば、保安制御器２０は検出情報貯蔵装置１００、ラッチ１０１〜１０４、検出信号感知器１０５、タイマ１０６及びリセット信号発生器１０７を含む。各回路構成の具体的な動作を見ると、ラッチ１０１〜１０４は検出器１１〜１４に各々対応し、対応する検出器から出力される検出信号ＤＥＴ０〜ＤＥＴ３を各々ラッチする。検出信号感知器１０５は入力端子がラッチ１０１〜１０４に各々連結されたＯＲゲートで構成される。ＯＲゲート１０５はラッチ１０１〜１０４のうち少なくとも一つに検出信号ＤＥＴ０〜ＤＥＴ３がラッチされたか否かを判別し、判別の結果として、プログラム制御信号ＰＧＭを出力する。検出情報貯蔵装置１００はＯＲゲート１０５からのプログラム制御信号ＰＧＭに応答してラッチ１０１〜１０４にラッチされた検出信号ＤＥＴ０〜ＤＴＥ３を貯蔵する。タイマ１０６はＯＲゲート１０５からプログラム制御信号ＰＧＭが入力された後に、予め設定された時間が経過すれば、制御信号を出力する。リセット信号発生器１０７はタイマ１０６からの制御信号に応答してＣＰＵ３１をリセットさせるためのリセット信号ＲＳＴを出力する。ＣＰＵ３１はリセット信号発生器１０７からのリセット信号ＲＳＴに応答してリセットされる。ＣＰＵ３１がリセットされた後に、動作環境が正常状態に戻り、正常レベルの電源電圧と正常周波数のクロック信号が供給されればＣＰＵ３１はリスタートする。ＣＰＵ３１はリスタートする時に、検出情報貯蔵装置１００に読み出し制御信号ＲＤとアドレス信号ＡＤＤを出力して検出情報貯蔵装置１００に貯蔵されたデータを読み出す。検出情報貯蔵装置１００から読み出されたデータが外部侵入者による攻撃または動作環境の非正常状態が発生したことを示すと、それに対する情報を出力して使用者がそれによる対処をすることができるようにする。
【００２７】
図３は図２に示した検出情報貯蔵装置１００の詳細な回路構成を示す図面である。図３を参照すれば、検出情報貯蔵装置１００はメモリセルアレイ１１０を含む。メモリセルアレイ１１０は一つの行と複数の列に配列された複数のメモリセルＭＣ０〜ＭＣ３を含み、行は制御ラインＣＬとワードラインＷＬで構成され、列はビットラインＢＬ０〜ＢＬ３で各々構成される。各メモリセルは検出信号を貯蔵するために電気的に消去及びプログラム可能なメモリＥＥＰＲＯＭセルと行選択トランジスタで構成される。例えば、メモリセルＭＣ０はＥＥＰＲＯＭセルＣ０と行選択トランジスタＷＳ０で構成される。メモリセルＭＣ１はＥＥＰＲＯＭセルＣ１と行選択トランジスタＷＳ１で構成される。メモリセルＭＣ２はＥＥＰＲＯＭセルＣ２と行選択トランジスタＷＳ２で構成される。メモリセルＭＣ３はＥＥＰＲＯＭセルＣ３と行選択トランジスタＷＳ３で構成される。この実施形態において、検出信号を貯蔵するためのセルはＥＥＰＲＯＭセルで構成されるが、電源供給が遮断されても、貯蔵された内容を維持する他の形態の不揮発性メモリセルで構成することができる。ＥＥＰＲＯＭセルＣ０−Ｃ３のソースは、ソースラインＳＬと連結され、制御ゲートは制御ラインＣＬと連結される。行選択トランジスタＷＳ０〜ＷＳ３のソースは各々対応するＥＥＰＲＯＭセルのドレインと連結され、ドレインは対応するビットラインと連結され、ゲートはワードラインＷＬと連結される。ソースライン制御トランジスタ１３０はソースラインＳＬと連結されたドレイン、接地電圧ＶＳＳと連結されたソース、及び制御回路１７０と連結されたゲートを有する。ソースライン制御トランジスタ１３０は制御回路１７０の制御に応答して読み出し動作の間、ソースラインＳＬを接地電圧と連結する。
【００２８】
制御回路１７０は外部から入力される読み出し制御信号ＲＤ、消去制御信号ＥＲ及びプログラム制御信号ＰＧＭに応答して図３に示した各回路構成を制御する。高電圧発生器１５０は制御回路１７０の制御に応答してメモリセルＭＣ０〜ＭＣ３をプログラム及び消去する時に、そしてメモリセルＭＣ０〜ＭＣ３に貯蔵されたデータを読み出す時に、必要な高電圧を各々発生する。Ｘ−デコーダ１４０は制御回路１７０の制御と外部から入力されるアドレス信号ＡＤＤに応答して高電圧発生器１５０からの電圧でワードラインＷＬを駆動する。ここで、メモリセルアレイ１１０が多数の行と多数の列のマトリックス形態で配列されたメモリセルを含む場合に、Ｘ−デコーダ１４０はアドレス信号ＡＤＤに応答して多数の行のうち一つを選択して駆動するが、この実施形態において、メモリセルアレイ１１０は但し一つの行のみを備えるので、Ｘ−デコーダ１４０は一つのワードラインＷＬを駆動する。
【００２９】
制御ラインレベルシフト１６０は制御回路１７０からの制御に応答して制御ラインＣＬを高電圧発生器１５０から入力される高電圧ＶＰＰ、接地電圧ＧＮＤまたは所定のレベルのプラス電圧に駆動する。ラッチ１９０は図２に示したラッチ１０１〜１０４からの検出信号ＤＥＴ０〜ＤＴＥ３を受け入れてラッチする。ビットラインレベルシフト１８０は制御回路１７０からの制御及び／またはラッチ１９０にラッチされた検出信号ＤＥＴ０〜ＤＥＴ３に従ってビットラインＢＬ０〜ＢＬ３を高電圧発生器１５０から入力される高電圧ＶＰＰ、接地電圧ＧＮＤまたは所定のレベルのプラス電圧に駆動する。
【００３０】
Ｙ−デコーダ１２０は外部からのアドレス信号ＡＤＤに応答してビットラインＢＬ０〜ＢＬ３のうちいずれか一つを選択するための選択信号を出力する。出力選択器２００はＹ−デコーダ１２０からの選択信号に応答してビットラインＢＬ０〜ＢＬ３のうちいずれか一つの電圧レベルを出力する。感知増幅器２１０は出力選択器２００から出力される信号の電圧レベルを感知及び増幅してデータ出力信号ＤＯとして出力する。続けて上述のような構成を有する検出情報貯蔵装置１００の動作が説明される。
【００３１】
図２及び図３を参照すれば、ノーマル状態で検出器１１〜１４はローレベルの検出信号ＤＥＴ０〜ＤＥＴ３を出力する。しかし、各検出器１１〜１４は誤謬検出条件に置かれば、検出信号ＤＥＴ０〜ＤＥＴ３をハイレベルに出力する。例えば、誰かによりチップの表面を覆っているシリコン酸化膜ＳｉＯ2が除去される場合に、光露出検出器１４はハイレベルの検出信号ＤＥＴ３を出力する。したがって、ラッチ１０１〜１０３にはローレベルの検出信号ＤＥＴ０〜ＤＥＴ２が各々ラッチされ、ラッチ１０４にはハイレベルの検出信号ＤＥＴ３がラッチされる。ＯＲゲート１０５はラッチ１０４にラッチされたハイレベルの検出信号ＤＥＴ３に応答してハイレベルのプログラム制御信号１０５を出力する。プログラム制御信号１０５がハイレベルに活性化されることによって、検出情報貯蔵装置１００のＥＥＰＲＯＭセルＣ０〜Ｃ３はプログラムされる。ＥＥＰＲＯＭセルＣ０〜Ｃ３をプログラムするためには、ワードラインＷＬ、ビットラインＢＬ、制御ラインＣＬ及びソースラインＳＬを適切な電圧に駆動しなければならない。次の表１はＥＥＰＲＯＭセルＣ０〜Ｃ３をプログラム及び消去する時と及びＥＥＲＰＯＭセルＣ０〜Ｃ３に貯蔵されたデータを読み出す時に必要な電圧をまとめたものである。
【００３２】
【表１】
プログラム動作の間、Ｘ−デコーダ１４０はワードラインＷＬを高電圧発生器１５０からの高電圧ＶＰＰに駆動する。制御回路１７０はソースライン制御トランジスタ１３０をターンオフさせる。したがって、ソースラインＳＬはフローティングされる。制御ラインレベルシフト１６０は制御ラインＣＬを接地電圧ＧＮＤに駆動する。ラッチ１９０はラッチ１０１〜１０４にラッチされた検出信号ＤＥＴ０〜ＤＥＴ３を受け入れる。ビットラインレベルシフト１８０はラッチ１９０にラッチされた検出信号ＤＥＴ０〜ＤＥＴ３のうちハイレベルである検出信号に対応するビットラインを高電圧発生器１５０からの高電圧ＶＰＰ（例えば、１７Ｖ）に駆動し、残りのビットラインを接地電圧ＧＮＤに駆動する。先の例で、検出信号ＤＥＴ０〜ＤＥＴ２はローレベルであり、検出信号ＤＥＴ３はハイレベルであるので、ビットラインＢＬ０〜ＢＬ２は接地電圧に駆動され、ビットラインＢＬ３は高電圧ＶＰＰに駆動される。したがって、ＥＥＰＲＯＭセルＣ３は論理‘０’にプログラムされる。但し、ＥＥＰＲＯＭセルＣ０〜Ｃ３は初期に消去されているとする。したがって、ＥＥＰＲＯＭセルＣ０〜Ｃ２は論理‘１’のデータを維持する。
【００３４】
一方、タイマ１０６がハイレベルのプログラム制御信号ＰＧＭを受け入れた後、予め設定された時間が経過すれば、制御信号を出力する。ここで、タイマ１０６に予め設定された時間は検出信号ＤＥＴ０〜ＤＥＴ３がＥＥＰＲＯＭセルＣ０〜Ｃ３にプログラムされるのに十分な時間（例えば、約２ｍｓ）である。リセット信号発生器１０７はタイマ１０６からの制御信号に応答してＣＰＵ３１をリセットするためのリセット信号ＲＳＴを発生する。ＣＰＵ３１はリセット信号ＲＳＴに応答してリセットされる。ＥＥＰＲＯＭセルＣ０〜Ｃ３は不揮発性セルであるので、電源が供給されなくても、そこに貯蔵されたデータはなくならない。
【００３５】
ＣＰＵ３１がリセットされた後に、動作環境が正常状態に戻り、正常レベルの電源電圧と正常周波数のクロック信号が供給されれば、ＣＰＵ３１はリスタートする。ＣＰＵ３１はリスタートする時に、検出情報貯蔵装置１００に読み出し制御信号ＲＤとアドレス信号ＡＤＤを出力して検出情報貯蔵装置１００に貯蔵された検出データ信号を読み出す。アドレス信号ＡＤＤはＥＥＰＲＯＭセルＣ０〜Ｃ３に貯蔵された検出データ信号を順次に読み出すための信号、またはＥＥＰＲＯＭセルＣ０〜Ｃ３に貯蔵された検出データ信号を同時に読み出すための信号であり得る。
【００３６】
読み出し動作の間、Ｘ−デコーダ１４０は電源電圧より少し高い電圧（例えば、５Ｖ）でワードラインＷＬを駆動する。制御ラインレベルシフト１６０とビットラインレベルシフト１８０は所定のプラグ電圧（例えば、２Ｖ）に制御ラインＣＬとビットラインＢＬ０〜ＢＬ３を各々駆動する。制御回路１７０はソースライン制御トランジスタ１３０をターンオンさせてソースラインＳＬを接地電圧ＧＮＤと連結させる。したがって、ＥＥＰＲＯＭセルＣ０〜Ｃ３に貯蔵された検出データ信号はビットラインＢＬ０〜ＢＬ３を通じて出力選択器２００に出力される。Ｙ−デコーダ１２０はＣＰＵ３１からのアドレス信号ＡＤＤに応答してビットラインＢＬ０〜ＢＬ３のうちいずれか一つまたは全部を選択するための選択信号を出力する。出力選択器２００はＹ−デコーダ１２０からの選択信号に応答してビットラインＢＬ０〜ＢＬ３のうちいずれか一つを感知増幅器２１０に出力する。感知増幅器２１０は出力選択器２００からの検出データ信号を増幅してデータ出力信号ＤＯとして出力する。このデータ出力信号ＤＯはＣＰＵ３１に提供される。ＣＰＵ３１は検出情報貯蔵装置１００からのデータ出力信号ＤＯを受け入れ、データ出力信号ＤＯが誤謬の発生を示すと、これを使用者に知らせる。先の例によれば、ＥＥＰＲＯＭセルＣ０〜Ｃ２は論理‘１’のデータを出力し、ＥＥＰＲＯＭセルＣ３は論理‘０’のデータを出力するので、ＣＰＵ３１は光露出検出器１４によって誤謬が検出されたことを使用者に知らせる。
【００３７】
使用者に知らせる動作が完了すれば、ＣＰＵ３１は次の誤謬を検出するために検出情報貯蔵装置１００内のＥＥＰＲＯＭセルＣ０−Ｃ３を消去する。消去動作の間、Ｘ−デコーダ１４０と制御ラインレベルシフト１６０はワードラインＷＬと制御ラインＣＬを高電圧ＶＰＰ（例えば、１７Ｖ）に各々駆動する。ビットラインレベルシフト１８０はビットラインＢＬ０〜ＢＬ３を接地電圧に駆動する。制御回路１７０はソースライン制御トランジスタ１３０をターンオフして、ソースラインＳＬをフローティングさせる。したがって、ＥＥＰＲＯＭセルＣＯ〜Ｃ３は同時に消去される。
【００３８】
このように、本発明のスマートカード１は権限がない使用者により進入されるか、外部から供給されるクロック信号の周波数または電源電圧が規定された範囲を外れて内部回路を損傷させる危険がある非正常状態に置かれる時に、非正常状態に対する情報を不揮発性メモリに貯蔵した後に、ＣＰＵをリセットする。ＣＰＵは正常状態でリスタートする時に、不揮発性メモリに貯蔵された情報を読み出してどのような原因によってＣＰＵがリセットされたかを使用者に知らせる。したがって、使用者はＣＰＵがどのような原因によってリセットされたかが分かり、それに従う対処をすることができる。
【００３９】
例示的な望ましい実施形態を利用して本発明を説明したが、本発明の範囲は開示された実施形態に限定されないことをよく理解することができる。むしろ、本発明の範囲には多様な変形例及びそれと類似な構成を全部含むことができる。したがって、請求範囲はそのような変形例及びそれと類似な構成全部を含み、広く解釈されなければならない。
【００４０】
【発明の効果】
このような本発明によれば、権限がない使用者により進入されるとか、外部から供給されるクロック信号の周波数または電源電圧が規定の範囲を外れて内部回路を損傷させる危険がある非正常状態に置かれる時に、非正常状態に対する情報を不揮発性メモリに貯蔵した後に、ＣＰＵをリセットする。したがって、正常状態でＣＰＵがリスタートした後に、使用者はＣＰＵがリセットされたか否かだけではなく、少なくとも、保護膜が除去されて外部の光に露出されたことが原因で、リセットされたということが分かる。
【図面の簡単な説明】
【図１】本発明の望ましい実施形態による保安制御器を備えたスマートカードの大略的な構成を示すブロック図である。
【図２】図１に示した保安制御器の詳細な構成を示す図である。
【図３】図２に示した検出情報貯蔵装置の詳細な回路構成を示す図である。
【符号の説明】
１ スマートカード
１１ 周波数検出器
１２ 電圧検出器
１３ 温度検出器
１４ 光露出検出器
２０ 保安制御器
３１ ＣＰＵ
３２ ＲＯＭ
３３ ＲＡＭ
３４ ＥＥＰＲＯＭ
３５ ＳＩＯ
１０１〜１０４,１９０ ラッチ
１０５ ＯＲゲート
１０６ タイマ
１０７ リセット信号発生器
１１０ メモリセルアレイ
１２０ Ｙ−デコーダ
１３０ ソースライン制御トランジスタ
１４０ Ｘ−デコーダ
１５０ 高電圧発生器
１６０ 制御ラインレベルシフト
１７０ 制御回路
１８０ ビットラインレベルシフト
１９０ ラッチ
２００ 出力選択器
２１０ 感知増幅器
ＭＣ０〜ＭＣ３ メモリセル
Ｃ０〜Ｃ３ ＥＥＲＯＭセル
ＷＳ０〜ＷＳ３ 行選択トランジスタ
Claims (22)
- 中央処理装置を備える半導体集積回路において、
前記半導体集積回路の動作環境を検出するために、少なくとも前記半導体集積回路を保護する保護膜が除去されて前記半導体集積回路が外部の光に露出されたことを検出する検出器と、
前記検出器からの検出信号のうち少なくとも一つに応答してリセット信号を発生するリセット信号発生器と、
前記検出器からの前記検出信号を貯蔵するための不揮発性メモリと、を含み、
前記中央処理装置は、前記検出器からの前記検出信号が前記不揮発性メモリに貯蔵された後にリセットする一方、正常状態でリスタートする時に、前記不揮発性メモリに貯蔵された情報を読み出してどのような原因によってリセットされたかを使用者に知らせることを特徴とする半導体集積回路。 - 前記検出器に各々対応し、対応する検出器からの前記検出信号をラッチするための複数のラッチをさらに含むことを特徴とする請求項１に記載の半導体集積回路。
- 前記ラッチにラッチされた前記検出信号を受け入れ、前記検出信号のうち少なくとも一つが前記動作環境の非正常状態を示す時に、プログラム制御信号をイネーブルする論理回路をさらに含むことを特徴とする請求項２に記載の半導体集積回路。
- 前記不揮発性メモリは電気的にプログラム可能なメモリであり、前記イネーブルされたプログラム制御信号に応答して前記検出器からの検出信号を貯蔵することを特徴とする請求項３に記載の半導体集積回路。
- 前記プログラム制御信号がイネーブルされた後、予め設定された時間が経過した時に、制御信号をイネーブルするタイマをさらに含むことを特徴とする請求項３に記載の半導体集積回路。
- 前記リセット信号発生器は前記タイマからの前記イネーブルされた制御信号に応答して前記リセット信号を発生することを特徴とする請求項５に記載の半導体集積回路。
- 前記予め設定された時間は前記電気的にプログラム可能なメモリが前記プログラム制御信号に応答して前記検出信号を記録するのにかかる時間であることを特徴とする請求項５に記載の半導体集積回路。
- 前記不揮発性メモリは、前記検出器からの検出信号を各々貯蔵する複数のメモリセルを含むことを特徴とする請求項１に記載の半導体集積回路。
- 前記メモリセルは電気的に消去及びプログラム可能なメモリＥＥＰＲＯＭセルであることを特徴とする請求項８に記載の半導体集積回路。
- 前記メモリセルは電源が遮断されても貯蔵された内容を維持する不揮発性メモリセルであることを特徴とする請求項８に記載の半導体集積回路。
- 前記検出器の各々は、メインクロック信号の周波数、前記半導体集積回路に供給される電源電圧及び周辺温度が正常範囲を外れるか否かを検出するための検出器であることを特徴とする請求項１に記載の半導体集積回路。
- 中央処理装置を備えるスマートカードにおいて、
前記スマートカードの動作環境を検出するために、少なくとも前記スマートカードのチップ表面を保護する保護膜が除去されて外部の光に露出されたことを検出する検出器と、
前記検出器からの検出信号のうち少なくとも一つに応答してリセット信号を発生するリセット信号発生器と、
前記検出器からの前記検出信号を貯蔵するための不揮発性メモリと、を含み、
前記中央処理装置は前記検出器からの前記検出信号が前記不揮発性メモリに貯蔵された後にリセットする一方、正常状態でリスタートする時に、前記不揮発性メモリに貯蔵された情報を読み出してどのような原因によってリセットされたかを使用者に知らせることを特徴とするスマートカード。 - 前記不揮発性メモリは、前記検出器からの検出信号を各々貯蔵する複数のメモリセルを含むことを特徴とする請求項１２に記載のスマートカード。
- 前記メモリセルは電気的に消去及びプログラムが可能なメモリＥＥＰＲＯＭセルであることを特徴とする請求項１３に記載のスマートカード。
- 前記メモリセルは電源が遮断されても貯蔵された内容を維持する不揮発性メモリセルであることを特徴とする請求項１３に記載のスマートカード。
- 前記検出器に各々対応し、対応する検出器からの前記検出信号をラッチするための複数のラッチをさらに含むことを特徴とする請求項１２に記載のスマートカード。
- 前記ラッチにラッチされた前記検出信号を受け入れ、前記検出信号のうち少なくとも一つが前記動作環境の非正常状態であることを示す時に、プログラム制御信号をイネーブルする論理回路をさらに含むことを特徴とする請求項１６に記載のスマートカード。
- 前記不揮発性メモリは電気的にプログラム可能なメモリであり、前記イネーブルされたプログラム制御信号に応答して前記検出器からの検出信号を貯蔵することを特徴とする請求項１７に記載のスマートカード。
- 前記プログラム制御信号がイネーブルされた後、予め設定された時間が経過した時に、制御信号をイネーブルするタイマをさらに含むことを特徴とする請求項１７に記載のスマートカード。
- 前記リセット信号発生器は前記タイマからの前記イネーブルされた制御信号に応答して前記リセット信号を発生することを特徴とする請求項１９に記載のスマートカード。
- 前記予め設定された時間は前記電気的にプログラム可能なメモリが前記プログラム制御信号に応答して前記検出信号を記録するのにかかる時間であることを特徴とする請求項１９に記載のスマートカード。
- 前記検出器の各々は、メインクロック信号の周波数、前記スマートカードに供給される電源電圧及び周辺温度が正常範囲を外れるか否かを検出するための検出器であることを特徴とする請求項１２に記載のスマートカード。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2002-006435 | 2002-02-05 | ||
| KR10-2002-0006435A KR100471147B1 (ko) | 2002-02-05 | 2002-02-05 | 보안 기능을 갖는 반도체 집적 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003256793A JP2003256793A (ja) | 2003-09-12 |
| JP4796269B2 true JP4796269B2 (ja) | 2011-10-19 |
Family
ID=27607069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003021797A Expired - Fee Related JP4796269B2 (ja) | 2002-02-05 | 2003-01-30 | 保安機能を有する半導体集積回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7159153B2 (ja) |
| JP (1) | JP4796269B2 (ja) |
| KR (1) | KR100471147B1 (ja) |
| CN (1) | CN100562855C (ja) |
| DE (1) | DE10305587B4 (ja) |
| FR (1) | FR2835638B1 (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100030838A1 (en) * | 1998-08-27 | 2010-02-04 | Beepcard Ltd. | Method to use acoustic signals for computer communications |
| IL127569A0 (en) | 1998-09-16 | 1999-10-28 | Comsense Technologies Ltd | Interactive toys |
| US6607136B1 (en) * | 1998-09-16 | 2003-08-19 | Beepcard Inc. | Physical presence digital authentication system |
| EP1116155A2 (en) * | 1998-10-02 | 2001-07-18 | Comsense Technologies Ltd. | Card for interaction with a computer |
| US8019609B2 (en) | 1999-10-04 | 2011-09-13 | Dialware Inc. | Sonic/ultrasonic authentication method |
| US9219708B2 (en) * | 2001-03-22 | 2015-12-22 | DialwareInc. | Method and system for remotely authenticating identification devices |
| KR20040044023A (ko) * | 2002-11-20 | 2004-05-27 | 엘지엔시스(주) | 메모리 데이터 관리장치 및 방법 |
| GB2406334B (en) * | 2003-09-26 | 2005-11-16 | Otv Sa | Improvements relating to water treatment apparatus |
| TWI466526B (zh) * | 2004-08-03 | 2014-12-21 | Hui Lin | Certified compressed audio and video file wireless transmission device |
| JP4721697B2 (ja) * | 2004-12-24 | 2011-07-13 | 京セラ株式会社 | 情報記憶デバイス、無線通信デバイス |
| KR100649882B1 (ko) | 2005-07-19 | 2006-11-27 | 삼성전자주식회사 | 비정상 조건 검출회로, 집적회로 카드, 및 ｃｐｕ 작동방법 |
| KR20080059321A (ko) * | 2005-10-24 | 2008-06-26 | 엔엑스피 비 브이 | 반도체 장치 및 이를 포함하는 스마트 카드, 공격 방어방법 |
| IL171963A0 (en) * | 2005-11-14 | 2006-04-10 | Nds Ltd | Secure read-write storage device |
| DE102005056940B4 (de) * | 2005-11-29 | 2016-06-30 | Infineon Technologies Ag | Vorrichtung und Verfahren zum nicht-flüchtigen Speichern eines Statuswertes |
| CN100458714C (zh) * | 2006-07-25 | 2009-02-04 | 上海华虹集成电路有限责任公司 | 智能卡仿真器 |
| JP4349389B2 (ja) * | 2006-07-28 | 2009-10-21 | ソニー株式会社 | データ記憶装置、および、通信装置 |
| US8997255B2 (en) * | 2006-07-31 | 2015-03-31 | Inside Secure | Verifying data integrity in a data storage device |
| KR100816750B1 (ko) * | 2006-08-11 | 2008-03-27 | 삼성전자주식회사 | 공유 블록 및 고유 블록을 갖는 스마트 카드, 검출기 및반도체 집적 회로 |
| US8352752B2 (en) * | 2006-09-01 | 2013-01-08 | Inside Secure | Detecting radiation-based attacks |
| US20080061843A1 (en) * | 2006-09-11 | 2008-03-13 | Asier Goikoetxea Yanci | Detecting voltage glitches |
| KR20080041040A (ko) * | 2006-11-06 | 2008-05-09 | 삼성전자주식회사 | 향상된 안정성을 갖는 집적 회로 카드 |
| KR100837275B1 (ko) | 2006-12-06 | 2008-06-11 | 삼성전자주식회사 | 빛을 감지하는 스마트 카드 |
| CN100465992C (zh) * | 2007-05-16 | 2009-03-04 | 北京飞天诚信科技有限公司 | 一种非接触式卡及其控制方法 |
| KR100911379B1 (ko) | 2007-06-14 | 2009-08-10 | 삼성전자주식회사 | 반도체 집적 회로의 해킹 검출기 및 그것의 검출 방법 |
| KR100929348B1 (ko) | 2007-06-22 | 2009-12-03 | 삼성전자주식회사 | 비정상 동작을 감시하기 위한 반도체 장치 및 방법 |
| KR101436982B1 (ko) | 2007-10-12 | 2014-09-03 | 삼성전자주식회사 | 반도체 집적 회로 및 그것의 검사 방법 |
| JP5041980B2 (ja) * | 2007-11-16 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | データ処理回路及び通信携帯端末装置 |
| KR100926568B1 (ko) * | 2007-12-07 | 2009-11-12 | 한국전자통신연구원 | 반도체 디바이스 및 이에 대한 템퍼 방지 방법 |
| DE102008009812A1 (de) * | 2008-02-19 | 2009-08-20 | Giesecke & Devrient Gmbh | Tragbarer Datenträger |
| JP2009211870A (ja) * | 2008-03-03 | 2009-09-17 | Ushio Inc | 紫外線照射用光源 |
| EP2257906B1 (en) * | 2008-03-19 | 2013-02-27 | Freescale Semiconductor, Inc. | A method for protecting a cryptographic module and a device having cryptographic module protection capabilities |
| US20100013631A1 (en) * | 2008-07-16 | 2010-01-21 | Infineon Technologies Ag | Alarm recognition |
| JP2012053788A (ja) * | 2010-09-02 | 2012-03-15 | Canon Inc | 半導体集積回路装置 |
| US9046570B2 (en) | 2012-08-03 | 2015-06-02 | Freescale Semiconductor, Inc. | Method and apparatus for limiting access to an integrated circuit (IC) |
| JP6029437B2 (ja) * | 2012-11-30 | 2016-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置及びアクセス制限方法 |
| JP5641589B2 (ja) * | 2013-04-05 | 2014-12-17 | Ｎｅｃプラットフォームズ株式会社 | 耐タンパ回路、耐タンパ回路を備える装置及び耐タンパ方法 |
| CN103440175A (zh) * | 2013-08-06 | 2013-12-11 | 北京数码视讯科技股份有限公司 | 智能卡的异常处理方法及装置 |
| KR102074950B1 (ko) * | 2013-08-13 | 2020-03-02 | 삼성전자 주식회사 | 조명 장치, 조명 제어 시스템 및 조명 장치의 제어 방법. |
| US9172714B2 (en) | 2013-08-28 | 2015-10-27 | Global Foundries U.S. 2 LLC | Malicious activity detection of a functional unit |
| US9218488B2 (en) | 2013-08-28 | 2015-12-22 | Globalfoundries U.S. 2 Llc | Malicious activity detection of a processing thread |
| WO2015100158A1 (en) * | 2013-12-23 | 2015-07-02 | The Trustees Of Columbia University In The City Of New York | Implementations to facilitate hardware trust and security |
| KR102207463B1 (ko) * | 2014-04-14 | 2021-01-26 | 삼성전자주식회사 | 오븐 및 그 제어 방법 |
| US9927309B2 (en) * | 2014-05-21 | 2018-03-27 | Toshiba Memory Corporation | Semiconductor device and test method |
| US9569641B2 (en) * | 2015-03-24 | 2017-02-14 | Nxp Usa, Inc. | Data processing system with temperature monitoring for security |
| US9891183B2 (en) | 2015-07-07 | 2018-02-13 | Nxp B.V. | Breach sensor |
| KR102316279B1 (ko) * | 2015-10-19 | 2021-10-22 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 이를 포함하는 에스에스디 |
| CN105335777A (zh) * | 2015-11-11 | 2016-02-17 | 苏州海博智能系统有限公司 | 一种带有温度测量功能的智能卡及其制造方法 |
| CN108535624B (zh) * | 2017-03-06 | 2020-08-07 | 中芯国际集成电路制造(上海)有限公司 | 一种集成电路芯片及其保护方法、装置 |
| US10593632B2 (en) * | 2017-03-07 | 2020-03-17 | International Business Machines Corporation | Security arrangement for integrated circuits using arrays of capacitive elements |
| KR20210001683A (ko) * | 2019-06-28 | 2021-01-06 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3347483A1 (de) * | 1983-12-29 | 1985-07-11 | GAO Gesellschaft für Automation und Organisation mbH, 8000 München | Vorrichtung zur sicherung geheimer informationen |
| IT1230780B (it) * | 1989-07-12 | 1991-10-29 | Ausimont Srl | Procedimento per la preparazione di 1,2 dicloro 1,1,2 trifluoroetano. |
| FR2668274B1 (fr) * | 1990-10-19 | 1992-12-31 | Gemplus Card Int | Circuit integre a securite d'acces amelioree. |
| JPH05108213A (ja) * | 1991-10-17 | 1993-04-30 | Kokusai Electric Co Ltd | ウオツチ・ドツグ・タイマによるリセツト処理回路 |
| JPH08221993A (ja) * | 1994-03-25 | 1996-08-30 | Seiko Instr Inc | 半導体集積回路装置、その製造方法及びその駆動方法 |
| FR2728369B1 (fr) * | 1994-12-19 | 1997-01-31 | Sgs Thomson Microelectronics | Procede et dispositif pour accroitre la securite d'un circuit integre |
| US5675723A (en) * | 1995-05-19 | 1997-10-07 | Compaq Computer Corporation | Multi-server fault tolerance using in-band signalling |
| DE19610070A1 (de) * | 1996-03-14 | 1997-09-18 | Siemens Ag | Chipkarte |
| KR19980083379A (ko) * | 1997-05-15 | 1998-12-05 | 윤종용 | 자동 리셋 기능을 갖는 스마트 카드 |
| JP3920973B2 (ja) * | 1997-09-25 | 2007-05-30 | ローム株式会社 | 内部情報保護回路付きｉｃ |
| JP4038896B2 (ja) * | 1997-10-16 | 2008-01-30 | セイコーエプソン株式会社 | 印刷装置およびそのリセット時における制御方法 |
| JP2000076140A (ja) * | 1998-09-02 | 2000-03-14 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路 |
| JP2000187600A (ja) * | 1998-12-22 | 2000-07-04 | Nec Corp | ウオッチドッグタイマ方式 |
| US6501390B1 (en) * | 1999-01-11 | 2002-12-31 | International Business Machines Corporation | Method and apparatus for securely determining aspects of the history of a good |
| US6553496B1 (en) * | 1999-02-01 | 2003-04-22 | Koninklijke Philips Electronics N.V. | Integration of security modules on an integrated circuit |
| WO2000072252A1 (de) * | 1999-05-21 | 2000-11-30 | Infineon Technologies Ag | Verfahren zur verhinderung widerrechtlicher benutzung von chipkarten |
| US6615374B1 (en) * | 1999-08-30 | 2003-09-02 | Intel Corporation | First and next error identification for integrated circuit devices |
| DE19947574A1 (de) * | 1999-10-01 | 2001-04-12 | Giesecke & Devrient Gmbh | Verfahren zur Sicherung eines Datenspeichers |
| JP3559498B2 (ja) * | 2000-04-06 | 2004-09-02 | Ｎｅｃインフロンティア株式会社 | セキュリティ機能付きのカードリーダ装置 |
| US6829737B1 (en) * | 2000-08-30 | 2004-12-07 | Micron Technology, Inc. | Method and system for storing device test information on a semiconductor device using on-device logic for determination of test results |
| KR20020017822A (ko) * | 2000-08-31 | 2002-03-07 | 박종섭 | 오동작 시 데이터를 복구할 수 있는 메모리 집적 회로 카드 |
| KR20030033218A (ko) * | 2001-10-19 | 2003-05-01 | 삼성전자주식회사 | 칩 상태에 따라 마이크로프로세서의 메모리 액세스를제어할 수 있는 칩 카드 |
-
2002
- 2002-02-05 KR KR10-2002-0006435A patent/KR100471147B1/ko active IP Right Grant
-
2003
- 2003-01-30 JP JP2003021797A patent/JP4796269B2/ja not_active Expired - Fee Related
- 2003-02-03 US US10/357,146 patent/US7159153B2/en active Active
- 2003-02-04 DE DE10305587.8A patent/DE10305587B4/de not_active Expired - Fee Related
- 2003-02-05 FR FR0301331A patent/FR2835638B1/fr not_active Expired - Lifetime
- 2003-02-05 CN CNB031285279A patent/CN100562855C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE10305587B4 (de) | 2014-12-04 |
| FR2835638B1 (fr) | 2011-06-10 |
| FR2835638A1 (fr) | 2003-08-08 |
| JP2003256793A (ja) | 2003-09-12 |
| US7159153B2 (en) | 2007-01-02 |
| KR20030066858A (ko) | 2003-08-14 |
| US20030149914A1 (en) | 2003-08-07 |
| DE10305587A1 (de) | 2003-08-14 |
| CN1448844A (zh) | 2003-10-15 |
| CN100562855C (zh) | 2009-11-25 |
| KR100471147B1 (ko) | 2005-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4796269B2 (ja) | 保安機能を有する半導体集積回路 | |
| US8254169B2 (en) | Smart card capable of sensing light | |
| US7982488B2 (en) | Phase-change memory security device | |
| US6651149B1 (en) | Data storage medium with certification data | |
| KR100330439B1 (ko) | 데이타기억장치 | |
| US7821841B2 (en) | Method of detecting a light attack against a memory device and memory device employing a method of detecting a light attack | |
| JP5070297B2 (ja) | 電子回路に含まれる情報の保護 | |
| US20090113546A1 (en) | Memory system for sensing attack | |
| CN108345808A (zh) | 非易失性存储器件和包括非易失性存储器件的固态驱动器 | |
| CN100470789C (zh) | 具有防光冲击保护的电子存储部件 | |
| US7787315B2 (en) | Semiconductor device and method for detecting abnormal operation | |
| US7593258B2 (en) | Protection of the flow of a program executed by an integrated circuit or of data contained in this circuit | |
| US7046540B2 (en) | Semiconductor integrated circuit device and information storage method therefor | |
| KR100517554B1 (ko) | 보안 기능을 갖는 반도체 집적 회로 | |
| KR101436982B1 (ko) | 반도체 집적 회로 및 그것의 검사 방법 | |
| KR20060012088A (ko) | 보안 기능을 갖는 반도체 집적 회로 | |
| KR101037499B1 (ko) | Ｒｆｉｄ 태그 | |
| JP2007323487A (ja) | 情報処理装置 | |
| JP2006172384A (ja) | 半導体装置 | |
| JP2006085847A (ja) | 破壊読出し方式不揮発性メモリ | |
| DeFrancesco et al. | Intelligent non-volatile memory for smart cards | |
| JP2003091988A (ja) | 半導体装置、強誘電体記憶装置、ｉｃカード、ならびにそれを用いたシステムおよびその方法 | |
| JP2006024279A (ja) | 不揮発性メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081007 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081010 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090401 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090413 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090508 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110425 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110502 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110519 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110729 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4796269 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |