KR20060019556A - 집적 회로 디바이스 테스트 방법 및 장치, 집적 회로디바이스 - Google Patents

집적 회로 디바이스 테스트 방법 및 장치, 집적 회로디바이스 Download PDF

Info

Publication number
KR20060019556A
KR20060019556A KR1020057022535A KR20057022535A KR20060019556A KR 20060019556 A KR20060019556 A KR 20060019556A KR 1020057022535 A KR1020057022535 A KR 1020057022535A KR 20057022535 A KR20057022535 A KR 20057022535A KR 20060019556 A KR20060019556 A KR 20060019556A
Authority
KR
South Korea
Prior art keywords
monitor
module
operable
signal
integrated circuit
Prior art date
Application number
KR1020057022535A
Other languages
English (en)
Inventor
헨드리쿠스 제이 엠 비엔드릭
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=33484000&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20060019556(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20060019556A publication Critical patent/KR20060019556A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31722—Addressing or selecting of test units, e.g. transmission protocols for selecting test units
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C2029/3202—Scan chain
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

집적 회로 디바이스를 테스트하는 적절한 방법이 개시되어 있다. 이 디바이스는 적어도 하나의 모듈을 포함하는데, 이 적어도 하나의 모듈은 모듈 내 내에서 예를 들어 온도, 공급 노이즈, 혼선 등의 장치 파라미터를 모니터링하는데 적절한 적어도 하나의 관련 모듈 모니터를 통합한다.

Description

집적 회로 디바이스 테스트 방법 및 장치, 집적 회로 디바이스{SIGNAL INTEGRITY SELF-TEST ARCHITECTURE}
본 발명은 일반적으로 집적 회로 아키텍쳐 분야에 관한 것으로, 좀 더 구체적으로는, 신호 무결성 자가-테스트(SIST) 아키텍쳐 분야에 관한 것이다.
제조 기술의 발전으로 인해 보다 크고 보다 고밀도의 회로가 단일 반도체 디바이스 상에 배치될 수 있게 되었다. 이것은 특히 회로가 규칙적인/셀룰러식(regular/cellular) 구조로서 구현되는 경우이다. 이러한 셀룰러식 구조의 일례는 랜덤 액세스 메모리(RAM) 디바이스이다. RAM 디바이스는 가장 높은 회로 밀도의 일부를 갖는다. 이러한 고밀도 디바이스와 연관된 주요 문제점은 테스팅에 관한 것이다. 높은 신뢰도를 유지하기 위해, 디바이스 테스트 프로시저는 디바이스 상에서 발생할 수 있는 결함에 대해 양호한 적용범위를 제공할 필요가 있다.
이미 설치되어 동작하고 있는 디바이스는 흔히 이 디바이스가 적절하게 동작하게 있는지를 보장하기 위해 테스트할 필요가 있을 것이다. 소위 '동작 속도(at-speed)' 테스팅은 고성능의 외부 ATE(자동화된 테스트 장비)의 사용을 필요로 한 다. 이러한 고성능 ATE는 전용 장비이고 따라서 흔한 것은 아니다. 또한, 테스트할 디바이스를, 외부 ATE를 이용하여 이 디바이스를 테스트하는 작업장으로부터 제거하는 것은 쉬운 일이 아니며, 사실상은 불가능하다. 이러한 단점에 비추어, 다양한 내장형 테스트 기법이 이용되어 왔다. 이러한 내장형 접근방식은 보통 "빌트-인 자가 테스트(built-in-self-test; BIST)로 불린다. BIST는 보통 하나 이상의 빌트-인 선형 피드백 시프트 레지스터(LFSR)를 사용하여 테스트 패턴을 생성하고 취득한 시그니처를 분석한다.
디바이스 내로 내장될 수 있는 다양한 유형의 BIST 아키텍쳐가 존재한다. 예를 들어, BILBO(Built-in Logic Block Observer) 아키텍쳐는 두 개의 LFSR를 사용하는데, 하나는 테스트 생성용이고, 다른 하나는 시그니처 분석용이다. 제 2 예는 CSTP(Circular Self-Test Path)로 불리며 생성 및 분석모두에 대해 단 하나의 LFSR를 사용한다.
BIST 방법은 '온-라인' 또는 '오프-라인' 상에서 수행될 수 있다. 온-라인 테스팅은 테스트 하에 놓인 디바이스가 정상 동작 동안에 수행될 수 있고, 두 개의 카테고리, 즉 동시 및 비동시로 더 세분화된다. 온-라인 동시 테스팅은 테스트 하에 놓인 디바이스의 정상 동작과 동시에 이루어지는 반면, 온-라인 비동시 테스팅은 테스트 하에 놓인 디바이스가 유휴 상태에 있을 때 이루어진다.
오프-라인 테스팅은 테스트 하에 놓인 디바이스가 별도의, 전용 테스트 모드에 있는 경우 수행된다. 오프-라인 테스팅은 기능적인, 또는 구조적인 오프-라인 테스팅으로 분류될 수 있다. 기능적인 오프-라인 테스팅은 테스트 하에 놓인 디바 이스의 기능적인 기술(functional description)에 기초하는 반면, 구조적인 오프-라인 테스팅은 테스트 하에 놓인 디바이스의 물리적인 구조에 기반을 둔다.
도 1 및 도 2는 BIST 테스트 아키텍쳐를 사용하는 오프-라인 구조적 테스팅에 대해 알려져 있는 접근 방식을 나타낸다. 도 1에서, 테스트 신호(3)는 입력 생성기(5)에 입력된다. 입력 생성기(5)는 테스트(7) 하에 놓인 디바이스에 공급될 테스트 입력들의 (의사-랜덤) 조합을 생성할 것이다. 그 결과는 출력 분석기(9)에 전달되어, 테스트(7) 하에 놓인 디바이스가 특정 테스트를 통과했는지 또는 실패했는지 결정된다.
도 2는 디바이스(16)가 테스트될 다수의 개별 회로를 포함하고 있는 경우를 도시한다. BIST 제어기(11)는 테스트 패턴 생성기(13)에 공급되는 테스트 정보를 수신한다. 테스트 패턴 생성기(13)는 테스트 패턴을 분배 시스템(15)에 전달하고 이어서 이 테스트 패턴은 디바이스(16) 내의 테스트될 회로에 전달된다. 특정 테스트 결과가 통과 또는 실패에 대응하는지와 이 결과가 적용되는 회로를 결정하기 위해 수집 시스템(17)은 테스트 결과를 출력 응답 분석기(19)에 전달한다. BIST 제어기(11)는 전체 테스트 프로세스를 제어한다.
그러나, 테스트 결과와, 인시추 디바이스의 작용(behavior of devices in situ) 사이의 불일치가 점점 증가한다. 반도체 피쳐 크기 및 전압의 연속적인 스케일링은 집적 회로(IC) 설계의 견고함에 극적인 경향을 야기하였다.
예를 들어, 트랜지스터 수의 증가 및 스위칭 속도의 증가는 혼선, 공급 노이즈 및 기판 노이즈와 같은 수용불가능한 레벨의 노이즈를 야기함으로써 타이밍 및 신호 무결성에 극적인 영향을 미친다.
도 3은 예를 들어 도 1의 디바이스(7)에 사용될 수 있는 두 개의 병렬 트레이스(상호접속)(A-B 및 C-D)를 도시한다. 구동 라인(21) 상의 신호 S(f)는 A에서 B로 전파된다. 이 신호는 용량성으로 또한 유도성으로 제 2 트레인스라인(23)에 결합된다. 상호 용량성 결합 신호(SC)가 존재하는데, 이 신호는 두 개의 트레이스(21,23) 간의 용량성 결합에 의해 야기되며, 동일한 극성을 갖는 순방향(C->D) 및 역방향(D->C) 모두에서 제 2 트레인스 라인(23)을 따라 진행한다. 상호 유도성 결합 신호(SL)도 존재하는데, 이 신호는 두 개의 트레이스(21,23) 간의 유도성 결합에 의해 야기되며, 하나의 극성을 갖는 순방향(C->D) 및 반대 극성을 갖는 역방향(D->C)에서 희생 트레이스 라인(23)을 따라 진행한다.
동질성 물질에서, 상호 캐패시턴스 및 상호 순방향 인덕턴스는 동일하고 서로 상쇄시키려 한다. 그러나, 그들은 역 방향에서는 더해져 신호 무결성에 심각한 문제를 야기한다.
신호 주파수(f)(또는 기저 신호 S(f)의 고조파의 주파수 성분)가 증가하고, 트레이스 간의 분리(x)가 감소됨에 따라, 혼선이 증가되고, 이는 과도한 신호 지연으로 인해 해당 디바이스의 성능 저하를 야기한다.
상술한 바에 덧붙여, 공급 및 임계값 전압의 감소는 노이즈 마진의 감소를 야기하며, 그에 따라 디바이스의 테스트 및 동작에 또 다른 어려움을 야기한다.
빌트-인 자가 테스트 외에, 경계 스캔 테스트가 예를 들어 IEEE 1149.1 프로토콜을 사용하여 디바이스 상에 수행될 수 있다. 경계 스캔 테스트는 완벽한 보드 레벨 테스트 프로토콜을 형성하는 칩 레벨에서의 내장형 테스트 회로에 의존한다. 그러나, 로직, 메모리 및/또는 아날로그 블록 모두가 완벽한 기능 테스트가 수행될 수 없는 설계 수단의 핀에 대해 직접적인 액세스를 가질 수 있는 것은 아니다. 따라서, 스캔 테스트는 실제 애플리케이션에서와는 다른 스위칭 동작을 나타낼 수 있으며, 이는 칩이 테스트 동안 정확하게 동작할 수 있고 애플리케이션에서는 실패할 수 있다는 것, 또는 그 반대일 수 있다는 것을 의미한다.
도 4는 IEEE 1149.1 테스트 프로토콜에 따른 스캔 테스트의 전형적인 레이아웃을 도시한다. 경계 스캔 디바이스에서, 각 디지털 주요 입력 신호 및 주요 출력 신호에는 경계 스캔 셀(도 4의 참조번호(35))로 지칭되는 메모리 요소가 보충된다. 디바이스의 주요 입력용 셀은 입력 셀로 지칭되고, 디바이스의 주요 출력용 셀은 출력 셀로 지칭된다. 경계 스캔 셀의 수집은 도 4에 도시되어 있는 바와 같이 병렬식의 내부, 병렬식의 외부 시프트 레지스터(parallel-in, parallel-out shift register) 내로 배열된다. 병렬식의 로딩 동작은 디바이스의 입력 핀 상의 신호 값이 입력 셀 내로 로딩되도록 야기하며, 내부 로직에서 디바이스의 출력 핀으로 전달되는 신호 값은 출력 셀 내로 로딩된다.
데이터는 '테스트 데이터 인'(TDI)으로 지칭되는 전용 디바이스의 입력 핀(25)으로부터 시작하여 '테스트 데이터 아웃'(TDO)으로 지칭되는 전용 디바이스의 출력 핀(17)에서 종결되는 시프트 레지스터 주위에서 시프트될 수 있다. 도 5는 전형적인 경계 스캔 셀(35)을 나타낸다. 각 셀은 그의 병렬 입력(PI) 상의 데이터를 포착할 수 있고, 데이터를 그의 병렬 출력(PO) 상으로 업데이트할 수 있으며, SO에서 그의 이웃 SI로 연속적으로 데이터를 스캔할 수 있거나, 또는 투명하게 동작할 수 있다. 즉 PI는 PO로 통과될 수 있다.
복잡한 칩 아키텍쳐에 있어서, 경계 스캔 셀은 IC 코어의 모든 내부 기능에 대한 액세스를 가지고 있지 않을 수 있다. 따라서, 위에서 설명한 바와 같이, 완벽한 기능적 테스팅은 이러한 방법(또는 BIST 방법)을 사용하여서는 불가능할 수 있는데, 특히 칩 아키텍쳐가 보다 복잡해지고, 디바이스 피쳐가 계속해서 보다 소형화되어 가는 경우에 그러하다. 따라서, 반도체 피쳐 크기 및 전압의 스케일링을 허용하면서 디바이스의 완벽한 기능적 테스팅을 위한 방법을 구할 필요가 있다. 본 발명은 신호 무결성에 영향을 미치는 중요한 칩 파라미터 또는 특징의 완벽한 모니터링을 허용하는 아키텍쳐를 이용한다. 이 아키텍쳐는 칩 (예를 들어, 모든 코어) 상의 임의의 위치가 모니터링되도록 허용하고, 이 모니터링은 어느 때나, 즉 테스팅, 디버그, 진단 및 제품 처리 동안 및 애플리케이션 동안 이루어질 수 있다.
본 발명의 일 측면에 따르면, 적어도 하나의 모듈을 포함하는 집적 회로 디바이스를 테스트하는 방법이 제공되는데, 그 또는 각 모듈은 관련된 모듈의 동작 파라미터를 나타내는 측정 신호를 생성하도록 동작가능한 모듈 모니터를 포함한다. 이 방법은 모듈 모니터로부터 측정 신호를 수신하는 단계와 이 수신된 신호를 처리하여 테스트 결과를 생성하는 단계를 포함한다.
본 발명의 제 2 측면에 따르면, 적어도 하나의 모듈을 포함하는 집적 회로 디바이스를 테스트하는 방법이 제공되는데, 그 또는 각 모듈은 관련된 모듈의 동작 파라미터를 제각각 나타내는 제각기의 측정 신호를 생성하도록 동작가능한 다수의 모듈 모니터를 포함한다. 이 방법은 모듈 모니터로부터 측정 신호를 수신하는 단계와 이 수신된 신호를 처리하여 테스트 결과를 생성하는 단계를 포함한다.
본 발명의 제 3 측면에 따르면, 모듈의 동작 파라미터를 나타내는 측정 신호를 생성하도록 동작가능한 모듈 모니터를 통합하는 모듈을 포함하는 집적 회로 디바이스가 제공된다.
본 발명의 제 4 측면에 따르면, 모듈의 제각기의 동작 파라미터를 나타내는 제각기의 측정 신호를 생성하도록 동작가능한 다수의 모듈 모니터를 통합하는 모듈을 포함하는 집적 회로 디바이스가 제공된다.
본 발명의 제 5 측면에 따르면, 집적 회로 디바이스를 테스트하는 장치가 제공되는데, 이 집적 회로 디바이스는 모듈의 동작 파라미터를 나타내는 측정 신호를 생성하도록 동작가능한 모듈 모니터를 통합하는 모듈을 포함한다.
본 발명의 제 6 측면에 따르면, 집적 회로 디바이스를 테스트하는 장치가 제공되는데, 이 집적 회로 디바이스는 모듈의 제각기의 동작 파라미터를 나타내는 제각기의 측정 신호를 생성하도록 동작가능한 다수의 모듈 모니터를 통합하는 모듈을 포함한다.
본 명세서에서 사용되는 "포함하는"이라는 용어는 기술한 피쳐, 완전체, 단계 또는 구성요소의 존재를 나타내기 위한 것일 뿐 하나 이상의 다른 피쳐, 완전체, 단계, 구성요소 또는 이들의 그룹에 존재 또는 부가를 배제하는 것은 아니라는 것을 강조한다.
본 발명의 보다 수월한 이해를 돕기 위해 또한 본 발명이 어떻게 수행되는지를 설명하기 위해, 이제 첨부한 도면을 예로서 참조할 것이다.
도 1은 전형적인 오프-라인 BIST 아키텍쳐를 나타내는 도면,
도 2는 전형적인 오프-라인 BIST 아키텍쳐를 더 도시하는 도면,
도 3은 두 개의 병렬 트레이스라인을 나타내는 도면,
도 4는 전형적인 경계 스캔 테스트 아키텍쳐를 나타내는 도면,
도 5는 전형적인 경계 스캔 테스트 아키텍쳐의 한 요소를 나타내는 도면,
도 6은 본 발명에 의해 구현되는 집적 회로 디바이스를 나타내는 도면,
도 7은 본 발명에 의해 구현되는 집적 회로 디바이스를 나타내는 도면,
도 8은 본 발명의 실시예와 연관된 디바이스 코어를 나타내는 도면.
도 6은 본 발명의 예시적인 실시예를 나타낸다. 테스트 하에 놓인 디바이스는 다수의 코어(또는 모듈)(47)를 갖는다. 간단히 하기 위해서는, 테스트 하에 놓이는 디바이스 상의 모든 코어는 동일한 크기를 갖는 것으로 가정한다. 이것은 도 6으로부터 알 수 있는 바와 같이 규칙적인 아키텍쳐를 야기한다. 코어(47)는 테스트 하에 놓인 디바이스 내에서의 기능 블록이다. 이 코어(47)는 상이한 기능을 가 질 수 있으며, 서로 다른 크기를 가질 수 있으며, 각 코어(47)의 내부 로직은 예를 들어 표준 셀 라이브러리의 요소로부터 구현될 수 있다.
도 6의 디바이스는 단지 본 발명을 설명하기 위한 예로서 도시된다. 도 6의 디바이스는 디코더(57)(도 8)를 통해 코어(47) 내의 제각기의 모니터 또는 모니터 그룹에 접속되는 모니터 선택 버스(39)를 포함한다. 코어(47)는 예를 들어 메모리 모듈일 수 있고 또는 아날로그 또는 디지털 모듈의 일부일 수 있다. IC는 이러한 코어를 다수 개 포함할 수 있다. 명료하게 하기 위해 도 6에는 모니터가 도시되어 있지 않다(도 8 참조). 특히 코더(47)의 로직이 구성될 수 있는 표준 셀 라이브러리 내의 요소에 대해 모니터가 유사한 아키텍쳐를 갖는 경우에, 모니터는 코어(47)의 아키텍쳐 내로 쉽게 배치될 수 있고, 코어는 본 명세서에서 설명한 것보다 훨씬 많은 모니터를 포함할 수 있다.
모니터는 모니터 신호가 전송되는 모니터링 신호 라인(또는 버스)(41)에 접속된다. 모니터 제어 블록(37)은 모니터링 신호 라인(41)에 접속되는 모니터를 선택하기 위해 모니터 선택 버스(39) 상의 비트 값을 제어한다. 이 라인 상의 신호 레벨은 선택된 코어 내의 선택된 모니터 파라미터의 출력과 관련이 있다. 도 6의 실시예에서, 신호는 처리를 위해 디바이스 출력용의 본드 패드(42)에 라우팅된다. 이와 달리, 기준 및 비교 회로(43)가 제공될 수 있는데, 이 회로는 (각 개별 파라미터터마다) 모니터 출력과 비교되는 기준 값을 포함하며 통과 또는 실패 신호를 생성한다. 기준 및 비교 신호(43)는 도 7에 도시되어 있다. 이러한 방식으로, 칩은 신호 무결성의 자가-테스트를 수행할 수 있다. 각 코어 내의 모니터링 신호는 예를 들어 온도, 혼선, 공급 노이즈 및 매칭을 포함할 수 있다.
도 8은 도 6 및 도 7의 코어(47) 내의 모니터(49,51,53,55)를 보다 상세히 도시한다. 이 예에서, 코어(47)는 네 개의 모니터(49,51,53,55)를 갖는다. 각 코어 내에 제공되는 모니터의 수는 본 발명에서는 중요하지 않다. 다른 코어는 다른 수의 모니터를 구비할 수 있으며, 위에서 언급한 바와 같이 그 수는 본 명세서에서 설명한 것보다 훨씬 클 수 있다.
코어(47) 내의 로직은 표준 셀 라이브러리로부터의 로직 요소를 사용하여 구현될 수 있다. 이 경우, 모니터는 표준 셀 라이브러리 내의 로직 요소와 구조적으로 유사한 것이 바람직하다. 예를 들어, 라이브러리 내의 요소는 모두 설정된 높이 및 가변적인 폭을 가질 수 있다. 따라서, 예를 들어 이러한 라이브러리로부터 구성된 코어(47) 내에서 구현되는 모니터는 동일한 높이를 갖는다. 이러한 방식으로, 모니터는 이러한 표준 셀 라이브러리의 요소를 사용하여 구성된 설계 내로 쉽게 구현될 수 있다.
각 코어(47) 내의 모니터 수는 모니터 선택 버스(39)에 필요로 하는 비트의 수를 결정할 것이다. 코어 내에 네 개의 모니터가 있는 경우, 모니터 선택 버스(39)는 적절한 모니터를 선택할 수 있도록 하기 위해 코어마다 두 개의 비트를 포함한다. 모니터 선택 버스(39)는 모니터 제어 블록(37)으로부터 데이터를 수신하고, 디코더(57)(도 8)는 (예를 들어 선택될 모니터에 대응하는 이진 식별자일 수 있는) 이 데이터를 디코딩한다. 디코더(57)는 모니터 제어 블록(37)으로부터 수신된 데이터에 기초하여 적절한 모니터(49,51,53,55)를 선택한다. 모니터 제어 블록 (37)은 소정의 환경 하에서 SIST를 자동으로 초기화하도록 사전 프로그래밍될 수 있고, 또는 그것을 초기화하기 위해 외부 프롬프트를 수신할 수 있다. 이 프롬프트는 코어가 선택될 모니터에 대한 정보를 포함하여, 모니터 제어 블록(37)은 관련 정보를 모니터 선택 버스(39) 상에서 디코더(57)에 전송할 수 있다. 각 코더(47) 내의 각 디코더(57)는 모니터 제어 블록(37)에 의해 모니터 선택 버스(39) 상에서 전송된 정보를 디코딩하여 그것이 제어하는 모니터가 그의 모니텅 기능을 수행하도록 요청되는지를 결정한다.
각 모니터는 예를 들어 온도, 혼선, 공급 노이즈 또는 매칭과 같은 특정 칩(또는 코어) 파라미터를 조사하도록 지정될 수 있다. 이와 달리, 모니터는 코어의 치수와 관련된 특정 파라미터의 영향을 결정하기 위해 칩(또는 코어)을 가로질러 동일한 파라미터를 조사할 수 있다. 두 개의 접근 방식이 이용될 수 있다. 따라서, 예를 들어 또한 도 8을 참조하면, 코어(47)는 코어 내의 상이한 위치에서 코어의 온도를 조사하는 다수의 모니터(49,51,53,55), 및/또는 예를 들어 각각 온도, 혼선, 공급 노이즈 및 매칭, 또는 이들의 조합 중 하나를 조사하는 다수의 모니터를 구비할 수 있다.
당업자라면, 본 발명에 의해 구현되는 아키텍쳐에 의해 임의의 적절한 코어 파라미터의 조합이 조사될 수 있다는 것을 이해할 것이다. 특정 코어 파라미터 또는 특징이 조사되면, 그 조사 결과는 모니터(49,51,53,55)에 의해 모니터링 신호 라인(또는 버스)(41)에 전달된다. 이 신호 라인/버스(41)는 DC 신호를 반송하는 단일 라인일 수 있으며 그 레벨은 측정된 파라미터(예를 들어, 혼선, 공급 노이즈, 활동성, 온도 등)에 대한 값이다. 그것은 또한 해당 모니터링 신호가 온-칩 노이즈에 의해 오염되는 것을 막기 위한 차분 시그널링을 지원할 수 있다. 이와 달리, 측정된 파라미터는 모니터(센서) 이후에 그 값을 직접 이진 코딩하고, 그런 다음 이진 코딩된 값을 버스를 통해 전송함으로써 전달될 수 있다. 따라서, 그 결과는 본드패드(42)를 통해 오프-칩으로 또는 기준 및 비교 회로(43)를 통해 온-칩으로 처리될 수 있다. 처리 결과에 대해 임의의 필요로 하는 동작이 취하여 질 수 있다. 기준 및 비교 회로(43)로부터의 결과는 본드패드(45)에 전달되어 또 다른 오프-칩 프로세싱이 수행될 수 있다. 위에서 언급한 바와 같이, 예를 들어 BIST를 사용하여 얻어진 테스트 결과와 애플리케이션에서의 디바이스 동작 사이에 점점 증가하는 불일치가 존재한다. 위에서 설명한 신호 무결성 자가-테스트(SIST)는 BIST를 유리하게 보충할 수 있다. 예를 들어, SIST는 빌트-인 자가 테스트가 수행되기 전, 동안 및/또는 그 후에 다양한 디바이스 파라미터에 대한 정보를 제공하는데 사용될 수 있다.

Claims (30)

  1. 관련된 모듈(47)의 동작 파라미터를 나타내는 측정 신호를 생성하도록 동작가능한 모듈 모니터(49)를 통합하는 상기 모듈(47)을 포함하는 집적 회로 디바이스를 테스트하는 방법에 있어서,
    상기 모듈 모니터(49)로부터 측정 신호를 수신하는 단계와,
    상기 수신된 신호를 처리하여 테스트 결과를 생성하는 단계
    를 포함하는 집적 회로 디바이스 테스트 방법.
  2. 제 1 항에 있어서,
    상기 측정 신호를 수신하는 단계는 비교 및 기준 회로(43)에서 상기 측정 신호를 수신하는 단계를 포함하는 집적 회로 디바이스 테스트 방법.
  3. 제 1 항에 있어서,
    상기 측정 신호를 수신하는 단계는 상기 집적 회로 디바이스의 본드패드(42)에서 상기 측정 신호를 수신하는 단계를 포함하는 집적 회로 디바이스 테스트 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 수신된 신호를 처리하는 단계는 상기 수신된 신호를 기준 값과 비교하는 단계를 포함하는 집적 회로 디바이스 테스트 방법.
  5. 제 4 항에 있어서,
    상기 수신된 측정 신호와 상기 기준 값과의 비교에 응답하여 통과/실패 신호를 생성하는 단계를 더 포함하는 집적 회로 디바이스 테스트 방법.
  6. 모듈(47)을 포함하는 집적 회로 디바이스를 테스트하는 방법에 있어서,
    상기 모듈은 관련된 모듈(47)의 제각기의 동작 파라미터를 나타내는 제각기의 측정 신호를 생성하도록 동작가능한 다수의 모듈 모니터(49)를 포함하고, 상기 방법은,
    상기 모듈 모니터(49)로부터 측정 신호를 수신하는 단계와,
    상기 수신된 신호를 처리하여 테스트 결과를 생성하는 단계
    를 포함하는 집적 회로 디바이스 테스트 방법.
  7. 제 6 항에 있어서,
    상기 측정 신호를 수신하는 단계는 비교 및 기준 회로(43)에서 상기 측정 신호를 수신하는 단계를 포함하는 집적 회로 디바이스 테스트 방법.
  8. 제 6 항에 있어서,
    상기 측정 신호를 수신하는 단계는 상기 집적 회로 디바이스의 본드패드(42)에서 상기 측정 신호를 수신하는 단계를 포함하는 집적 회로 디바이스 테스트 방법.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 수신된 신호를 처리하는 단계는 상기 수신된 신호를 기준 값과 비교하는 단계를 포함하는 집적 회로 디바이스 테스트 방법.
  10. 제 9 항에 있어서,
    상기 수신된 측정 신호와 상기 기준 값과의 비교에 응답하여 통과/실패 신호를 생성하는 단계를 더 포함하는 집적 회로 디바이스 테스트 방법.
  11. 모듈(47)을 포함하는 집적 회로 디바이스로서,
    상기 모듈(47)은 자신의 동작 파라미터를 나타내는 측정 신호를 생성하도록 동작가능한 모듈 모니터(49)를 포함하는 집적 회로 디바이스.
  12. 제 11 항에 있어서,
    제각기의 모듈(47) 내에서 제각기의 모니터(49)를 선택하도록 동작가능한 모니터 선택 버스(39)를 더 포함하는 집적 회로 디바이스.
  13. 제 12 항에 있어서,
    상기 모니터 선택 버스(39) 상의 값을 제어하도록 동작가능한 모니터 제어 블록(37)을 더 포함하는 집적 회로 디바이스.
  14. 제 11 항에 있어서,
    선택된 모니터(49)로부터 출력 신호를 수신하도록 접속된 기준 및 비교 회로(43)를 더 포함하는 집적 회로 디바이스.
  15. 제 11 항에 있어서,
    상기 모듈 모니터(49)는 표준 셀 아키텍쳐를 갖는 집적 회로 디바이스.
  16. 모듈(47)을 포함하는 집적 회로 디바이스로서,
    상기 모듈(47)은 자신의 제각기의 동작 파라미터를 나타내는 제각기의 측정 신호를 생성하도록 동작가능한 다수의 모듈 모니터(49)를 포함하는 집적 회로 디바이스.
  17. 제 16 항에 있어서,
    제각기의 모듈(47) 내에서 제각기의 모니터(49)를 선택하도록 동작가능한 모니터 선택 버스(39)를 더 포함하는 집적 회로 디바이스.
  18. 제 17 항에 있어서,
    상기 모니터 선택 버스(39) 상의 값을 제어하도록 동작가능한 모니터 제어 블록(37)을 더 포함하는 집적 회로 디바이스.
  19. 제 16 항에 있어서,
    선택된 모니터(49)로부터 출력 신호를 수신하도록 접속된 기준 및 비교 회로(43)를 더 포함하는 집적 회로 디바이스.
  20. 제 16 항에 있어서,
    상기 모듈 모니터(49)는 표준 셀 아키텍쳐를 갖는 집적 회로 디바이스.
  21. 모듈(47)을 포함하는 집적 회로 디바이스를 테스트하는 장치로서,
    상기 모듈(47)은 자신의 동작 파라미터를 나타내는 측정 신호를 생성하도록 동작가능한 모듈 모니터(49)를 포함하는 집적 회로 디바이스 테스트 장치.
  22. 제 21 항에 있어서,
    제각기의 모듈(47) 내에서 제각기의 모니터(49)를 선택하도록 동작가능한 모니터 선택 버스(39)를 더 포함하는 집적 회로 디바이스 테스트 장치.
  23. 제 22 항에 있어서,
    상기 모니터 선택 버스(39) 상의 값을 제어하도록 동작가능한 모니터 제어 블록(37)을 더 포함하는 집적 회로 디바이스 테스트 장치.
  24. 제 21 항에 있어서,
    선택된 모니터(49)로부터 출력 신호를 수신하도록 접속된 기준 및 비교 회로(43)를 더 포함하는 집적 회로 디바이스 테스트 장치.
  25. 제 21 항에 있어서,
    상기 모듈 모니터(49)는 표준 셀 아키텍쳐를 갖는 집적 회로 디바이스 테스트 장치.
  26. 모듈(47)을 포함하는 집적 회로 디바이스를 테스트하는 장치로서,
    상기 모듈(47)은 자신의 제각기의 동작 파라미터를 나타내는 제각기의 측정 신호를 생성하도록 동작가능한 다수의 모듈 모니터(49)를 포함하는 집적 회로 디바이스 테스트 장치.
  27. 제 26 항에 있어서,
    제각기의 모듈(47) 내에서 제각기의 모니터(49)를 선택하도록 동작가능한 모니터 선택 버스(39)를 더 포함하는 집적 회로 디바이스 테스트 장치.
  28. 제 27 항에 있어서,
    상기 모니터 선택 버스(39) 상의 값을 제어하도록 동작가능한 모니터 제어 블록(37)을 더 포함하는 집적 회로 디바이스 테스트 장치.
  29. 제 26 항에 있어서,
    선택된 모니터(49)로부터 출력 신호를 수신하도록 접속된 기준 및 비교 회로(43)를 더 포함하는 집적 회로 디바이스 테스트 장치.
  30. 제 26 항에 있어서,
    상기 모듈 모니터(49)는 표준 셀 아키텍쳐를 갖는 집적 회로 디바이스 테스트 장치.
KR1020057022535A 2003-05-28 2004-05-18 집적 회로 디바이스 테스트 방법 및 장치, 집적 회로디바이스 KR20060019556A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03101562.1 2003-05-28
EP03101562 2003-05-28

Publications (1)

Publication Number Publication Date
KR20060019556A true KR20060019556A (ko) 2006-03-03

Family

ID=33484000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057022535A KR20060019556A (ko) 2003-05-28 2004-05-18 집적 회로 디바이스 테스트 방법 및 장치, 집적 회로디바이스

Country Status (7)

Country Link
US (1) US7478302B2 (ko)
EP (1) EP1644748A2 (ko)
JP (1) JP2007500356A (ko)
KR (1) KR20060019556A (ko)
CN (1) CN1795393B (ko)
TW (1) TW200516268A (ko)
WO (1) WO2004106957A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731106B1 (ko) * 2005-12-29 2007-06-22 동부일렉트로닉스 주식회사 라이브러리 테스트 회로 및 그 방법
KR100884983B1 (ko) * 2007-06-26 2009-02-23 주식회사 동부하이텍 표준 셀 라이브러리의 성능 개선을 위한 측정 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8118122B2 (en) * 2007-10-25 2012-02-21 GM Global Technology Operations LLC Method and system for monitoring signal integrity in a distributed controls system
CN102047133A (zh) * 2008-05-29 2011-05-04 Nxp股份有限公司 用于周期抖动测量的延迟锁定环
CN101770967A (zh) * 2009-01-03 2010-07-07 上海芯豪微电子有限公司 一种共用基底集成电路测试方法、装置和系统
US9311202B2 (en) * 2012-11-01 2016-04-12 Futurewei Technologies, Inc. Network processor online logic test
TWI589892B (zh) * 2015-04-22 2017-07-01 威盛電子股份有限公司 傳輸介面晶片以及內建式傳輸介面晶片測試方法
KR102342851B1 (ko) 2015-08-17 2021-12-23 삼성전자주식회사 반도체 칩, 테스트 시스템 및 반도체 칩의 테스트 방법
US10585817B2 (en) 2018-05-29 2020-03-10 Seagate Technology Llc Method of signal integrity and power integrity analysis for address bus
US10990739B1 (en) 2019-03-27 2021-04-27 Amazon Technologies, Inc. Scan channel fabric for tiled circuit designs
KR102657135B1 (ko) * 2019-05-15 2024-04-15 삼성디스플레이 주식회사 송수신 시스템
CN112198422A (zh) * 2020-10-19 2021-01-08 南京宏泰半导体科技有限公司 一种高速信号频率测量与信号完整性的测试方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860290A (en) * 1987-06-02 1989-08-22 Texas Instruments Incorporated Logic circuit having individually testable logic modules
US5379308A (en) * 1992-04-20 1995-01-03 Intel Corporation Apparatus for a bus-based integrated circuit test architecture
US5459737A (en) * 1993-07-07 1995-10-17 National Semiconductor Corporation Test access port controlled built in current monitor for IC devices
JPH07159496A (ja) * 1993-10-12 1995-06-23 At & T Global Inf Solutions Internatl Inc 集積回路の検査のための装置及びその方法
US5418470A (en) * 1993-10-22 1995-05-23 Tektronix, Inc. Analog multi-channel probe system
US5894224A (en) * 1996-06-06 1999-04-13 U.S. Philips Corporation Method of testing a connection which includes a conductor in an integrated circuit
US5734661A (en) * 1996-09-20 1998-03-31 Micron Technology, Inc. Method and apparatus for providing external access to internal integrated circuit test circuits
US6239604B1 (en) * 1996-10-04 2001-05-29 U.S. Philips Corporation Method for inspecting an integrated circuit by measuring a voltage drop in a supply line of sub-circuit thereof
US6134675A (en) * 1998-01-14 2000-10-17 Motorola Inc. Method of testing multi-core processors and multi-core processor testing device
WO2000011486A1 (fr) * 1998-08-24 2000-03-02 Hitachi, Ltd. Circuit integre a semi-conducteur
US6421626B1 (en) * 1998-11-06 2002-07-16 Stmicroelectronics, Inc.. Low voltage/low power temperature sensor
KR100400957B1 (ko) * 1999-07-29 2003-10-10 마쯔시다덴기산교 가부시키가이샤 집적회로 내부신호 감시장치
US6560663B1 (en) * 1999-09-02 2003-05-06 Koninklijke Philips Electronics N.V. Method and system for controlling internal busses to prevent bus contention during internal scan testing
US6829730B2 (en) * 2001-04-27 2004-12-07 Logicvision, Inc. Method of designing circuit having multiple test access ports, circuit produced thereby and method of using same
JP4249019B2 (ja) * 2001-09-20 2009-04-02 エヌエックスピー ビー ヴィ 電子デバイス
US6842022B2 (en) * 2002-09-20 2005-01-11 Agilent Technologies, Inc. System and method for heterogeneous multi-site testing
US6823293B2 (en) * 2002-12-31 2004-11-23 International Business Machines Corporation Hierarchical power supply noise monitoring device and system for very large scale integrated circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731106B1 (ko) * 2005-12-29 2007-06-22 동부일렉트로닉스 주식회사 라이브러리 테스트 회로 및 그 방법
KR100884983B1 (ko) * 2007-06-26 2009-02-23 주식회사 동부하이텍 표준 셀 라이브러리의 성능 개선을 위한 측정 장치

Also Published As

Publication number Publication date
WO2004106957A3 (en) 2005-03-31
CN1795393B (zh) 2010-06-02
EP1644748A2 (en) 2006-04-12
TW200516268A (en) 2005-05-16
WO2004106957A2 (en) 2004-12-09
US7478302B2 (en) 2009-01-13
US20070079188A1 (en) 2007-04-05
JP2007500356A (ja) 2007-01-11
CN1795393A (zh) 2006-06-28

Similar Documents

Publication Publication Date Title
US6701476B2 (en) Test access mechanism for supporting a configurable built-in self-test circuit and method thereof
US7574644B2 (en) Functional pattern logic diagnostic method
EP0737337B1 (en) Apparatus and method for testing integrated circuits
US7934134B2 (en) Method and apparatus for performing logic built-in self-testing of an integrated circuit
US6442720B1 (en) Technique to decrease the exposure time of infrared imaging of semiconductor chips for failure analysis
KR19980071048A (ko) 웨이퍼와, 테스트 시스템 및 그 실행 방법과, 데이터프로세서 및 그 검사 방법
US6766486B2 (en) Joint test action group (JTAG) tester, such as to test integrated circuits in parallel
US20090217116A1 (en) Diagnosable general purpose test registers scan chain design
Steininger Testing and built-in self-test–A survey
US5487074A (en) Boundary scan testing using clocked signal
Cheng et al. Compactor independent direct diagnosis
US7478302B2 (en) Signal integrity self-test architecture
Bushnell et al. Built-in self-test
Huang et al. Using fault model relaxation to diagnose real scan chain defects
Tulloss et al. BIST and boundary-scan for board level test: Test program pseudocode
US6986087B2 (en) Method and apparatus for improving testability of I/O driver/receivers
De Jong et al. Boundary scan test, test methodology, and fault modeling
Pateras Embedded diagnosis IP
US11092645B2 (en) Chain testing and diagnosis using two-dimensional scan architecture
Starke Design for testability and diagnosis in a VLSI CMOS System/370 processor
Su et al. An I/sub DDQ/based built-in concurrent test technique for interconnects in a boundary scan environment
Meixner et al. Design for Test and Testability
WO2024076370A1 (en) Multi-phase logic built-in self-test observation scan technology
Njinda A hierarchical DFT architecture for chip, board and system test/debug
KR20020087303A (ko) 반도체 웨이퍼를 테스트하기 위한 프루브 카드를테스트하는 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid