CN112198422A - 一种高速信号频率测量与信号完整性的测试方法 - Google Patents

一种高速信号频率测量与信号完整性的测试方法 Download PDF

Info

Publication number
CN112198422A
CN112198422A CN202011115382.4A CN202011115382A CN112198422A CN 112198422 A CN112198422 A CN 112198422A CN 202011115382 A CN202011115382 A CN 202011115382A CN 112198422 A CN112198422 A CN 112198422A
Authority
CN
China
Prior art keywords
signal
frequency
digital chip
test
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011115382.4A
Other languages
English (en)
Inventor
刘志童
肖纯伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Hongtai Semiconductor Technology Co ltd
Original Assignee
Nanjing Hongtai Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Hongtai Semiconductor Technology Co ltd filed Critical Nanjing Hongtai Semiconductor Technology Co ltd
Priority to CN202011115382.4A priority Critical patent/CN112198422A/zh
Priority to PCT/CN2020/129978 priority patent/WO2022082917A1/zh
Publication of CN112198422A publication Critical patent/CN112198422A/zh
Priority to US17/653,471 priority patent/US20220187350A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/10—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种高速信号频率测量与信号完整性的测试方法，通过集成电路数模测试系统与可编程数字系统相结合，测试系统触发信号与外围测试电路数字信号同步，产生100M的方波和数据来检验芯片是否能正常工作。当外围测试电路检测到所述集成电路数模测试系统的使能信号时，对应产生100M的方波信号或预设置好的数据信号给被测数字芯片，这两个使能信号的优先级相同，然后采样所述被测数字芯片的输出，其中，需要将采集到的输出波形进行逻辑运算十分频成10M方波后进行频率测量，并将处理后的结果返回给测试系统，测试系统根据数据准确筛选出功能正确的芯片，剔除不正常工作的芯片。

Description

一种高速信号频率测量与信号完整性的测试方法
技术领域
本发明涉及集成电路测试技术领域，尤其涉及一种高速信号频率测量与信号完整性的测试方法。
背景技术
随着集成电路技术的快速发展，越来越多的高速数字芯片应用到了各个领域。在数字芯片进行数据传输和存储的过程中，若传输和存储的波形数据发生失真或错乱，则将对整个数字系统功能产生很大的影响，甚至不能正常工作以及带来安全隐患。因此，如何在应用之前就将不符合功能描述的数字芯片识别并剔除，能够有效规避电子系统搭建后期带来的经济风险和安全风险。
发明内容
本发明的目的在于提供一种高速信号频率测量与信号完整性的测试方法，能够精准识别并剔除不合格数字芯片。
为实现上述目的，本发明提供了一种高速信号频率测量与信号完整性的测试方法，包括以下步骤：
接收集成电路测试系统发送的使能信号，并根据所述使能信号的类型选择进行信号频率测量或完整性测试；
若进行信号频率测量，将产生的方波传输给被测数字芯片，同时将所述被测数字芯片的输出信号分频后进行频率测量；
若进行信号完整性测试，将产生的数据信号传输给被测数字芯片，同时将所述被测数字芯片的输出数据进行采样和结果存储比对；
根据接收的频率测量结果和信号完整性数据比对结果判断所述被测数字芯片是否合格。
其中，若进行信号频率测量，将产生的方波传输给被测数字芯片，同时将所述被测数字芯片的输出信号分频后进行频率测量，包括：
根据接收到的波形使能信号，将测试负载板产生的频率为100M的方波传输至被测数字芯片，同时采集所述被测数字芯片的输出波形，并将所述输出波形通过逻辑运算十分频成10M方波。
其中，若进行信号频率测量，将产生的方波传输给被测数字芯片，同时将所述被测数字芯片的输出信号分频后进行频率测量，还包括：
调整所述集成电路测试系统上的时间测量板卡的测量参数，并将分频后的所述输出波形输入调整后的所述时间测量板卡上进行测量，输出频率测量值和对比结果。
其中，若进行信号完整性测试，将产生的数据信号传输给被测数字芯片，同时将所述被测数字芯片的输出数据进行采样和结果存储比对，包括：
当接收到所述集成电路测试系统发出的数据使能信号后，利用外围电路发送内部寄存器预置好的数据至被测数字芯片，然后以200M的采样频率采样所述被测数字芯片的输出，并在所述内部寄存器中比对采样结果和预置的数据是否相同。
其中，根据接收的频率测量结果和信号完整性数据比对结果判断所述被测数字芯片是否合格，包括：
判断接收的频率测量值是否在所述被测数字芯片100M传输时允许的波动范围之中，
若所述频率测量值大于或等于频率规范值下限值，且小于或等于所述频率规范值上限值，则所述被测数字芯片为良品；
若所述频率测量值小于频率规范值下限值，或大于所述频率规范值上限值，则所述被测数字芯片为不良品。
本发明的一种高速信号频率测量与信号完整性的测试方法，通过集成电路数模测试系统与可编程数字系统相结合，测试系统触发信号与外围测试电路数字信号同步，产生100M的方波和数据来检验芯片是否能正常工作。当外围测试电路检测到所述集成电路数模测试系统的使能信号时，对应产生100M的方波信号或预设置好的数据信号给被测数字芯片，这两个使能信号的优先级相同，然后采样所述被测数字芯片的输出，其中，需要将采集到的输出波形进行逻辑运算十分频成10M方波后进行频率测量，并将处理后的结果返回给测试系统，测试系统根据数据准确筛选出功能正确的芯片，剔除不正常工作的芯片。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的一种高速信号频率测量与信号完整性的测试方法的步骤示意图。
图2是本发明提供的一种高速信号频率测量与信号完整性的测试方法的流程示意图。
图3是本发明提供的频率测量分频原理实现示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
请参阅图1和图2，本发明提供一种高速信号频率测量与信号完整性的测试方法，包括以下步骤：
S101、接收集成电路测试系统发送的使能信号，并根据所述使能信号的类型选择进行信号频率测量或完整性测试。
具体的，对数字芯片进行检测的装置包含测试平台、测试负载板、被测器件接口。所述测试平台连接所述测试负载板，所述测试负载板连接所述被测器件接口，所述被测器件接口连接所述数字芯片，并于所述测试平台上编辑测试程序；根据数字芯片的测试原理，做好芯片测试前准备，包含：在测试平台上正确编辑测试程序，连接测试平台、测试负载板、被测器件接口、数字芯片。
具体地说，包含以下子步骤：
根据数字芯片的测试原理，设计并制造测试负载板和被测器件(DUT)接口；
根据数字芯片的测试规范，在测试平台上编辑测试程序。比如，根据测试规范，在MS7000上完成测试程序的编辑和调试；
连接好测试负载板和被测器件接口。
当测试机产生复位信号后，测试系统会产生波形或者数据使能信号，在检测到集成电路测试系统向测试外围电路发送使能信号后；测试外围电路根据不同端口的电压变化判断使能信号的类型以确定进行信号频率测量或完整性测试，外围电路根据测试系统的不同使能信号，在同一个输出端口对应产生100M的方波信号或预设置好的数据信号，这两个使能信号的优先级相同。
S102、若进行信号频率测量，将产生的方波传输给被测数字芯片，同时将所述被测数字芯片的输出信号分频后进行频率测量。
具体的，测试平台向测试负载板发送产生波形的使能信号，测试负载板上的电路收到产生波形的使能信号后，外围电路产生频率为100M、占空比为50％的方波并将该方波送入数字芯片并采集数字芯片输出端的输出波形。测试负载板上的电路将采样到的输出波形十分频，具体实现方式为计数每五个输出波形的上升沿转换改变一次输出状态的极性。该过程是个连续的过程以产生连续的信号，效果图如图3所示。
测试程序中设置测试平台的时间测量板卡的相关参数，使之能精确测量10M方波的频率。测试负载卡将分频后的波形信号送入测试平台的时间测量板卡，由测试平台的时间测量板卡测量实际的频率值，如果实际的频率值与理论上的10M值相差较大，则测试平台将该颗芯片分为不良品，反之就是良品。在进行信号频率测量时，为了产生稳定的波形信号发送给数字芯片输入端，外围电路使用锁相环PLL来实现稳定且高频的信号并输出。
S103、若进行信号完整性测试，将产生的数据信号传输给被测数字芯片，同时将所述被测数字芯片的输出数据进行采样和结果存储比对。
具体的，测试平台向测试负载板发送产生数据的使能信号，测试负载板上的电路收到产生数据的使能信号后，利用外围电路发送内部寄存器预置好的数据至被测数字芯片，即通过外围电路产生以一个特定序列开头的一段数据，每10ns间隔给数字芯片发送一位数据送入数字芯片输入端，该段数据是存储在外围电路的存储单元或者是内部寄存器中。外围电路在发送数据的同时采集数字芯片输出端的数据。将采集到的输出端数据按顺序存储在外围电路的存储单元中。
检测存储单元中的数据，当检测到特定的开头序列时，比较之后的数据是否与期望值符合，如若全部符合，测试负载板向测试平台发送Pass信号，反之则发送Fail信号。
S104、根据接收的频率测量结果和信号完整性数据比对结果判断所述被测数字芯片是否合格。
具体的，在得到所述数字芯片的频率测量值和信号完整性比对结果后，判断接收的频率测量值是否在所述被测数字芯片100M传输时允许的波动范围之中，筛选出一致性好的数字芯片。具体包括判断接收的频率测量值是否在芯片100M传输时允许的波动范围之中，若所述频率测量值大于或等于频率规范值下限值，且小于或等于所述频率规范值上限值，则所述被测数字芯片为良品；若所述频率测量值小于频率规范值下限值，或大于所述频率规范值上限值，则所述被测数字芯片为不良品，同时还根据频率测量对比结果和信号完整性数据比对结果判断被测数字芯片是否为良品。
以上两个测试项加上常规的数字芯片测试项，如开短路(OS)测试项，工作电流与静态电流的测试项(IDD)，输入输出阈值测试项(THRESHOLD)，状态开启电压测试值(UVLO)，默认输出状态(DEFAULT)，输入输出通道的迟滞时间(TPLH、TPHL)等测试项即构成了数字芯片完整的常规的测试流程，能够筛选绝大部分不符合功能描述的芯片。
本发明的一种高速信号频率测量与信号完整性的测试方法，通过集成电路数模测试系统与可编程数字系统相结合，测试系统触发信号与外围测试电路数字信号同步，产生100M的方波和数据来检验芯片是否能正常工作。当外围测试电路检测到所述集成电路数模测试系统的使能信号时，对应产生100M的方波信号或预设置好的数据信号给被测数字芯片，这两个使能信号的优先级相同，然后采样所述被测数字芯片的输出，其中，需要将采集到的输出波形进行逻辑运算十分频成10M方波后进行频率测量，并将处理后的结果返回给测试系统，测试系统根据数据准确筛选出功能正确的芯片，剔除不正常工作的芯片。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (5)

1.一种高速信号频率测量与信号完整性的测试方法，其特征在于，包括以下步骤：
接收集成电路测试系统发送的使能信号，并根据所述使能信号的类型选择进行信号频率测量或完整性测试；
若进行信号频率测量，将产生的方波传输给被测数字芯片，同时将所述被测数字芯片的输出信号分频后进行频率测量；
若进行信号完整性测试，将产生的数据信号传输给被测数字芯片，同时将所述被测数字芯片的输出数据进行采样和结果存储比对；
根据接收的频率测量结果和信号完整性数据比对结果判断所述被测数字芯片是否合格。
2.如权利要求1所述的高速信号频率测量与信号完整性的测试方法，其特征在于，若进行信号频率测量，将产生的方波传输给被测数字芯片，同时将所述被测数字芯片的输出信号分频后进行频率测量，包括：
根据接收到的波形使能信号，将测试负载板产生的频率为100M的方波传输至被测数字芯片，同时采集所述被测数字芯片的输出波形，并将所述输出波形通过逻辑运算十分频成10M方波。
3.如权利要求2所述的高速信号频率测量与信号完整性的测试方法，其特征在于，若进行信号频率测量，将产生的方波传输给被测数字芯片，同时将所述被测数字芯片的输出信号分频后进行频率测量，还包括：
调整所述集成电路测试系统上的时间测量板卡的测量参数，并将分频后的所述输出波形输入调整后的所述时间测量板卡上进行测量，输出频率测量值和对比结果。
4.如权利要求1所述的高速信号频率测量与信号完整性的测试方法，其特征在于，若进行信号完整性测试，将产生的数据信号传输给被测数字芯片，同时将所述被测数字芯片的输出数据进行采样和结果存储比对，包括：
当接收到所述集成电路测试系统发出的数据使能信号后，利用外围电路发送内部寄存器预置好的数据至被测数字芯片，然后以200M的采样频率采样所述被测数字芯片的输出，并在所述内部寄存器中比对采样结果和预置的数据是否相同。
5.如权利要求1所述的高速信号频率测量与信号完整性的测试方法，其特征在于，根据接收的频率测量结果和信号完整性数据比对结果判断所述被测数字芯片是否合格，包括：
判断接收的频率测量值是否在所述被测数字芯片100M传输时允许的波动范围之中，
若所述频率测量值大于或等于频率规范值下限值，且小于或等于所述频率规范值上限值，则所述被测数字芯片为良品；
若所述频率测量值小于频率规范值下限值，或大于所述频率规范值上限值，则所述被测数字芯片为不良品。
CN202011115382.4A 2020-10-19 2020-10-19 一种高速信号频率测量与信号完整性的测试方法 Pending CN112198422A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011115382.4A CN112198422A (zh) 2020-10-19 2020-10-19 一种高速信号频率测量与信号完整性的测试方法
PCT/CN2020/129978 WO2022082917A1 (zh) 2020-10-19 2020-11-19 一种高速信号频率测量与信号完整性的测试方法
US17/653,471 US20220187350A1 (en) 2020-10-19 2022-03-04 Test method for high-speed signal frequency measurement and signal integrity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011115382.4A CN112198422A (zh) 2020-10-19 2020-10-19 一种高速信号频率测量与信号完整性的测试方法

Publications (1)

Publication Number Publication Date
CN112198422A true CN112198422A (zh) 2021-01-08

Family

ID=74008808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011115382.4A Pending CN112198422A (zh) 2020-10-19 2020-10-19 一种高速信号频率测量与信号完整性的测试方法

Country Status (3)

Country Link
US (1) US20220187350A1 (zh)
CN (1) CN112198422A (zh)
WO (1) WO2022082917A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115174431B (zh) * 2022-06-30 2023-09-05 无锡融卡科技有限公司 一种简易的swp全双工逻辑信号采集装置及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1795393A (zh) * 2003-05-28 2006-06-28 皇家飞利浦电子股份有限公司 信号完整性自测机构
CN1959651A (zh) * 2005-11-02 2007-05-09 鸿富锦精密工业（深圳）有限公司 Rs232端口测试装置
CN101548167A (zh) * 2006-07-14 2009-09-30 Dft微系统公司 使用主要为数字的时基发生器的信号完整性测量系统和方法
CN201600414U (zh) * 2009-12-09 2010-10-06 北京航天测控技术开发公司 一种用于便携式维修辅助设备的频率计模块
CN102759699A (zh) * 2011-04-26 2012-10-31 瑞昱半导体股份有限公司 元件特性测量电路与方法
CN110261757A (zh) * 2019-06-10 2019-09-20 南京宏泰半导体科技有限公司 一种数字隔离芯片测试方法和系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03138579A (ja) * 1989-10-24 1991-06-12 Toshiba Micro Electron Kk ディジタルｉｃ用試験装置
JP5601842B2 (ja) * 2010-01-18 2014-10-08 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、半導体装置の試験方法、及びデータ処理システム
CN103454579B (zh) * 2012-06-01 2016-01-06 安凯(广州)微电子技术有限公司 一种芯片数字接口的测试方法及系统
CN103837824B (zh) * 2014-03-03 2016-08-17 中国科学院电子学研究所 数字集成电路自动测试系统
CN108226751B (zh) * 2017-12-14 2020-10-02 芯海科技（深圳）股份有限公司 一种多处理器协同芯片性能评估系统及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1795393A (zh) * 2003-05-28 2006-06-28 皇家飞利浦电子股份有限公司 信号完整性自测机构
CN1959651A (zh) * 2005-11-02 2007-05-09 鸿富锦精密工业（深圳）有限公司 Rs232端口测试装置
CN101548167A (zh) * 2006-07-14 2009-09-30 Dft微系统公司 使用主要为数字的时基发生器的信号完整性测量系统和方法
CN201600414U (zh) * 2009-12-09 2010-10-06 北京航天测控技术开发公司 一种用于便携式维修辅助设备的频率计模块
CN102759699A (zh) * 2011-04-26 2012-10-31 瑞昱半导体股份有限公司 元件特性测量电路与方法
CN110261757A (zh) * 2019-06-10 2019-09-20 南京宏泰半导体科技有限公司 一种数字隔离芯片测试方法和系统

Also Published As

Publication number Publication date
US20220187350A1 (en) 2022-06-16
WO2022082917A1 (zh) 2022-04-28

Similar Documents

Publication Publication Date Title
US7007212B2 (en) Transmission device, reception device, test circuit, and test method
US8081723B1 (en) Serial data signal eye width estimator methods and apparatus
US9838165B2 (en) Emulation and debug interfaces for testing an integrated circuit with an asynchronous microcontroller
CN114325340B (zh) 射频芯片的测试系统及测试方法
CN107491369A (zh) 一种快速pcie3.0信号完整性的检测方法及系统
CN116008791B (zh) 基于fpga的芯片dft测试电路、方法及测试机台
US20030005374A1 (en) Method and apparatus for testing an I/O buffer
CN112198422A (zh) 一种高速信号频率测量与信号完整性的测试方法
US7080302B2 (en) Semiconductor device and test system therefor
CN104104559B (zh) 一种e1误码仪系统
WO2021088735A1 (zh) 链路的检测方法及装置、电子设备、计算机可读介质
CN114740329A (zh) 数据比对装置、数据比对方法及芯片测试仪
US6401225B1 (en) Comparator circuit for semiconductor test system
US7453932B2 (en) Test device and setting method
EP1290460B1 (en) Method and apparatus for testing source synchronous integrated circuits
CN101997620B (zh) 一种提供测试信号的装置及提供测试信号的方法
TWI826083B (zh) 時序校準方法和系統
US7801205B2 (en) Jitter injection circuit, electronics device, and test apparatus
CN101165502A (zh) 测试仪同测方法
US20230176113A1 (en) Chip testing method and apparatus
US7065684B1 (en) Circuits and methods for measuring signal propagation delays on integrated circuits
CN106990311A (zh) 一种辐射敏感度测试中判定场强是否稳定的系统及方法
US7934136B2 (en) Test apparatus, pattern generator, test method and pattern generating method
Xie et al. Research on high-speed SerDes interface testing technology
WO2010018544A1 (en) Testing of a transmission and reception system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210108