CN113835007B - 热载流效应耐受度的测试方法 - Google Patents

热载流效应耐受度的测试方法 Download PDF

Info

Publication number
CN113835007B
CN113835007B CN202010513669.6A CN202010513669A CN113835007B CN 113835007 B CN113835007 B CN 113835007B CN 202010513669 A CN202010513669 A CN 202010513669A CN 113835007 B CN113835007 B CN 113835007B
Authority
CN
China
Prior art keywords
level
degradation rate
tolerance
output
hot carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010513669.6A
Other languages
English (en)
Other versions
CN113835007A (zh
Inventor
潘宜飞
骆晓东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010513669.6A priority Critical patent/CN113835007B/zh
Priority to PCT/CN2021/095601 priority patent/WO2021249176A1/zh
Priority to US17/437,359 priority patent/US11953542B2/en
Publication of CN113835007A publication Critical patent/CN113835007A/zh
Application granted granted Critical
Publication of CN113835007B publication Critical patent/CN113835007B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明实施例提供一种热载流效应耐受度的测试方法，应用于存储器的输入输出电路，所述输入输出电路具有输出端，包括：控制所述输出端交替输出第一电平和第二电平，所述第一电平高于所述第二电平；根据所述第一电平和所述第二电平，得到所述输入输出电路的输出性能参数的退化速率；基于所述退化速率，获取所述输入输出电路的热载流效应耐受度。本发明有利于准确获取半导体器件对热载流效应的耐受度。

Description

热载流效应耐受度的测试方法
技术领域
本发明实施例涉及半导体领域，特别涉及一种热载流效应耐受度的测试方法。
背景技术
随着电子设备的普及应用，人们对电子设备的性能也提出了更高的要求，例如，电子设备中半导体器件性能的稳定性。为保证半导体器件能够长期可靠的工作，通常在出厂前对半导体器件进行产品老化等性能测试试验，以保证半导体器件在预设时间内的性能变化处于预设阈值。
目前，缺少一种简单有效的针对半导体器件热载流效应耐受度的测试方法。
发明内容
本发明实施例提供了一种热载流效应耐受度的测试方法，能够简单有效地实现半导体器件热载流效应耐受度的测试。
为解决上述问题，本发明实施例提供一种热载流效应耐受度的测试方法，应用于存储器的输入输出电路，所述输入输出电路具有输出端，包括：控制所述输出端交替输出第一电平和第二电平，所述第一电平高于所述第二电平；根据所述第一电平和所述第二电平，得到所述输入输出电路的输出性能参数的退化速率；基于所述退化速率，获取所述输入输出电路的热载流效应耐受度。
另外，所述退化速率包括电平最值退化速率或电平转化速率退化速率中的至少一者。
另外，所述电平最值退化速率包括电平峰值退化速率和电平谷值退化速率。
另外，所述电平转化速率退化速率包括电平上升沿转化速率退化速率和电平下降沿转化速率退化速率。
另外，所述输入输出电路包括：PMOS管和NMOS管，所述输出端分别与所述PMOS管的漏极和所述NMOS管的漏极连接，所述PMOS管的源极与工作电源连接，所述NMOS管的源极接地；所述控制所述输出端交替输出第一电平和第二电平，包括：在前一时刻，控制所述PMOS管导通和所述NMOS管关断，使所述输出端输出所述第一电平；在后一时刻，控制所述PMOS管关断和所述NMOS管导通，使所述输出端输出所述第二电平。所述获取所述输入输出电路的热载流效应耐受度，包括：基于所述退化速率，获取所述PMOS管的第一热载流效应耐受度，且获取所述NMOS管的第二热载流效应耐受度。
另外，所述退化速率包括电平峰值退化速率；所述获取所述PMOS管的第一热载流效应耐受度，包括：基于所述电平峰值退化速率，获取所述第一热载流效应耐受度。
另外，所述退化速率包括电平上升沿转化速率退化速率；所述获取所述PMOS管的第一热载流效应耐受度，包括：基于所述电平上升沿转化速率退化速率，获取所述第一热载流效应耐受度。
另外，所述退化速率包括电平谷值退化速率；所述获取所述NMOS管的第二热载流效应耐受度，包括：基于所述电平谷值退化速率，获取所述第二热载流效应耐受度。
另外，所述退化速率包括电平下降沿转化速率退化速率；所述获取所述NMOS管的第二热载流效应耐受度，包括：基于所述电平下降沿转化速率退化速率，获取所述第二热载流效应耐受度。
另外，所述输入输出电路的运行温度低于室温。
另外，所述控制所述输入输出电路交替输出第一电平和第二电平，包括：控制所述存储器进行突发传输，以使所述输出端交替输出所述第一电平和所述第二电平；所述得到所述输入输出电路的输出性能参数的退化速率，包括：以所述突发传输的突发长度为检测时间单元，获取多个所述检测时间单元内的所述输出端的输出电平；根据所述输出电平，获取所述输入输出电路的输出性能参数的退化速率。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
上述技术方案中，通过交替输出第一电平和第二电平，使得输入输出电路持续受到热载流效应的影响，排除输入输出电路在空置状态自我修复的情况，从而根据输入输出电路的输出性能参数，准确获取输入输出电路的热载流效应耐受度。
另外，由于在同一时刻仅有PMOS管和NMOS管中的一者处于导通状态，因此输入输出电路在某一时刻的输出性能参数仅受PMOS管或NMOS管中的一者的影响，因此可以通过输入输出电路的输出性能参数，分别获取PMOS管和NMOS管的热载流效应耐受度。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1为本发明实施例提供的一种存储器的输入输出电路；
图2为本发明实施例提供的输出端电平峰值随测试时间变化的示意图；
图3为本发明实施例提供的输出端电平转化速率随测试时间变化的示意图。
具体实施方式
由背景技术可知，当前需要一种简单有效的测试半导体器件热载流效应耐受度的方法。
为解决上述问题，本发明实施例提供一种热载流效应耐受度的测试方法，应用于存储器的输入输出电路，通过控制输入输出电路交替输出第一电平和第二电平，使得输入输出电路持续受到热载流效应的影响，排除输入输出电路在空置状态自我修复的情况，从而能够根据输入输出电路的输出性能参数，准确获取输入输出电路的热载流效应耐受度。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
本实施例中，热载流效应耐受度的测试方法应用于存储器的输入输出电路中。以下将在存储器的一输入输出电路的基础上详细阐述热载流效应耐受度的测试方法。
参考图1，图1为本发明实施例提供的一种存储器的输入输出电路。
输入输出电路10具有输出端11，输入输出电路10包括PMOS管12和NMOS管13，输出端11分别与PMOS管12的漏极和NMOS管13的漏极连接，PMOS管12的源极与工作电源VCC连接，NMOS管13的源极接地，即与大地端GND连接。
本实施例中，热载流效应耐受度的测试方法包括以下步骤：
步骤一：控制输出端11交替输出第一电平和第二电平，第一电平高于第二电平。
本实施例中，输入输出电路10的运行温度低于室温。在低于室温(以下简称低温)的条件下，MOS管沟道区中硅原子的原子振动变弱，载流子在电场中运行时与硅原子的碰撞减小，因此更容易获得超过硅-二氧化硅的势垒高度的动能而进入栅极氧化层，进而造成硅-二氧化硅的界面损伤和氧化物陷阱，即在低温条件下，热载流效应更加明显。也就是说，在低于室温的条件下进行测试，有利于加强热载流效应对输入输出电路10的输出性能参数的影响，进而获取输入输出电路10针对高强度热载流效应的耐受度。
如此，可通过使得输入输出电路10在高强度热载流效应下的耐受度满足预设要求，保证输入输出电路10在室温及以上温度条件下的稳定性满足预设要求；此外，在低温条件下进行测试，再将低温条件下的测试结果等效转换至室温或其他温度条件下的测试结果，有利于加速测试进度，提高测试效率。
在其他实施例中，输入输出电路的初始运行温度低于室温。在后续运行过程中，输入输出电路的运行温度可能受到热载流效应发热的影响而升高。热载流效应的发热对输入输出电路输出性能参数的影响属于热载流效应的边际效应，而将热载流效应的边际效应的影响归纳于热载流效应的影响中，有利于更为精确地获取输入输出电路在实际运行条件下的输出性能参数，进而准确获取输入输出电路在实际运行条件下的耐受度。
需要说明的是，边际效应指的热载流效应形成的其他物理现象对输入输出电路的输出性能参数的影响，衍生现象包括但不限于发热和漏电流。
本实施例中，在前一时刻，控制PMOS管12导通和NMOS管13关断，使输出端11输出第一电平；在后一时刻，控制PMOS管12关断和NMOS管13导通，使输出端11输出第二电平，即通过控制PMOS管12和NMOS管13在不同时刻下的工作状态，使得输入输出电路10的输出端11交替输出第一电平和第二电平。
具体地，可采用控制存储器进行突发传输的方式，使得输出端11交替输出第一电平和第二电平。突发传输指的是在较短的时间内进行连续的数据传输。
步骤二：根据第一电平和第二电平，得到输入输出电路10的输出性能参数的退化速率。
本实施例中，输出性能参数包括电压最值参数或电平转化速率参数中的至少一者。电压最值参数包括电压峰值参数和电压谷值参数，对应本实施例中的第一电平参数和第二电平参数；电平转化速率参数包括电平上升沿转化速率退化速率和电平下降沿转化速率退化速率，电平上升沿指的是输出电平由较低的第二电平上升为较高的第一电平的电平转化，电平下降沿指的是输出电平由较高的第一电平下降为较低的第二电平的电平转化，转化速率指的是下降或上升的速率。
随着测试的进行，热载流效应会对PMOS管12和NMOS管13的栅介质层造成损伤，进而导致PMOS管12和NMOS管13的性能参数出现退化；而PMOS管12和NMOS管13的性能参数发生退化也会相应造成输入输出电路10的输出性能参数发生退化，即输入输出电路10的输出性能参数退化包括PMOS管12的性能参数退化和NMOS管13的性能参数退化。
本实施例中，由于输出第一电平时，PMOS管12导通和NMOS管13关断，第一电平参数仅与工作电源VCC以及PMOS管12的性能参数有关，因此可以通过控制工作电源VCC的电压稳定性，使得第一电平(即电平峰值)的参数变化仅与PMOS管12的性能参数变化有关，换句话说，可采用电平峰值参数的变化表征PMOS管12的性能参数变化。
相应地，在输出第二电平时，由于NMOS管13接地，即NMOS管13漏极电平是固定的，输出端11输出的第二电平的参数仅与NMOS管13的性能参数有关，第二电平(即电平谷值)的参数退化仅与NMOS管13的性能退化有关，换句话说，可采用电平谷值退化速率表征NMOS管13的性能参数退化速率。
本实施例中，在输入输出电路10的输出端11电平由第二电平上升为第一电平的过程中时，PMOS管12逐渐导通，NMOS管13断开，输出端11的输出电平变化速率仅与PMOS管12的导通速率有关。由于PMOS管12的导通速率与PMOS管12栅介质层受到的热载流效应的损伤有关，损伤越大，性能退化越严重，PMOS管12的导通速率越慢。因此，可以用电平上升沿转化速率表征PMOS管12的当前性能参数，用电平上升沿转化速率退化速率表征PMOS管12的性能参数退化速率。
相应地，在输入输出电路10的输出端11电平由第一电平下降至第二电平的过程中，NMOS管13逐渐导通，PMOS管12关断。由于在PMOS管12关断，即PMOS管12的栅极电压归零时，沟道区的部分处于运动状态的载流子依据会继续运动，因此，在PMOS管12关断之后的一段时间内，输出端11的输出电平不为零，且在这一段时间内，输出端11的输出性能变化仅与NMOS管13的导通速率有关。由于NMOS管13的导通速率与NMOS管13栅介质层受到的热载流效应的损伤有关，损伤越大，性能退化越严重，NMOS管13的导通速率越慢。因此，可以用电平下降沿转化速率表征NMOS管13的当前性能参数，用电平下降沿转化速率退化速率表征NMOS管13性能参数的退化速率。
本实施例中，在控制存储器进行突发传输时，可以突发传输的突发长度为时间检测单元，获取输入输出电路10的输出端11的输出电平。
步骤三、基于退化速率，获取输入输出电路的热载流效应耐受度。
本实施例中，基于电平最值退化速率或电平转化速率退化速率中的至少一者获取输入输出电流10的热载流效应耐受度。
本实施例中，由于电压峰值退化速率或电平上升沿转化速率退化速率中的至少一者可用于表征PMOS管12的退化速率，而退化速率用于表征热载流效应耐受度，因此可基于电压峰值退化速率或电平上升沿转化速率退化速率中的至少一者获取PMOS管12的第一热载流效应耐受度；同理，可基于电压谷值退化速率或电平下降沿转化速率退化速率中的至少一者获取NMOS管13的第二热载流效应耐受度。
需要说明的是，由于NMOS管13中的载流子数量多于PMOS管12中的载流子数量，因此第二热载流效应耐受度与第一热载流效应耐受度可能存在不同。通过本文提供的测试方法，可以准确测得这一不同的具体表现。
参考图2，图2为本发明实施例提供的输出端电平峰值随测试时间变化的示意图；参考图3，图3为本发明实施例提供的输出端电平转化速率随测试时间变化的示意图。
根据图2可知，在测试6小时后，输入输出电路10的电平峰值输出性能基本不再受到热载流效应的影响，在6个小时之内，热载流效应对电平峰值输出性能的影响小于原始参数的5％；根据图3可知，在测试4小时和测试6小时之后，分别有一段时间输入输出电路10的电平转化速率趋于稳定，但是当继续进行测试时，电平转化速率依然在持续发生退化。
本实施例中，通过交替输出第一电平和第二电平，使得输入输出电路持续受到热载流效应的影响，排除输入输出电路在空置状态自我修复的情况，从而根据输入输出电路的输出性能参数，准确获取输入输出电路的热载流效应耐受度。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (8)

1.一种热载流效应耐受度的测试方法，其特征在于，应用于存储器的输入输出电路，所述输入输出电路具有输出端，包括：
所述输入输出电路包括：PMOS管和NMOS管，所述输出端分别与所述PMOS管的漏极和所述NMOS管的漏极连接，所述PMOS管的源极与工作电源连接，所述NMOS管的源极接地；
控制所述存储器进行突发传输，以使所述输出端交替输出第一电平和第二电平；控制所述输出端交替输出第一电平和第二电平，包括：在前一时刻，控制所述PMOS管导通和所述NMOS管关断，使所述输出端输出所述第一电平；在后一时刻，控制所述PMOS管关断和所述NMOS管导通，使所述输出端输出所述第二电平，所述第一电平高于所述第二电平；
根据所述第一电平和所述第二电平，以所述突发传输的突发长度为检测时间单元，获取多个所述检测时间单元内的所述输出端的输出电平；根据所述输出电平，获取所述输入输出电路的输出性能参数的退化速率；
基于所述退化速率，获取所述PMOS管的第一热载流效应耐受度，且获取所述NMOS管的第二热载流效应耐受度；
所述退化速率包括电平最值退化速率或电平转化速率退化速率中的至少一者。
2.根据权利要求1所述的热载流效应耐受度的测试方法，其特征在于，所述电平最值退化速率包括电平峰值退化速率和电平谷值退化速率。
3.根据权利要求1所述的热载流效应耐受度的测试方法，其特征在于，所述电平转化速率退化速率包括电平上升沿转化速率退化速率和电平下降沿转化速率退化速率。
4.根据权利要求1至3任一项所述的热载流效应耐受度的测试方法，其特征在于，所述退化速率包括电平峰值退化速率；所述获取所述PMOS管的第一热载流效应耐受度，包括：基于所述电平峰值退化速率，获取所述第一热载流效应耐受度。
5.根据权利要求1至3任一项所述的热载流效应耐受度的测试方法，其特征在于，所述退化速率包括电平上升沿转化速率退化速率；所述获取所述PMOS管的第一热载流效应耐受度，包括：基于所述电平上升沿转化速率退化速率，获取所述第一热载流效应耐受度。
6.根据权利要求1至3任一项所述的热载流效应耐受度的测试方法，其特征在于，所述退化速率包括电平谷值退化速率；所述获取所述NMOS管的第二热载流效应耐受度，包括：基于所述电平谷值退化速率，获取所述第二热载流效应耐受度。
7.根据权利要求1至3任一项所述的热载流效应耐受度的测试方法，其特征在于，所述退化速率包括电平下降沿转化速率退化速率；所述获取所述NMOS管的第二热载流效应耐受度，包括：基于所述电平下降沿转化速率退化速率，获取所述第二热载流效应耐受度。
8.根据权利要求1所述的热载流效应耐受度的测试方法，其特征在于，所述输入输出电路的运行温度低于室温。
CN202010513669.6A 2020-06-08 2020-06-08 热载流效应耐受度的测试方法 Active CN113835007B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010513669.6A CN113835007B (zh) 2020-06-08 2020-06-08 热载流效应耐受度的测试方法
PCT/CN2021/095601 WO2021249176A1 (zh) 2020-06-08 2021-05-24 热载流效应耐受度的测试方法
US17/437,359 US11953542B2 (en) 2020-06-08 2021-05-24 Test method for tolerance against the hot carrier effect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010513669.6A CN113835007B (zh) 2020-06-08 2020-06-08 热载流效应耐受度的测试方法

Publications (2)

Publication Number Publication Date
CN113835007A CN113835007A (zh) 2021-12-24
CN113835007B true CN113835007B (zh) 2022-09-20

Family

ID=78845188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010513669.6A Active CN113835007B (zh) 2020-06-08 2020-06-08 热载流效应耐受度的测试方法

Country Status (3)

Country Link
US (1) US11953542B2 (zh)
CN (1) CN113835007B (zh)
WO (1) WO2021249176A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR860006137A (ko) * 1985-01-26 1986-08-18 가부시끼가이샤 도오시바 반도체 집적회로
CN1203427A (zh) * 1997-06-25 1998-12-30 三菱电机株式会社 半导体存储装置
JP2001007295A (ja) * 1999-06-25 2001-01-12 Mitsubishi Electric Corp 信頼性検証装置及び信頼性検証方法
JP2002016247A (ja) * 2000-06-27 2002-01-18 Matsushita Electric Ind Co Ltd 半導体装置の寿命推定方法および信頼性シミュレーション方法
JP2011023979A (ja) * 2009-07-15 2011-02-03 Sony Corp Ｃｃｄ固体撮像素子の出力回路、ｃｃｄ固体撮像素子及び撮像装置
CN108630275A (zh) * 2017-03-16 2018-10-09 三星电子株式会社 非易失性存储器装置及其编程方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815970B2 (en) * 2001-08-31 2004-11-09 Texas Instruments Incorporated Method for measuring NBTI degradation effects on integrated circuits
US6717203B2 (en) * 2002-07-10 2004-04-06 Altera Corporation Compact nonvolatile memory using substrate hot carrier injection
EP2432015A1 (en) * 2007-04-18 2012-03-21 Invisage Technologies, Inc. Materials, systems and methods for optoelectronic devices
CN101587162B (zh) 2008-05-23 2011-08-24 中芯国际集成电路制造(北京)有限公司 检测半导体器件热载流子效应的方法
US8149023B2 (en) * 2009-10-21 2012-04-03 Qualcomm Incorporated RF buffer circuit with dynamic biasing
US8614478B2 (en) 2010-07-26 2013-12-24 Infineon Technologies Austria Ag Method for protecting a semiconductor device against degradation, a semiconductor device protected against hot charge carriers and a manufacturing method therefor
US8692571B2 (en) 2011-07-15 2014-04-08 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for measuring degradation of CMOS VLSI elements
CN103376395B (zh) 2012-04-28 2016-06-08 上海华虹宏力半导体制造有限公司 一种晶体管交流热载流子注入特性的测试结构
KR101989571B1 (ko) 2012-06-27 2019-06-14 삼성전자주식회사 고전압 및 와이드 랜지 전압 동작을 위한 출력 드라이버 및 그것을 사용한 데이터 출력 드라이빙 회로
CN102928763B (zh) * 2012-11-28 2014-12-24 杭州广立微电子有限公司 一种晶体管关键参数的可寻址测试电路及其测试方法
US9385718B1 (en) * 2013-10-18 2016-07-05 Altera Corporation Input-output buffer circuit with a gate bias generator
CN203811768U (zh) * 2014-05-08 2014-09-03 中芯国际集成电路制造(北京)有限公司 热载流子测试电路
US10222412B2 (en) * 2016-06-01 2019-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. IC degradation management circuit, system and method
CN106533406B (zh) * 2016-11-10 2019-06-07 中国电子产品可靠性与环境试验研究所 Mos管参数退化电路、测试电路及预警电路
CN108051722A (zh) 2017-12-22 2018-05-18 中国电子产品可靠性与环境试验研究所 热载流子注入效应的寿命评估方法和系统
KR102639095B1 (ko) * 2018-10-29 2024-02-23 삼성전자주식회사 열화도를 관리하기 위한 전자 장치
US11754614B2 (en) * 2021-04-30 2023-09-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and analyzing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR860006137A (ko) * 1985-01-26 1986-08-18 가부시끼가이샤 도오시바 반도체 집적회로
CN1203427A (zh) * 1997-06-25 1998-12-30 三菱电机株式会社 半导体存储装置
JP2001007295A (ja) * 1999-06-25 2001-01-12 Mitsubishi Electric Corp 信頼性検証装置及び信頼性検証方法
JP2002016247A (ja) * 2000-06-27 2002-01-18 Matsushita Electric Ind Co Ltd 半導体装置の寿命推定方法および信頼性シミュレーション方法
JP2011023979A (ja) * 2009-07-15 2011-02-03 Sony Corp Ｃｃｄ固体撮像素子の出力回路、ｃｃｄ固体撮像素子及び撮像装置
CN108630275A (zh) * 2017-03-16 2018-10-09 三星电子株式会社 非易失性存储器装置及其编程方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
VLSI热载流子退化的嵌入式测试技术研究;陈洁;《中国优秀硕士学位论文全文数据库》;20111215;第1-44页 *

Also Published As

Publication number Publication date
CN113835007A (zh) 2021-12-24
US11953542B2 (en) 2024-04-09
US20230068128A1 (en) 2023-03-02
WO2021249176A1 (zh) 2021-12-16

Similar Documents

Publication Publication Date Title
Bahl et al. A generalized approach to determine the switching lifetime of a GaN FET
Reigosa et al. Implications of ageing through power cycling on the short-circuit robustness of 1.2-kV SiC mosfet s
CN112198411A (zh) 一种基于栅电压变化的igbt健康监测方法
CN113835007B (zh) 热载流效应耐受度的测试方法
Yu et al. Degradation analysis of planar, symmetrical and asymmetrical trench SiC MOSFETs under repetitive short circuit impulses
Luo et al. A voltage model of pin diodes at reverse recovery under short-time freewheeling
CN114400876A (zh) 驱动控制电路及驱动控制方法
CN113884850A (zh) 一种功率半导体特性参数测试系统及方法
Farhadi et al. Reliability Evaluation of SiC MOSFETs Under Realistic Power Cycling Tests
CN112054793A (zh) 一种mosfet的有源驱动电路和方法
CN116449249A (zh) 一种碳化硅mosfet管短路检测电路及装置
Das et al. Experimental investigation on switching characteristics of IGBTs for traction application
Gendron-Hansen et al. High-performance 700 V SiC MOSFETs for the industrial market
Chen et al. An improved turn-on switching transient model of 10 kV SiC MOSFET
CN114200275B (zh) 一种碳化硅mosfet器件高温栅偏试验方法及系统
Chen et al. Dynamic characteristics analysis of 1.2 kV SiC VDMOS under high temperature up to 375° C
Sun et al. Repetitive Short Circuit Energy Dependent $ V_ {\text {TH}} $ Instability of 1.2 kV SiC Power MOSFETs
CN104950967B (zh) 一种可靠补偿mos管阈值电压变化的电路及方法
CN113884851A (zh) 一种基于开尔文发射极电压变化的igbt健康监测方法
Yujie et al. Fabrication and dynamic switching characteristics of 6.5 kV400A SiC MOSFET module
Wu et al. Temperature adaptive IGBT gate-driver design
Douzi et al. Effect of SiC MOSFET Terminal Capacitances Evolution after Short-Circuit Aging Tests on Conducted EMI in a Boost Converter
Xie et al. Turn-off period improved switching model of SiC devices with stray capacitances and inductances
Cai et al. Dynamic Analytical Switching Loss Model of SiC MOSFET Considering Threshold Voltage Instability
CN113567840B (zh) 电源动态响应的高精度检测方法及电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant