CN113884850A - 一种功率半导体特性参数测试系统及方法 - Google Patents
一种功率半导体特性参数测试系统及方法 Download PDFInfo
- Publication number
- CN113884850A CN113884850A CN202111098043.4A CN202111098043A CN113884850A CN 113884850 A CN113884850 A CN 113884850A CN 202111098043 A CN202111098043 A CN 202111098043A CN 113884850 A CN113884850 A CN 113884850A
- Authority
- CN
- China
- Prior art keywords
- power semiconductor
- voltage
- pulse
- current
- characteristic parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 119
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims abstract description 30
- 230000003071 parasitic effect Effects 0.000 claims abstract description 15
- 238000010521 absorption reaction Methods 0.000 claims abstract description 14
- 230000000903 blocking effect Effects 0.000 claims abstract description 14
- 230000002829 reductive effect Effects 0.000 claims abstract description 14
- 230000008859 change Effects 0.000 claims description 12
- 230000001939 inductive effect Effects 0.000 claims description 12
- 239000008186 active pharmaceutical agent Substances 0.000 claims description 7
- 230000009467 reduction Effects 0.000 claims description 7
- 238000007599 discharging Methods 0.000 claims description 4
- 230000009471 action Effects 0.000 claims description 3
- 238000005452 bending Methods 0.000 claims description 2
- 238000004364 calculation method Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000010998 test method Methods 0.000 claims 3
- 230000036961 partial effect Effects 0.000 abstract description 7
- 230000008569 process Effects 0.000 description 9
- 238000005259 measurement Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000001976 improved effect Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000002408 directed self-assembly Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000008093 supporting effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开了一种功率半导体特性参数测试系统及方法，属于半导体特性参数测试技术领域。本发明的一种功率半导体特性参数测试系统，包括功率主回路、双脉冲测试电路、电感阻隔电路。本发明设置辅助功率半导体对待测功率半导体的导通时间以及电路通断进行控制，并在功率半导体两端设置吸收电容，能够有效阻隔母线电容到测试半桥之间的部分寄生电感；同时功率主回路采用叠层母排结构进行设置，通过较小的回路面积大大降低了杂散电感，能够以更低的电压实现高电流承载。进而本发明能够有效减小电压过冲叠加以及开关损耗，同时能有效避免电磁干扰，使得本发明特别适用于对第三代半导体高压SiC功率器件进行高精度的动态特性参数测试。
Description
技术领域
本发明涉及一种功率半导体特性参数测试系统及方法，属于半导体特性参数测试技术领域。
背景技术
高比例电力电子装备的使用是新一代电力系统的主要技术特征。随着大量不同类型、不同电压等级的电力电子设备接入电网，我国电力系统电力电子化的趋势逐步显现。电力电子是现代科学、工业和国防的重要支撑技术，是改造传统行业，发展新兴产业的核心技术之一。功率器件是电力电子技术的核心和基础，是电力电子技术发展的核心驱动力，很大程度上决定了电力电子变换器的性能。
而在所有的功率半导体器件中，以MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor金属-氧化物半导体场效应晶体管)和IGBT(Insulated Gate BipolarTransistor绝缘栅双极晶体管)为代表的全控型器件，以其电压驱动、低损耗、快速开关等优良的综合特性，在众多领域都获得了大规模的应用。
为了保证功率半导体器件在电力电子系统中得到有效的使用，需要在使用前对器件的各项特性参数进行测试，随着更高电压、更大容量器件和模块的发展，对其进行特性参数测试的测试系统也提出新的要求，为了全面了解器件特性，就需要对器件的多项特性参数进行测试。
对于功率半导体器件，除了测试静态特性参数，还需要测试动态特性参数，如：开通延迟时间td(on)，关断延迟时间td(off)，上升时间tr，下降时间tf，开通时间t(on)，关断时间t(off)，开通损耗Eon，关断损耗Eoff，反向恢复电流Irr，反向恢复时间trr，二极管反向充电电量Qrr等等。
第三代半导体SiC器件相较于传统Si材料器件的典型特征就是开关速度更快，其开关速度一般要快出一个数量级以上，达到纳秒数量级。超快的开关速度也给测试带来了新的挑战。器件的开关特性、测试中的电气应力以及动态损耗与测试电路的寄生参数密切相关。
而其超高速的开关动作，会产生极大的电流变化率，使之对动态参数测试的电路寄生参数非常敏感，导致较高的测试电路寄生参数会严重影响SiC器件动态特性的精确测量和表征。另外，测试过程需要多个测试设备进行数据的采集，考虑到SiC器件的开关时间量级在纳秒级别，采样过程中信号间的微小延时差异都可能导致动态损耗的较大测量误差。电路设计过程中需要将寄生参数降到最低。
当前商业市场诸多国内外厂商已经推出功率半导体器件动态特性参数的测试系统设备，但是它们大多都是以传统Si器件的作为测试对象，将Si器件的动态特性作为其测试系统的技术需求，相关的动态测试设备的寄生参数仅能满足传统功率器件低速开关特性的测试要求，并没有针对和适配高压SiC功率器件，因此现有技术无法对第三代半导体高压SiC功率器件进行高精度的动态特性参数测试，进而对我国电力电子器件的推广、应用以及行业发展产生不利影响。
发明内容
针对现有技术的缺陷，本发明的目的在于提供一种设置辅助功率半导体对待测功率半导体的导通时间以及电路通断进行控制，并通过在双脉冲测试电路半桥桥臂两端设置吸收电容，能够有效阻隔母线电容到测试半桥之间的部分寄生电感；同时功率主回路采用叠层母排结构进行设置，通过较小的回路面积大大降低了杂散电感，能够以更低的电压实现高电流承载；特别适用于对第三代半导体高压SiC功率器件进行高精度动态特性参数测试的功率半导体特性参数测试系统及方法。
为实现上述目的，本发明的技术方案为：
一种功率半导体特性参数测试系统，
包括功率主回路、双脉冲测试电路、电感阻隔电路；
所述功率主回路设有叠层母排，用以获得低杂感；
所述双脉冲测试电路，用于对被测器件进行测试，其包括辅助功率半导体、感性负载、杂散电感，其通过叠层母排与电感阻隔电路并联在一起；
所述杂散电感、辅助功率半导体与待测功率半导体串联在在一起；
所述感性负载为负载电感，其与辅助功率半导体并联；
所述电感阻隔电路，用于阻隔寄生电感，其设有母线电容和吸收电容；
所述母线电容和吸收电容通过叠层母排并联在一起，并与双脉冲测试电路电连接。
由于SiC器件的高速开关特性，特有的大电流变化率di/dt特性会使得感应电动势特别高，从而叠加上的过冲电压非常高，极大的电压过冲使得器件在关断时刻的开关损耗急剧增加，同时也带来了严重的电磁干扰EMI，不仅干扰器件的正常关断过程，也会对电路的正常运行产生影响，导致测试得到的电压和电流波形结果产生影响，继而对开关损耗的测量产生影响，严重时会击穿器件。
本发明经过不断探索以及试验，设置辅助功率半导体对待测功率半导体的导通时间以及电路通断进行控制，并在功率半导体两端设置吸收电容，能够有效阻隔母线电容到测试半桥之间的部分寄生电感；同时功率主回路采用叠层母排结构进行设置，通过较小的回路面积大大降低了杂散电感，能够以更低的电压实现高电流承载。进而本发明能够有效减小电压过冲叠加以及开关损耗，同时能有效避免电磁干扰，使得本发明特别适用于对第三代半导体高压SiC功率器件进行高精度的动态特性参数测试。
将本发明应用在测试电路中，当被测对象DUT(即待测功率半导体)测试开关关断时，电流迅速减小，本发明的杂散电感会阻止其变化，随之感应出尖峰电压ΔV叠加在被测对象两端，感应电动势ΔV方向和电流减小方向一致，进一步提高参数测试精度。
本发明的功率主回路采用叠层母排结构进行设置，叠层母排具有很高的安全性和可靠性，并且散热冷却效果好，可根据模块结构量身定做，便于安装和现场服务。
本发明方案简单、实用，切实可行，便于实现。
作为优选技术措施：
所述辅助功率半导体、待测功率半导体结构相同，并分别设置体二极管，结构简单实用，便于推广应用。
叠层母排为拼接式弯折结构。
为了能更好地匹配动态参数测试系统，合理利用测试系统的内部空间，将叠层母排由传统设计的水平式结构替换为弯折结构，并且采用拼接式的结构，在测试时更利于模块的安装和拆卸，使测试有效时间利用率最大化，测试速度加快。
作为优选技术措施：
还包括双脉冲驱动电路、充放电回路、高压源；
所述双脉冲驱动电路，用于生成双脉冲驱动信号；
所述充放电回路设有若干继电器、限流电阻、保护二极管。
作为优选技术措施：
所述继电器分为充电继电器、放电继电器；
所述充电继电器的数量为两个，其包括充电继电器一、充电继电器二；
所述充电继电器一与保护二极管、限流电阻串联。
作为优选技术措施：
所述放电继电器串联一泄放电阻，并与一安全电阻并联。
作为优选技术措施：
所述安全电阻并联一均压电阻；所述均压电阻的电阻数量为两个，其与母线电容串联。
作为优选技术措施：
一种功率半导体特性参数测试方法，
应用于如上述的一种功率半导体特性参数测试系统；
利用双脉冲进行测试，第一脉冲使流过被测器件的电流达到所需测试值，并获得被测器件的关断波形，第二脉冲用于观察被测器件的开通波形，其具体包括以下步骤：
第一步，关断待测功率半导体测试开关，使得电流ID迅速减小，同时，杂散电感LS会阻止其变化；
第二步，感应出尖峰电压ΔV叠加在被测器件两端，尖峰电压ΔV方向和电流减小方向一致；
第三步，负载电感和辅助功率半导体的反并联二极管形成续流回路，得到开关关断时刻的承受电压VDS，实现功率半导体特性参数的测试。
本发明经过不断探索以及试验，通过在双脉冲测试电路半桥桥臂两端设置吸收电容，能够有效阻隔母线电容到测试半桥之间的部分寄生电感；同时功率主回路采用叠层母排结构进行设置，通过较小的回路面积大大降低了杂散电感，能够以更低的电压实现高电流承载。进而本发明能够有效减小电压过冲以及开关损耗，同时能有效避免电磁干扰，使得本发明特别适用于对第三代半导体高压SiC功率器件进行高精度的动态特性参数测试。
当被测器件测试开关关断时，电流迅速减小，本发明的杂散电感会阻止其变化，随之感应出尖峰电压ΔV叠加在被测器件两端，感应电动势ΔV方向和电流减小方向一致，进一步提高参数测试精度。
作为优选技术措施：
所述承受电压VDS计算公式如下：
VDS＝VDD+ΔV
其中，
为电流变化率，LS为杂散电感，VDD为过冲电压。
作为优选技术措施：
所述关断波形的获取方式如下：
在规定母线电压及测试电流的作用下，并当第一脉冲结束时刻，被测器件的波形变化，即为关断波形。
作为优选技术措施：
所述开通波形为第二脉冲到来时以及电流任务判断时的电流值；
所述第一脉冲和第二脉冲的发送间隔时间为t；
10us≤t≤30us。
第一脉冲的作用是使流过器件的电流达到需要测试的值，在第一脉冲结束的时候得到被测器件在规定母线电压及测试电流下的关断波形，因此第一脉冲和第二脉冲之间的间隔不能太短。
第二脉冲主要用于观察被测器件的开通波形，默认第二脉冲到来时电流任务判断时的电流值，但是由于存在线阻及续流二极管的导通压降，在二极管续流时电流会有一定的下跌，因此两脉冲的间隔又不能太长，避免电流下跌过大，一般来说时间间隔在10～30us左右。
与现有技术相比，本发明具有以下有益效果：
本发明经过不断探索以及试验，通过在双脉冲测试电路半桥桥臂两端设置吸收电容，能够有效阻隔母线电容到测试半桥之间的部分寄生电感；同时功率主回路采用叠层母排结构进行设置，通过较小的回路面积大大降低了杂散电感，能够以更低的电压实现高电流承载。进而本发明能够有效减小电压过冲以及开关损耗，同时能有效避免电磁干扰，使得本发明特别适用于对第三代半导体高压SiC功率器件进行高精度的动态特性参数测试。
当被测器件测试开关关断时，电流迅速减小，本发明的杂散电感会阻止其变化，随之感应出尖峰电压ΔV叠加在被测器件两端，感应电动势ΔV方向和电流减小方向一致，进一步提高参数测试精度。
附图说明
图1为本发明一种电路原理图；
图2为动态开关过程相关参数的典型波形图；
图3为本发明双脉冲测试电路原理图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
相反，本发明涵盖任何由权利要求定义的在本发明的精髓和范围上做的替代、修改、等效方法以及方案。进一步，为了使公众对本发明有更好的了解，在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。
如图1-图3所示，一种功率半导体特性参数测试系统，包括功率主回路、双脉冲测试电路、电感阻隔电路。
所述功率主回路设有叠层母排，用以获得低杂感。
所述双脉冲测试电路，用于对被测器件进行测试，其包括辅助功率半导体、感性负载、杂散电感，其通过叠层母排与电感阻隔电路并联在一起。
所述杂散电感、辅助功率半导体与待测功率半导体串联在在一起。
所述感性负载为负载电感，其与辅助功率半导体并联。
所述电感阻隔电路，用于阻隔寄生电感，其设有母线电容和吸收电容。
所述母线电容和吸收电容通过叠层母排并联在一起，并与双脉冲测试电路电连接。
由于SiC器件的高速开关特性，特有的大电流变化率di/dt特性会使得感应电动势特别高，从而叠加上的过冲电压非常高，极大的电压过冲使得器件在关断时刻的开关损耗急剧增加，同时也带来了严重的电磁干扰EMI，不仅干扰器件的正常关断过程，也会对电路的正常运行产生影响，导致测试得到的电压和电流波形结果产生影响，继而对开关损耗的测量产生影响，严重时会击穿器件。
本发明经过不断探索以及试验，通过在双脉冲测试电路半桥桥臂两端设置吸收电容，能够有效阻隔母线电容到测试半桥之间的部分寄生电感；同时功率主回路采用叠层母排结构进行设置，通过较小的回路面积大大降低了杂散电感，能够以更低的电压实现高电流承载。进而本发明能够有效减小电压过冲以及开关损耗，同时能有效避免电磁干扰，使得本发明特别适用于对第三代半导体高压SiC功率器件进行高精度的动态特性参数测试。
将本发明应用在测试电路中，当DUT管测试开关关断时，电流迅速减小，本发明的杂散电感会阻止其变化，随之感应出尖峰电压ΔV叠加在被测器件两端，感应电动势ΔV方向和电流减小方向一致，进一步提高参数测试精度。
本发明的功率主回路采用叠层母排结构进行设置，叠层母排具有很高的安全性和可靠性，并且散热冷却效果好，可根据模块结构量身定做，便于安装和现场服务。
本发明一种最佳实施例：
一种功率半导体特性参数测试系统，包括双脉冲测试电路、双脉冲驱动电路、母线电容及吸收电容、充放电回路、高压源。
由于SiC器件的高速开关特性，特有的大电流变化率di/dt特性会使得感应电动势特别高，从而叠加上的过冲电压非常高，极大的电压过冲使得器件在关断时刻的开关损耗急剧增加，同时也带来了严重的电磁干扰EMI，不仅干扰器件的正常关断过程，也会对电路的正常运行产生影响，导致测试得到的电压和电流波形结果产生影响，继而对开关损耗的测量产生影响，严重时会击穿器件。
因此，本发明的双脉冲测试电路包括两个串联的功率半导体(以下以SiCMOSFET为例)和感性负载(负载电感)构成。
在整个测试过程中，对上桥臂的MOSFET的门极施加负压或者短路，使其处于常闭状态，利用其体二极管和负载电感组成续流的回路。
测试开始时，给下桥臂的MOSFET的门极发出一组包括两个脉冲的驱动信号。
第一个脉冲信号作用是为负载电感充电，期间负载电感电流逐渐上升。在脉冲结束时，负载电感的电流达到预定的测试值，捕获的关断波形即为待测的电压和电流点的关断过程。
随即电感电流与上桥臂的MOSFET的体二极管组成续流回路进行续流，在极短的间隔内，负载电感中的续流电流变化可以忽略不计，即可认为其电流保持恒定。
直到在第二个脉冲信号到来时，下桥臂的MOSFET再次开通，其开通波形为待测电压电流的开通过程波形。
功率主回路采用叠层母排结构进行设计以获得低杂感。
叠层母排具有很高的安全性和可靠性，较小的回路面积降低了杂散电感，能够以更低的电压实现高电流承载，并且散热冷却效果好。
吸收电容并联在双脉冲测试电路半桥桥臂两端，可以阻隔母线电容到测试半桥之间部分寄生电感。
本发明一种方法实施例：
在双脉冲测试电路中，以待测功率半导体DUT为测试对象，参见图3。当待测功率半导体测试开关关断时，ID电流迅速减小，测试电路中的杂散电感LS会阻止其变化，随之感应出尖峰电压ΔV叠加在待测器件两端。
感应电动势ΔV方向和电流减小方向一致，由于负载电感和辅助功率半导体的反并联二极管形成续流回路，负载电感Lload上电压为二极管的导通压降忽略不计。
因此开关关断时刻，其承受电压大小VDS如式(2)所示。
VDS＝VDD+ΔV (2)。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包括有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。
Claims (10)
1.一种功率半导体特性参数测试系统，其特征在于，
包括功率主回路、双脉冲测试电路、电感阻隔电路；
所述功率主回路设有叠层母排，用以获得低杂感；
所述双脉冲测试电路，用于对被测器件进行测试，其包括辅助功率半导体、感性负载、杂散电感，其通过叠层母排与电感阻隔电路并联在一起；
所述杂散电感、辅助功率半导体与待测功率半导体串联在在一起；
所述感性负载为负载电感，其与辅助功率半导体并联；
所述电感阻隔电路，用于阻隔寄生电感，其设有母线电容和吸收电容；
所述母线电容和吸收电容通过叠层母排并联在一起，并与双脉冲测试电路电连接。
2.如权利要求1所述的一种功率半导体特性参数测试系统，其特征在于，
所述辅助功率半导体、待测功率半导体结构相同，并分别设置体二极管；
所述叠层母排为拼接式弯折结构。
3.如权利要求1所述的一种功率半导体特性参数测试系统，其特征在于，
还包括双脉冲驱动电路、充放电回路、高压源；
所述双脉冲驱动电路，用于生成双脉冲驱动信号；
所述充放电回路设有若干继电器、限流电阻、保护二极管。
4.如权利要求3所述的一种功率半导体特性参数测试系统，其特征在于，
所述继电器分为充电继电器、放电继电器；
所述充电继电器的数量为两个，其包括充电继电器一、充电继电器二；
所述充电继电器一与保护二极管、限流电阻串联。
5.如权利要求4所述的一种功率半导体特性参数测试系统，其特征在于，
所述放电继电器串联一泄放电阻，并与一安全电阻并联。
6.如权利要求5所述的一种功率半导体特性参数测试系统，其特征在于，
所述安全电阻并联一均压电阻；所述均压电阻的电阻数量为两个，其与母线电容串联。
7.一种功率半导体特性参数测试方法，其特征在于，
应用于如权利要求1-6任一所述的一种功率半导体特性参数测试系统；
利用双脉冲进行测试，第一脉冲使流过被测器件的电流达到所需测试值，并获得被测器件的关断波形，第二脉冲用于观察被测器件的开通波形，其具体包括以下步骤：
第一步，关断待测功率半导体测试开关，使得电流ID迅速减小，同时，杂散电感LS会阻止其变化；
第二步，感应出尖峰电压ΔV叠加在被测器件两端，尖峰电压ΔV方向和电流减小方向一致；
第三步，负载电感和辅助功率半导体的反并联二极管形成续流回路，得到开关关断时刻的承受电压VDS，实现功率半导体特性参数的测试。
8.如权利要求7所述的一种功率半导体特性参数测试方法，其特征在于，
所述承受电压VDS计算公式如下：
VDS＝VDD+ΔV
其中，
为电流变化率，LS为杂散电感，VDD为过冲电压。
9.如权利要求7所述的一种功率半导体特性参数测试方法，其特征在于，
所述关断波形的获取方式如下：
在规定母线电压及测试电流的作用下，并当第一脉冲结束时刻，被测器件的波形变化，即为关断波形。
10.如权利要求7所述的一种功率半导体特性参数测试方法，其特征在于，
所述开通波形为第二脉冲到来时以及电流任务判断时的电流值；
所述第一脉冲和第二脉冲的发送间隔时间为t；
10us≤t≤30us。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111098043.4A CN113884850A (zh) | 2021-09-18 | 2021-09-18 | 一种功率半导体特性参数测试系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111098043.4A CN113884850A (zh) | 2021-09-18 | 2021-09-18 | 一种功率半导体特性参数测试系统及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113884850A true CN113884850A (zh) | 2022-01-04 |
Family
ID=79009901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111098043.4A Pending CN113884850A (zh) | 2021-09-18 | 2021-09-18 | 一种功率半导体特性参数测试系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113884850A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113917303A (zh) * | 2021-10-08 | 2022-01-11 | 浙江大学 | 一种高压器件动态特性测试电路、测试平台及测试方法 |
| CN115113014A (zh) * | 2022-08-29 | 2022-09-27 | 华北电力大学 | 一种功率器件关断失效特性测试装置及测试方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106841967A (zh) * | 2016-12-29 | 2017-06-13 | 江苏中科君芯科技有限公司 | 高压大电流igbt的动态测试平台及测试方法 |
| CN109459675A (zh) * | 2018-11-16 | 2019-03-12 | 国网江苏省电力有限公司盐城供电分公司 | 一种SiC功率器件应用特性测试平台 |
| CN110850208A (zh) * | 2019-11-15 | 2020-02-28 | 浙江大学 | 一种基于SiC MOSFET频率特性的叠层母排杂散参数提取方法 |
| CN112285516A (zh) * | 2020-09-28 | 2021-01-29 | 杭州沃镭智能科技股份有限公司 | 一种igbt功率半导体测试设备 |
-
2021
- 2021-09-18 CN CN202111098043.4A patent/CN113884850A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106841967A (zh) * | 2016-12-29 | 2017-06-13 | 江苏中科君芯科技有限公司 | 高压大电流igbt的动态测试平台及测试方法 |
| CN109459675A (zh) * | 2018-11-16 | 2019-03-12 | 国网江苏省电力有限公司盐城供电分公司 | 一种SiC功率器件应用特性测试平台 |
| CN110850208A (zh) * | 2019-11-15 | 2020-02-28 | 浙江大学 | 一种基于SiC MOSFET频率特性的叠层母排杂散参数提取方法 |
| CN112285516A (zh) * | 2020-09-28 | 2021-01-29 | 杭州沃镭智能科技股份有限公司 | 一种igbt功率半导体测试设备 |
Non-Patent Citations (1)
| Title |
|---|
| 刘盛福等: "压接式IGBT 模块的动态特性测试平台设计及杂散参数提取", 电工技术学报, vol. 32, no. 22, pages 50 - 57 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113917303A (zh) * | 2021-10-08 | 2022-01-11 | 浙江大学 | 一种高压器件动态特性测试电路、测试平台及测试方法 |
| CN115113014A (zh) * | 2022-08-29 | 2022-09-27 | 华北电力大学 | 一种功率器件关断失效特性测试装置及测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Shu et al. | Active current source IGBT gate drive with closed-loop di/dt and dv/dt control | |
| CN106556791B (zh) | 一种大功率igbt动态测试电路及其控制方法 | |
| Dulau et al. | A new gate driver integrated circuit for IGBT devices with advanced protections | |
| CN113884850A (zh) | 一种功率半导体特性参数测试系统及方法 | |
| Wang et al. | An improved active crosstalk suppression method for high-speed SiC MOSFETs | |
| CN107809171B (zh) | 开关电源及其功率开关管的驱动方法与驱动电路 | |
| CN115113014B (zh) | 一种功率器件关断失效特性测试装置及测试方法 | |
| CN104931795A (zh) | 三电平igbt模块的测试方法、切换电路及装置 | |
| CN109425811B (zh) | 一种igbt检测电路及检测方法 | |
| Zhou et al. | Designing a SiC MOSFETs gate driver with high dv/dt immunity and rapid short circuit protection for xEV drivetrain inverter | |
| CN113917303A (zh) | 一种高压器件动态特性测试电路、测试平台及测试方法 | |
| CN112363037B (zh) | 场效应晶体管极限性能验证电路、系统及方法 | |
| Du et al. | Impact of the case temperature on the reliability of SiC MOSFETs under repetitive short circuit tests | |
| CN103490602A (zh) | Igbt桥臂短路时vce振荡电压的抑制电路 | |
| Yin et al. | A reliable gate driver with desaturation and over-voltage protection circuits for SiC MOSFET | |
| CN111736053B (zh) | 一种用于检测igbt过压击穿特性的电路及方法 | |
| CN109752638B (zh) | 一种连续测量igbt芯片输出曲线的装置及方法 | |
| Jiang et al. | An experimental method for extracting stray inductance of bus bars without high bandwidth current measurement | |
| Zięba et al. | Problems related to the correct determination of switching power losses in high-speed SiC MOSFET power modules | |
| Wang et al. | Driving a silicon carbide power MOSFET with a fast short circuit protection | |
| Chen et al. | An improved turn-on switching transient model of 10 kV SiC MOSFET | |
| Li et al. | Optimal algorithm design based on a digitalized active voltage gate driver for IGBT turn-on transition | |
| Tan et al. | Evaluation of active current source gate driver for IGBT module switching transitions | |
| Wiesemann et al. | Switching characteristics of a 1.2 kV sic mosfet module using a controllable current-sourced gate driver | |
| Tang et al. | Influence of Stray Capacitance on Dynamic Test Results of Power Semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |