JP2002016247A - 半導体装置の寿命推定方法および信頼性シミュレーション方法 - Google Patents

半導体装置の寿命推定方法および信頼性シミュレーション方法

Info

Publication number
JP2002016247A
JP2002016247A JP2000192946A JP2000192946A JP2002016247A JP 2002016247 A JP2002016247 A JP 2002016247A JP 2000192946 A JP2000192946 A JP 2000192946A JP 2000192946 A JP2000192946 A JP 2000192946A JP 2002016247 A JP2002016247 A JP 2002016247A
Authority
JP
Japan
Prior art keywords
hot carrier
sub
lifetime
stress
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000192946A
Other languages
English (en)
Other versions
JP3405713B2 (ja
Inventor
Norio Koike
典雄 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000192946A priority Critical patent/JP3405713B2/ja
Priority to US09/878,839 priority patent/US6541285B2/en
Publication of JP2002016247A publication Critical patent/JP2002016247A/ja
Application granted granted Critical
Publication of JP3405713B2 publication Critical patent/JP3405713B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G01R31/287—Procedures; Software aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】 ホットキャリア劣化率が最大となる条件での
寿命を精度よく推定し、実使用時の寿命を精度良く推定
できる、半導体装置の寿命推定方法、及び少数のトラン
ジスタを用いて、短期間でホットキャリア寿命パラメー
タを求めることを可能とする信頼性シミュレーション方
法を提供する。 【解決手段】 τを寿命、Isubを基板電流、Idをドレイ
ン電流、mをフィッティングパラメータとして、τ ∝ I
sub -m・Id m-2 の特徴を持ったホットキャリア寿命モデ
ルにより、ＭＯＳトランジスタのホットキャリア寿命を
推定する。また、ＭＯＳトランジスタのホットキャリア
劣化をシミュレーションする際に、tを時間として、Ｍ
ＯＳトランジスタに対する累積ストレス量を表すパラメ
ータAgeを、Age ∝∫[Isub m・Id 2-m]dt の特徴を持っ
たモデル式により計算する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳ型トランジ
スタのホットキャリア劣化に関わる寿命の推定方法、特
に寿命推定の精度の改善に関する。また、ＭＯＳ型トラ
ンジスタのホットキャリア劣化による回路特性劣化のシ
ミュレーション方法、特にシミュレーション精度の改善
に関する。
【０００２】
【従来の技術】半導体集積回路装置の高密度化、高集積
化、微細化の進行に伴い、それを構成するＭＯＳトラン
ジスタの寸法の微細化は著しい。このＭＯＳトランジス
タの寸法の微細化、その中でもチャンネル長の微細化に
よりＭＯＳトランジスタの信頼性上の大きな問題である
ホットキャリア劣化現象が重要な問題となってきてい
る。このホットキャリア劣化現象は、ＭＯＳトランジス
タのドレイン端において、高電界により高エネルギーの
電子および正孔（以下「ホットキャリア」と呼ぶ）が発
生し、このホットキャリアがゲート酸化膜の特性を劣化
させるものである。このホットキャリア劣化には、複数
の劣化モードがある。その中で基板電流最大条件の劣化
では、Ｎ型およびＰ型ＭＯＳトランジスタのいずれにお
いてもドレイン電流が時間とともに減少する。その結果
回路の遅延時間が時間とともに増大するという劣化を引
き起こす。この遅延時間の増大はある程度以上になる
と、半導体集積回路内あるいは外部との信号の入出力動
作の際にタイミングエラーを生じ、半導体集積回路が組
み込まれているシステム全体の誤動作を引き起こす。
【０００３】このホットキャリア劣化に関して、従来、
ＭＯＳトランジスタに対するＤＣ条件でのストレス加速
実験により、ホットキャリア信頼性評価を行ってきた。
そしてホットキャリア評価基準を満たすよう製造プロセ
スを最適化することにより、製品の信頼性を実現してき
た。
【０００４】このホットキャリア信頼性評価で使用され
るホットキャリア寿命モデルは、次に示すようなもので
あった。ＭＯＳトランジスタのホットキャリア劣化は、
初期のドレイン電流Idに対するドレイン電流の変化量Δ
Idの割合ΔId/Id等により評価される。ＤＣ（直流）に
よるスタティックなホットキャリアストレス条件下にお
いて、ホットキャリア劣化率ΔId/Idは次式(1)によって
表される。
【０００５】ΔId/Id = A・tn ・・・(1) ここで、tはホットキャリアストレス時間を表し、符号A
とnはトランジスタの製造プロセスやストレス条件に依
存する係数と考えられている。
【０００６】ドレイン電流の変化割合が(ΔId/Id)fにな
るまでのストレス時間がトランジスタの寿命時間τであ
ると考えれば、式(1)から次式(2)が得られ、たとえば、
(ΔI d/Id)f = 10%になる時間ｔが寿命τと定義される。
【０００７】(ΔId/Id)f = A・τn ・・・(2) ＭＯＳトランジスタのストレス加速実験が行われると
き、通常は、たとえば１秒から１００，０００秒程度ま
での測定可能な時間内においてトランジスタの寿命が式
(2)で定義された変化量(ΔId/Id)fに達するように、ト
ランジスタにＤＣストレスが与えられる。そしてトラン
ジスタのドレイン電流測定が行われ、線形領域あるいは
飽和領域におけるΔId/Idからトランジスタ寿命が求め
られる。
【０００８】ホットキャリア信頼性評価におけるストレ
ス加速実験において用いられるストレス電圧印加の方法
としては、次の方法を用いる。すなわち加速実験に用い
る複数のドレイン電圧Vdに対して、ゲート電圧Vgをそれ
ぞれホットキャリア劣化率がもっとも大きくなると予想
される条件に設定する方法である。すなわち各ドレイン
電圧に対し、基板電流Isubが最大となるゲート電圧Vgを
用いる。このとき各ドレイン電圧に対し、それぞれ１個
のゲート電圧が設定される。この方法では、任意のドレ
イン電圧に対し、劣化率が最大の条件におけるトランジ
スタ寿命が求められる。
【０００９】ＭＯＳトランジスタのホットキャリア信頼
性評価方法は、たとえばIEEE Electron Device Lett.,
vol.4, pp.111-113, April 1983.においてE. Takeda et
al.によって述べられている。E. Takeda et al. によ
れば、ＭＯＳトランジスタの寿命τは、式(3)によって
表される経験モデルにより求められる。
【００１０】τ ∝ (Isub/W)-m ・・・(3) ここで、Wはゲート幅を示し、Isubは基板電流を表す。
【００１１】この経験モデルに基づいて寿命推定を行う
方法を図６に示す。図６において黒丸２１は寿命の実測
値、直線２２は寿命推定の回帰直線を示す。２３は実使
用時の単位ゲート幅当たりの最大基板電流値、２４は実
使用時の推定寿命を示す。寿命推定を行うにはIsub/Wの
対数をグラフの横軸にとり、τの対数をグラフの縦軸に
とって寿命の実測値２１をプロットする。次にこの実測
値２１に対し最小二乗法を用いて回帰直線２２をフィッ
ティングする。これとは別に実使用時の単位ゲート幅当
たりの最大基板電流２３を実測しておく。先にフィッテ
ィングした回帰直線２２から実使用時の最大基板電流２
３に対応する寿命２４をもとめ、これを実使用時の推定
寿命とする。この寿命２４がホットキャリア評価基準、
たとえば寿命１０年以上を満たすかどうかにより、ホッ
トキャリア信頼性評価をおこなう。
【００１２】ところが近年ＤＣ条件でのホットキャリア
信頼性評価では、従来のホットキャリア評価基準を満た
すことが困難になっている。このため半導体集積回路の
ホットキャリア劣化現象のシミュレーション（以下「回
路信頼性シミュレーション」と呼ぶ）を行い、これによ
り製品の信頼性を実現する技術が登場してきた。回路信
頼性シミュレータは、回路シミュレータSPIＣEにより計
算される各トランジスタの各端子の電圧や電流の計算値
をもとに、ホットキャリア寿命モデルと劣化後のSPIＣE
パラメータを用いて、ホットキャリア劣化後の回路動作
のシミュレーションを行う。代表的なシミュレータとし
て、米国カリフォルニア大学バークレー校が開発したＢ
ＥＲＴ（R.H. Tu他、"Berkeley reliability tools - B
ERT," IEEE Trans. Compt.-Aided Des. Integrated Cir
cuits & Syst., vol.12, no.10,pp.1524-1534, Oct. 19
93.）やその市販版ＢＴＡＢＥＲＴがある。この回路信
頼性シミュレーション技術を用いて半導体集積回路中の
劣化・故障個所を予測し、設計時に対策することによっ
て、信頼性の作り込みあるいは信頼性設計が可能とな
る。
【００１３】ＭＯＳトランジスタのホットキャリア劣化
のシミュレーション方法は、たとえばIEEE Trans. Elec
tron Devices, vol.35, pp.1004-1011, July 1988.にお
いてKuo et al. によって述べられている。この回路信
頼性シミュレータで使用されるホットキャリア寿命モデ
ルとは次に示すようなものであった。Kuo et al. によ
れば、ＭＯＳトランジスタの寿命τは、ホットキャリア
寿命モデルを用いた実験式(4)によって表される。
【００１４】 τ = ((ΔId/Id)f)1/n・H・W・Isub -m・Id m-1 ・・・(4) ここで、Wはゲートの幅を示し、Hはトランジスタの製造
条件に依存する係数であり、Isubは基板電流を表し、そ
してmはインパクトイオン化と界面準位生成に関係する
と考えられている指数を表す。
【００１５】式(2)および(4)から、ホットキャリア寿命
モデルにおける係数Aは次式(5)で表される。
【００１６】 A = ((W・H)-1・Isub m・Id 1-m)n ・・・(5) したがって、式(1)、(5)から次式(6)が得られる。
【００１７】 ΔId/Id = ((W・H)-1・Isub m・Id 1-m・t)n ・・・(6) ここで、便宜のため、 Age = (W・H)-1・Isub m・Id 1-m・t ・・・(7) と定義すれば、式(6)は次式(8)に書き換えられる。
【００１８】 ΔId/Id = (Age)n ・・・(8) すなわち、式(7)のAgeは、ホットキャリア寿命モデルに
おけるホットキャリアストレス開始後の時間ｔまでのス
トレス量を表している。また物理的には、時間ｔまでに
発生したホットキャリアのなかで、ＭＯＳトランジスタ
のダメージ発生に必要な臨界エネルギー以上のエネルギ
ーを持ったものの総量を表す。
【００１９】以上の式(4)〜(8)中で使用されているパラ
メータn, H, mは、ホットキャリア寿命パラメータと呼
ばれる。これらホットキャリア寿命パラメータは、ホッ
トキャリアの発生するドレイン端の縦方向電界強度の関
数である。このためゲート・ドレイン間電圧Vgdの関数
として表される。
【００２０】図７はΔIdモデルを用いて劣化後の特性を
シミュレートする方法を示している。ΔIdモデルを用い
たシミュレーション方法は、たとえばIEEE Trans. Elec
tronDevices, vol. 40, pp.2245-2254, Dec. 1993にお
いてQuader et al. によって述べられている。
【００２１】図７は、ＭＯＳトランジスタのホットキャ
リア劣化のシミュレーション方法を示す等価回路図であ
る。図７において２５は、ストレス印加前のフレッシュ
なＭＯＳトランジスタ、２６は可変電流源を表わしてい
る。図７(Ａ)は、ストレス印加前のフレッシュなＭＯＳ
トランジスタにおいて、ドレイン電流Idが流れることを
表現している。図７(Ｂ)は、ホットキャリア劣化後にお
いて、ＭＯＳトランジスタをドレイン電流Id’が流れる
ことを表している。すなわち、ホットキャリア劣化によ
って、トランジスタを流れるドレイン電流は初期のドレ
イン電流IdからΔIdだけ変化している。
【００２２】ΔIdモデルにおいては式(9)に示すよう
に、劣化後のドレイン電流Id'を、ストレス印加前のフ
レッシュなドレイン電流Idにドレイン電流の劣化ΔIdを
加えることによりシミュレートする。
【００２３】 Id' = Id(Vd, Vg) + ΔId(Age, Vd, Vg) ・・・(9) このΔIdはホットキャリアストレス開始後の時間tまで
のストレス量、すなわちAgeの関数であるとともに、ド
レイン電圧Vd、ゲート電圧Vgの関数である。回路中でＡ
Ｃ(交流)によるダイナミックなストレス条件下でのAge
を計算する際には、式(7)に代えて時間についての積分
形である次式(10)を用いて計算する。
【００２４】 Age = ∫[(W・H)-1・Isub m・Id 1-m]dt ・・・(10) このシミュレーションの際にΔIdは、図７(Ｂ)に示す可
変電流源２６を初期のＭＯＳトランジスタのソース・ド
レイン間に追加した等価回路により表現する。この際
に、初期のドレイン電流を計算するトランジスタパラメ
ータには変更はない。
【００２５】図８は、従来の技術においてＭＯＳトラン
ジスタのホットキャリア劣化をシミュレートする方法の
手順を示すフロー図である。このフロー図においてステ
ップS1は、ホットキャリア寿命モデルに対して式(9)お
よび(10)中の未知パラメータを予備測定実験によって抽
出するための、サブステップS1a〜S1gを含んでいる。
【００２６】サブステップS1aにおいては、式(10)にお
ける基板電流Isubを決定するために、予備測定実験にお
ける複数の基板電流Isubの測定データにフィットするよ
うに、モデル式Isub = g(Vg，Vd)が決定される。ここ
で、Vgはゲート電圧を表し、Vdはドレイン電圧を表す。
基板電流Isubを決定する方法の一例が、IEEE ElectronD
evice Lett., vol. EDL-5, pp.505-507, Dec. 1984にお
いてChan et al. によって述べられている。
【００２７】サブステップS1b〜S1d'は、ホットキャリ
ア寿命パラメータを予備測定実験により抽出するための
サブステップである。サブステップS1bにおいては、Ｍ
ＯＳトランジスタにストレス電圧を印加し、式(2)にお
いて定義されるホットキャリア寿命を測定する。ストレ
ス電圧を印加する方法としては、複数のドレイン電圧Vd
に対して、ゲート・ドレイン間電圧Vgd = Vg - Vdが一
定となるようにゲート電圧Vgを設定する方法が採用され
る。この方法においては通常複数個のVgdが設定され、
各ドレイン電圧Vdに対して、あらかじめ設定された複数
個のVgdに対応するゲート電圧Vg = Vd + Vgdが設定され
る。続いてサブステップS1c'においては、実験式(1)と
サブステップS1bのＤＣストレス実験における複数の測
定点に関するデータとの比較から、係数nがVgdの関数と
して抽出される。同様にサブステップS1d'においては実
験式(4)とサブステップS1bのＤＣストレス実験における
複数の測定点に関するデータとの比較から、指数mと係
数HがVgdの関数として抽出される。
【００２８】サブス1テップS1e〜S1gは、ΔIdモデルに
おける式(9)中のストレス印加前のフレッシュなドレイ
ン電流Idおよびドレイン電流の劣化ΔIdを決定するため
のサブステップである。サブステップS1eにおいては、
ストレス印加前のフレッシュなドレイン電流Id(Vd, Vg)
を決定する、キャリアの移動度やフラットバンド電圧な
どのトランジスタパラメータが抽出される。このフレッ
シュなドレイン電流Id(V d, Vg)を決定するモデルの一例
として、たとえばBSIM(Berkeley Short-ChannelIGFET M
odel)法が用いられる。BSIM法は、IEEE J. Solid-State
Circuits, vol.SC-22, pp.558-566, Aug.1987において
Sheu et al.によって詳述されている。その後サブステ
ップS1fにおいて、トランジスタにＤＣストレスが印加
される。サブステップS1gにおいては、ＤＣストレス印
加前後におけるΔIdモデル・パラメータが抽出される。
ドレイン電流の劣化ΔId(Age, Vd, Vg)は、このΔIdモ
デル・パラメータにより決定される。ΔIdモデルは、Ｎ
ＭＯＳについては前述のQuader et al.によって述べら
れている。またＰＭＯＳについては特開平8-64814号公
報に述べられている。
【００２９】ＤＣストレスの印加の前におけるトランジ
スタパラメータの抽出は、ストレス印加前の実際のトラ
ンジスタ特性とシミュレーションによるトランジスタ特
性を一致させるために必要である。また、ＤＣストレス
印加前後におけるΔIdモデル・パラメータの抽出は、ス
トレス印加前後の実際のドレイン電流の劣化ΔIdとシミ
ュレーションにおけるドレイン電流の劣化ΔIdを一致さ
せるために必要である。
【００３０】ステップS2は、ステップS1で抽出されたパ
ラメータと式(9)および(10)に従って、信頼性シミュレ
ータがトランジスタのホットキャリア劣化をシミュレー
トするためのサブステップS2a〜S2dを含んでいる。
【００３１】サブステップS2aにおいては、先のサブス
テップS1eにおいて抽出されたストレス印加前のトラン
ジスタパラメータによってドレイン電流がシミュレート
される。サブステップS2bにおいては、S1aによって決定
された基板電流モデル式Isub =g(Vg，Vd)により基板電
流がシミュレートされる。サブステップS2c'において
は、式(10)に基づいて各トランジスタの劣化を表すAge
が、回路中でのドレイン電流Idおよび基板電流Isubの関
数を時間積分することにより計算される。このときサブ
ステップS2aでシミュレートされたドレイン電流Id、サ
ブステップS2bでシミュレートされた基板電流Isub、お
よびサブステップS1d'で求められたホットキャリア寿命
パラメータHおよびmが使用される。サブステップS2dに
おいて、このAgeに基づいて式(9)を使用してトランジタ
のホットキャリア劣化がシミュレートされる。
【００３２】ここで、さらにホットキャリア寿命モデル
においてホットキャリア寿命パラメータHとmを抽出する
方法を詳しく述べる。図９はホットキャリア寿命パラメ
ータHとmを抽出する方法の説明図である。図９は、ホッ
トキャリア寿命モデルを用いた実験式(4)に含まれるホ
ットキャリア寿命パラメータHとmを求めるためのプロッ
トを表している。図９において縦軸は、ＤＣストレス実
験における寿命τとストレス中のドレイン電流IdとＭＯ
Ｓトランジスタのゲート幅Wから計算した値τ・Id/Wの
対数スケール、横軸は、ストレス中の基板電流Isubとド
レイン電流Idの比Isub/Idの対数スケールである。２７
はＤＣストレス実験における複数の測定点に関するデー
タを示し、２８は測定点に関するデータに対してフィッ
ティングした直線である。ＭＯＳトランジスタの寿命τ
は、複数のゲート・ドレイン間電圧Vgd、例えば3条件V
gd = 0.0, -1.0, -2.0 Vの下で測定され、複数の測定点
に関するデータ２７が得られる。これから複数の測定点
に関するデータ２７に対し最小二乗法によりフィッティ
ングした直線２８を得る。この直線２８の切片と傾きか
ら、それぞれホットキャリア寿命パラメータHとmが得ら
れる。この方法を複数のVgdに対して行うことにより、
ホットキャリア寿命モデルにおけるホットキャリア寿命
パラメータHとmを、Vgdの関数として求めることができ
る。
【００３３】
【発明が解決しようとする課題】しかし上記従来のＭＯ
Ｓトランジスタのホットキャリア劣化の寿命推定方法、
およびホットキャリア劣化による回路特性劣化のシミュ
レーション方法では、以下の問題点があった。
【００３４】まずＭＯＳトランジスタのホットキャリア
劣化の寿命推定方法においては、ホットキャリア劣化率
が最大となる条件での寿命を実際より長く推定してしま
う場合がある。従来の方法では、ホットキャリア劣化が
もっとも大きくなるゲート電圧は、基板電流が最大とな
るゲート電圧と一致すると仮定している。また使用され
る経験モデル(3)においても、基板電流最大となるゲー
ト電圧で劣化が最大となる。しかし、実際にはトランジ
スタの製造プロセスによっては、基板電流最大となるゲ
ート電圧よりも低いゲート電圧で劣化最大となる場合が
ある。そのため、このモデルに従って推定した実使用時
の最大基板電流に対応する寿命よりも、ＭＯＳトランジ
スタの使用条件によっては実使用時の寿命は短くなる可
能性がある。すなわち製品の品質保証が適切に行われな
いという問題点があった。
【００３５】一方、ホットキャリア劣化による回路特性
劣化のシミュレーション方法に関しては、ホットキャリ
ア寿命パラメータを求めるための実験に多数のトランジ
スタが必要であり、長期間を要するという問題点があっ
た。従来のホットキャリア寿命モデルを表す実験式(4)
中の指数ｍと係数HをVgdの関数として抽出するために
は、複数のドレイン電圧Vdに対して、ゲート・ドレイン
間電圧Vgd = Vg - Vdが一定となるようにゲート電圧Vg
を複数個設定してＤＣストレス実験をおこなう必要があ
る。この場合ストレス電圧条件の総数は非常に多くな
る。たとえばドレイン電圧としては通常３条件、またゲ
ート・ドレイン間電圧として５条件程度が必要である。
このばあいにはストレス電圧条件は１５条件程度とな
る。さらにＤＣストレス実験の結果にはバラツキがある
ため、十分な精度の結果を得るためには各電圧条件のト
ランジスタ数として複数個、たとえば３個程度必要とな
る。結果として必要なトランジスタ数として４５個程度
必要である。しかもこれらのトランジスタは同一プロセ
ス条件により作製される必要がある。プロセス開発中に
はプロセス条件を変更しながら試作を繰り返しているた
め、同一プロセス条件のトランジスタをこの数だけ準備
することは困難である。また４５個のトランジスタを１
５電圧条件で測定するためには、通常の設備と人員では
１０日程度が必要になり、製品設計に対する迅速なフィ
ードバックが困難であった。製品設計はプロセス開発と
並行して行われるため、プロセス開発途中にホットキャ
リア寿命パラメータを抽出して信頼性シミュレーション
を行い、設計時に製品の信頼性を実現することは、実際
にはほとんど行われてこなかった。従って品質保証のた
めに過剰な信頼性マージンを持ったプロセス信頼性評価
基準を適用することになり、この信頼性評価基準を満た
し、かつ高いトランジスタ性能を実現することが困難に
なるという問題点があった。
【００３６】ホットキャリア寿命パラメータを求めるた
めの実験に多数のトランジスタと長期間を要する原因
は、式(4)で表される従来のホットキャリア寿命モデル
が不十分な点にある。従来のホットキャリア寿命モデル
は、ＭＯＳトランジスタのダメージ発生に必要な臨界エ
ネルギー以上のエネルギーを持った電子あるいは正孔の
いずれか１種類のホットキャリアによりホットキャリア
劣化が生じ、かつホットキャリア寿命はこの１種類のホ
ットキャリアの発生量に反比例するという仮説に基づい
ている。このモデルにおいては、ホットキャリア寿命パ
ラメータHおよびｍのゲート・ドレイン間電圧Vgd依存性
は、関数形が与えられていない。このため複数のドレイ
ン電圧Vdに対してゲート電圧Vgを複数個設定してＤＣス
トレス実験を行い、HおよびｍのVgd依存性を実測する必
要が生じるのである。
【００３７】本発明は上記従来技術の問題を解決し、Ｍ
ＯＳトランジスタのホットキャリア劣化の寿命推定方法
において、ホットキャリア劣化率が最大となる条件での
寿命を精度よく推定し、これにより製品の品質保証を適
切に行うことを可能とすることを目的する。
【００３８】また、ホットキャリア劣化による回路特性
劣化のシミュレーション方法において、少数のトランジ
スタを用いて短期間でホットキャリア寿命パラメータを
求めることを可能とし、これにより設計時に製品の信頼
性を実現し、高いトランジスタ性能を実現することを目
的とする。
【００３９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の寿命推定方法は、ＭＯＳトラ
ンジスタのホットキャリア寿命推定をする際に、τを寿
命、Isubを基板電流、Idをドレイン電流、mをフィッテ
ィングパラメータとして、 τ ∝ Isub -m・Id m-2 の特徴を持ったホットキャリア寿命モデルにより、ホッ
トキャリア寿命を推定することを特徴とする。
【００４０】上記の本発明のホットキャリア寿命モデル
は、ＭＯＳトランジスタのダメージ発生に必要な臨界エ
ネルギー以上のエネルギーを持った電子および正孔の２
種類のホットキャリアによりホットキャリア劣化が生
じ、かつホットキャリア寿命はこの２種類のホットキャ
リアの発生量の積に反比例することを反映させたもので
ある。このモデルによればホットキャリア寿命を表すモ
デル式は、従来の式(3)あるいは(4)に替わり次式(11)の
形となる。
【００４１】 τ = ((ΔId/Id)f)1/n・H・W2・Isub -m・Id m-2 ・・・(11) ここで従来のモデル式(4)と本発明のモデル式(11)の違
いは、従来のモデル式では(Idのべき指数)=-(Isubのべ
き指数)-１であったのに対し、本発明のモデル式におい
ては(Idのべき指数)=-(Isubのべき指数)-２の関数形に
なっている点である。この違いは従来ホットキャリア寿
命が１種類のホットキャリアの発生量に反比例する、と
していたものを、２種類のホットキャリアの発生量の積
に反比例する、とした違いを反映している。
【００４２】Ｎ型およびＰ型ＭＯＳトランジスタの実測
値との比較により、本発明のモデルは実測値とよく一致
し、さらにホットキャリア寿命パラメータHおよびmのV
gd依存性は非常に小さくなることを確認した。これは本
発明のモデルが、ＭＯＳトランジスタのホットキャリア
劣化メカニズムを正しく反映しているためと考えられ
る。従来のモデルでホットキャリア寿命パラメータHお
よびmのVgd依存性が大きく現れる理由は、従来のモデル
はＭＯＳトランジスタのホットキャリア劣化メカニズム
を正しく反映していなかったためと考えられる。
【００４３】上記の半導体装置の寿命推定方法におい
て、実使用条件での基板電流とドレイン電流から実使用
時のホットキャリア寿命の最小値を推定することができ
る。より具体的には、本発明のホットキャリア劣化の寿
命推定方法を行うには、式(11)のホットキャリア寿命パ
ラメータHとmを、ストレス加速実験の実測値に基づいて
定数として求める。このパラメータと式(11)から、実使
用時の基板電流Isubとドレイン電流Idの実測値に基づい
て、実使用時におけるホットキャリア劣化がもっとも大
きくなる条件を求め、そのときのホットキャリア寿命を
求める。これを実使用時の推定寿命とするものである。
【００４４】本発明の半導体装置の信頼性シミュレーシ
ョン方法は、ＭＯＳトランジスタのホットキャリア劣化
をシミュレーションする際に、tを時間、Isubを基板電
流、I dをドレイン電流、mをフィッティングパラメータ
として、ＭＯＳトランジスタに対する累積ストレス量を
表すパラメータAgeを Age ∝∫[Isub m・Id 2-m]dt の特徴を持ったモデル式により計算することを特徴とす
る。
【００４５】例えば、ＭＯＳ型トランジスタのホットキ
ャリア劣化による回路特性劣化のシミュレーション方法
においては、式(10)に替えて時間についての積分形であ
る次式(12)を用いて計算する。
【００４６】 Age = ∫[(W2・H)-1・Isub m・Id 2-m]dt ・・・(12) さらにホットキャリア寿命パラメータ抽出において、ス
トレス加速実験の実測値に基づいてホットキャリア寿命
パラメータHとmを定数として求める。ここで従来のモデ
ル式(10)と本発明のモデル式(12)の違いは、従来のモデ
ル式では(Idのべき指数)=１-(Isubのべき指数)であった
のに対し、本発明のモデル式においては(Idのべき指数)
=２-(Isubのべき指数)の関数形になっている点である。
この違いは、従来ホットキャリア寿命が１種類のホット
キャリアの発生量に反比例するとしていたものを、２種
類のホットキャリアの発生量に反比例するとした違いを
反映している。このモデル式(12)に現れるホットキャリ
ア寿命パラメータHとmは、ホットキャリア寿命のモデル
式(11)と同じものであり、Vgd依存性が非常に小さく、
定数として取り扱っても十分なシミュレーション精度が
得られる。
【００４７】このモデル式(11)は次のようにして求めら
れる。このモデル式(11)は本発明のモデルの物理的内容
である、「ＭＯＳトランジスタのダメージ発生に必要な
臨界エネルギー以上のエネルギーを持った電子および正
孔の２種類のホットキャリアによりホットキャリア劣化
が生じ、かつホットキャリア寿命はこの２種類のホット
キャリアの発生量の積に反比例する」という仮定とラッ
キーエレクトロンモデル(IEEE Electron Devices, vol.
ED-32, pp.375-385, Feb. 1985)から導き出される。
【００４８】ＮＭＯＳにおいては、ＭＯＳトランジスタ
のダメージ発生に必要な臨界エネルギー以上のエネルギ
ー持った電子の発生量Ie、臨界エネルギー以上のエネル
ギーを持った正孔の発生量Ih、および基板電流Isubはそ
れぞれ式(13)、(14)および(15)により表される。
【００４９】 Ie = Id exp(-φe/qλeEm) ・・・(13) Ih = Isub exp(-φh/qλhEm) ・・・(14) Isub = Id exp(-φei/qλeEm) ・・・(15) ここでIdはドレイン電流、Isubは基板電流、φeはダメ
ージ発生に必要な電子の臨界エネルギー、φhはダメー
ジ発生に必要な正孔の臨界エネルギー、φeiはインパク
トイオン化に必要な電子の臨界エネルギー、λeは電子
の平均自由工程、λhは正孔の平均自由工程、Emは最大
チャンネル電界強度である。寿命τが、臨界エネルギー
以上のエネルギー持った電子の単位ゲート幅当たりの発
生量Ie/W、および臨界エネルギー以上のエネルギー持っ
た正孔の発生量Ih/Wの積に反比例すると仮定し、かつ式
(13)、(14)および(15)を適用してq Emを消去すると、 τ ∝ W2/(Ie・Ih) = W2/(Id・Isub)exp[(φh/λh+φe/λe)/qEm] = W2/(Id・Isub)(Isub/Id)＾-［(φh/λh+φe/λe)/(φei/λe)］ ・・ ・(16) ここで m = (φh/λh+φe/λe)/(φei/λe) + 1 ・・・(17) と置き換えると式(16)から式(18)が得られる。
【００５０】 τ ∝ (W/Id)2 (Isub/Id)-m ・・・(18) ここで式(2)を考慮してパラメータHを決めると、本発明
のホットキャリア寿命を表すモデル式(11)が得られる。
【００５１】従来のモデル式(4)とモデル式(11)のIdの
べき指数が異なる理由を述べるため、以下に従来のモデ
ル式(4)がどのように導かれるかを示す。従来のモデル
式(4)は、ＭＯＳトランジスタのダメージ発生に必要な
臨界エネルギー以上のエネルギーを持った電子のみによ
りホットキャリア劣化が生じ、かつホットキャリア寿命
は、この１種類のホットキャリアの発生量に反比例する
と仮定している。この仮定を採用すると、式(16)に対応
する式は次式(19)となる。
【００５２】 τ ∝ W/Ie = W/Id exp(φe/ qλe Em) = W/Id (Isub/Id)＾-［φe/φei］ ・・・(19) ここで m =φe/φei ・・・(20) と置き換えると、式(19)から式(21)が得られる。
【００５３】 τ ∝ W/Id (Isub/Id)-m ・・・(21) 本発明のモデル式(18)と従来のモデル式(21)では、Idの
べき指数に先に述べた違いが生じている。この様に寿命
が何に反比例するかの仮定の違いが、モデル式の形式の
違いとなって現れている。
【００５４】ＰＭＯＳにおいては、ＭＯＳトランジスタ
のダメージ発生に必要な臨界エネルギー以上のエネルギ
ー持った電子の発生量Ie、臨界エネルギー以上のエネル
ギー持った正孔の発生量Ih、および基板電流Isubはそれ
ぞれ式(22)、(23)および(24)により表される。
【００５５】 Ie = Isub exp(-φe/qλeEm) ・・・(22) Ih = Id exp(-φh/qλhEm) ・・・(23) Isub = Id exp(-φhi/qλhEm) ・・・(24) ここでIdはドレイン電流、Isubは基板電流、φeはダメ
ージ発生に必要な電子の臨界エネルギー、φhはダメー
ジ発生に必要な正孔の臨界エネルギー、φhiはインパク
トイオン化に必要な正孔の臨界エネルギー、λeは電子
の平均自由工程、λhは正孔の平均自由工程、Emは最大
チャンネル電界強度である。寿命τが、臨界エネルギー
以上のエネルギー持った電子の単位ゲート幅当たりの発
生量Ie/W、および臨界エネルギー以上のエネルギー持っ
た正孔の発生量Ih/Wの積に反比例すると仮定し、かつ式
(22)、(23)および(24)を適用してq Emを消去すると、 τ ∝ W2/(Ie・Ih) = W2/(Id・Isub) exp[(φh/λh+φe/λe)/ qEm] = W2/(Id・Isub) (Isub/Id)＾-［(φh/λh+φe/λe)/(φhi/λh)］ ・・ ・(25) ここで m = (φh/λh+φe/λe)/(φhi/λh) + 1 ・・・(26) と置き換えると、式(25)からＮＭＯＳの場合と同じ形式
の式(18)が得られ、ＮＭＯＳの場合と同様に式(2)を考
慮してパラメータHを決めると、本発明のホットキャリ
ア寿命を表すモデル式(11)が得られる。
【００５６】また本発明のＭＯＳ型トランジスタのホッ
トキャリア劣化による回路特性劣化のシミュレーション
方法において使用されるAgeの計算式(12)は、式(11)と
先の式(1)および式(2)からパラメータAおよびτを消去
した後、式(8)との比較から導き出される。
【００５７】本発明のモデル式(11)においては、ホット
キャリア寿命パラメータのゲート・ドレイン間電圧Vgd
依存性が、Ｎ型およびＰ型ＭＯＳトランジスタのいずれ
においても非常に小さくなるため、これを定数としても
広範囲の電圧において寿命を精度良く推定できる。この
ため本発明のＭＯＳトランジスタのホットキャリア劣化
の寿命推定方法においては、少数のストレス電圧条件の
実測値と、実使用時のドレイン電流Idおよび基板電流I
subから、劣化率が最大となる電圧条件とそのときの寿
命、すなわち実使用時の寿命を精度良く推定できる。そ
の結果製品の品質保証を適切に行うことができる。
【００５８】また本発明のＭＯＳ型トランジスタのホッ
トキャリア劣化による回路特性劣化のシミュレーション
方法においては、ホットキャリア寿命パラメータHとmが
定数であるため、少数のストレス電圧条件の実測値から
ホットキャリア寿命パラメータHとmを求めることができ
る。たとえばドレイン電圧としては通常３条件、またゲ
ート電圧としては、各ドレイン電圧に対し基板電流Isub
が最大となるゲート電圧Vgを１条件用いる。この場合に
はストレス電圧条件は、３条件程度で十分となる。ＤＣ
ストレス実験の結果にはバラツキがあるため、十分な精
度の結果を得るためには、各電圧条件のトランジスタ数
として複数個、たとえば３個程度必要となったとして
も、必要なトランジスタ数として９個程度で十分であ
り、従来の４５個よりも大幅に少なくなる。同一プロセ
ス条件のトランジスタをこの数だけ準備し、3電圧条件
で測定することは、通常の設備と人員で2日程度で可能
であり、製品設計に対する迅速なフィードバックが可能
である。このためプロセス開発途中にホットキャリア寿
命パラメータを抽出して信頼性シミュレーションを行
い、設計時に製品の信頼性を実現することが可能とな
る。そのため品質保証のために過剰な信頼性マージンを
持ったプロセス信頼性評価基準を適用することがなくな
る。従って、信頼性評価基準を満たし、かつ高いトラン
ジスタ性能を実現することが可能となる。
【００５９】上記の半導体装置の信頼性シミュレーショ
ン方法において、フィッティングパラメータmをゲート
・ドレイン間電圧の関数としてもよい。それにより、さ
らに高精度のシミュレーションが可能となる。
【００６０】またフィッティングパラメータmを基板電
圧の関数とすることもできる。それにより、ホットキャ
リア劣化の基板電圧依存性が無視できない場合であって
も、高精度のシミュレーションが可能となる。
【００６１】さらに、上記の半導体装置の信頼性シミュ
レーション方法において、ＤＣストレス実験における寿
命τとストレス中のドレイン電流IdとＭＯＳトランジス
タのゲート幅Wから計算した値τ・(Id/W)2の対数スケー
ルを縦軸とし、ストレス中の基板電流Isubとドレイン電
流Idの比Isub/Idの対数スケールを横軸として、測定デ
ータをプロットし、このプロットに対してフィッティン
グした直線の傾きからフィッティングパラメータmを求
めることができる。
【００６２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【００６３】先ず、本発明のホットキャリア寿命モデル
式(11)に基づいて寿命推定を行う方法を図１に示す。図
１は、本発明のホットキャリア寿命モデルにおけるホッ
トキャリア寿命パラメータHとmの抽出方法の説明図であ
る。図1において縦軸は、ＤＣストレス実験における寿
命τと、ストレス中のドレイン電流Idと、ＭＯＳトラン
ジスタのゲート幅Wから計算した値τ・(Id/W)2を対数ス
ケールで示す。横軸は、ストレス中の基板電流Isubとド
レイン電流Idの比Isub/Idを対数スケールで示す。黒丸
で示された１は、ＤＣストレス実験における複数の測定
点に関するデータであり、２は測定点に関するデータに
対してフィッティングした直線である。３は劣化が最大
となるIsub/Idの値、４は実使用時のIsub/Idの最大値、
５は劣化が最大となるIsub/Idの値３に対するフィッテ
ィング直線上の値、６は実使用時のIsub/Idの最大値４
に対するフィッティング直線上の値である。
【００６４】ホットキャリア信頼性評価におけるストレ
ス加速実験のためのストレス電圧印加の方法としては、
次の方法を用いる。すなわち加速実験に用いる複数のド
レイン電圧Vdに対して、基板電流Isubが最大となるゲー
ト電圧Vgを用いる。このとき各ドレイン電圧に対し、そ
れぞれ１個のゲート電圧が設定される。これから複数の
測定点に関するデータ１に対し、最小二乗法によりフィ
ッティングした直線２を得る。この直線２の切片と傾き
から、それぞれホットキャリア寿命パラメータHとmが定
数として得られる。
【００６５】このホットキャリア寿命パラメータとモデ
ル式(11)から、劣化が最大となるIs ub/Idの値３と劣化
が最大となるIsub/Idにおけるフィッティング直線上の
値５を求める。この劣化が最大となるIsub/Idの値３
は、実使用時のIsub/Idの最大値４よりも小さくなる。
また劣化が最大となるIsub/Idに対するフィッティング
直線上の値５は、実使用時のIsub/Idの最大値に対する
フイッティング直線上の値６よりも大きくなる。
【００６６】実使用時におけるホットキャリア劣化がも
っとも大きくなる条件を求め、そのときのホットキャリ
ア寿命を求める方法を図２に示す。図２はトランジスタ
特性の実測値に基づいて実使用時の寿命を求める方法の
説明図である。図２において横軸はゲート電圧を示し、
左の縦軸はドレイン電流と基板電流を対数スケールで示
し、右の縦軸は寿命を対数スケールで示す。曲線７はド
レイン電流Id、曲線８は基板電流Isub、曲線９は寿命の
計算値を示す。１０はホットキャリア劣化が最も大きく
なるゲート電圧、１１は実使用時の寿命の推定値であ
る。この方法では、トランジスタに対し実使用時の最大
ドレイン電圧Vddmaxのもとでゲート電圧Vgを変化させ
て、ドレイン電流７と基板電流８を測定する。この実測
値と先に求めたホットキャリア寿命パラメータHとm、そ
して本発明のモデル式(11)から、寿命の計算値９を求め
る。この寿命の計算値が最小となるゲート電圧Vgが、ホ
ットキャリア劣化が最も大きくなるゲート電圧１０であ
り、そのときの寿命を実使用時における寿命の推定値１
１とするものである。この方法により実使用時における
ホットキャリア劣化がもっとも大きくなる条件を求め、
そのときのホットキャリア寿命を求める。これを実使用
時の推定寿命として、実使用時におけるホットキャリア
劣化が最も大きくなる条件でのホットキャリア寿命を求
めることができる。
【００６７】図３は本発明の回路特性劣化のシミュレー
ション方法の手順を示すフロー図である。このフロー図
において、ステップS1は、式(9)および(12)中の未知パ
ラメータを予備測定実験によって抽出するためのサブス
テップS1a〜S1gを含んでいる。
【００６８】サブステップS1aにおいては、式(10)にお
ける基板電流Isubを決定するために、予備測定実験にお
ける複数の基板電流Isub測定データにフィットするよう
にモデル式Isub = g(Vg，Vd)が決定される。ここで、Vg
はゲート電圧を表し、Vdはドレイン電圧を表す。基板電
流Isubを決定する方法の一例が、IEEE Electron Device
Lett., vol. EDL-5, pp.505-507, Dec. 1984においてC
han et al. によって述べられている。
【００６９】サブステップS1b〜S1dは、ホットキャリア
寿命パラメータを予備測定実験により抽出するためのサ
ブステップである。サブステップS1bにおいては、ＭＯ
Ｓトランジスタにストレス電圧を印加し、式(2)におい
て定義されるホットキャリア寿命を測定する。ストレス
電圧を印加する方法としては、複数のドレイン電圧Vdに
対して、基板電流Isubが最大となるゲート電圧Vgを用い
る。このとき各ドレイン電圧に対し、それぞれ１個のゲ
ート電圧が設定される。続いてサブステップS1cにおい
ては、実験式(1)とサブステップS1bのＤＣストレス実験
における複数の測定点に関するデータとの比較から、係
数nが定数として抽出される。同様にサブステップS1dに
おいては、実験式(11)とサブステップS1bのＤＣストレ
ス実験における複数の測定点に関するデータとの比較か
ら、指数ｍと係数Hが定数として抽出される。
【００７０】サブステップS1e〜S1gは、ΔIdモデルにお
ける式(9)中のストレス印加前のフレッシュなドレイン
電流Idおよびドレイン電流の劣化ΔIdを決定するための
サブステップである。サブステップS1eにおいては、ス
トレス印加前のフレッシュなドレイン電流Id(Vd, Vg)を
決定するキャリアの移動度や、フラットバンド電圧など
のトランジスタパラメータが抽出される。このフレッシ
ュなドレイン電流Id(V d, Vg)を決定するモデルの一例と
して、たとえばBSIM(Berkeley Short-ChannelIGFET Mod
el)法が用いられる。BSIM法は、IEEE J. Solid-State C
ircuits, vol.SC-22, pp.558-566, Aug.1987)においてS
heu et al.によって詳述されている。その後サブステッ
プS1fにおいて、トランジスタにＤＣストレスが印加さ
れる。サブステップS1gにおいては、ＤＣストレス印加
前後におけるΔIdモデル・パラメータが抽出される。ド
レイン電流の劣化ΔId(Age, Vd, Vg)は、このΔIdモデ
ル・パラメータにより決定される。ΔIdモデルは、ＮＭ
ＯＳについては前述のQuader et al.によって述べられ
ている。またＰＭＯＳについては特開平8-64814号公報
に記載されている。
【００７１】ＤＣストレスの印加の前におけるトランジ
スタパラメータの抽出は、ストレス印加前の実際のトラ
ンジスタ特性とシミュレーションによるトランジスタ特
性を一致させるために必要である。また、ＤＣストレス
印加前後におけるΔIdモデル・パラメータの抽出は、ス
トレス印加後の実際のドレイン電流の劣化ΔIdと、シミ
ュレーションにおけるドレイン電流の劣化ΔIdを一致さ
せるために必要である。
【００７２】ステップS2は、ステップS1で抽出されたパ
ラメータと式(9)および(12)に従って、信頼性シミュレ
ータがトランジスタのホットキャリア劣化をシミュレー
トするためのサブステップS2a〜S2dを含んでいる。
【００７３】サブステップS2aにおいては、先のサブス
テップS1eにおいて抽出されたストレス印加前のトラン
ジスタパラメータによってドレイン電流がシミュレート
される。サブステップS2bにおいては、S1aによって決定
された基板電流モデル式Isub =g(Vg，Vd)により基板電
流がシミュレートされる。サブステップS2cにおいて
は、式(12)に基づいて各トランジスタの劣化を表すAge
が、回路中でのドレイン電流Idおよび基板電流Isubの関
数を時間積分することにより計算される。このときサブ
ステップS2aでシミュレートされたドレイン電流Id、サ
ブステップS2bでシミュレートされた基板電流Isub、お
よびサブステップS1dで求められたホットキャリア寿命
パラメータHおよびmが使用される。サブステップS2dに
おいて、このAgeに基づいて式(9)を使用してトランジタ
のホットキャリア劣化がシミュレートされる。
【００７４】ここでさらにホットキャリア寿命モデルに
おいてホットキャリア寿命パラメータHとmを抽出する方
法を詳しく述べる。図４は定数としてのホットキャリア
寿命パラメータHとmを抽出する方法の説明図である。図
４はホットキャリア寿命モデルを用いた実験式(11)に含
まれるホットキャリア寿命パラメータHとmを求めるため
のプロットを表している。図４において縦軸は、ＤＣス
トレス実験における寿命τと、ストレス中のドレイン電
流Idと、ＭＯＳトランジスタのゲート幅Wから計算した
値τ・(Id/W)2を対数スケールで示す。横軸は、ストレ
ス中の基板電流I subとドレイン電流Idの比Isub/Idを対
数スケールで示す。１２はＤＣストレス実験における複
数の測定点に関するデータ、１３は測定点に関するデー
タ１２に対してフィッティングした直線である。
【００７５】ＭＯＳトランジスタの寿命τは、ドレイン
電圧として例えば３種の電圧条件、各ドレイン電圧に対
し基板電流Isubが最大となる１種のゲート電圧Vg条件の
計３種の電圧条件の下で測定し、各電圧条件について３
個のトランジスタを測定する。これにより９個の測定点
に関するデータ１２が得られる。これから９個の測定点
に関するデータ１２に対し最小二乗法によりフィッティ
ングした直線１３を得る。この場合のフィッティングし
た直線１３の傾きは-mになる。この直線１３の切片と傾
きからそれぞれ本発明のモデル式(11)におけるホットキ
ャリア寿命パラメータHとmが定数として得られる。この
様にホットキャリア寿命パラメータが定数であるため、
従来のモデルでは例えば４５個の実測値が必要であった
のに対し、本発明のモデルでは９個の実測値で十分であ
り、実測値の数が大幅に少なくなる。その結果従来のモ
デルではホットキャリア寿命パラメータの抽出に通常の
設備と人員で10日程度必要であったものが、本発明のモ
デルでは2日程度で可能であり、抽出期間の大幅な短縮
が図られる。
【００７６】本発明のホットキャリア寿命パラメータの
求め方において縦軸をτ・(Id/W)2にすることは、抽出
するパラメータの精度を高めるために効果がある。例え
ば縦軸をτ・(Id/W)・(Isub/W)にすることは数学的ある
いは物理的に等価であり、この場合のフィッティングし
た直線の傾きは-(m-1)となる。しかしこの方法では横軸
と縦軸の両方にIsubが含まれることになり、この結果プ
ロットされる測定点に関するデータのばらつきが大きく
なり、抽出されるホットキャリア寿命パラメータの精度
が落ちる。このため本発明の実施の形態におけるように
縦軸をτ・(Id/W)2にすることが、ホットキャリア寿命
パラメータを高精度で抽出するために有効である。
【００７７】通常はホットキャリア寿命パラメータHお
よびmは、定数としてパラメータ抽出およびAgeの計算を
行うことにより実用上十分な精度が得られる。しかしさ
らに高精度のシミュレーションが必要な場合には、モデ
ル式(11)のホットキャリア寿命パラメータHおよびmをゲ
ート・ドレイン間電圧Vgdの関数として抽出し、回路特
性劣化のシミュレーションの際に、モデル式(12)のAge
をゲート・ドレイン間電圧Vgdの関数として計算するこ
とができる。この場合は図３に示す本発明の回路特性劣
化のシミュレーション方法の手順を示すフロー図のサブ
ステップS1bにおいては、ストレス電圧を印加する方法
としては、複数のドレイン電圧Vdに対して、ゲート・ド
レイン間電圧Vgd = Vg - Vdが一定となるようにゲート
電圧Vgを設定する方法が採用される。この方法において
は通常複数個のVgdが設定され、各ドレイン電圧Vdに対
してあらかじめ設定された複数個のVgdに対応するゲー
ト電圧Vg = Vd + Vgdが設定される。サブステップS1dに
おいては、モデル式(11)とサブステップS1bのＤＣスト
レス実験における複数の測定点に関するデータとの比較
から、指数ｍと係数HがVgdの関数として抽出される。サ
ブステップS2cにおいては、Vgdの関数としての指数ｍと
係数Hを用いて、式(12)に基づいて各トランジスタの劣
化を表すAgeが計算される。
【００７８】ここでさらに本発明のホットキャリア寿命
モデルにおいて、ゲート・ドレイン間電圧Vgdの関数と
してのホットキャリア寿命パラメータHとmを抽出する方
法を詳しく述べる。図５は本発明のホットキャリア寿命
モデルにおいてゲート・ドレイン間電圧の関数としての
ホットキャリア寿命パラメータHとmを抽出する方法の説
明図である。図５はホットキャリア寿命モデルを用いた
実験式(11)に含まれるホットキャリア寿命パラメータH
とmを求めるためのプロットを表している。図５におい
て縦軸は、ＤＣストレス実験における寿命τと、ストレ
ス中のドレイン電流Idと、ＭＯＳトランジスタのゲート
幅Wから計算した値τ・(Id/W)2を対数スケールで示す。
横軸は、ストレス中の基板電流Isubとドレイン電流Idの
比Isub/Idを対数スケールで示す。１４はＤＣストレス
実験における複数の測定点に関するデータ、１５は測定
点に関するデータ１４に対してフィッティングした直線
である。
【００７９】ＭＯＳトランジスタの寿命τは、複数のゲ
ート・ドレイン間電圧Vgd、例えば3条件Vgd = 0.0, -1.
0, 及び-2.0 Vの下で測定され、複数の測定点に関する
データ１４が得られる。これから複数の測定点に関する
データ１４に対し最小二乗法によりフィッティングした
直線１５を得る。この直線１５の切片と傾きからそれぞ
れホットキャリア寿命パラメータHとmが得られる。この
方法で複数のVgdに対して同様の方法により、ホットキ
ャリア寿命モデルにおけるホットキャリア寿命パラメー
タHとmをVgdの関数として求めることができる。
【００８０】ホットキャリア劣化の基板電圧依存性が無
視できない場合には、モデル式(11)のホットキャリア寿
命パラメータHおよびmを基板電圧Vbの関数として抽出
し、回路特性劣化のシミュレーションの際にモデル式(1
2)のAgeを基板電圧Vbの関数として計算することができ
る。この場合は、図３に示す回路特性劣化のシミュレー
ション方法の手順を示すフロー図のサブステップS1bに
おいては、ストレス電圧を印加する方法としては、複数
のドレイン電圧Vdに対して複数個のVbを設定する。サブ
ステップS1dにおいてはモデル式(11)とサブステップS1b
のＤＣストレス実験における複数の測定点に関するデー
タとの比較から、指数ｍと係数HがVbの関数として抽出
される。サブステップS2cにおいてはVbの関数としての
指数ｍと係数Hを用いて、式(12)に基づいて各トランジ
スタの劣化を表すAgeが計算される。
【００８１】ＭＯＳトランジスタにおいては、ストレス
電圧あるいはストレス温度により複数の劣化モードがあ
る場合がある。その場合には本発明のモデル式(9)で表
される劣化後のドレイン電流Id'に代えて、他の劣化モ
ードに対応する１つまたは複数のAge'を含む次式(13)に
従って、劣化後のドレイン電流Id''をシミュレートす
る。
【００８２】 Id'' = Id(Vd, Vg) + ΔId(Age, Age', Vd, Vg) ・・・(9) 本発明の実施の形態における寿命推定方法あるいは回路
特性劣化のシミュレーション方法は、その手順の全部あ
るいは一部がプログラム化され、コンピュータにより自
動的に実行される。ただし本発明の方法を自動的に実行
することが不可能な場合は手作業により実行することも
可能である。
【００８３】
【発明の効果】本発明のＭＯＳトランジスタのホットキ
ャリア劣化の寿命推定方法によれば、実使用時の寿命を
精度良く推定できるため、製品の品質保証が適切に行わ
れるようになる。このため市場に出荷される製品の信頼
性が向上する。
【００８４】また本発明の信頼性シミュレーション方法
によれば、ホットキャリア寿命パラメータを求めるため
の実験が少数のトランジスタで可能であり、製品設計に
対する迅速なフィードバックが可能となる。これにより
プロセス開発途中にホットキャリア寿命パラメータを抽
出して信頼性シミュレーションを行い、設計時に製品の
信頼性を実現することが容易となる。これにより高性能
で高信頼性を持った製品を短期間で開発し量産すること
が可能になる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるホットキャリア寿
命モデルに基づいて寿命推定を行う方法の説明図
【図２】本発明の実施の形態における実使用時における
ホットキャリア寿命を求める方法の説明図
【図３】本発明の実施の形態における回路特性劣化のシ
ミュレーション方法の手順を示すフロー図
【図４】本発明の実施の形態における定数としてのホッ
トキャリア寿命パラメータを抽出する方法の説明図
【図５】本発明の実施の形態におけるゲート・ドレイン
間電圧の関数としてのホットキャリア寿命パラメータを
抽出する方法の説明図
【図６】従来例における寿命推定を行う方法の説明図
【図７】従来例におけるＭＯＳトランジスタのホットキ
ャリア劣化のシミュレーション方法を示す等価回路図
【図８】従来例におけるＭＯＳトランジスタのホットキ
ャリア劣化をシミュレートする方法の手順を示すフロー
図
【図９】従来例におけるホットキャリア寿命パラメータ
を抽出する方法の説明図
【符号の説明】
１，１２，１４ 測定点に関するデータ ２，１３，１５ フィッティングした直線 ３ 劣化が最大となるIsub/Idの値 ４ 実使用時のIsub/Idの最大値 ５，６ フィッティング直線上の値 ７ ドレイン電流Id ８ 基板電流Isub ９ 寿命の計算値 １０ ゲート電圧 １１ 寿命の推定値 ２１ 寿命の実測値 ２２ 寿命推定の回帰直線 ２３ 実使用時の単位ゲート幅当たりの最大基板電流 ２４ 実使用時の推定寿命 ２５ ＭＯＳトランジスタ ２６ 可変電流源

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 ＭＯＳトランジスタのホットキャリア寿
    命推定をする際に、τを寿命、Isubを基板電流、Idをド
    レイン電流、mをフィッティングパラメータとして、 τ ∝ Isub -m・Id m-2 の特徴を持ったホットキャリア寿命モデルにより、ホッ
    トキャリア寿命を推定することを特徴とする半導体装置
    の寿命推定方法。
  2. 【請求項２】 実使用条件での基板電流とドレイン電流
    から実使用時のホットキャリア寿命の最小値を推定する
    ことを特徴とする請求項１記載の半導体装置の寿命推定
    方法。
  3. 【請求項３】 ＭＯＳトランジスタのホットキャリア劣
    化をシミュレーションする際に、tを時間、Isubを基板
    電流、Idをドレイン電流、mをフィッティングパラメー
    タとして、ＭＯＳトランジスタに対する累積ストレス量
    を表すパラメータAgeを Age ∝∫[Isub m・Id 2-m]dt の特徴を持ったモデル式により計算することを特徴とす
    る半導体装置の信頼性シミュレーション方法。
  4. 【請求項４】 フィッティングパラメータmをゲート・
    ドレイン間電圧の関数とすることを特徴とする請求項３
    記載の半導体装置の信頼性シミュレーション方法。
  5. 【請求項５】 フィッティングパラメータmを基板電圧
    の関数とすることを特徴とする請求項３記載の半導体装
    置の信頼性シミュレーション方法。
  6. 【請求項６】 ＤＣストレス実験における寿命τとスト
    レス中のドレイン電流IdとＭＯＳトランジスタのゲート
    幅Wから計算した値τ・(Id/W)2の対数スケールを縦軸と
    し、ストレス中の基板電流Isubとドレイン電流Idの比I
    sub/Idの対数スケールを横軸として、測定データをプロ
    ットし、このプロットに対してフィッティングした直線
    の傾きからフィッティングパラメータmを求めることを
    特徴とする請求項３記載の半導体装置の信頼性シミュレ
    ーション方法。
JP2000192946A 2000-06-27 2000-06-27 半導体装置の寿命推定方法および信頼性シミュレーション方法 Expired - Fee Related JP3405713B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000192946A JP3405713B2 (ja) 2000-06-27 2000-06-27 半導体装置の寿命推定方法および信頼性シミュレーション方法
US09/878,839 US6541285B2 (en) 2000-06-27 2001-06-11 Method of estimating lifetime of semiconductor device, and method of reliability simulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000192946A JP3405713B2 (ja) 2000-06-27 2000-06-27 半導体装置の寿命推定方法および信頼性シミュレーション方法

Publications (2)

Publication Number Publication Date
JP2002016247A true JP2002016247A (ja) 2002-01-18
JP3405713B2 JP3405713B2 (ja) 2003-05-12

Family

ID=18692015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000192946A Expired - Fee Related JP3405713B2 (ja) 2000-06-27 2000-06-27 半導体装置の寿命推定方法および信頼性シミュレーション方法

Country Status (2)

Country Link
US (1) US6541285B2 (ja)
JP (1) JP3405713B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8108159B2 (en) 2007-09-20 2012-01-31 Samsung Electronics Co., Ltd. Method of detecting degradation of semiconductor devices and method of detecting degradation of integrated circuits
CN113835007A (zh) * 2020-06-08 2021-12-24 长鑫存储技术有限公司 热载流效应耐受度的测试方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4095753B2 (ja) * 2000-03-30 2008-06-04 株式会社ルネサステクノロジ コンピュータ読み取り可能な記憶媒体、および半導体装置の設計方法
JP3820172B2 (ja) * 2002-03-26 2006-09-13 松下電器産業株式会社 半導体装置の寿命推定方法および信頼性シミュレーション方法
US6873932B1 (en) 2002-12-20 2005-03-29 Advanced Micro Devices, Inc. Method and apparatus for predicting semiconductor device lifetime
US7106088B2 (en) * 2005-01-10 2006-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of predicting high-k semiconductor device lifetime
US8407634B1 (en) 2005-12-01 2013-03-26 Synopsys Inc. Analysis of stress impact on transistor performance
US20070164371A1 (en) * 2005-12-29 2007-07-19 Tschanz James W Reliability degradation compensation using body bias
CN100383799C (zh) * 2006-01-19 2008-04-23 燕山大学 事后维修系统可靠性的仿真方法
TW200809748A (en) * 2006-08-09 2008-02-16 Ind Tech Res Inst Method for simulating circuit reliability and system thereof
US8935146B2 (en) * 2007-03-05 2015-01-13 Fujitsu Semiconductor Limited Computer aided design apparatus, computer aided design program, computer aided design method for a semiconductor device and method of manufacturing a semiconductor circuit based on characteristic value and simulation parameter
US7839160B1 (en) * 2007-03-21 2010-11-23 Marvell International Ltd. Stress programming of transistors
US7495519B2 (en) * 2007-04-30 2009-02-24 International Business Machines Corporation System and method for monitoring reliability of a digital system
US7579859B2 (en) * 2007-06-14 2009-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method for determining time dependent dielectric breakdown
US7797596B2 (en) * 2007-09-26 2010-09-14 Oracle America, Inc. Method for monitoring and adjusting circuit performance
JP4966331B2 (ja) * 2009-03-25 2012-07-04 株式会社東芝 半導体回路劣化シミュレーション方法およびコンピュータプログラム媒体
US8392869B2 (en) * 2010-06-15 2013-03-05 California Institute Of Technology Systems and methods for circuit lifetime evaluation
US9141735B2 (en) * 2010-06-18 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit device reliability simulation system
TWI587160B (zh) * 2011-04-08 2017-06-11 瑞昱半導體股份有限公司 漏電檢測方法
US20120266123A1 (en) * 2011-04-12 2012-10-18 Texas Instruments Incorporated Coherent analysis of asymmetric aging and statistical process variation in electronic circuits
US8522183B1 (en) 2012-06-30 2013-08-27 Freescale Semiconductor, Inc. Static timing analysis adjustments for aging effects
CN103246787B (zh) * 2013-05-27 2016-12-28 北京工业大学 一种快速评价半导体器件可靠性的方法
WO2016016956A1 (ja) * 2014-07-30 2016-02-04 株式会社日立製作所 装置劣化の発生原因推定方法、及びその装置
CN105069214B (zh) * 2015-07-31 2018-02-16 北京航空航天大学 一种基于非线性相关分析的工艺可靠性评估方法
JP6560087B2 (ja) * 2015-09-30 2019-08-14 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US11537768B2 (en) * 2020-03-16 2022-12-27 Nanya Technology Corporation Method for aging simulation model establishment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2736501B2 (ja) 1993-09-28 1998-04-02 三菱電機株式会社 Ｍｏｓ型トランジスタのホットキャリア劣化のシミュレーション方法
JP3380054B2 (ja) 1994-08-19 2003-02-24 三菱電機株式会社 Ｐ−ｍｏｓトランジスタのホットキャリア劣化のシミュレーション方法
JP3484462B2 (ja) * 1996-04-11 2004-01-06 株式会社ルネサステクノロジ フローティングｓｏｉ−ｍｏｓｆｅｔの寿命を予測する方法
TW440782B (en) * 1996-12-11 2001-06-16 Matsushita Electric Ind Co Ltd Method for estimating hot carrier deterioration
US5999011A (en) * 1998-03-26 1999-12-07 Taiwan Semiconductor Manufacturing Company Method of fast testing of hot carrier effects
US6198301B1 (en) * 1998-07-23 2001-03-06 Lucent Technologies Inc. Method for determining the hot carrier lifetime of a transistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8108159B2 (en) 2007-09-20 2012-01-31 Samsung Electronics Co., Ltd. Method of detecting degradation of semiconductor devices and method of detecting degradation of integrated circuits
CN113835007A (zh) * 2020-06-08 2021-12-24 长鑫存储技术有限公司 热载流效应耐受度的测试方法
CN113835007B (zh) * 2020-06-08 2022-09-20 长鑫存储技术有限公司 热载流效应耐受度的测试方法

Also Published As

Publication number Publication date
US6541285B2 (en) 2003-04-01
JP3405713B2 (ja) 2003-05-12
US20020008252A1 (en) 2002-01-24

Similar Documents

Publication Publication Date Title
JP2002016247A (ja) 半導体装置の寿命推定方法および信頼性シミュレーション方法
JP4214775B2 (ja) 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ
JP2004200461A5 (ja)
Tudor et al. An accurate MOSFET aging model for 28 nm integrated circuit simulation
Duc-Hung et al. Parameter extraction and optimization using Levenberg-Marquardt algorithm
KR0162540B1 (ko) P-mos 트랜지스터의 핫 캐리어 열화의 시뮬레이션 방법
US9141735B2 (en) Circuit device reliability simulation system
JP2736501B2 (ja) Ｍｏｓ型トランジスタのホットキャリア劣化のシミュレーション方法
JP2005183583A (ja) 半導体装置の設計用シミュレーションモデル、ドレイン電流熱雑音の解析方法、シミュレーション方法及びシミュレーション装置
JP3820172B2 (ja) 半導体装置の寿命推定方法および信頼性シミュレーション方法
Vyas et al. Reliability-Conscious MOSFET compact modeling with focus on the defect-screening effect of hot-carrier injection
CN108153926B (zh) 基于经验公式的半导体器件的建立解析模型的方法
US20100114543A1 (en) Simulation method for transistor unsuitable for existing model
JP2005259778A (ja) 半導体装置の信頼性シミュレーション方法
KR20100112518A (ko) 관련 어플리케이션들에 대한 경험적 테스트 데이터 크로스 레퍼런스에 기초한 집적회로 모델링
JP2008053692A (ja) トランジスタのｂｔ劣化のシミュレーションモデルおよびシミュレーションモデル化方法
US7623995B2 (en) Method of extracting a semiconductor device compact model
Sangani et al. The Role of Mobility Degradation in the BTI-Induced RO Aging in a 28-nm Bulk CMOS Technology:(Student paper)
JP2003347551A (ja) 半導体装置の寿命推定方法および信頼性シミュレーション方法
US8429592B2 (en) N/P configurable LDMOS subcircuit macro model
JP2002076331A (ja) シミュレーション方法
KR100929726B1 (ko) 고전압 소자에서의 기판 전류 예측 방법
Maricau et al. A methodology for measuring transistor ageing effects towards accurate reliability simulation
JP2006140284A (ja) 半導体装置の信頼性シミュレーション方法及び信頼性シミュレータ
Orshansky et al. Efficient generation of pre-silicon MOS model parameters for early circuit design

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090307

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100307

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees