JP2003347551A - 半導体装置の寿命推定方法および信頼性シミュレーション方法 - Google Patents
半導体装置の寿命推定方法および信頼性シミュレーション方法Info
- Publication number
- JP2003347551A JP2003347551A JP2002151446A JP2002151446A JP2003347551A JP 2003347551 A JP2003347551 A JP 2003347551A JP 2002151446 A JP2002151446 A JP 2002151446A JP 2002151446 A JP2002151446 A JP 2002151446A JP 2003347551 A JP2003347551 A JP 2003347551A
- Authority
- JP
- Japan
- Prior art keywords
- hot carrier
- mos transistor
- lifetime
- stress
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 基板電流の測定が不可能なMOSトランジスタ
を対象として、ホットキャリア劣化率が最大となる条件
での寿命を精度よく推定する寿命推定方法、及び、少数
のトランジスタを用いて短期間でホットキャリア寿命パ
ラメータを求めることが可能な回路特性劣化のシミュレ
ーション方法を提供する。 【解決手段】 τを寿命、IpをMOSトランジスタの発光
の光量強度、Idをドレイン電流、mをフィッティングパ
ラメータとして、τ∝ Ip -m・Id m-2の特徴を持ったホッ
トキャリア寿命モデルにより、ホットキャリア寿命を推
定する。また、tを時間として、MOSトランジスタに対す
る累積ストレス量を表すパラメータAgeを、Age ∝∫[Ip
m・Id 2-m]dtの特徴を持ったホットキャリア劣化のシミ
ュレーションモデル式により、信頼性シミュレーション
を行う。
を対象として、ホットキャリア劣化率が最大となる条件
での寿命を精度よく推定する寿命推定方法、及び、少数
のトランジスタを用いて短期間でホットキャリア寿命パ
ラメータを求めることが可能な回路特性劣化のシミュレ
ーション方法を提供する。 【解決手段】 τを寿命、IpをMOSトランジスタの発光
の光量強度、Idをドレイン電流、mをフィッティングパ
ラメータとして、τ∝ Ip -m・Id m-2の特徴を持ったホッ
トキャリア寿命モデルにより、ホットキャリア寿命を推
定する。また、tを時間として、MOSトランジスタに対す
る累積ストレス量を表すパラメータAgeを、Age ∝∫[Ip
m・Id 2-m]dtの特徴を持ったホットキャリア劣化のシミ
ュレーションモデル式により、信頼性シミュレーション
を行う。
Description
【０００１】
【産業上の利用分野】本発明は、MOS型トランジスタ、
とりわけSOIトランジスタやTFT等の基板電流の測定が不
可能なMOS型トランジスタのホットキャリア劣化の寿命
推定方法、特に寿命推定の精度の改善に関する。また、
MOS型トランジスタ、とりわけSOIトランジスタやTFT等
の基板電流の測定が不可能なMOS型トランジスタのホッ
トキャリア劣化による回路特性劣化のシミュレーション
方法、特にシミュレーション精度の改善に関する。
とりわけSOIトランジスタやTFT等の基板電流の測定が不
可能なMOS型トランジスタのホットキャリア劣化の寿命
推定方法、特に寿命推定の精度の改善に関する。また、
MOS型トランジスタ、とりわけSOIトランジスタやTFT等
の基板電流の測定が不可能なMOS型トランジスタのホッ
トキャリア劣化による回路特性劣化のシミュレーション
方法、特にシミュレーション精度の改善に関する。
【０００２】
【従来の技術】半導体集積回路装置の高密度化、高集積
化、微細化の進行に伴い、それを構成するMOSトランジ
スタの寸法の微細化は著しい。このMOSトランジスタの
寸法の微細化、その中でもチャンネル長の微細化によ
り、MOSトランジスタの信頼性上の大きな問題であるホ
ットキャリア劣化現象が重要な問題となってきている。
このホットキャリア劣化現象は、MOSトランジスタのド
レイン端において、高電界により高エネルギーの電子お
よび正孔（以下「ホットキャリア」と呼ぶ）が発生し、
このホットキャリアがゲート酸化膜の特性を劣化させる
ものである。このホットキャリア劣化には複数の劣化モ
ードがある。その中で基板電流最大条件における劣化で
は、N型およびP型MOSトランジスタのいずれにおいて
も、ドレイン電流が時間とともに減少する。その結果、
回路の遅延時間が時間とともに増大するという劣化を引
き起こす。この遅延時間の増大はある程度以上になる
と、半導体集積回路内あるいは外部との信号の入出力動
作の際にタイミングエラーを生じ、半導体集積回路が組
み込まれているシステム全体の誤動作を引き起こす。
化、微細化の進行に伴い、それを構成するMOSトランジ
スタの寸法の微細化は著しい。このMOSトランジスタの
寸法の微細化、その中でもチャンネル長の微細化によ
り、MOSトランジスタの信頼性上の大きな問題であるホ
ットキャリア劣化現象が重要な問題となってきている。
このホットキャリア劣化現象は、MOSトランジスタのド
レイン端において、高電界により高エネルギーの電子お
よび正孔（以下「ホットキャリア」と呼ぶ）が発生し、
このホットキャリアがゲート酸化膜の特性を劣化させる
ものである。このホットキャリア劣化には複数の劣化モ
ードがある。その中で基板電流最大条件における劣化で
は、N型およびP型MOSトランジスタのいずれにおいて
も、ドレイン電流が時間とともに減少する。その結果、
回路の遅延時間が時間とともに増大するという劣化を引
き起こす。この遅延時間の増大はある程度以上になる
と、半導体集積回路内あるいは外部との信号の入出力動
作の際にタイミングエラーを生じ、半導体集積回路が組
み込まれているシステム全体の誤動作を引き起こす。
【０００３】このホットキャリア劣化に対して、従来、
MOSトランジスタに対するDCストレス条件下での加速実
験により、ホットキャリア信頼性評価を行ってきた。そ
してホットキャリア評価基準を満たすよう製造プロセス
を最適化することにより、製品の信頼性を実現してき
た。
MOSトランジスタに対するDCストレス条件下での加速実
験により、ホットキャリア信頼性評価を行ってきた。そ
してホットキャリア評価基準を満たすよう製造プロセス
を最適化することにより、製品の信頼性を実現してき
た。
【０００４】このホットキャリア信頼性評価で使用され
るホットキャリア寿命モデルは、次に示すようなもので
あった。MOSトランジスタのホットキャリア劣化は、初
期のドレイン電流Idに対するドレイン電流の変化量ΔId
の割合ΔId/Id等により評価される。DC（直流）による
スタティックなホットキャリアストレス条件下におい
て、ホットキャリア劣化率ΔId/Idは次式(1)によって表
される。
るホットキャリア寿命モデルは、次に示すようなもので
あった。MOSトランジスタのホットキャリア劣化は、初
期のドレイン電流Idに対するドレイン電流の変化量ΔId
の割合ΔId/Id等により評価される。DC（直流）による
スタティックなホットキャリアストレス条件下におい
て、ホットキャリア劣化率ΔId/Idは次式(1)によって表
される。
【０００５】
ΔId/Id = A・tn ・・・(1)
ここで、tはホットキャリアストレス時間を表し、符号A
とnはトランジスタの製造プロセスやストレス条件に依
存する係数と考えられている。
とnはトランジスタの製造プロセスやストレス条件に依
存する係数と考えられている。
【０００６】ドレイン電流の変化割合が(ΔId/Id)fにな
るまでのストレス時間がトランジスタの寿命時間τであ
ると考えれば、式(1)から次式(2)が得られ、例えば、
(ΔId/Id)f = 10%になる時間ｔが寿命τと定義される。
るまでのストレス時間がトランジスタの寿命時間τであ
ると考えれば、式(1)から次式(2)が得られ、例えば、
(ΔId/Id)f = 10%になる時間ｔが寿命τと定義される。
【０００７】
(ΔId/Id)f = A・τn ・・・(2)
MOSトランジスタのストレス加速実験が行われるとき、
通常は、たとえば1秒から100,000秒程度までの測定可能
な時間内においてトランジスタの寿命が式(2)で定義さ
れた変化量(ΔId/Id)fに達するように、トランジスタに
DCストレスが与えられる。そしてトランジスタのドレイ
ン電流測定が行われ、線形領域あるいは飽和領域におけ
るΔId/Idからトランジスタ寿命が求められる。
通常は、たとえば1秒から100,000秒程度までの測定可能
な時間内においてトランジスタの寿命が式(2)で定義さ
れた変化量(ΔId/Id)fに達するように、トランジスタに
DCストレスが与えられる。そしてトランジスタのドレイ
ン電流測定が行われ、線形領域あるいは飽和領域におけ
るΔId/Idからトランジスタ寿命が求められる。
【０００８】ホットキャリア信頼性評価におけるストレ
ス加速実験において用いられるストレス電圧印加の方法
としては、次の方法を用いる。すなわち加速実験に用い
る複数のドレイン電圧Vdに対して、ゲート電圧Vgをそれ
ぞれホットキャリア劣化率がもっとも大きくなると予想
される条件に設定する方法である。すなわち各ドレイン
電圧に対し、基板電流Isubが最大となるゲート電圧Vgを
用いる。このとき各ドレイン電圧に対し、それぞれ１個
のゲート電圧が設定される。この方法では任意のドレイ
ン電圧に対し、劣化率が最大の条件におけるトランジス
タ寿命が求められる。
ス加速実験において用いられるストレス電圧印加の方法
としては、次の方法を用いる。すなわち加速実験に用い
る複数のドレイン電圧Vdに対して、ゲート電圧Vgをそれ
ぞれホットキャリア劣化率がもっとも大きくなると予想
される条件に設定する方法である。すなわち各ドレイン
電圧に対し、基板電流Isubが最大となるゲート電圧Vgを
用いる。このとき各ドレイン電圧に対し、それぞれ１個
のゲート電圧が設定される。この方法では任意のドレイ
ン電圧に対し、劣化率が最大の条件におけるトランジス
タ寿命が求められる。
【０００９】MOSトランジスタのホットキャリア信頼性
評価方法は、たとえばIEEE ElectronDevice Lett., vo
l.4, pp.111-113, April 1983においてE. Takeda et a
l. によって述べられている。E. Takeda et al. によれ
ば、MOSトランジスタの寿命τは、式(3)によって表され
る経験モデルにより求められる。
評価方法は、たとえばIEEE ElectronDevice Lett., vo
l.4, pp.111-113, April 1983においてE. Takeda et a
l. によって述べられている。E. Takeda et al. によれ
ば、MOSトランジスタの寿命τは、式(3)によって表され
る経験モデルにより求められる。
【００１０】
τ ∝ (Isub/W)-m ・・・(3)
ここで、Wはゲートの幅を示し、Isubは基板電流を表
す。
す。
【００１１】この経験モデルに基づいて寿命推定を行う
方法を図６に示す。図６においてグラフの横軸はIsub/W
の対数であり、縦軸はτの対数である。黒丸３１は寿命
の実測値、直線３２は寿命推定の回帰直線を示す。横軸
上の点３３は実使用時の単位ゲート幅当たりの最大基板
電流値、縦軸上の点３４は実使用時の推定寿命を示す。
寿命推定を行うには、まず寿命の実測値３１をプロット
する。次に、この実測値３１に対し最小二乗法を用いて
回帰直線３２をフィッティングする。これとは別に、実
使用時の単位ゲート幅当たりの最大基板電流３３を実測
しておく。先にフィッティングした回帰直線３２から実
使用時の最大基板電流３３に対応する寿命を求め、これ
を実使用時の推定寿命３４とする。この寿命３４がホッ
トキャリア評価基準、たとえば寿命１０年以上を満たす
かどうかにより、ホットキャリア信頼性評価をおこな
う。
方法を図６に示す。図６においてグラフの横軸はIsub/W
の対数であり、縦軸はτの対数である。黒丸３１は寿命
の実測値、直線３２は寿命推定の回帰直線を示す。横軸
上の点３３は実使用時の単位ゲート幅当たりの最大基板
電流値、縦軸上の点３４は実使用時の推定寿命を示す。
寿命推定を行うには、まず寿命の実測値３１をプロット
する。次に、この実測値３１に対し最小二乗法を用いて
回帰直線３２をフィッティングする。これとは別に、実
使用時の単位ゲート幅当たりの最大基板電流３３を実測
しておく。先にフィッティングした回帰直線３２から実
使用時の最大基板電流３３に対応する寿命を求め、これ
を実使用時の推定寿命３４とする。この寿命３４がホッ
トキャリア評価基準、たとえば寿命１０年以上を満たす
かどうかにより、ホットキャリア信頼性評価をおこな
う。
【００１２】ところが近年DC条件でのホットキャリア信
頼性評価では、従来のホットキャリア評価基準を満たす
ことが困難になっている。このため半導体集積回路のホ
ットキャリア劣化現象のシミュレーション（以下「回路
信頼性シミュレーション」と呼ぶ）を行い、これにより
製品の信頼性を実現する技術が登場してきた。回路信頼
性シミュレータは、回路シミュレータSPICEにより計算
される各トランジスタの各端子の電圧や電流の計算値を
もとに、ホットキャリア寿命モデルと劣化後のSPICEパ
ラメータを用いて、ホットキャリア劣化後の回路動作の
シミュレーションを行う。代表的なシミュレータとし
て、米国カリフォルニア大学バークレー校が開発したBE
RT（R.H. Tu他、"Berkeley reliability tools - BER
T," IEEE Trans. Compt.-Aided Des. Integrated Circu
its & Syst., vol.12, no.10, pp.1524-1534, Oct. 199
3.）やその市販版BTABERTがある。この回路信頼性シミ
ュレーション技術を用いて半導体集積回路中の劣化・故
障個所を予測し、設計時に対策することによって、信頼
性の作り込みあるいは信頼性設計が可能となる。
頼性評価では、従来のホットキャリア評価基準を満たす
ことが困難になっている。このため半導体集積回路のホ
ットキャリア劣化現象のシミュレーション（以下「回路
信頼性シミュレーション」と呼ぶ）を行い、これにより
製品の信頼性を実現する技術が登場してきた。回路信頼
性シミュレータは、回路シミュレータSPICEにより計算
される各トランジスタの各端子の電圧や電流の計算値を
もとに、ホットキャリア寿命モデルと劣化後のSPICEパ
ラメータを用いて、ホットキャリア劣化後の回路動作の
シミュレーションを行う。代表的なシミュレータとし
て、米国カリフォルニア大学バークレー校が開発したBE
RT（R.H. Tu他、"Berkeley reliability tools - BER
T," IEEE Trans. Compt.-Aided Des. Integrated Circu
its & Syst., vol.12, no.10, pp.1524-1534, Oct. 199
3.）やその市販版BTABERTがある。この回路信頼性シミ
ュレーション技術を用いて半導体集積回路中の劣化・故
障個所を予測し、設計時に対策することによって、信頼
性の作り込みあるいは信頼性設計が可能となる。
【００１３】MOSトランジスタのホットキャリア劣化の
シミュレーション方法は、たとえばIEEE Trans. Electr
on Devices, vol.35, pp.1004-1011, July 1988におい
てKuoet al. によって述べられている。この回路信頼性
シミュレータで使用されるホットキャリア寿命モデル
は、次に示すようなものであった。Kuo et al. によれ
ば、MOSトランジスタの寿命τは、ホットキャリア寿命
モデルを用いた実験式(4)によって表される。
シミュレーション方法は、たとえばIEEE Trans. Electr
on Devices, vol.35, pp.1004-1011, July 1988におい
てKuoet al. によって述べられている。この回路信頼性
シミュレータで使用されるホットキャリア寿命モデル
は、次に示すようなものであった。Kuo et al. によれ
ば、MOSトランジスタの寿命τは、ホットキャリア寿命
モデルを用いた実験式(4)によって表される。
【００１４】
τ = ((ΔId/Id)f)1/n・H・W・Isub -m・Id m-1 ・・・(4)
ここで、Wはゲートの幅を示し、Hはトランジスタの製造
条件に依存する係数であり、Isubは基板電流を表し、そ
してmはインパクトイオン化と界面準位生成に関係する
と考えられている指数を表す。
条件に依存する係数であり、Isubは基板電流を表し、そ
してmはインパクトイオン化と界面準位生成に関係する
と考えられている指数を表す。
【００１５】式(2)および(4)から、ホットキャリア寿命
モデルにおける係数Aは次式(5)で表される。
モデルにおける係数Aは次式(5)で表される。
【００１６】
A = ((W・H)-1・Isub m・Id 1-m)n ・・・(5)
したがって、式(1)、(5)から次式(6)が得られる。
【００１７】
ΔId/Id = ((W・H)-1・Isub m・Id 1-m・t)n ・・・(6)
ここで、便宜のため
Age = (W・H)-1・Isub m・Id 1-m・t ・・・(7)
と定義すれば、式(6)は次式(8)に書き換えられる。
【００１８】
ΔId/Id = (Age)n ・・・(8)
すなわち、式(7)のAgeはホットキャリア寿命モデルにお
ける、ホットキャリアストレス開始後の時間ｔまでのス
トレス量を表している。また物理的には、時間ｔまでに
発生したホットキャリアのなかで、MOSトランジスタの
ダメージ発生に必要な臨界エネルギー以上のエネルギー
を持ったものの総量を表す。
ける、ホットキャリアストレス開始後の時間ｔまでのス
トレス量を表している。また物理的には、時間ｔまでに
発生したホットキャリアのなかで、MOSトランジスタの
ダメージ発生に必要な臨界エネルギー以上のエネルギー
を持ったものの総量を表す。
【００１９】以上の式(4)〜(8)中で使用されているパラ
メータn, H, mはホットキャリア寿命パラメータと呼ば
れる。これらのホットキャリア寿命パラメータは、ホッ
トキャリアの発生するドレイン端の縦方向電界強度の関
数である。このためゲート・ドレイン間電圧Vgdの関数
として表される。
メータn, H, mはホットキャリア寿命パラメータと呼ば
れる。これらのホットキャリア寿命パラメータは、ホッ
トキャリアの発生するドレイン端の縦方向電界強度の関
数である。このためゲート・ドレイン間電圧Vgdの関数
として表される。
【００２０】図７は、ΔIdモデルを用いて劣化後の特性
をシミュレートする方法を示している。ΔIdモデルを用
いたシミュレーション方法は、例えばIEEE Trans. Elec
tronDevices, vol. 40, pp.2245-2254, Dec. 1993にお
いてQuader et al. によって述べられている。
をシミュレートする方法を示している。ΔIdモデルを用
いたシミュレーション方法は、例えばIEEE Trans. Elec
tronDevices, vol. 40, pp.2245-2254, Dec. 1993にお
いてQuader et al. によって述べられている。
【００２１】図７はMOSトランジスタのホットキャリア
劣化のシミュレーション方法を示す等価回路図である。
図７において、３５はストレス印加前のフレッシュなMO
Sトランジスタ、３６は可変電流源を表わしている。図
７(A)は、ストレス印加前のフレッシュなMOSトランジス
タ３５においてドレイン電流Idが流れることを表現して
いる。図７(B)は、ホットキャリア劣化後において、MOS
トランジスタをドレイン電流Id’が流れることを表して
いる。すなわち、ホットキャリア劣化によって、トラン
ジスタを流れるドレイン電流は、初期のドレイン電流Id
からΔIdだけ変化している。
劣化のシミュレーション方法を示す等価回路図である。
図７において、３５はストレス印加前のフレッシュなMO
Sトランジスタ、３６は可変電流源を表わしている。図
７(A)は、ストレス印加前のフレッシュなMOSトランジス
タ３５においてドレイン電流Idが流れることを表現して
いる。図７(B)は、ホットキャリア劣化後において、MOS
トランジスタをドレイン電流Id’が流れることを表して
いる。すなわち、ホットキャリア劣化によって、トラン
ジスタを流れるドレイン電流は、初期のドレイン電流Id
からΔIdだけ変化している。
【００２２】ΔIdモデルにおいては式(9)に示すよう
に、劣化後のドレイン電流Id'を、ストレス印加前のフ
レッシュなドレイン電流Idにドレイン電流の劣化ΔIdを
加えることによりシミュレートする。
に、劣化後のドレイン電流Id'を、ストレス印加前のフ
レッシュなドレイン電流Idにドレイン電流の劣化ΔIdを
加えることによりシミュレートする。
【００２３】
Id' = Id(Vd, Vg) + ΔId(Age, Vd, Vg) ・・・(9)
このΔIdは、ホットキャリアストレス開始後の時間tま
でのストレス量、すなわちAgeの関数であるとともに、
ドレイン電圧Vd、ゲート電圧Vgの関数である。回路中で
ＡＣ（交流）によるダイナミックなストレス条件下での
Ageを計算する際には、式(7)に代えて時間についての積
分形である次式(10)を用いて計算する。
でのストレス量、すなわちAgeの関数であるとともに、
ドレイン電圧Vd、ゲート電圧Vgの関数である。回路中で
ＡＣ（交流）によるダイナミックなストレス条件下での
Ageを計算する際には、式(7)に代えて時間についての積
分形である次式(10)を用いて計算する。
【００２４】
Age = ∫[(W・H)-1・Isub m・Id 1-m]dt ・・・(10)
このシミュレーションの際にΔIdは、図７(B)に示すよ
うに、初期のMOSトランジスタ３５のソース・ドレイン
間に可変電流源３６を追加した等価回路により表現す
る。この際に、初期のドレイン電流を計算するトランジ
スタパラメータには変更はない。
うに、初期のMOSトランジスタ３５のソース・ドレイン
間に可変電流源３６を追加した等価回路により表現す
る。この際に、初期のドレイン電流を計算するトランジ
スタパラメータには変更はない。
【００２５】図８は、従来の技術においてMOSトランジ
スタのホットキャリア劣化をシミュレートする方法の手
順を示すフロー図である。このフロー図において、ステ
ップS11は、ホットキャリア寿命モデルに対して式(9)お
よび(10)中の未知パラメータを予備測定実験によって抽
出するためのサブステップS11a〜S11gを含んでいる。
スタのホットキャリア劣化をシミュレートする方法の手
順を示すフロー図である。このフロー図において、ステ
ップS11は、ホットキャリア寿命モデルに対して式(9)お
よび(10)中の未知パラメータを予備測定実験によって抽
出するためのサブステップS11a〜S11gを含んでいる。
【００２６】サブステップS11aにおいては、式(10)にお
ける基板電流Isubを決定するために、予備測定実験にお
ける複数の基板電流Isub測定データにフィットするよう
に、モデル式Isub = g(Vg，Vd)が決定される。ここで、
Vgはゲート電圧を表し、Vdはドレイン電圧を表す。基板
電流Isubを決定する方法の一例が、IEEE Electron Devi
ce Lett., vol. EDL-5, pp.505-507, Dec. 1984におい
てChan et al. によって述べられている。
ける基板電流Isubを決定するために、予備測定実験にお
ける複数の基板電流Isub測定データにフィットするよう
に、モデル式Isub = g(Vg，Vd)が決定される。ここで、
Vgはゲート電圧を表し、Vdはドレイン電圧を表す。基板
電流Isubを決定する方法の一例が、IEEE Electron Devi
ce Lett., vol. EDL-5, pp.505-507, Dec. 1984におい
てChan et al. によって述べられている。
【００２７】サブステップS11b〜S11dは、ホットキャリ
ア寿命パラメータを予備測定実験により抽出するための
手順である。サブステップS11bにおいては、MOSトラン
ジスタにストレス電圧を印加し、式(2)において定義さ
れるホットキャリア寿命を測定する。ストレス電圧を印
加する方法としては、複数のドレイン電圧Vdに対して、
ゲート・ドレイン間電圧Vgd = Vg − Vdが一定となるよ
うにゲート電圧Vgを設定する方法が採用される。この方
法においては通常複数個のVgdが設定され、各ドレイン
電圧Vdに対して、あらかじめ設定された複数個のVgdに
対応するゲート電圧Vg = Vd + Vgdが設定される。続い
てサブステップS11cにおいては、実験式(1)とサブステ
ップS11bのDCストレス実験における複数の測定点に関す
るデータとの比較から、係数nがVgdの関数として抽出さ
れる。同様にサブステップS11dにおいては、実験式(4)
とサブステップS11bのDCストレス実験における複数の測
定点に関するデータとの比較から、指数mと係数HがVgd
の関数として抽出される。
ア寿命パラメータを予備測定実験により抽出するための
手順である。サブステップS11bにおいては、MOSトラン
ジスタにストレス電圧を印加し、式(2)において定義さ
れるホットキャリア寿命を測定する。ストレス電圧を印
加する方法としては、複数のドレイン電圧Vdに対して、
ゲート・ドレイン間電圧Vgd = Vg − Vdが一定となるよ
うにゲート電圧Vgを設定する方法が採用される。この方
法においては通常複数個のVgdが設定され、各ドレイン
電圧Vdに対して、あらかじめ設定された複数個のVgdに
対応するゲート電圧Vg = Vd + Vgdが設定される。続い
てサブステップS11cにおいては、実験式(1)とサブステ
ップS11bのDCストレス実験における複数の測定点に関す
るデータとの比較から、係数nがVgdの関数として抽出さ
れる。同様にサブステップS11dにおいては、実験式(4)
とサブステップS11bのDCストレス実験における複数の測
定点に関するデータとの比較から、指数mと係数HがVgd
の関数として抽出される。
【００２８】サブステップS11e〜S11gは、ΔIdモデルに
おける式(9)中の、ストレス印加前のフレッシュなドレ
イン電流Id、およびドレイン電流の劣化ΔIdを決定する
ための手順である。サブステップS11eにおいては、スト
レス印加前のフレッシュなドレイン電流Id(Vd, Vg)を決
定するキャリアの移動度やフラットバンド電圧などのト
ランジスタパラメータが抽出される。このフレッシュな
ドレイン電流Id(Vd, V g)を決定するモデルの一例とし
て、たとえばBSIM(Berkeley Short-Channel IGFET Mode
l)法が用いられる。BSIM法は、IEEE J. Solid-State Ci
rcuits, vol. SC-22, pp.558-566, Aug.1987においてSh
eu et al.によって詳述されている。その後サブステッ
プS11fにおいて、トランジスタにDCストレスが印加され
る。サブステップS11gにおいてはDCストレス印加前後に
おけるΔIdモデル・パラメータが抽出される。ドレイン
電流の劣化ΔId(Age, Vd, Vg)はこのΔIdモデル・パラ
メータにより決定される。ΔIdモデルは、NMOSについて
は前述のQuader et al.によって述べられている。またP
MOSについては特開平8-64814号公報に清水等によって述
べられている。
おける式(9)中の、ストレス印加前のフレッシュなドレ
イン電流Id、およびドレイン電流の劣化ΔIdを決定する
ための手順である。サブステップS11eにおいては、スト
レス印加前のフレッシュなドレイン電流Id(Vd, Vg)を決
定するキャリアの移動度やフラットバンド電圧などのト
ランジスタパラメータが抽出される。このフレッシュな
ドレイン電流Id(Vd, V g)を決定するモデルの一例とし
て、たとえばBSIM(Berkeley Short-Channel IGFET Mode
l)法が用いられる。BSIM法は、IEEE J. Solid-State Ci
rcuits, vol. SC-22, pp.558-566, Aug.1987においてSh
eu et al.によって詳述されている。その後サブステッ
プS11fにおいて、トランジスタにDCストレスが印加され
る。サブステップS11gにおいてはDCストレス印加前後に
おけるΔIdモデル・パラメータが抽出される。ドレイン
電流の劣化ΔId(Age, Vd, Vg)はこのΔIdモデル・パラ
メータにより決定される。ΔIdモデルは、NMOSについて
は前述のQuader et al.によって述べられている。またP
MOSについては特開平8-64814号公報に清水等によって述
べられている。
【００２９】DCストレスの印加の前におけるトランジス
タパラメータの抽出は、ストレス印加前の実際のトラン
ジスタ特性とシミュレーションによるトランジスタ特性
を一致させるために必要である。また、DCストレス印加
前後におけるΔIdモデル・パラメータの抽出はストレス
印加前後の実際のドレイン電流の劣化ΔIdとシミュレー
ションにおけるドレイン電流の劣化ΔIdを一致させるた
めに必要である。
タパラメータの抽出は、ストレス印加前の実際のトラン
ジスタ特性とシミュレーションによるトランジスタ特性
を一致させるために必要である。また、DCストレス印加
前後におけるΔIdモデル・パラメータの抽出はストレス
印加前後の実際のドレイン電流の劣化ΔIdとシミュレー
ションにおけるドレイン電流の劣化ΔIdを一致させるた
めに必要である。
【００３０】ステップS12は、ステップS11で抽出された
パラメータと式(9)および(10)に従って、信頼性シミュ
レータがトランジスタのホットキャリア劣化をシミュレ
ートするためのサブステップS12a〜S12dを含んでいる。
パラメータと式(9)および(10)に従って、信頼性シミュ
レータがトランジスタのホットキャリア劣化をシミュレ
ートするためのサブステップS12a〜S12dを含んでいる。
【００３１】サブステップS12aにおいては、先のサブス
テップS11eにおいて抽出されたストレス印加前のトラン
ジスタパラメータによって、ドレイン電流がシミュレー
トされる。サブステップS12bにおいてはS11aによって決
定された基板電流モデル式Is ub = g(Vg，Vd)により基板
電流がシミュレートされる。サブステップS12cにおいて
は、式(10)に基づいて各トランジスタの劣化を表すAge
が、回路中でのドレイン電流Idおよび基板電流Isubの関
数を時間積分することにより計算される。このときサブ
ステップS12aでシミュレートされたドレイン電流Id、サ
ブステップS12bでシミュレートされた基板電流Isub、お
よびサブステップS11dで求められたホットキャリア寿命
パラメータHおよびmが使用される。サブステップS12dに
おいて、このAgeに基づいて式(9)を使用してトランジタ
のホットキャリア劣化がシミュレートされる。
テップS11eにおいて抽出されたストレス印加前のトラン
ジスタパラメータによって、ドレイン電流がシミュレー
トされる。サブステップS12bにおいてはS11aによって決
定された基板電流モデル式Is ub = g(Vg，Vd)により基板
電流がシミュレートされる。サブステップS12cにおいて
は、式(10)に基づいて各トランジスタの劣化を表すAge
が、回路中でのドレイン電流Idおよび基板電流Isubの関
数を時間積分することにより計算される。このときサブ
ステップS12aでシミュレートされたドレイン電流Id、サ
ブステップS12bでシミュレートされた基板電流Isub、お
よびサブステップS11dで求められたホットキャリア寿命
パラメータHおよびmが使用される。サブステップS12dに
おいて、このAgeに基づいて式(9)を使用してトランジタ
のホットキャリア劣化がシミュレートされる。
【００３２】ここでさらにホットキャリア寿命モデルに
おいてホットキャリア寿命パラメータHとmを抽出する方
法を詳しく述べる。図９はホットキャリア寿命パラメー
タHとmを抽出する方法の説明図である。図９は、ホット
キャリア寿命モデルを用いた実験式(4)に含まれる、ホ
ットキャリア寿命パラメータHとmを求めるためのプロッ
トを表している。図９において、縦軸はDCストレス実験
における寿命τとストレス中のドレイン電流IdとMOSト
ランジスタのゲート幅Wがら計算した値τ・Id/Wの対数
スケールを示す。横軸は、ストレス中の基板電流Isubと
ドレイン電流Idの比Isub/Idの対数スケールを示す。３
７はDCストレス実験における複数の測定点に関するデー
タ、３８は測定点に関するデータに対してフィッティン
グした直線である。
おいてホットキャリア寿命パラメータHとmを抽出する方
法を詳しく述べる。図９はホットキャリア寿命パラメー
タHとmを抽出する方法の説明図である。図９は、ホット
キャリア寿命モデルを用いた実験式(4)に含まれる、ホ
ットキャリア寿命パラメータHとmを求めるためのプロッ
トを表している。図９において、縦軸はDCストレス実験
における寿命τとストレス中のドレイン電流IdとMOSト
ランジスタのゲート幅Wがら計算した値τ・Id/Wの対数
スケールを示す。横軸は、ストレス中の基板電流Isubと
ドレイン電流Idの比Isub/Idの対数スケールを示す。３
７はDCストレス実験における複数の測定点に関するデー
タ、３８は測定点に関するデータに対してフィッティン
グした直線である。
【００３３】MOSトランジスタの寿命τは、複数のゲー
ト・ドレイン間電圧Vgd、例えば3種の条件Vgd = 0.0,
−1.0, −2.0 Vの下で測定され、複数の測定点に関する
データ３７が得られる。これから複数の測定点に関する
データ３７に対し、最小二乗法によりフィッティングし
た直線３８を得る。この直線３８の切片と傾きから、そ
れぞれホットキャリア寿命パラメータHとmが得られる。
この方法で複数のVgdに対して同様の方法により、ホッ
トキャリア寿命モデルにおけるホットキャリア寿命パラ
メータHとmをVgdの関数として求めることができる。
ト・ドレイン間電圧Vgd、例えば3種の条件Vgd = 0.0,
−1.0, −2.0 Vの下で測定され、複数の測定点に関する
データ３７が得られる。これから複数の測定点に関する
データ３７に対し、最小二乗法によりフィッティングし
た直線３８を得る。この直線３８の切片と傾きから、そ
れぞれホットキャリア寿命パラメータHとmが得られる。
この方法で複数のVgdに対して同様の方法により、ホッ
トキャリア寿命モデルにおけるホットキャリア寿命パラ
メータHとmをVgdの関数として求めることができる。
【００３４】
【発明が解決しようとする課題】しかし上記従来のMOS
トランジスタのホットキャリア劣化の寿命推定方法、お
よびホットキャリア劣化による回路特性劣化のシミュレ
ーション方法では、以下の問題点があった。
トランジスタのホットキャリア劣化の寿命推定方法、お
よびホットキャリア劣化による回路特性劣化のシミュレ
ーション方法では、以下の問題点があった。
【００３５】従来の方法においては基板電流の測定値が
必要である。このため基板電流の測定が不可能なMOSト
ランジスタ、たとえば絶縁基板上に単結晶Si層を形成し
たSOI（Silicon On Insulator）や、絶縁基板上にアモ
ルファスSi層あるいはpoly Si層を形成したTFT（Thin F
ilm Transistor）すなわち薄膜トランジスタには適用で
きない。
必要である。このため基板電流の測定が不可能なMOSト
ランジスタ、たとえば絶縁基板上に単結晶Si層を形成し
たSOI（Silicon On Insulator）や、絶縁基板上にアモ
ルファスSi層あるいはpoly Si層を形成したTFT（Thin F
ilm Transistor）すなわち薄膜トランジスタには適用で
きない。
【００３６】またMOSトランジスタのホットキャリア劣
化の寿命推定方法においては、ホットキャリア劣化率が
最大となる条件での寿命を実際より長く推定してしまう
という問題点がある。従来の方法では、ホットキャリア
劣化がもっとも大きくなるゲート電圧は基板電流が最大
となるゲート電圧と一致するものと仮定している。また
使用される経験モデル(3)においても、基板電流最大と
なるゲート電圧で劣化が最大となる。しかし、実際には
トランジスタの製造プロセスによっては、基板電流最大
となるゲート電圧よりも低いゲート電圧で劣化最大とな
る場合がある。そのため、このモデルに従って推定した
実使用時の最大基板電流に対応する寿命よりも、MOSト
ランジスタの使用条件によっては実使用時の寿命は短く
なる可能性がある。すなわち製品の品質保証が適切に行
われないという問題点があった。
化の寿命推定方法においては、ホットキャリア劣化率が
最大となる条件での寿命を実際より長く推定してしまう
という問題点がある。従来の方法では、ホットキャリア
劣化がもっとも大きくなるゲート電圧は基板電流が最大
となるゲート電圧と一致するものと仮定している。また
使用される経験モデル(3)においても、基板電流最大と
なるゲート電圧で劣化が最大となる。しかし、実際には
トランジスタの製造プロセスによっては、基板電流最大
となるゲート電圧よりも低いゲート電圧で劣化最大とな
る場合がある。そのため、このモデルに従って推定した
実使用時の最大基板電流に対応する寿命よりも、MOSト
ランジスタの使用条件によっては実使用時の寿命は短く
なる可能性がある。すなわち製品の品質保証が適切に行
われないという問題点があった。
【００３７】一方、ホットキャリア劣化による回路特性
劣化のシミュレーション方法に関しては、ホットキャリ
ア寿命パラメータを求めるための実験に多数のトランジ
スタが必要であり、長期間を要するという問題点があっ
た。従来のホットキャリア寿命モデルを表す実験式(4)
中の指数mと係数HをVgdの関数として抽出するために
は、複数のドレイン電圧Vdに対してゲート・ドレイン間
電圧Vgd = Vg − Vdが一定となるようにゲート電圧Vgを
複数個設定してDCストレス実験をおこなう必要がある。
この場合ストレス電圧条件の総数は非常に多くなる。た
とえばドレイン電圧としては通常３条件、またゲート・
ドレイン間電圧として５条件程度が必要である。このば
あいにはストレス電圧条件は１５条件程度となる。さら
にDCストレス実験の結果にはバラツキがあるため、十分
な精度の結果を得るためには各電圧条件のトランジスタ
数として複数個、たとえば３個程度必要となる。結果と
して必要なトランジスタ数は４５個程度となる。しかも
これらのトランジスタは同一プロセス条件により作製さ
れる必要がある。プロセス開発中にはプロセス条件を変
更しながら試作を繰り返しているため、同一プロセス条
件のトランジスタをこの数だけ準備することは困難であ
る。また４５個のトランジスタを１５電圧条件で測定す
るためには、通常の設備と人員では１０日程度が必要に
なり、製品設計に対する迅速なフィードバックが困難で
あった。製品設計はプロセス開発と並行して行われるた
め、プロセス開発途中にホットキャリア寿命パラメータ
を抽出して信頼性シミュレーションを行い、設計時に製
品の信頼性を確保することは、実際にはほとんど行われ
てこなかった。従って品質保証のために、過剰な信頼性
マージンを持ったプロセス信頼性評価基準を適用するこ
とになり、この信頼性評価基準を満たし、かつ高いトラ
ンジスタ性能を実現することが困難になるという問題点
があった。
劣化のシミュレーション方法に関しては、ホットキャリ
ア寿命パラメータを求めるための実験に多数のトランジ
スタが必要であり、長期間を要するという問題点があっ
た。従来のホットキャリア寿命モデルを表す実験式(4)
中の指数mと係数HをVgdの関数として抽出するために
は、複数のドレイン電圧Vdに対してゲート・ドレイン間
電圧Vgd = Vg − Vdが一定となるようにゲート電圧Vgを
複数個設定してDCストレス実験をおこなう必要がある。
この場合ストレス電圧条件の総数は非常に多くなる。た
とえばドレイン電圧としては通常３条件、またゲート・
ドレイン間電圧として５条件程度が必要である。このば
あいにはストレス電圧条件は１５条件程度となる。さら
にDCストレス実験の結果にはバラツキがあるため、十分
な精度の結果を得るためには各電圧条件のトランジスタ
数として複数個、たとえば３個程度必要となる。結果と
して必要なトランジスタ数は４５個程度となる。しかも
これらのトランジスタは同一プロセス条件により作製さ
れる必要がある。プロセス開発中にはプロセス条件を変
更しながら試作を繰り返しているため、同一プロセス条
件のトランジスタをこの数だけ準備することは困難であ
る。また４５個のトランジスタを１５電圧条件で測定す
るためには、通常の設備と人員では１０日程度が必要に
なり、製品設計に対する迅速なフィードバックが困難で
あった。製品設計はプロセス開発と並行して行われるた
め、プロセス開発途中にホットキャリア寿命パラメータ
を抽出して信頼性シミュレーションを行い、設計時に製
品の信頼性を確保することは、実際にはほとんど行われ
てこなかった。従って品質保証のために、過剰な信頼性
マージンを持ったプロセス信頼性評価基準を適用するこ
とになり、この信頼性評価基準を満たし、かつ高いトラ
ンジスタ性能を実現することが困難になるという問題点
があった。
【００３８】ホットキャリア寿命パラメータを求めるた
めの実験に多数のトランジスタと長期間を要する原因
は、式(4)で表される従来のホットキャリア寿命モデル
が不十分な点にある。従来のホットキャリア寿命モデル
は、MOSトランジスタのダメージ発生に必要な臨界エネ
ルギー以上のエネルギーを持った電子あるいは正孔のい
ずれか１種類のホットキャリアによりホットキャリア劣
化が生じ、かつホットキャリア寿命はこの１種類のホッ
トキャリアの発生量に反比例するという仮説に基づいて
いる。このモデルにおいては、ホットキャリア寿命パラ
メータHおよびmのゲート・ドレイン間電圧Vgd依存性は
関数形が与えられていない。このため、複数のドレイン
電圧Vdに対してゲート電圧Vgを複数個設定してDCストレ
ス実験を行い、HおよびmのVgd依存性を実測する必要が
生じるのである。
めの実験に多数のトランジスタと長期間を要する原因
は、式(4)で表される従来のホットキャリア寿命モデル
が不十分な点にある。従来のホットキャリア寿命モデル
は、MOSトランジスタのダメージ発生に必要な臨界エネ
ルギー以上のエネルギーを持った電子あるいは正孔のい
ずれか１種類のホットキャリアによりホットキャリア劣
化が生じ、かつホットキャリア寿命はこの１種類のホッ
トキャリアの発生量に反比例するという仮説に基づいて
いる。このモデルにおいては、ホットキャリア寿命パラ
メータHおよびmのゲート・ドレイン間電圧Vgd依存性は
関数形が与えられていない。このため、複数のドレイン
電圧Vdに対してゲート電圧Vgを複数個設定してDCストレ
ス実験を行い、HおよびmのVgd依存性を実測する必要が
生じるのである。
【００３９】本発明は上記の従来技術の問題を解決し、
SOIトランジスタやTFT等の基板電流の測定が不可能なMO
S型トランジスタを対象とするホットキャリア劣化の寿
命推定方法において、ホットキャリア劣化率が最大とな
る条件での寿命を精度よく推定することを可能とするこ
とを目的とする。
SOIトランジスタやTFT等の基板電流の測定が不可能なMO
S型トランジスタを対象とするホットキャリア劣化の寿
命推定方法において、ホットキャリア劣化率が最大とな
る条件での寿命を精度よく推定することを可能とするこ
とを目的とする。
【００４０】また、ホットキャリア劣化による回路特性
劣化のシミュレーション方法に関して、SOIトランジス
タやTFT等の基板電流の測定が不可能なMOS型トランジス
タを対象として、少数のトランジスタを用いて短期間で
ホットキャリア寿命パラメータを求めることを可能とす
ることを目的とする。
劣化のシミュレーション方法に関して、SOIトランジス
タやTFT等の基板電流の測定が不可能なMOS型トランジス
タを対象として、少数のトランジスタを用いて短期間で
ホットキャリア寿命パラメータを求めることを可能とす
ることを目的とする。
【００４１】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の寿命推定方法は、MOSトラン
ジスタを対象とし、τを寿命、IpをMOSトランジスタの
発光の光量強度、Idをドレイン電流、mをフィッティン
グパラメータとして、 τ ∝ Ip -m・Id m-2 の特徴を持ったホットキャリア寿命モデルにより、ホッ
トキャリア寿命を推定することを特徴とする。
に、本発明の半導体装置の寿命推定方法は、MOSトラン
ジスタを対象とし、τを寿命、IpをMOSトランジスタの
発光の光量強度、Idをドレイン電流、mをフィッティン
グパラメータとして、 τ ∝ Ip -m・Id m-2 の特徴を持ったホットキャリア寿命モデルにより、ホッ
トキャリア寿命を推定することを特徴とする。
【００４２】本発明のホットキャリア寿命モデルは、MO
Sトランジスタのダメージ発生に必要な臨界エネルギー
以上のエネルギーを持った電子および正孔の２種類のホ
ットキャリアによりホットキャリア劣化が生じ、かつホ
ットキャリア寿命はこの２種類のホットキャリアの発生
量の積に反比例するというものである。このモデルにお
いてホットキャリア寿命を表すモデル式は、従来の式
(3)あるいは(4)に代えて式(11)の形となる。
Sトランジスタのダメージ発生に必要な臨界エネルギー
以上のエネルギーを持った電子および正孔の２種類のホ
ットキャリアによりホットキャリア劣化が生じ、かつホ
ットキャリア寿命はこの２種類のホットキャリアの発生
量の積に反比例するというものである。このモデルにお
いてホットキャリア寿命を表すモデル式は、従来の式
(3)あるいは(4)に代えて式(11)の形となる。
【００４３】
τ = ((ΔId/Id)f)1/n・H・W2・Ip -m・Id m-2 ・・・(11)
ここでIpはMOSトランジスタのホットキャリア効果によ
る発光の光量強度であり、エネルギーに比例する任意の
単位をとる。
る発光の光量強度であり、エネルギーに比例する任意の
単位をとる。
【００４４】従来のモデル式(4)と本発明のモデル式(1
1)の違いは、従来のモデル式では寿命τは基板電流Isub
の関数として表されてきたが、本発明のモデル式では発
光の光量強度Ipの関数として表されている点と、従来の
モデル式では(Idのべき指数)=−(Isubのべき指数)−１
であったのに対し、本発明のモデル式においては(Idの
べき指数)=−(Ipのべき指数)−２の関数形になっている
点である。この違いは、従来ホットキャリア寿命が１種
類のホットキャリアの発生量に反比例するとしていたも
のを、２種類のホットキャリアの発生量の積に反比例す
るとした違いを反映している。
1)の違いは、従来のモデル式では寿命τは基板電流Isub
の関数として表されてきたが、本発明のモデル式では発
光の光量強度Ipの関数として表されている点と、従来の
モデル式では(Idのべき指数)=−(Isubのべき指数)−１
であったのに対し、本発明のモデル式においては(Idの
べき指数)=−(Ipのべき指数)−２の関数形になっている
点である。この違いは、従来ホットキャリア寿命が１種
類のホットキャリアの発生量に反比例するとしていたも
のを、２種類のホットキャリアの発生量の積に反比例す
るとした違いを反映している。
【００４５】N型およびP型MOSトランジスタの実測値と
の比較により、本発明のモデルは実測値とよく一致し、
さらにホットキャリア寿命パラメータHおよびmのVgd依
存性は非常に小さくなることを確認している。
の比較により、本発明のモデルは実測値とよく一致し、
さらにホットキャリア寿命パラメータHおよびmのVgd依
存性は非常に小さくなることを確認している。
【００４６】本発明のホットキャリア劣化の寿命推定方
法を行うには、式(11)のホットキャリア寿命パラメータ
Hとmを、ストレス加速実験の実測値に基づいて定数とし
て求める。このパラメータと式(11)から、実使用時の発
光の光量強度Ipとドレイン電流Idの実測値に基づいて、
実使用時におけるホットキャリア劣化がもっとも大きく
なる条件を求め、そのときのホットキャリア寿命を求め
る。これを実使用時の推定寿命とする。
法を行うには、式(11)のホットキャリア寿命パラメータ
Hとmを、ストレス加速実験の実測値に基づいて定数とし
て求める。このパラメータと式(11)から、実使用時の発
光の光量強度Ipとドレイン電流Idの実測値に基づいて、
実使用時におけるホットキャリア劣化がもっとも大きく
なる条件を求め、そのときのホットキャリア寿命を求め
る。これを実使用時の推定寿命とする。
【００４７】また、本発明の半導体装置の信頼性シミュ
レーション方法は、MOSトランジスタのホットキャリア
劣化をシミュレーションする方法であって、tを時間、I
pをMOSトランジスタの発光の光量強度、Idをドレイン電
流、mをフィッティングパラメータとして、MOSトランジ
スタに対する累積ストレス量を表すパラメータAgeを Age ∝∫[Ip m・Id 2-m]dt の特徴を持ったモデル式により計算することを特徴とす
る。
レーション方法は、MOSトランジスタのホットキャリア
劣化をシミュレーションする方法であって、tを時間、I
pをMOSトランジスタの発光の光量強度、Idをドレイン電
流、mをフィッティングパラメータとして、MOSトランジ
スタに対する累積ストレス量を表すパラメータAgeを Age ∝∫[Ip m・Id 2-m]dt の特徴を持ったモデル式により計算することを特徴とす
る。
【００４８】本発明のMOS型トランジスタのホットキャ
リア劣化による回路特性劣化のシミュレーション方法に
おいては、式(11)に代えて時間についての積分形である
次式(12)を用いて計算する。
リア劣化による回路特性劣化のシミュレーション方法に
おいては、式(11)に代えて時間についての積分形である
次式(12)を用いて計算する。
【００４９】
Age = ∫[(W2・H)-1・Ip m・Id 2-m]dt ・・・(12)
さらにホットキャリア寿命パラメータ抽出において、ス
トレス加速実験の実測値に基づいてホットキャリア寿命
パラメータHとmを定数として求める。
トレス加速実験の実測値に基づいてホットキャリア寿命
パラメータHとmを定数として求める。
【００５０】ここで従来のモデル式(10)と本発明のモデ
ル式(12)の違いは、従来のモデル式ではAge が基板電流
Isubの関数の時間積分で表されていたのに対し、本発明
のモデル式においてはAge が発光の光量強度Ipの関数の
時間積分で表されている点と、従来のモデル式では(Id
のべき指数)=１−(Isubのべき指数)であったのに対し、
本発明のモデル式においては(Idのべき指数)=２−(Ipの
べき指数)の関数形になっている点である。この違い
は、従来ホットキャリア寿命が１種類のホットキャリア
の発生量に反比例するとしていたものを、２種類のホッ
トキャリアの発生量に反比例するとした違いを反映して
いる。このモデル式(12)に現れるホットキャリア寿命パ
ラメータHとmは、本発明のホットキャリア寿命のモデル
式(11)と同じものであり、Vgd依存性が非常に小さく、
定数として取り扱っても十分なシミュレーション精度が
得られる。
ル式(12)の違いは、従来のモデル式ではAge が基板電流
Isubの関数の時間積分で表されていたのに対し、本発明
のモデル式においてはAge が発光の光量強度Ipの関数の
時間積分で表されている点と、従来のモデル式では(Id
のべき指数)=１−(Isubのべき指数)であったのに対し、
本発明のモデル式においては(Idのべき指数)=２−(Ipの
べき指数)の関数形になっている点である。この違い
は、従来ホットキャリア寿命が１種類のホットキャリア
の発生量に反比例するとしていたものを、２種類のホッ
トキャリアの発生量に反比例するとした違いを反映して
いる。このモデル式(12)に現れるホットキャリア寿命パ
ラメータHとmは、本発明のホットキャリア寿命のモデル
式(11)と同じものであり、Vgd依存性が非常に小さく、
定数として取り扱っても十分なシミュレーション精度が
得られる。
【００５１】上記のモデル式(11)は次のようにして求め
られる。モデル式(11)は本発明のモデルの物理的内容で
ある、「MOSトランジスタのダメージ発生に必要な臨界
エネルギー以上のエネルギーを持った電子および正孔の
２種類のホットキャリアによりホットキャリア劣化が生
じ、かつホットキャリア寿命はこの２種類のホットキャ
リアの発生量の積に反比例する」という仮定と、ラッキ
ーエレクトロンモデル(IEEE Electron Devices, vol. E
D-32, pp.375-385, Feb. 1985)から導き出される。
られる。モデル式(11)は本発明のモデルの物理的内容で
ある、「MOSトランジスタのダメージ発生に必要な臨界
エネルギー以上のエネルギーを持った電子および正孔の
２種類のホットキャリアによりホットキャリア劣化が生
じ、かつホットキャリア寿命はこの２種類のホットキャ
リアの発生量の積に反比例する」という仮定と、ラッキ
ーエレクトロンモデル(IEEE Electron Devices, vol. E
D-32, pp.375-385, Feb. 1985)から導き出される。
【００５２】NMOSにおいては、MOSトランジスタのダメ
ージ発生に必要な臨界エネルギー以上のエネルギー持っ
た電子の発生量Ie、臨界エネルギー以上のエネルギー持
った正孔の発生量Ih、および発光の光量強度Ipはそれぞ
れ式(13)、(14)および(15)により表される。
ージ発生に必要な臨界エネルギー以上のエネルギー持っ
た電子の発生量Ie、臨界エネルギー以上のエネルギー持
った正孔の発生量Ih、および発光の光量強度Ipはそれぞ
れ式(13)、(14)および(15)により表される。
【００５３】
Ie ∝ Id exp(−φe/qλeEm) ・・・(13)
Ih ∝ Isub exp(−φh/qλhEm) ・・・(14)
Isub ∝ Id exp(−φei/qλeEm) ・・・(15)
Ip ∝ Id exp(−φep/qλeEm) ・・・(16)
ここでIdはドレイン電流、Isubは基板電流、Ipは発光の
光量強度、φeはダメージ発生に必要な電子の臨界エネ
ルギー、φhはダメージ発生に必要な正孔の臨界エネル
ギー、φeiはインパクトイオン化に必要な電子の臨界エ
ネルギー、φepは発光に必要な電子の臨界エネルギー、
λeは電子の平均自由工程、λhは正孔の平均自由工程、
Emは最大チャンネル電界強度である。寿命τが臨界エネ
ルギー以上のエネルギー持った電子の単位ゲート幅当た
りの発生量Ie/Wおよび臨界エネルギー以上のエネルギー
持った正孔の発生量Ih/Wの積に反比例すると仮定し、か
つ式(13)、(14)、(15)および(16)を適用してqEmおよびI
subを消去すると、 τ∝ W2/(Ie・Ih) = W2/(Id・Isub)・exp[(φh/λh+φe/λe)/qEm] = (W/Id)2(Ip/Id)-m1 ・・・(17) ここで m1 = (φh/λh+(φe+φei)/λe)/(φep/λe) ・・・(18) である。m = m1と置き換えると、式(17)から式(19)が得
られる。
光量強度、φeはダメージ発生に必要な電子の臨界エネ
ルギー、φhはダメージ発生に必要な正孔の臨界エネル
ギー、φeiはインパクトイオン化に必要な電子の臨界エ
ネルギー、φepは発光に必要な電子の臨界エネルギー、
λeは電子の平均自由工程、λhは正孔の平均自由工程、
Emは最大チャンネル電界強度である。寿命τが臨界エネ
ルギー以上のエネルギー持った電子の単位ゲート幅当た
りの発生量Ie/Wおよび臨界エネルギー以上のエネルギー
持った正孔の発生量Ih/Wの積に反比例すると仮定し、か
つ式(13)、(14)、(15)および(16)を適用してqEmおよびI
subを消去すると、 τ∝ W2/(Ie・Ih) = W2/(Id・Isub)・exp[(φh/λh+φe/λe)/qEm] = (W/Id)2(Ip/Id)-m1 ・・・(17) ここで m1 = (φh/λh+(φe+φei)/λe)/(φep/λe) ・・・(18) である。m = m1と置き換えると、式(17)から式(19)が得
られる。
【００５４】
τ ∝ (W/Id)2 (Ip/Id)-m ・・・(19)
ここで式(2)を考慮してパラメータHを決めると、本発明
のホットキャリア寿命を表すモデル式(11)が得られる。
のホットキャリア寿命を表すモデル式(11)が得られる。
【００５５】従来のモデル式(4)とモデル式(11)のIdの
べき指数が異なる理由を述べるため、以下に従来のモデ
ル式(4)がどのように導かれるかを示す。従来のモデル
式(4)は、MOSトランジスタのダメージ発生に必要な臨界
エネルギー以上のエネルギーを持った電子のみによりホ
ットキャリア劣化が生じ、かつホットキャリア寿命はこ
の１種類のホットキャリアの発生量に反比例すると仮定
している。この仮定を採用すると式(17)に対応する式は
次式(20)となる。
べき指数が異なる理由を述べるため、以下に従来のモデ
ル式(4)がどのように導かれるかを示す。従来のモデル
式(4)は、MOSトランジスタのダメージ発生に必要な臨界
エネルギー以上のエネルギーを持った電子のみによりホ
ットキャリア劣化が生じ、かつホットキャリア寿命はこ
の１種類のホットキャリアの発生量に反比例すると仮定
している。この仮定を採用すると式(17)に対応する式は
次式(20)となる。
【００５６】
τ ∝ W/Ie
= W/Id・exp(φe/ qλeEm)
= W/Id (Isub/Id)-m2 ・・・(20)
ここで、
m2 =φe/φei ・・・(21)
である。m = m2と置き換えると、式(20)から式(21)が得
られる。
られる。
【００５７】
τ ∝ W/Id (Isub/Id)-m ・・・(22)
本発明のモデル式(19)と従来のモデル式(22)では、Idの
べき指数に先に述べた違いが生じている。この様に寿命
が何に反比例するかの仮定の違いがモデル式の型式の違
いとなって現れている。
べき指数に先に述べた違いが生じている。この様に寿命
が何に反比例するかの仮定の違いがモデル式の型式の違
いとなって現れている。
【００５８】PMOSにおいては、MOSトランジスタのダメ
ージ発生に必要な臨界エネルギー以上のエネルギー持っ
た電子の発生量Ie、臨界エネルギー以上のエネルギー持
った正孔の発生量Ih、および発光の光量強度Ipはそれぞ
れ式(23)、(24)、(25)および(26)により表される。
ージ発生に必要な臨界エネルギー以上のエネルギー持っ
た電子の発生量Ie、臨界エネルギー以上のエネルギー持
った正孔の発生量Ih、および発光の光量強度Ipはそれぞ
れ式(23)、(24)、(25)および(26)により表される。
【００５９】
Ie ∝ Isub exp(−φe/qλeEm) ・・・(23)
Ih ∝ Id exp(−φh/qλhEm) ・・・(24)
Isub ∝ Id exp(−φhi/qλhEm) ・・・(25)
Ip ∝ Id exp(−φhp/qλhEm) ・・・(26)
ここでIdはドレイン電流、Isubは基板電流、Ipは発光の
光量強度、φeはダメージ発生に必要な電子の臨界エネ
ルギー、φhはダメージ発生に必要な正孔の臨界エネル
ギー、φhiはインパクトイオン化に必要な正孔の臨界エ
ネルギー、φhpは発光に必要な正孔の臨界エネルギー、
λeは電子の平均自由工程、λhは正孔の平均自由工程、
Emは最大チャンネル電界強度である。寿命τが、臨界エ
ネルギー以上のエネルギー持った電子の単位ゲート幅当
たりの発生量Ie/Wおよび臨界エネルギー以上のエネルギ
ー持った正孔の発生量Ih/Wの積に反比例すると仮定し、
かつ式(23)、(24)、(25)および(26)を適用してqEmおよ
びIsub消去すると、 τ ∝ W2/(Ie・Ih) =W2/(Id・Isub)・exp[(φh/λh+φe/λe)/ qEm] =(W/Id)2(Ip/Id)-m3 ・・・(27) ここで m3 = ((φh+φhi)/λh+φe/λe)/(φhp/λh) ・・・(28) である。m = m3と置き換えると、式(27)からNMOSの場合
と同じ型式の式(18)が得られ、NMOSの場合と同様に式
(2)を考慮してパラメータHを決めると、本発明のホット
キャリア寿命を表すモデル式(11)が得られる。
光量強度、φeはダメージ発生に必要な電子の臨界エネ
ルギー、φhはダメージ発生に必要な正孔の臨界エネル
ギー、φhiはインパクトイオン化に必要な正孔の臨界エ
ネルギー、φhpは発光に必要な正孔の臨界エネルギー、
λeは電子の平均自由工程、λhは正孔の平均自由工程、
Emは最大チャンネル電界強度である。寿命τが、臨界エ
ネルギー以上のエネルギー持った電子の単位ゲート幅当
たりの発生量Ie/Wおよび臨界エネルギー以上のエネルギ
ー持った正孔の発生量Ih/Wの積に反比例すると仮定し、
かつ式(23)、(24)、(25)および(26)を適用してqEmおよ
びIsub消去すると、 τ ∝ W2/(Ie・Ih) =W2/(Id・Isub)・exp[(φh/λh+φe/λe)/ qEm] =(W/Id)2(Ip/Id)-m3 ・・・(27) ここで m3 = ((φh+φhi)/λh+φe/λe)/(φhp/λh) ・・・(28) である。m = m3と置き換えると、式(27)からNMOSの場合
と同じ型式の式(18)が得られ、NMOSの場合と同様に式
(2)を考慮してパラメータHを決めると、本発明のホット
キャリア寿命を表すモデル式(11)が得られる。
【００６０】また本発明のMOS型トランジスタのホット
キャリア劣化による回路特性劣化のシミュレーション方
法において使用されるAgeの計算式(12)は、式(11)と先
の式(1)および式(2)からパラメータAおよびτを消去し
た後、式(8)との比較から導き出される。
キャリア劣化による回路特性劣化のシミュレーション方
法において使用されるAgeの計算式(12)は、式(11)と先
の式(1)および式(2)からパラメータAおよびτを消去し
た後、式(8)との比較から導き出される。
【００６１】本発明のモデル式(11)においては、従来の
モデル式に使用されていた基板電流にかえてホットキャ
リア効果による発光の光量強度を使用するため、基板電
流の測定が不可能なSOIトランジスタやTFT等のMOSトラ
ンジスタに対し、モデル式を適用することが可能であ
る。
モデル式に使用されていた基板電流にかえてホットキャ
リア効果による発光の光量強度を使用するため、基板電
流の測定が不可能なSOIトランジスタやTFT等のMOSトラ
ンジスタに対し、モデル式を適用することが可能であ
る。
【００６２】またホットキャリア寿命パラメータのゲー
ト・ドレイン間電圧Vgd依存性が、N型およびP型MOSトラ
ンジスタのいずれにおいても非常に小さくなるため、こ
れを定数としても広範囲の電圧において寿命を精度良く
推定できる。
ト・ドレイン間電圧Vgd依存性が、N型およびP型MOSトラ
ンジスタのいずれにおいても非常に小さくなるため、こ
れを定数としても広範囲の電圧において寿命を精度良く
推定できる。
【００６３】このため、本発明のMOSトランジスタのホ
ットキャリア劣化の寿命推定方法においては、少数のス
トレス電圧条件の実測値と実使用時のドレイン電流Idお
よび発光の光量強度Ipから、劣化率が最大となる電圧条
件とそのときの寿命、すなわち実使用時の寿命を精度良
く推定できる。その結果製品の品質保証を適切に行うこ
とができる。
ットキャリア劣化の寿命推定方法においては、少数のス
トレス電圧条件の実測値と実使用時のドレイン電流Idお
よび発光の光量強度Ipから、劣化率が最大となる電圧条
件とそのときの寿命、すなわち実使用時の寿命を精度良
く推定できる。その結果製品の品質保証を適切に行うこ
とができる。
【００６４】また本発明のMOS型トランジスタのホット
キャリア劣化による回路特性劣化のシミュレーション方
法においては、ホットキャリア寿命パラメータHとmが定
数であるため、少数のストレス電圧条件の実測値からホ
ットキャリア寿命パラメータHとmを求めることができ
る。たとえばドレイン電圧としては通常３条件、また、
ゲート電圧としては、各ドレイン電圧に対し発光の光量
強度Ipが最大となるゲート電圧Vgを１条件用いる。この
場合にはストレス電圧条件は３条件程度で十分となる。
DCストレス実験の結果にはバラツキがあるため、十分な
精度の結果を得るためには各電圧条件のトランジスタ数
として複数個、たとえば３個程度必要となったとして
も、必要なトランジスタ数として９個程度で十分であ
り、従来の４５個よりも大幅に少なくなる。同一プロセ
ス条件のトランジスタをこの数だけ準備し、３電圧条件
で測定するためには、通常の設備と人員で２日程度で可
能であり、製品設計に対する迅速なフィードバックが可
能である。このためプロセス開発途中にホットキャリア
寿命パラメータを抽出して信頼性シミュレーションを行
い、設計時に製品の信頼性を実現することが可能とな
る。従って、品質保証のために過剰な信頼性マージンを
持ったプロセス信頼性評価基準を適用する必要がなくな
り、信頼性評価基準を満たし、かつ高いトランジスタ性
能を実現することが可能となる。
キャリア劣化による回路特性劣化のシミュレーション方
法においては、ホットキャリア寿命パラメータHとmが定
数であるため、少数のストレス電圧条件の実測値からホ
ットキャリア寿命パラメータHとmを求めることができ
る。たとえばドレイン電圧としては通常３条件、また、
ゲート電圧としては、各ドレイン電圧に対し発光の光量
強度Ipが最大となるゲート電圧Vgを１条件用いる。この
場合にはストレス電圧条件は３条件程度で十分となる。
DCストレス実験の結果にはバラツキがあるため、十分な
精度の結果を得るためには各電圧条件のトランジスタ数
として複数個、たとえば３個程度必要となったとして
も、必要なトランジスタ数として９個程度で十分であ
り、従来の４５個よりも大幅に少なくなる。同一プロセ
ス条件のトランジスタをこの数だけ準備し、３電圧条件
で測定するためには、通常の設備と人員で２日程度で可
能であり、製品設計に対する迅速なフィードバックが可
能である。このためプロセス開発途中にホットキャリア
寿命パラメータを抽出して信頼性シミュレーションを行
い、設計時に製品の信頼性を実現することが可能とな
る。従って、品質保証のために過剰な信頼性マージンを
持ったプロセス信頼性評価基準を適用する必要がなくな
り、信頼性評価基準を満たし、かつ高いトランジスタ性
能を実現することが可能となる。
【００６５】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。まず、本発明のホ
ットキャリア寿命モデル式(11)に基づいて寿命推定を行
う方法を図１Ａ、図１Ｂに示す。図１Ａ、図１Ｂは、式
(11)におけるホットキャリア寿命パラメータHとmの抽出
方法を示す。
て、図面を参照して詳細に説明する。まず、本発明のホ
ットキャリア寿命モデル式(11)に基づいて寿命推定を行
う方法を図１Ａ、図１Ｂに示す。図１Ａ、図１Ｂは、式
(11)におけるホットキャリア寿命パラメータHとmの抽出
方法を示す。
【００６６】図１Ａにおいて、１はSiO2よりなるSOI基
板、２はSOI基板１上に形成されたMOSトランジスタのソ
ース領域、３はドレイン領域、４はゲート電極、５はチ
ャンネル領域である。ゲート電極４の上方に顕微鏡６が
設置され、顕微鏡６を介してＣＣＤイメージセンサ７が
設置されている。MOSトランジスタがＮチャンネル型で
ある場合について説明する。MOSトランジスタのソース
領域２を接地し、ドレイン領域３とゲート電極４に、ド
レイン電圧Vdとゲート電圧Vgを各々印加する。そのとき
のホットキャリア効果による発光の光量強度Ipを、上部
から顕微鏡６を通して、ＣＣＤイメージセンサ７を用い
て測定する。
板、２はSOI基板１上に形成されたMOSトランジスタのソ
ース領域、３はドレイン領域、４はゲート電極、５はチ
ャンネル領域である。ゲート電極４の上方に顕微鏡６が
設置され、顕微鏡６を介してＣＣＤイメージセンサ７が
設置されている。MOSトランジスタがＮチャンネル型で
ある場合について説明する。MOSトランジスタのソース
領域２を接地し、ドレイン領域３とゲート電極４に、ド
レイン電圧Vdとゲート電圧Vgを各々印加する。そのとき
のホットキャリア効果による発光の光量強度Ipを、上部
から顕微鏡６を通して、ＣＣＤイメージセンサ７を用い
て測定する。
【００６７】ここで発光の光量強度とは、任意の固定さ
れた方法による光量強度の測定値を表し、エネルギーに
比例した任意の単位をとる絶対値あるいは相対値のいず
れでも良い。光量強度としては、光学系の反射、屈折、
吸収等を補正しない値でも補正した値でも良く、またフ
ィルターやグレーティングやプリズム等の分光器を使用
した特定の周波数の光量強度の測定値でも、分光器を使
用しない広範囲の周波数の光量強度の積分の実測値でも
良い。また光量強度の測定デバイスとしては、ＣＣＤイ
メージセンサ７の代わりに光電子倍増管等の光量強度Ip
が測定可能な任意のデバイスが使用可能である。
れた方法による光量強度の測定値を表し、エネルギーに
比例した任意の単位をとる絶対値あるいは相対値のいず
れでも良い。光量強度としては、光学系の反射、屈折、
吸収等を補正しない値でも補正した値でも良く、またフ
ィルターやグレーティングやプリズム等の分光器を使用
した特定の周波数の光量強度の測定値でも、分光器を使
用しない広範囲の周波数の光量強度の積分の実測値でも
良い。また光量強度の測定デバイスとしては、ＣＣＤイ
メージセンサ７の代わりに光電子倍増管等の光量強度Ip
が測定可能な任意のデバイスが使用可能である。
【００６８】図１Ｂにおいて、縦軸は、DCストレス実験
における寿命τ、ストレス中のドレイン電流Id、及びMO
Sトランジスタのゲート幅Wから計算した値τ・(Id/W)2
の対数スケールを示す。横軸は、ストレス中の発光の光
量強度Ipとドレイン電流Idの比Ip/Idの対数スケールを
示す。１１はDCストレス実験における複数の測定点に関
するデータ、１２は測定点に関するデータに対してフィ
ッティングした直線である。１３は劣化が最大となるIp
/Idの値、１４は実使用時のIp/Idの最大値、１５は劣化
が最大となるIp/Idにおけるフィッティング直線上の
値、１６は実使用時のIp/Idの最大値におけるフィッテ
ィング直線上の値である。
における寿命τ、ストレス中のドレイン電流Id、及びMO
Sトランジスタのゲート幅Wから計算した値τ・(Id/W)2
の対数スケールを示す。横軸は、ストレス中の発光の光
量強度Ipとドレイン電流Idの比Ip/Idの対数スケールを
示す。１１はDCストレス実験における複数の測定点に関
するデータ、１２は測定点に関するデータに対してフィ
ッティングした直線である。１３は劣化が最大となるIp
/Idの値、１４は実使用時のIp/Idの最大値、１５は劣化
が最大となるIp/Idにおけるフィッティング直線上の
値、１６は実使用時のIp/Idの最大値におけるフィッテ
ィング直線上の値である。
【００６９】ホットキャリア信頼性評価におけるストレ
ス加速実験において用いられるストレス電圧印加の方法
としては、次の方法を用いる。すなわち加速実験に用い
る複数のドレイン電圧Vdに対して、発光の光量強度Ipが
最大となるゲート電圧Vgを用いる。このとき各ドレイン
電圧に対し、それぞれ１個のゲート電圧が設定される。
そのようにして測定を行った後、複数の測定点に関する
データ１１に対し最小二乗法によりフィッティングした
直線１２を得る。この直線１２の切片と傾きから、それ
ぞれホットキャリア寿命パラメータHとmが定数として得
られる。このホットキャリア寿命パラメータとモデル式
(11)から、劣化が最大となるIp/Idの値１３と劣化が最
大となるIp/Idにおけるフィッティング直線上の値１５
を求める。この劣化が最大となるIp/Idの値１３は、実
使用時のIp/Idの最大値１４よりも小さくなり、また劣
化が最大となるIp/Idのフィッティング直線上の値１５
は、実使用時のIp/Idの最大値におけるフイッティング
直線上の値１６よりも大きくなる。
ス加速実験において用いられるストレス電圧印加の方法
としては、次の方法を用いる。すなわち加速実験に用い
る複数のドレイン電圧Vdに対して、発光の光量強度Ipが
最大となるゲート電圧Vgを用いる。このとき各ドレイン
電圧に対し、それぞれ１個のゲート電圧が設定される。
そのようにして測定を行った後、複数の測定点に関する
データ１１に対し最小二乗法によりフィッティングした
直線１２を得る。この直線１２の切片と傾きから、それ
ぞれホットキャリア寿命パラメータHとmが定数として得
られる。このホットキャリア寿命パラメータとモデル式
(11)から、劣化が最大となるIp/Idの値１３と劣化が最
大となるIp/Idにおけるフィッティング直線上の値１５
を求める。この劣化が最大となるIp/Idの値１３は、実
使用時のIp/Idの最大値１４よりも小さくなり、また劣
化が最大となるIp/Idのフィッティング直線上の値１５
は、実使用時のIp/Idの最大値におけるフイッティング
直線上の値１６よりも大きくなる。
【００７０】実使用時におけるホットキャリア劣化がも
っとも大きくなる条件を求め、そのときのホットキャリ
ア寿命を求める方法を図２に示す。図２はトランジスタ
特性の実測値に基づいて実使用時の寿命を求める方法の
説明図である。図２において、横軸はゲート電圧、左の
縦軸はドレイン電流と発光の光量強度の対数スケール、
右の縦軸は寿命の対数スケールである。１７はドレイン
電流Id、１８は発光の光量強度Ip、１９は寿命の計算
値、２０はホットキャリア劣化が最も大きくなるゲート
電圧、２１は実使用時の寿命の推定値を示す。
っとも大きくなる条件を求め、そのときのホットキャリ
ア寿命を求める方法を図２に示す。図２はトランジスタ
特性の実測値に基づいて実使用時の寿命を求める方法の
説明図である。図２において、横軸はゲート電圧、左の
縦軸はドレイン電流と発光の光量強度の対数スケール、
右の縦軸は寿命の対数スケールである。１７はドレイン
電流Id、１８は発光の光量強度Ip、１９は寿命の計算
値、２０はホットキャリア劣化が最も大きくなるゲート
電圧、２１は実使用時の寿命の推定値を示す。
【００７１】この方法では、トランジスタに対し実使用
時の最大ドレイン電圧Vddmaxのもとでゲート電圧Vgを変
化させて、ドレイン電流１７と発光の光量強度１８を測
定する。この実測値と先に求めたホットキャリア寿命パ
ラメータHとm、そして本発明のモデル式(11)から、寿命
の計算値１９を求める。この寿命の計算値が最小となる
ゲート電圧Vgが、ホットキャリア劣化が最も大きくなる
ゲート電圧２０であり、そのときの寿命を実使用時にお
ける寿命の推定値２１とする。
時の最大ドレイン電圧Vddmaxのもとでゲート電圧Vgを変
化させて、ドレイン電流１７と発光の光量強度１８を測
定する。この実測値と先に求めたホットキャリア寿命パ
ラメータHとm、そして本発明のモデル式(11)から、寿命
の計算値１９を求める。この寿命の計算値が最小となる
ゲート電圧Vgが、ホットキャリア劣化が最も大きくなる
ゲート電圧２０であり、そのときの寿命を実使用時にお
ける寿命の推定値２１とする。
【００７２】この方法により、実使用時におけるホット
キャリア劣化がもっとも大きくなる条件を求め、そのと
きのホットキャリア寿命を求める。これを実使用時の推
定寿命として、実使用時におけるホットキャリア劣化が
もっとも大きくなる条件でのホットキャリア寿命を求め
ることができる。
キャリア劣化がもっとも大きくなる条件を求め、そのと
きのホットキャリア寿命を求める。これを実使用時の推
定寿命として、実使用時におけるホットキャリア劣化が
もっとも大きくなる条件でのホットキャリア寿命を求め
ることができる。
【００７３】図３は、本発明の回路特性劣化のシミュレ
ーション方法の手順を示すフロー図である。このフロー
図において、ステップS1は、式(9)および(12)中の未知
パラメータを予備測定実験によって抽出するためのサブ
ステップS1a〜S1gを含んでいる。
ーション方法の手順を示すフロー図である。このフロー
図において、ステップS1は、式(9)および(12)中の未知
パラメータを予備測定実験によって抽出するためのサブ
ステップS1a〜S1gを含んでいる。
【００７４】サブステップS1aにおいては、式(11)にお
ける発光の光量強度Ipを決定するために、予備測定実験
における複数の発光の光量強度Ip測定データにフィット
するように、モデル式Ip= g(Vg，Vd)が決定される。こ
こでVgはゲート電圧を表し、V dはドレイン電圧を表す。
基板電流Isubを決定する方法に対しては、その一例が、
IEEE Electron Device Lett., vol. EDL-5, pp.505-50
7, Dec. 1984においてChan et al. によって述べられて
いる。発光の光量強度Ipに対しても、基板電流I subの代
わりに発光の光量強度Ipを用い、モデルパラメータを変
更することにより同様の方法が適用可能である。
ける発光の光量強度Ipを決定するために、予備測定実験
における複数の発光の光量強度Ip測定データにフィット
するように、モデル式Ip= g(Vg，Vd)が決定される。こ
こでVgはゲート電圧を表し、V dはドレイン電圧を表す。
基板電流Isubを決定する方法に対しては、その一例が、
IEEE Electron Device Lett., vol. EDL-5, pp.505-50
7, Dec. 1984においてChan et al. によって述べられて
いる。発光の光量強度Ipに対しても、基板電流I subの代
わりに発光の光量強度Ipを用い、モデルパラメータを変
更することにより同様の方法が適用可能である。
【００７５】サブステップS1b〜S1dは、ホットキャリア
寿命パラメータを予備測定実験により抽出するための手
順である。サブステップS1bにおいては、MOSトランジス
タにストレス電圧を印加し、式(2)において定義される
ホットキャリア寿命を測定する。ストレス電圧を印加す
る方法としては、複数のドレイン電圧Vdに対して、発光
の光量強度Ipが最大となるゲート電圧Vgを用いる。この
とき各ドレイン電圧に対し、それぞれ１個のゲート電圧
が設定される。続いてサブステップS1cにおいては、実
験式(1)とサブステップS1bのDCストレス実験における複
数の測定点に関するデータとの比較から、係数nが定数
として抽出される。同様にサブステップS1dにおいて
は、実験式(11)とサブステップS1bのDCストレス実験に
おける複数の測定点に関するデータとの比較から、指数
mと係数Hが定数として抽出される。
寿命パラメータを予備測定実験により抽出するための手
順である。サブステップS1bにおいては、MOSトランジス
タにストレス電圧を印加し、式(2)において定義される
ホットキャリア寿命を測定する。ストレス電圧を印加す
る方法としては、複数のドレイン電圧Vdに対して、発光
の光量強度Ipが最大となるゲート電圧Vgを用いる。この
とき各ドレイン電圧に対し、それぞれ１個のゲート電圧
が設定される。続いてサブステップS1cにおいては、実
験式(1)とサブステップS1bのDCストレス実験における複
数の測定点に関するデータとの比較から、係数nが定数
として抽出される。同様にサブステップS1dにおいて
は、実験式(11)とサブステップS1bのDCストレス実験に
おける複数の測定点に関するデータとの比較から、指数
mと係数Hが定数として抽出される。
【００７６】サブステップS1e〜S1gは、ΔIdモデルにお
ける式(9)中のストレス印加前のフレッシュなドレイン
電流Idおよびドレイン電流の劣化ΔIdを決定するための
手順である。サブステップS1eにおいては、ストレス印
加前のフレッシュなドレイン電流Id(Vd, Vg)を決定する
キャリアの移動度やフラットバンド電圧などのトランジ
スタパラメータが抽出される。このフレッシュなドレイ
ン電流Id(Vd, Vg)を決定するモデルの一例として、たと
えばBSIM(Berkeley Short-Channel IGFET Model)法が用
いられる。BSIM法は、IEEE J. Solid-State Circuits,
vol. SC-22, pp.558-566, Aug.1987)においてSheu et a
l.によって詳述されている。その後サブステップS1fに
おいて、トランジスタにDCストレスが印加される。サブ
ステップS1gにおいては、DCストレス印加前後における
ΔIdモデル・パラメータが抽出される。ドレイン電流の
劣化ΔId(Age, Vd, Vg)は、このΔIdモデル・パラメー
タにより決定される。ΔIdモデルは、NMOSについては前
述のQuader et al.によって述べられている。またPMOS
については特開平8-64814号公報に清水等によって述べ
られている。
ける式(9)中のストレス印加前のフレッシュなドレイン
電流Idおよびドレイン電流の劣化ΔIdを決定するための
手順である。サブステップS1eにおいては、ストレス印
加前のフレッシュなドレイン電流Id(Vd, Vg)を決定する
キャリアの移動度やフラットバンド電圧などのトランジ
スタパラメータが抽出される。このフレッシュなドレイ
ン電流Id(Vd, Vg)を決定するモデルの一例として、たと
えばBSIM(Berkeley Short-Channel IGFET Model)法が用
いられる。BSIM法は、IEEE J. Solid-State Circuits,
vol. SC-22, pp.558-566, Aug.1987)においてSheu et a
l.によって詳述されている。その後サブステップS1fに
おいて、トランジスタにDCストレスが印加される。サブ
ステップS1gにおいては、DCストレス印加前後における
ΔIdモデル・パラメータが抽出される。ドレイン電流の
劣化ΔId(Age, Vd, Vg)は、このΔIdモデル・パラメー
タにより決定される。ΔIdモデルは、NMOSについては前
述のQuader et al.によって述べられている。またPMOS
については特開平8-64814号公報に清水等によって述べ
られている。
【００７７】DCストレスの印加前におけるトランジスタ
パラメータの抽出は、ストレス印加前の実際のトランジ
スタ特性とシミュレーションによるトランジスタ特性を
一致させるために必要である。また、DCストレス印加前
後におけるΔIdモデル・パラメータの抽出は、ストレス
印加前後の実際のドレイン電流の劣化ΔIdとシミュレー
ションにおけるドレイン電流の劣化ΔIdを一致させるた
めに必要である。
パラメータの抽出は、ストレス印加前の実際のトランジ
スタ特性とシミュレーションによるトランジスタ特性を
一致させるために必要である。また、DCストレス印加前
後におけるΔIdモデル・パラメータの抽出は、ストレス
印加前後の実際のドレイン電流の劣化ΔIdとシミュレー
ションにおけるドレイン電流の劣化ΔIdを一致させるた
めに必要である。
【００７８】ステップS2は、ステップS1で抽出されたパ
ラメータと式(9)および(12)に従って、信頼性シミュレ
ータがトランジスタのホットキャリア劣化をシミュレー
トするためのサブステップS2a〜S2dを含んでいる。
ラメータと式(9)および(12)に従って、信頼性シミュレ
ータがトランジスタのホットキャリア劣化をシミュレー
トするためのサブステップS2a〜S2dを含んでいる。
【００７９】サブステップS2aにおいては、先のサブス
テップS1eにおいて抽出されたストレス印加前のトラン
ジスタパラメータによってドレイン電流がシミュレート
される。サブステップS2bにおいては、S1aによって決定
された発光の光量強度モデル式Ip = g(Vg，Vd)により発
光の光量強度がシミュレートされる。サブステップS2c
においては、式(12)に基づいて各トランジスタの劣化を
表すAgeが、回路中でのドレイン電流Idおよび発光の光
量強度Ipの関数を時間積分することにより計算される。
このときサブステップS2aでシミュレートされたドレイ
ン電流Id、サブステップS2bでシミュレートされた発光
の光量強度Ip、およびサブステップS1dで求められたホ
ットキャリア寿命パラメータHおよびmが使用される。サ
ブステップS2dにおいて、このAgeに基づいて式(9)を使
用して、トランジタのホットキャリア劣化がシミュレー
トされる。
テップS1eにおいて抽出されたストレス印加前のトラン
ジスタパラメータによってドレイン電流がシミュレート
される。サブステップS2bにおいては、S1aによって決定
された発光の光量強度モデル式Ip = g(Vg，Vd)により発
光の光量強度がシミュレートされる。サブステップS2c
においては、式(12)に基づいて各トランジスタの劣化を
表すAgeが、回路中でのドレイン電流Idおよび発光の光
量強度Ipの関数を時間積分することにより計算される。
このときサブステップS2aでシミュレートされたドレイ
ン電流Id、サブステップS2bでシミュレートされた発光
の光量強度Ip、およびサブステップS1dで求められたホ
ットキャリア寿命パラメータHおよびmが使用される。サ
ブステップS2dにおいて、このAgeに基づいて式(9)を使
用して、トランジタのホットキャリア劣化がシミュレー
トされる。
【００８０】ここでさらに、ホットキャリア寿命モデル
においてホットキャリア寿命パラメータHとmを抽出する
方法を詳しく述べる。図４は、定数としてのホットキャ
リア寿命パラメータHとmを抽出する方法の説明図であ
る。図４は、ホットキャリア寿命モデルを用いた実験式
(11)に含まれるホットキャリア寿命パラメータHとmを求
めるためのプロットを表している。図４において縦軸
は、DCストレス実験における寿命τ、ストレス中のドレ
イン電流Id、及びMOSトランジスタのゲート幅Wがら計算
した値τ・(Id/W)2の対数スケールである。横軸は、ス
トレス中の発光の光量強度Ipとドレイン電流Idの比Ip/I
dの対数スケールである。２２はDCストレス実験におけ
る複数の測定点に関するデータ、２３は測定点に関する
データに対してフィッティングした直線を示す。MOSト
ランジスタの寿命τは、ドレイン電圧として例えば３電
圧条件、各ドレイン電圧に対し発光の光量強度Ipが最大
となる１ゲート電圧Vg条件からなる、計３電圧条件の下
で測定し、各電圧条件について各々３個のトランジスタ
を測定する。これにより９個の測定点に関するデータ２
２が得られる。それらの９個の測定点に関するデータ２
２に対し最小二乗法によりフィッティングした直線２３
を得る。この場合のフィッティングした直線２３の傾き
は−mになる。この直線２３の切片と傾きからそれぞ
れ、本発明のモデル式(11)におけるホットキャリア寿命
パラメータHとmが定数として得られる。
においてホットキャリア寿命パラメータHとmを抽出する
方法を詳しく述べる。図４は、定数としてのホットキャ
リア寿命パラメータHとmを抽出する方法の説明図であ
る。図４は、ホットキャリア寿命モデルを用いた実験式
(11)に含まれるホットキャリア寿命パラメータHとmを求
めるためのプロットを表している。図４において縦軸
は、DCストレス実験における寿命τ、ストレス中のドレ
イン電流Id、及びMOSトランジスタのゲート幅Wがら計算
した値τ・(Id/W)2の対数スケールである。横軸は、ス
トレス中の発光の光量強度Ipとドレイン電流Idの比Ip/I
dの対数スケールである。２２はDCストレス実験におけ
る複数の測定点に関するデータ、２３は測定点に関する
データに対してフィッティングした直線を示す。MOSト
ランジスタの寿命τは、ドレイン電圧として例えば３電
圧条件、各ドレイン電圧に対し発光の光量強度Ipが最大
となる１ゲート電圧Vg条件からなる、計３電圧条件の下
で測定し、各電圧条件について各々３個のトランジスタ
を測定する。これにより９個の測定点に関するデータ２
２が得られる。それらの９個の測定点に関するデータ２
２に対し最小二乗法によりフィッティングした直線２３
を得る。この場合のフィッティングした直線２３の傾き
は−mになる。この直線２３の切片と傾きからそれぞ
れ、本発明のモデル式(11)におけるホットキャリア寿命
パラメータHとmが定数として得られる。
【００８１】この様にホットキャリア寿命パラメータが
定数であるため、従来のモデルでは例えば４５個の実測
値が必要であったのに対し、本発明のモデルでは９個の
実測値で十分であり、実測値の数が大幅に少なくなる。
その結果、従来のモデルではホットキャリア寿命パラメ
ータの抽出に通常の設備と人員で10日程度必要であった
ものが、本発明のモデルでは2日程度で可能であり、抽
出期間の大幅な短縮が図られる。
定数であるため、従来のモデルでは例えば４５個の実測
値が必要であったのに対し、本発明のモデルでは９個の
実測値で十分であり、実測値の数が大幅に少なくなる。
その結果、従来のモデルではホットキャリア寿命パラメ
ータの抽出に通常の設備と人員で10日程度必要であった
ものが、本発明のモデルでは2日程度で可能であり、抽
出期間の大幅な短縮が図られる。
【００８２】本発明のホットキャリア寿命パラメータの
求め方において縦軸をτ・(Id/W)2にすることは、抽出
するパラメータの精度を高めるために効果がある。例え
ば縦軸をτ・(Id/W)・(Ip/W)にすることは数学的あるい
は物理的に等価であり、この場合のフィッティングした
直線の傾きは−(m−1)となる。しかしこの方法では横軸
と縦軸の両方にIpが含まれることになり、この結果プロ
ットされる測定点に関するデータのばらつきが大きくな
り、抽出されるホットキャリア寿命パラメータの精度が
落ちる。このため本実施形態におけるように縦軸をτ・
(Id/W)2にすることが、ホットキャリア寿命パラメータ
を高精度で抽出するために有効である。
求め方において縦軸をτ・(Id/W)2にすることは、抽出
するパラメータの精度を高めるために効果がある。例え
ば縦軸をτ・(Id/W)・(Ip/W)にすることは数学的あるい
は物理的に等価であり、この場合のフィッティングした
直線の傾きは−(m−1)となる。しかしこの方法では横軸
と縦軸の両方にIpが含まれることになり、この結果プロ
ットされる測定点に関するデータのばらつきが大きくな
り、抽出されるホットキャリア寿命パラメータの精度が
落ちる。このため本実施形態におけるように縦軸をτ・
(Id/W)2にすることが、ホットキャリア寿命パラメータ
を高精度で抽出するために有効である。
【００８３】通常はホットキャリア寿命パラメータHお
よびmは定数としてパラメータ抽出およびAgeの計算を行
うことにより、実用上十分な精度が得られる。しかしさ
らに高精度のシミュレーションが必要な場合には、モデ
ル式(11)のホットキャリア寿命パラメータHおよびmをゲ
ート・ドレイン間電圧Vgdの関数として抽出し、回路特
性劣化のシミュレーションの際に、モデル式(12)のAge
をゲート・ドレイン間電圧Vgdの関数として計算するこ
とができる。
よびmは定数としてパラメータ抽出およびAgeの計算を行
うことにより、実用上十分な精度が得られる。しかしさ
らに高精度のシミュレーションが必要な場合には、モデ
ル式(11)のホットキャリア寿命パラメータHおよびmをゲ
ート・ドレイン間電圧Vgdの関数として抽出し、回路特
性劣化のシミュレーションの際に、モデル式(12)のAge
をゲート・ドレイン間電圧Vgdの関数として計算するこ
とができる。
【００８４】この場合は、図３に示す回路特性劣化のシ
ミュレーション方法のサブステップS1bにおいて、スト
レス電圧を印加する方法としては、複数のドレイン電圧
Vdに対して、ゲート・ドレイン間電圧Vgd = Vg − Vdが
一定となるようにゲート電圧Vgを設定する方法が採用さ
れる。この方法においては通常複数個のVgdが設定さ
れ、各ドレイン電圧Vdに対してあらかじめ設定された複
数個のVgdに対応するゲート電圧Vg = Vd + Vgdが設定さ
れる。サブステップS1dにおいては、モデル式(11)とサ
ブステップS1bのDCストレス実験における複数の測定点
に関するデータとの比較から、指数mと係数HがVgdの関
数として抽出される。サブステップS2cにおいては、Vgd
の関数としての指数mと係数Hを用いて、式(12)に基づい
て各トランジスタの劣化を表すAgeが計算される。
ミュレーション方法のサブステップS1bにおいて、スト
レス電圧を印加する方法としては、複数のドレイン電圧
Vdに対して、ゲート・ドレイン間電圧Vgd = Vg − Vdが
一定となるようにゲート電圧Vgを設定する方法が採用さ
れる。この方法においては通常複数個のVgdが設定さ
れ、各ドレイン電圧Vdに対してあらかじめ設定された複
数個のVgdに対応するゲート電圧Vg = Vd + Vgdが設定さ
れる。サブステップS1dにおいては、モデル式(11)とサ
ブステップS1bのDCストレス実験における複数の測定点
に関するデータとの比較から、指数mと係数HがVgdの関
数として抽出される。サブステップS2cにおいては、Vgd
の関数としての指数mと係数Hを用いて、式(12)に基づい
て各トランジスタの劣化を表すAgeが計算される。
【００８５】ここでさらに本発明のホットキャリア寿命
モデルにおいて、ゲート・ドレイン間電圧Vgdの関数と
してのホットキャリア寿命パラメータHとmを抽出する方
法を詳しく述べる。
モデルにおいて、ゲート・ドレイン間電圧Vgdの関数と
してのホットキャリア寿命パラメータHとmを抽出する方
法を詳しく述べる。
【００８６】図５は、本発明のホットキャリア寿命モデ
ルにおいてゲート・ドレイン間電圧の関数としてのホッ
トキャリア寿命パラメータHとmを抽出する方法の説明図
である。図５は、ホットキャリア寿命モデルを用いた実
験式(11)に含まれるホットキャリア寿命パラメータHとm
を求めるためのプロットを表している。図５において縦
軸は、DCストレス実験における寿命τ、ストレス中のド
レイン電流Id、及びMOSトランジスタのゲート幅Wから計
算した値τ・(Id/W)2の対数スケールである。横軸は、
ストレス中の発光の光量強度Ipとドレイン電流Idの比Ip
/Idの対数スケールである。２４はDCストレス実験にお
ける複数の測定点に関するデータ、２５は測定点に関す
るデータに対してフィッティングした直線である。
ルにおいてゲート・ドレイン間電圧の関数としてのホッ
トキャリア寿命パラメータHとmを抽出する方法の説明図
である。図５は、ホットキャリア寿命モデルを用いた実
験式(11)に含まれるホットキャリア寿命パラメータHとm
を求めるためのプロットを表している。図５において縦
軸は、DCストレス実験における寿命τ、ストレス中のド
レイン電流Id、及びMOSトランジスタのゲート幅Wから計
算した値τ・(Id/W)2の対数スケールである。横軸は、
ストレス中の発光の光量強度Ipとドレイン電流Idの比Ip
/Idの対数スケールである。２４はDCストレス実験にお
ける複数の測定点に関するデータ、２５は測定点に関す
るデータに対してフィッティングした直線である。
【００８７】MOSトランジスタの寿命τは、複数のゲー
ト・ドレイン間電圧Vgd、例えば3種の条件Vgd = 0.0,
−1.0, −2.0 Vの下で測定され、複数の測定点に関する
データ２４が得られる。これから複数の測定点に関する
データ２４に対し最小二乗法によりフィッティングした
直線２５を得る。この直線２５の切片と傾きからそれぞ
れホットキャリア寿命パラメータHとmが得られる。この
方法で複数のVgdに対して同様の方法を実施することに
より、ホットキャリア寿命モデルにおけるホットキャリ
ア寿命パラメータHとmをVgdの関数として求めることが
できる。
ト・ドレイン間電圧Vgd、例えば3種の条件Vgd = 0.0,
−1.0, −2.0 Vの下で測定され、複数の測定点に関する
データ２４が得られる。これから複数の測定点に関する
データ２４に対し最小二乗法によりフィッティングした
直線２５を得る。この直線２５の切片と傾きからそれぞ
れホットキャリア寿命パラメータHとmが得られる。この
方法で複数のVgdに対して同様の方法を実施することに
より、ホットキャリア寿命モデルにおけるホットキャリ
ア寿命パラメータHとmをVgdの関数として求めることが
できる。
【００８８】MOSトランジスタにおいては、ストレス電
圧あるいはストレス温度により複数の劣化モードがある
場合がある。その場合には上記のモデル式(9)で表され
る劣化後のドレイン電流Id'にかわり、他の劣化モード
に対応する１つまたは複数のAge'を含む次式(9b)に従っ
て、劣化後のドレイン電流Id'をシミュレートする。
圧あるいはストレス温度により複数の劣化モードがある
場合がある。その場合には上記のモデル式(9)で表され
る劣化後のドレイン電流Id'にかわり、他の劣化モード
に対応する１つまたは複数のAge'を含む次式(9b)に従っ
て、劣化後のドレイン電流Id'をシミュレートする。
【００８９】
Id' = Id(Vd, Vg) + ΔId(Age, Age', Vd, Vg) ・・・(9b)
本発明の寿命推定方法、あるいは回路特性劣化のシミュ
レーション方法は、その手順の全部あるいは一部がプロ
グラム化され、コンピュータにより自動的に実行され
る。ただし本発明の方法を自動的に実行することが不可
能な場合は、手作業により実行することも可能である。
レーション方法は、その手順の全部あるいは一部がプロ
グラム化され、コンピュータにより自動的に実行され
る。ただし本発明の方法を自動的に実行することが不可
能な場合は、手作業により実行することも可能である。
【００９０】
【発明の効果】本発明の寿命推定方法によれば、SOIト
ランジスタやTFT等の基板電流の測定が不可能なMOS型ト
ランジスタを対象として、実使用時の寿命を精度良く推
定できる。
ランジスタやTFT等の基板電流の測定が不可能なMOS型ト
ランジスタを対象として、実使用時の寿命を精度良く推
定できる。
【００９１】また本発明の回路特性劣化のシミュレーシ
ョン方法によれば、SOIトランジスタやTFT等の基板電流
の測定が不可能なMOS型トランジスタを対象として、ホ
ットキャリア寿命パラメータを求めるための実験が少数
のトランジスタで可能となる。それにより、製品設計に
対する迅速なフィードバックが可能となる。
ョン方法によれば、SOIトランジスタやTFT等の基板電流
の測定が不可能なMOS型トランジスタを対象として、ホ
ットキャリア寿命パラメータを求めるための実験が少数
のトランジスタで可能となる。それにより、製品設計に
対する迅速なフィードバックが可能となる。
【図１Ａ】 本発明の実施の形態における寿命推定方法
を説明するために、MOSトランジスタの発光の光量強度I
pを測定する方法を示す断面図
を説明するために、MOSトランジスタの発光の光量強度I
pを測定する方法を示す断面図
【図１Ｂ】 ホットキャリア寿命パラメータHとmの抽出
方法を説明するためのグラフ
方法を説明するためのグラフ
【図２】 本発明の実施の形態における実使用時のホッ
トキャリア寿命を求める方法の説明図
トキャリア寿命を求める方法の説明図
【図３】 本発明の実施の形態における回路特性劣化の
シミュレーション方法の手順を示すフロー図
シミュレーション方法の手順を示すフロー図
【図４】 本発明の実施の形態における定数としてのホ
ットキャリア寿命パラメータを抽出する方法の説明図
ットキャリア寿命パラメータを抽出する方法の説明図
【図５】 本発明の実施の形態におけるゲート・ドレイ
ン間電圧の関数としてのホットキャリア寿命パラメータ
を抽出する方法の説明図
ン間電圧の関数としてのホットキャリア寿命パラメータ
を抽出する方法の説明図
【図６】 従来例の寿命推定を行う方法の説明図
【図７】 従来例のMOSトランジスタのホットキャリア
劣化のシミュレーション方法を示す等価回路図
劣化のシミュレーション方法を示す等価回路図
【図８】 従来例のMOSトランジスタのホットキャリア
劣化をシミュレートする方法の手順を示すフロー図
劣化をシミュレートする方法の手順を示すフロー図
【図９】 従来例のホットキャリア寿命パラメータを抽
出する方法の説明図
出する方法の説明図
１ SOI基板
２ ソース領域
３ ドレイン領域
４ ゲート電極
５ チャンネル領域
６ 顕微鏡
７ ＣＣＤイメージセンサー
１１，２２，２４ 測定点に関するデータ
１２，２３，２５ フィッティングした直線
１３ 劣化が最大となるIp/Idの値
１４ 実使用時のIp/Idの最大値
１５，１６ フィッティング直線上の値
１７ ドレイン電流Id
１８ 発光の光量強度Ip
１９ 寿命の計算値
２０ ゲート電圧
２１ 寿命の推定値
３１ 寿命の実測値
３２ 寿命推定の回帰直線
３３ 実使用時の最大基板電流値
３４ 実使用時の推定寿命
３５ MOSトランジスタ
３６ 可変電流源
Claims (11)
- 【請求項１】 MOSトランジスタを対象とする寿命推定
方法であって、τを寿命、Ipを前記MOSトランジスタの
発光の光量強度、Idをドレイン電流、mをフィッティン
グパラメータとして、 τ ∝ Ip -m・Id m-2 の特徴を持ったホットキャリア寿命モデルにより、ホッ
トキャリア寿命を推定することを特徴とする半導体装置
の寿命推定方法。 - 【請求項２】 実使用条件での前記発光の光量強度と前
記ドレイン電流から、実使用時のホットキャリア寿命の
最小値を推定することを特徴とする請求項１記載の半導
体装置の寿命推定方法。 - 【請求項３】 前記MOSトランジスタは、基板電流の測
定が不可能なMOSトランジスタであることを特徴とする
請求項１または２に記載の半導体装置の寿命推定方法。 - 【請求項４】 前記MOSトランジスタは、SOI（Silicon
On Insulator）トランジスタであることを特徴とする請
求項３に記載の半導体装置の寿命推定方法。 - 【請求項５】 前記MOSトランジスタは、TFT（Thin Fil
m Transistor）であることを特徴とする請求項３に記載
の半導体装置の寿命推定方法。 - 【請求項６】 MOSトランジスタのホットキャリア劣化
をシミュレーションする信頼性シミュレーション方法で
あって、tを時間、Ipを前記MOSトランジスタの発光の光
量強度、Idをドレイン電流、mをフィッティングパラメ
ータとして、MOSトランジスタに対する累積ストレス量
を表すパラメータAgeを Age ∝∫[Ip m・Id 2-m]dt の特徴を持ったモデル式により計算することを特徴とす
る半導体装置の信頼性シミュレーション方法。 - 【請求項７】 フィッティングパラメータmをゲート・
ドレイン間電圧の関数とすることを特徴とする請求項６
記載の半導体装置の信頼性シミュレーション方法。 - 【請求項８】 DCストレス実験における寿命τ、ストレ
ス中の前記ドレイン電流Id、及び前記MOSトランジスタ
のゲート幅Wから計算した値τ・(Id/W)2の対数スケール
を縦軸とし、ストレス中の前記発光の光量強度Ipと前記
ドレイン電流Idの比Ip/Idの対数スケールを横軸とし
て、測定データをプロットし、このプロットに対してフ
ィッティングした直線の傾きから、フィッティングパラ
メータmを求めることを特徴とする請求項６記載の半導
体装置の信頼性シミュレーション方法。 - 【請求項９】 前記MOSトランジスタは、基板電流の測
定が不可能なMOSトランジスタであることを特徴とする
請求項６〜８のいずれかに記載の半導体装置の信頼性シ
ミュレーション方法。 - 【請求項１０】 前記MOSトランジスタは、SOIトランジ
スタであることを特徴とする請求項９に記載の半導体装
置の信頼性シミュレーション方法。 - 【請求項１１】 前記MOSトランジスタは、TFTであるこ
とを特徴とする請求項９に記載の半導体装置の信頼性シ
ミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002151446A JP2003347551A (ja) | 2002-05-24 | 2002-05-24 | 半導体装置の寿命推定方法および信頼性シミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002151446A JP2003347551A (ja) | 2002-05-24 | 2002-05-24 | 半導体装置の寿命推定方法および信頼性シミュレーション方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003347551A true JP2003347551A (ja) | 2003-12-05 |
Family
ID=29769040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002151446A Pending JP2003347551A (ja) | 2002-05-24 | 2002-05-24 | 半導体装置の寿命推定方法および信頼性シミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003347551A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140284A (ja) * | 2004-11-11 | 2006-06-01 | Matsushita Electric Ind Co Ltd | 半導体装置の信頼性シミュレーション方法及び信頼性シミュレータ |
| JP2008042161A (ja) * | 2006-08-09 | 2008-02-21 | Ind Technol Res Inst | 回路信頼性のシミュレーション方法及びそのシステム |
-
2002
- 2002-05-24 JP JP2002151446A patent/JP2003347551A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140284A (ja) * | 2004-11-11 | 2006-06-01 | Matsushita Electric Ind Co Ltd | 半導体装置の信頼性シミュレーション方法及び信頼性シミュレータ |
| JP2008042161A (ja) * | 2006-08-09 | 2008-02-21 | Ind Technol Res Inst | 回路信頼性のシミュレーション方法及びそのシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3405713B2 (ja) | 半導体装置の寿命推定方法および信頼性シミュレーション方法 | |
| Velamala et al. | Compact modeling of statistical BTI under trapping/detrapping | |
| JP4214775B2 (ja) | 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ | |
| US8106461B2 (en) | Apparatus for NBTI prediction | |
| JP3380054B2 (ja) | Ｐ−ｍｏｓトランジスタのホットキャリア劣化のシミュレーション方法 | |
| US5508632A (en) | Method of simulating hot carrier deterioration of an MOS transistor | |
| US7750400B2 (en) | Integrated circuit modeling, design, and fabrication based on degradation mechanisms | |
| Li et al. | LAr TPC electronics CMOS lifetime at 300 K and 77 K and reliability under thermal cycling | |
| JP3820172B2 (ja) | 半導体装置の寿命推定方法および信頼性シミュレーション方法 | |
| CN108153926B (zh) | 基于经验公式的半导体器件的建立解析模型的方法 | |
| Martin-Martinez et al. | Time-dependent variability related to BTI effects in MOSFETs: Impact on CMOS differential amplifiers | |
| JP2003347551A (ja) | 半導体装置の寿命推定方法および信頼性シミュレーション方法 | |
| Aragones et al. | Aging in CMOS RF linear power amplifiers: experimental comparison and modeling | |
| Soin et al. | Measurement and characterization of hot carrier safe operating area (HCI-SOA) in 24V n-type lateral DMOS transistors | |
| Wu et al. | PSP-SOI: An advanced surface potential based compact model of partially depleted SOI MOSFETs for circuit simulations | |
| Li et al. | Deep submicron CMOS integrated circuit reliability simulation with SPICE | |
| Sangani et al. | The Role of Mobility Degradation in the BTI-Induced RO Aging in a 28-nm Bulk CMOS Technology:(Student paper) | |
| KR100929726B1 (ko) | 고전압 소자에서의 기판 전류 예측 방법 | |
| Habeenzu et al. | Effect of electron radiation on small-signal parameters of NMOS devices at mm-wave frequencies | |
| Chan et al. | Parameter extraction guidelines for hot-electron reliability simulation | |
| JP2006140284A (ja) | 半導体装置の信頼性シミュレーション方法及び信頼性シミュレータ | |
| JP2002076331A (ja) | シミュレーション方法 | |
| Asanovski et al. | Investigating the correlation between interface and dielectric trap densities in aged p-MOSFETs using current-voltage, charge pumping, and 1/f noise characterization techniques | |
| Orshansky et al. | Efficient generation of pre-silicon MOS model parameters for early circuit design | |
| Ng et al. | RF HCI testing methodology and lifetime model establishment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070419 |
|
| A02 | Decision of refusal |
Effective date: 20070807 Free format text: JAPANESE INTERMEDIATE CODE: A02 |