JP3380054B2 - Ｐ−ｍｏｓトランジスタのホットキャリア劣化のシミュレーション方法 - Google Patents

Ｐ−ｍｏｓトランジスタのホットキャリア劣化のシミュレーション方法

Info

Publication number
JP3380054B2
JP3380054B2 JP19507194A JP19507194A JP3380054B2 JP 3380054 B2 JP3380054 B2 JP 3380054B2 JP 19507194 A JP19507194 A JP 19507194A JP 19507194 A JP19507194 A JP 19507194A JP 3380054 B2 JP3380054 B2 JP 3380054B2
Authority
JP
Japan
Prior art keywords
vth
δvfb
leff
hot carrier
δvth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19507194A
Other languages
English (en)
Other versions
JPH0864814A (ja
Inventor
悟 清水
茂 楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19507194A priority Critical patent/JP3380054B2/ja
Priority to US08/463,810 priority patent/US5615377A/en
Priority to KR1019950025317A priority patent/KR0162540B1/ko
Publication of JPH0864814A publication Critical patent/JPH0864814A/ja
Application granted granted Critical
Publication of JP3380054B2 publication Critical patent/JP3380054B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＭＯＳ型トランジスタの
ホットキャリア劣化のシミュレーション方法に関し、特
に、Ｐ−ＭＯＳ型トランジスタのＦＷＤモード動作時お
よびＲＥＶモード動作時におけるホットキャリア劣化の
シミュレーション方法に関するものである。
【０００２】
【従来の技術】ＭＯＳ型トランジスタのホットキャリア
劣化は、初期のドレイン電流Ｉｄに対するドレイン電流
の変化量ΔＩｄの割合ΔＩｄ／Ｉｄで評価することがで
き、また、初期のしきい値電圧Ｖｔｈに対するしきい値
電圧の変化量ΔＶｔｈなどによっても評価することがで
きる。
【０００３】図１５は、従来のシミュレーション方法に
おけるＭＯＳトランジスタのホットキャリア劣化の概念
を示す等価回路図である。すなわち、図１５（Ａ）は、
ストレス印加前のフレッシュなＭＯＳトランジスタにお
いてドレイン電流Ｉｄが流れることを表わしている。図
１５（Ｂ）は、ホットキャリア劣化後において、ＭＯＳ
トランジスタをドレイン電流Ｉｄ′が流れることを表わ
している。すなわち、ホットキャリア劣化によって、ト
ランジスタを流れるドレイン電流は初期のドレイン電流
ＩｄからΔＩｄだけ変化している。
【０００４】Ｐ−ＭＯＳトランジスタのホットキャリア
劣化のシミュレーションは、たとえば IEEE Trans. Ele
ctron Devices, vol.37, pp.1658-1666 (1990)におい
て、 Ong et al. によって延べられている。
【０００５】ＤＣ（直流）によるスタティックなホット
キャリアストレス条件下において、ホットキャリア劣化
率ΔＩｄ／Ｉｄは次式（１０１）によって表わされる。
【０００６】 ΔＩｄ／Ｉｄ＝ＡId・ｔn …（１０１） ここで、ｔはホットキャリアストレス時間を表わし、符
号Ａとｎはトランジスタの製造プロセス条件やストレス
条件に依存する係数と考えられている。
【０００７】また、ＤＣによるスタティックなホットキ
ャリアストレス条件下において、ホットキャリア劣化Δ
Ｖｔｈは次式（１０２）によって表わされる。
【０００８】 ΔＶｔｈ＝ＡVth ・ｔn …（１０２） この式においても、ｔはホットキャリアストレス時間を
表わし、符号Ａとｎはトランジスタの製造プロセス条件
やストレス条件に依存する係数であると考えられてい
る。
【０００９】ドレイン電流の変化割合が（ΔＩｄ／Ｉ
ｄ）f になるまでのストレス時間がトランジスタの寿命
時間τであると考えれば、式（１０１）から次式（１０
３）が得られ、たとえば、（ΔＩｄ／Ｉｄ）f ＝１０％
になる時間ｔが寿命時間τと定義される。
【００１０】 （ΔＩｄ／Ｉｄ）f ＝ＡId・τn …（１０３） しきい値電圧の変化量（ΔＶｔｈ）f になるまでのスト
レス時間がトランジスタの寿命時間τであると考えれ
ば、式（１０２）から次式（１０４）が得られ、たとえ
ば、（ΔＶｔｈ）f ＝１０ｍＶになるときの時間ｔが寿
命時間τと定義される。
【００１１】 （ΔＶｔｈ）f ＝ＡVth ・τn …（１０４） Ｐ−ＭＯＳトランジスタのストレス加速試験が行なわれ
るとき、通常は、たとえば１秒から１０００００秒程度
までの測定可能な時間内においてトランジスタの寿命が
式（１０３）または（１０４）で定義された変化量（Δ
Ｉｄ／Ｉｄ）fまたは（ΔＶｔｈ）f に達するように、
トランジスタにストレス条件が与えられる。そして、ト
ランジスタのストレス時におけるソース／ドレイン間の
電流方向と同じ電流方向の下に行なわれるＦＷＤモード
の測定と、反転された電流方向の下に行なわれるＲＥＶ
モードの測定が行なわれ、線形領域と飽和領域における
ΔＩｄ／ＩｄまたはΔＶｔｈに関連するトランジスタ寿
命が求められる。加速試験において用いられるストレス
電圧は、或るドレイン電圧Ｖｄに関してホットキャリア
劣化量が最も大きくなる条件に設定される。すなわち、
Ｐ−ＭＯＳトランジスタの場合、ゲート電流Ｉｇが最大
となるゲート電圧Ｖｇが用いられる。
【００１２】前述の Ong et al. は、加速実験方法を数
式化し、それらの数式を利用するシミュレーション方法
を提案している。Ong et al.によれば、Ｐ−ＭＯＳトラ
ンジスタの寿命τは、ゲート電流Ｉｇを用いた実験式
（１０５）によって表わされる。
【００１３】 τ＝Ｂ・Ｗm ・Ｉｇ-m …（１０５） ここで、Ｗはトランジスタのゲート幅を表わし、Ｂはト
ランジスタの製造プロセス条件に依存する係数であり、
ｍはホットキャリアによるインパクトイオン化に関係す
ると考えられている指数を表わす。
【００１４】式（１０３），（１０４）および（１０
５）から、係数ＡIdとＡVth は次式（１０６）および
（１０７）で表わされる。
【００１５】 ＡId＝（ΔＩｄ／Ｉｄ）f ・（Ｂ・Ｗm ・Ｉｇ-m）-n …（１０６） ＡVth ＝（ΔＶｔｈ）f ・（Ｂ・Ｗm ・Ｉｇ-m）-n …（１０７） したがって、式（１０１），（１０２），（１０６）お
よび（１０７）から、次式（１０８）および（１０９）
が得られる。
【００１６】 ΔＩｄ／Ｉｄ＝（ΔＩｄ／Ｉｄ）f ・Ｂ-n・Ｗ-mn ・Ｉｇmn・ｔn …（１０８） ΔＶｔｈ＝（ΔＶｔｈ）f ・Ｂ-n・Ｗ-mn ・Ｉｇmn・ｔn …（１０９） ここで、便宜のために次式（１１０）を定義すれば、式
（１０８）と（１０９）は次式（１１１）と（１１２）
に書き換えられる。
【００１７】 Ｆ（ｔ）＝Ｂ-n・Ｗ-mn ・Ｉｇmn・ｔn …（１１０） ΔＩｄ／Ｉｄ＝（ΔＩｄ／Ｉｄ）f ・Ｆ（ｔ） …（１１１） ΔＶｔｈ＝（ΔＶｔｈ）f ・Ｆ（ｔ） …（１１２） すなわち、Ｆ（ｔ）は、ホットキャリアストレス開始後
の時間ｔまでのストレス量を表わしている。
【００１８】図１６は、式（１１１）または（１１２）
を利用してＰ−ＭＯＳトランジスタのホットキャリア劣
化をシミュレートする方法の手順を示すフロー図であ
る。このフロー図において、ステップＳ１は、式（１１
１）または（１１２）中の未知のパラメータを予備測定
実験によって抽出するためのサブステップＳ１ａ〜Ｓ１
ｅを含んでいる。
【００１９】サブステップＳ１ａにおいては、式（１０
６）または（１０７）におけるゲート電流Ｉｇを決定す
るために、予備測定実験における複数の測定点に関する
データにフィットするように実験式Ｉｇ＝ｇ（Ｖｇ，Ｖ
ｄ）が決定される。ゲート電流Ｉｇを決定する方法の一
例であるラッキーエレクトロンモデルが、 IEEE Trans.
Electron Devices, vol.ED-31, pp.1116-1125, Sep, 1
984 において、Tam etal.によって述べられている。
【００２０】サブステップＳ１ｂにおいては、ＤＣスト
レス印加前の状態で、キャリアの移動度μｓや、フラッ
トバンド電圧Ｖｆｂなどのトランジスタパラメータが、
たとえばＢＳＩＭ（Berkeley Short-Channel IGFET Mod
el) を用いて抽出される。ＢＳＩＭ法は、IEEE J. Soli
d-State Circuits, vol. SC-22, pp.558-566, Aug. (19
87) において、 She et al. によって詳述されている。
その後、サブステップＳ１ｃにおいて、トランジスタに
ＤＣストレスが印加される。サブステップＳ１ｄにおい
ては、ＤＣストレス印加後におけるトランジスタパラメ
ータの抽出が行なわれる。
【００２１】ＤＣストレスの印加の前後におけるトラン
ジスタパラメータの抽出は、ストレス印加前の実際のト
ランジスタの特性とシミュレーションにおけるトランジ
スタの特性を一致させるために必要であり、また、スト
レス印加後の実際のトランジスタのホットキャリア劣化
とトランジスタパラメータの変化がどのように対応する
かを見積もるために必要である。
【００２２】サブステップＳ１ｅにおいては、実験式
（１０５）と予備実験における複数の測定点に関するデ
ータとの比較から係数Ｂと指数ｍが抽出される。
【００２３】サブステップＳ２においては、ステップＳ
１で抽出されたパラメータを用いて式（１１１）または
（１１２）の計算が行なわれ、これによってＰ−ＭＯＳ
トランジスタのホットキャリア劣化がシミュレートされ
る。
【００２４】
【発明が解決しようとする課題】上述のような先行技術
によるＰ−ＭＯＳトランジスタのホットキャリア劣化の
予測シミュレーションにおいては、ＤＣストレス印加後
のトランジスタパラメータは、ＢＳＩＭ法を用いて求め
られる。しかし、ＢＳＩＭ法におけるトランジスタモデ
ルには、局所的に起こるホットキャリア注入による電子
の酸化膜トラップや界面準位によるキャリアの移動度の
低下のモデルは含まれていない。そして、ストレス後の
トランジスタ特性に合わせるために、フラットバンド電
圧Ｖｆｂや移動度μｓのパラメータを変えてパラメータ
抽出が行なわれ、それらの抽出されたパラメータを用い
てシミュレーションが行なわれている。
【００２５】実際のトランジスタにおいては、ホットキ
ャリア注入を受ければ、図１７，図１８および図１９に
示されているように、前述のＦＷＤモードとＲＥＶモー
ドにおいてトランジスタ特性が異なる。
【００２６】図１７はＰ−ＭＯＳトランジスタのＦＷＤ
モードにおけるＶｄ−Ｉｄ特性の一例を示すグラフであ
り、実線の曲線はストレス印加前における特性を示し、
破線の曲線はストレス印加後の特性を示している。
【００２７】同様に図１８は、Ｐ−ＭＯＳトランジスタ
のＲＥＶモードにおけるＶｄ−Ｉｄ特性の一例を示し、
実線の曲線はストレス印加前の特性を表わし、破線の曲
線はストレス印加後の特性を表わしている。
【００２８】図１９は、Ｐ−ＭＯＳトランジスタのＦＷ
ＤモードとＲＥＶモードにおけるＶｇ−Ｉｄ特性とＶｇ
−ｇｍ特性を示している。ここで、ｇｍは相互コンダク
タンスを表わしている。図１９において、ストレス条件
はＶｄ＝−６．０ＶであってＩｇが最大になる条件に設
定され、１０００秒間のストレスが印加された。○印は
ストレス印加前のトランジスタ特性を表わし、△印はス
トレス印加後のＦＷＤモードにおけるトランジスタ特性
を表わし、そして□印はストレス印加後のＲＥＶモード
におけるトランジスタ特性を表わしている。ドレイン電
流Ｉｄの測定は、Ｖｄ＝−１．５ＶとＶｄ＝−０．２Ｖ
の２通りの条件で測定されている。
【００２９】以上のように、ＦＷＤモードとＲＥＶモー
ドにおいてトランジスタ特性が異なるのは、ホットキャ
リア注入がトランジスタ内部のドレイン近傍で局所的に
生じるからである。したがって、トランジスタのソース
／ドレインが対称形であることをモデルの基本としてい
るＢＳＩＭ法を用いる場合、ストレス後のトランジスタ
パラメータはＦＷＤモードとＲＥＶモードの両方で抽出
されなければならない。
【００３０】また、従来のシミュレーションにおいて
は、回路中のパストランジスタのようにソース／ドレイ
ン間で電流の向きが変化する双方向動作をするトランジ
スタのホットキャリア劣化をシミュレートすることはで
きない。
【００３１】上述のような先行技術の課題に鑑み、本発
明は、Ｐ−ＭＯＳトランジスタにおけるホットキャリア
劣化をＦＷＤモードとＲＥＶモードのいずれにおいても
シミュレートすることができ、かつ双方向動作時のトラ
ンジスタにおけるホットキャリア劣化の予測をも高精度
にシミュレートし得る方法を提供することを目的として
いる。
【００３２】
【課題を解決するための手段】本発明の１つの態様によ
るＰ−ＭＯＳトランジスタのホットキャリア劣化のシミ
ュレーション方法は、トランジスタのストレス時とトラ
ンジスタ特性の測定時との間でソース／ドレイン間の電
流の方向を変えないＦＷＤモードにおいて、次式（Ａ
１），（Ａ２），（Ａ３）および（Ａ４）を用い、 Ｖｔｈ＝Ｖｆｂ＋σ・Ｖｄ …（Ａ１） ΔＶｔｈ＝ΔＶｆｂ …（Ａ２） （ΔＶｆｂ）f ＝Ａ・τn …（Ａ３） τ＝Ｂ・（Ｉｇ／Ｗ）-m …（Ａ４） ここで、Ｖｔｈはしきい値電圧、Ｖｄはドレイン電圧、
ＶｆｂはＶｄ＝０Ｖにおけるしきい値電圧、Ｉｇはゲー
ト電流、Ｗはゲート幅、ΔＶｔｈとΔＶｆｂはそれぞれ
ホットキャリア劣化によるＶｔｈとＶｆｂの変化量、σ
はＶｄによる酸化膜障壁の低下の効果を示す係数を表わ
し、トランジスタの寿命τは式（Ａ３）のように定義さ
れ、係数Ａ，ｎ，Ｂおよびｍは予備測定実験によって定
められ、これによってトランジスタ寿命τが予想され得
ることを特徴としている。
【００３３】本発明のもう１つの態様によるＰ−ＭＯＳ
トランジスタのホットキャリア劣化のシミュレーション
方法は、トランジスタのストレス時とトランジスタ特性
の測定時との間でソース／ドレイン間の電流方向を反転
させるＲＥＶモードにおいて、次式（Ａ１），（Ａ
５），（Ａ３）および（Ａ４）を用い、 Ｖｔｈ＝Ｖｆｂ＋σ・Ｖｄ …（Ａ１） ΔＶｔｈ＝ΔＶｆｂ＋Δσ・Ｖｄ …（Ａ５） （ΔＶｆｂ）f ＝Ａ・τn …（Ａ３） τ＝Ｂ・（Ｉｇ／Ｗ）-m …（Ａ４） ここで、Ｖｔｈはしきい値電圧、Ｖｄはドレイン電圧、
ＶｆｂはＶｄ＝０Ｖにおけるしきい値電圧、Ｉｇはゲー
ト電流、Ｗはゲート幅、σはＶｄによる酸化膜障壁の低
下の効果を示す係数、ΔＶｔｈとΔＶｆｂとΔσはそれ
ぞれホットキャリア劣化によるＶｔｈとＶｆｂとσの変
化量を表わし、トランジスタ寿命τは式（Ａ３）のよう
に定義され、係数Ａ，ｎ，Ｂおよびｍは予備測定実験に
よって定められ、これによってトランジスタ寿命τが予
測され得ることを特徴としている。
【００３４】
【作用】本発明によるＰ−ＭＯＳトランジスタのホット
キャリア劣化のシミュレーション方法においては、ＦＷ
ＤモードとＲＥＶモードのいずれにおいてもホットキャ
リア劣化をシミュレートすることができる。また、本発
明においては、ホットキャリア劣化により変化するパラ
メータを選別し、パラメータ同士の相関関係を予備実験
によって抽出し、それらの相関関係を用いてシミュレー
トするので、ホットキャリア劣化の高精度なシミュレー
ションが可能となる。
【００３５】
【実施例】図１は、本発明によるシミュレーションにお
けるＰ−ＭＯＳトランジスタのホットキャリア劣化の概
念を示す等価回路図である。従来のシミュレーションに
おいては、図１５に示されるように、トランジスタパラ
メータがホットキャリア注入によって経時的に変化し、
それらのトランジスタパラメータがストレス量を基にし
て求められる。しかし、本発明のシミュレーションの概
念においては、トランジスタパラメータは維持されて、
ホットキャリアにより変化するドレイン電流Ｉｄやしき
い値電圧Ｖｔｈなどの特性が電圧制御型電流源１Ａを用
いた等価回路で表わされることを特徴としている。
【００３６】また、この電圧制御型電流源１Ａの特性を
特徴づけるパラメータは、ホットキャリアストレスによ
る予備実験によって決定されることをも特徴としてい
る。さらに、ホットキャリアストレスにより変化するパ
ラメータが選別され、それらのパラメータ同士の相関関
係を用いてホットキャリア劣化をシミュレートすること
も特徴としている。
【００３７】（実施例１）図２は、Ｐ−ＭＯＳトランジ
スタにストレス電圧を印加してホットキャリア劣化させ
た場合に、ＦＷＤモードで測定されたドレイン電圧Ｖｄ
としきい値電圧Ｖｔｈとの関係を示している。図２にお
いて、ストレスは、Ｖｄ＝−６．０Ｖの条件とゲート電
流Ｉｇが最大になる条件の下に０秒，１０秒，１００
秒，１０００秒または１００００秒の間加えられた。図
２のグラフから、しきい値電圧Ｖｔｈは、次式（１）の
ようにドレイン電圧Ｖｄの１次関数として表わされるこ
とがわかる。
【００３８】 Ｖｔｈ＝Ｖｆｂ＋σ・Ｖｄ …（１） ここで、図２のグラフ中の各直線がＶｔｈ軸と交差する
点がフラットバンド電圧Ｖｆｂに対応し、各直線の傾き
がドレイン電圧による酸化膜障壁の低下（ＤＩＢＬ：Dr
ain Induced Barrier Lowering) 効果σに対応してい
る。
【００３９】図２において、フラットバンド電圧Ｖｆｂ
はストレス時間に依存して変化しているが、ＤＩＢＬ効
果σは一定（各直線の傾きが一定）であることがわか
る。したがって、ＦＷＤモードにおけるしきい値電圧の
変化ΔＶｔｈは次式（２）で表わされる。
【００４０】 ΔＶｔｈ＝ΔＶｆｂ …（２） 図３において、ＦＷＤモードにおけるフラットバンド電
圧の変化ΔＶｆｂとストレス時間との関係がＬｏｇ−Ｌ
ｏｇスケールでプロットされている。図３において、ス
トレス期間中に、ドレイン電圧Ｖｄとして−４．５Ｖ，
−５Ｖ，−５．５Ｖまたは−６Ｖが印加された。また、
ゲート電圧Ｖｇは、ホットキャリア変化量が最大となる
ように、ゲート電流Ｉｇが最大となる条件の下で印加さ
れた。
【００４１】図３のグラフから、フラットバンド電圧の
変化量ΔＶｆｂは、式（１０２）に類似して、次式
（３）で表わされることがわかる。
【００４２】 ΔＶｆｂ＝Ａ・ｔn …（３） ここで、Ａとｎは、トランジスタの製造プロセス条件や
ストレス条件に依存する係数である。
【００４３】したがって、たとえば（ΔＶｆｂ）f ＝１
０ｍＶになるときをトランジスタの寿命τであると定義
すれば、寿命τは次式（４）で表わされる。
【００４４】 τ＝｛（ΔＶｆｂ）f ／Ａ｝1/n …（４） 図４は寿命τとゲート電流Ｉｇとの関係を示すグラフで
あり、寿命τは式（１０５）と同様に式（５）で表わさ
れることがわかる。
【００４５】 τ＝Ｂ・（Ｉｇ／Ｗ）-m …（５） したがって、式（３）における係数Ａは、式（１０７）
と類似した次式（６）で表わされる。
【００４６】 Ａ＝ＡVfb ＝（ΔＶｆｂ）f ・（Ｂ・Ｗm ・Ｉｇ-m）-n …（６） ゆえに、フラットバンド電圧の変化量ΔＶｆｂは、式
（１０９）に類似した次式（７）で表わされる。
【００４７】 ΔＶｆｂ＝（ΔＶｆｂ）f ・Ｂ-n・Ｗ-mn ・Ｉｇmn・ｔn …（７） 式（７）における係数Ｂ，ｍおよびｎを予備実験によっ
て抽出することにより、Ｐ−ＭＯＳトランジスタのホッ
トキャリア劣化後のフラットバンド電圧ＶｆｂまたはＦ
ＷＤモードのしきい値電圧Ｖｔｈをシミュレーションで
求めることが可能となる。
【００４８】すなわち、実施例１のＦＷＤモードにおい
てはＤＩＢＬ効果σが変化しないので、フラットバンド
電圧ＶｆｂをΔＶｆｂだけ変化させることによって、ス
トレス後のしきい値電圧Ｖｔｈを精度よくシミュレート
することができる。
【００４９】（実施例２）図５は、Ｐ−ＭＯＳトランジ
スタにストレス電圧を印加してホットキャリア劣化させ
た場合に、ＲＥＶモードで測定されたドレイン電圧Ｖｄ
としきい値電圧Ｖｔｈとの関係を示している。図５にお
けるストレス条件は、図２の場合と同様である。図５の
グラフに示された直線において、ストレス時間が長くな
るに従ってそれらの直線の傾斜が大きくなっている。す
なわち、ストレス時間が長くなるに従って、式（１）中
のＤＩＢＬ効果σの絶対値が大きくなることがわかる。
したがって、ＲＥＶモードにおけるしきい値電圧の変化
ΔＶｔｈは、式（２）ではなくて次式（８）で表わされ
ることがわかる。
【００５０】 ΔＶｔｈ＝ΔＶｆｂ＋Δσ・Ｖｄ …（８） 一方、図５を図４と比較して、フラットバンド電圧Ｖｆ
ｂは、ＦＷＤモードとＲＥＶモードの両方において、ス
トレス時間に依存して同じ量ΔＶｆｂだけ変化している
ことがわかる。すなわち、フラットバンド電圧の変化Δ
Ｖｆｂは、ホットキャリア注入による電子の酸化膜トラ
ップに基づく変化であることがわかる。したがって、Ｒ
ＥＶモードにおけるフラットバンド電圧の変化ΔＶｆｂ
は、実施例１の場合と同様に求めることができる。ま
た、求められたフラットバンド電圧の変化量ΔＶｆｂに
加えて、ＤＩＢＬ効果の変化Δσを考慮することによ
り、式（８）に基づいてホットキャリア劣化後のＲＥＶ
モードにおけるしきい値電圧の変化ΔＶｔｈを求めるこ
とができる。
【００５１】すなわち、実施例２のＲＥＶモードにおい
ては、ストレス時間に依存するフラットバンド電圧の変
化ΔＶｆｂのみならずストレス時間に依存するＤＩＢＬ
効果σの変化量Δσをも考慮することによって、ホット
キャリア劣化後のＲＥＶモードにおけるＶｔｈを精度よ
くシミュレートすることができる。
【００５２】（実施例３）図６は、Ｐ−ＭＯＳトランジ
スタにストレス電圧を印加してホットキャリア劣化させ
た場合に、ＲＥＶモードにおけるフラットバンド電圧の
変化ΔＶｆｂとＤＩＢＬ効果の変化Δσとの関係を示し
ている。ストレス条件として、−４．５Ｖ，−５．０
Ｖ，−５．５Ｖまたは−６．０Ｖのドレイン電圧Ｖｄが
印加された。また、ゲート電圧Ｖｇは、ゲート電流Ｉｇ
が最大になる条件の下に与えられた。図６から、ΔＶｆ
ｂとΔσは、ドレイン電圧Ｖｄの如何にかかわらず次式
（９）で表わされることがわかる。
【００５３】 Δσ＝Ｃ１・ΔＶｆｂ …（９） ここで、係数Ｃ１は、製造プロセス条件、ゲート酸化膜
厚、およびゲート長に依存する係数である。
【００５４】よって、式（８）と（９）の関係から、Ｒ
ＥＶモードにおけるしきい値電圧の変化ΔＶｔｈは、次
式（１０）を用いて求めることができる。
【００５５】 ΔＶｔｈ＝（１＋Ｃ１・Ｖｄ）・ΔＶｆｂ …（１０） したがって、実施例１に示された式（７）における係数
Ｂ，ｍおよびｎを予備実験で抽出してフラットバンド電
圧の変化ΔＶｆｂを求め、式（９）の係数Ｃ１をも予備
実験で定めることによって、しきい値電圧の変化ΔＶｔ
ｈをシミュレーションで求めることが可能となる。
【００５６】すなわち、実施例３のＲＥＶモードにおい
ては、フラットバンド電圧の変化ΔＶｆｂとＤＩＢＬ効
果の変化Δσとを関係づける係数Ｃ１を予備実験で定め
ることにより、ΔＶｆｂを求めるだけでストレス後のし
きい値電圧Ｖｔｈを精度よくシミュレートすることがで
きる。
【００５７】（実施例４）図７は、ホットキャリアスト
レス印加前のＰ−ＭＯＳトランジスタにおける実効チャ
ネル長ＬｅｆｆとＤＩＢＬ効果σとの関係を示してい
る。図７のグラフから、Ｌｅｆｆとσの関係は、次式
（１１）で表わされ、係数Ｃ２は、製造プロセス条件と
ゲート酸化膜厚に依存する係数である。
【００５８】 Ｌｅｆｆ∝σ1/C2 …（１１） 実施例２においてＤＩＢＬ効果σがホットキャリアスト
レスによって変化し得ることが示されているので、ＤＩ
ＢＬ効果の変化Δσと式（１１）を用いて、ホットキャ
リアストレスによる電子の酸化膜トラップに起因する実
効チャネル長ＬｅｆｆのショートニングＬｅｔは次式
（１２）で表わされる。
【００５９】 （Ｌｅｆｆ−Ｌｅｔ）／Ｌｅｆｆ＝｛（σ＋Δσ）／σ｝1/C2 …（１２） この式（１２）は、次式（１３）のように書き換えるこ
とができる。
【００６０】 Ｌｅｔ＝Ｌｅｆｆ・［１−｛（σ＋Δσ）／σ｝1/C2］ …（１３） したがって、係数Ｃ２を予備実験で定めることによっ
て、実効チャネル長のショートニングＬｅｔを求めるこ
とができる。ホットキャリアストレスを受けたＰ−ＭＯ
ＳトランジスタのパラメータにこのＬｅｔを後述の実施
例におけるように組込むことにより、ホットキャリア劣
化によるトランジスタ特性の変化をより正確にシミュレ
ートすることができる。
【００６１】すなわち、実施例４においては、ＤＩＢＬ
効果σとホットキャリアストレスによるＤＩＢＬ効果の
変化量Δσを用いることにより、実効チャネル長のショ
ートニングＬｅｔを定量的に求めることができる。この
Ｌｅｔを利用することによって、Ｐ−ＭＯＳトランジス
タのホットキャリア劣化をさらに高精度にシミュレート
することが可能となる。
【００６２】（実施例５）図８において、測定されたゲ
ート電圧Ｖｇとしきい値電圧Ｖｔｈの差に関して１／β
がプロットされている。○印，□印，△印，◇印および
●印は、それぞれ０秒，１０秒，１００秒，１０００秒
および１００００秒のストレス時間後の測定結果を表わ
している。
【００６３】βは、トランジスタの線形領域において次
式（１４）で定義される。 β＝（∂Ｉｄ／∂Ｖｇ）／Ｖｄ …（１４） また、βは線形領域におけるドレイン電流のモデル式
（１５）において用いられ、次式（１６）で表わされ
る。
【００６４】 Ｉｄ＝β・Ｖｄ・（Ｖｇ−Ｖｔｈ−Ｖｄ／２） ＝Ｗ・（Ｃｏｘ／Ｌｅｆｆ）・［μｓ／｛１＋μｓ ・（Ｖｄ／Ｖｍａｘ）／Ｌｅｆｆ｝］・Ｖｄ ・（Ｖｇ−Ｖｔｈ−Ｖｄ／２） …（１５） β＝Ｗ・（Ｃｏｘ／Ｌｅｆｆ）・［μｓ／｛１＋μｓ ・（Ｖｄ／Ｖｍａｘ）／Ｌｅｆｆ｝］ …（１６） ここで、Ｃｏｘはゲート酸化膜容量、そしてＶｍａｘは
飽和速度を表わす。
【００６５】キャリアの移動度μｓは次式（１７）で表
わされることが知られている。 μｓ＝Ｕ０／（１＋θ（Ｖｇ−Ｖｔｈ） …（１７） ここで、Ｕ０はＶｇ＝Ｖｔｈのときの移動度を表わし、
θは移動度の垂直電界依存性を表わしている。
【００６６】したがって、式（１６）は次式（１６ａ）
のように書き換えられる。 １／β＝｛（Ｌｅｆｆ／Ｗ）／Ｃｏｘ｝ ・｛１／Ｕ０＋θ・（Ｖｇ−Ｖｔｈ）／Ｕ０｝ ＋｛（Ｖｄ／Ｖｍａｘ）／Ｗ｝／Ｃｏｘ …（１６ａ） 飽和速度Ｖｍａｘはホットキャリアストレスに依存しな
い不変の物理量であるので、図８のグラフにおいて｜Ｖ
ｇ｜が｜Ｖｔｈ｜より比較的大きな領域で１／βをＶｇ
の１次関数で近似すれば、その１次関数の比例乗数ａ１
は式（１６ａ）から次式（１８ａ）で表わされる。
【００６７】 ａ１＝Ｌｅｆｆ・｛（θ／Ｗ）／Ｃｏｘ｝／Ｕ０ …（１８ａ） また、Ｖｇ＝Ｖｔｈにおける１／β軸の切片ｂ１は、式
（１６ａ）に基づいて次式（１８）で表わされる。
【００６８】 ｂ１＝｛（Ｌｅｆｆ／Ｗ）／Ｃｏｘ｝／Ｕ０ ＋｛（Ｖｄ／Ｖｍａｘ）／Ｗ｝／ Ｃｏｘ …（１８ｂ） したがって、式（１８ａ）と（１８ｂ）から、移動度の
垂直電界依存性θは次式（１９）で表わされる。
【００６９】 θ＝ａ１／［ｂ１−｛（Ｖｄ／Ｖｍａｘ）／Ｗ｝／Ｃｏｘ］ …（１９） 図８のグラフにおいて、１／βと（Ｖｇ−Ｖｔｈ）との
関係における比例乗数ａ１は、ストレス時間に依存して
変化していることがわかる。この比例乗数ａ１の変化
は、式（１７）における移動度の垂直電界依存性θの変
化Δθに依存している。
【００７０】図９において、実施例１と２で示されたフ
ラットバンド電圧の変化ΔＶｆｂと移動度の垂直電界依
存性の変化Δθとの関係が示されている。○印，△印お
よび□印は、それぞれ−６．０Ｖ，−５．５Ｖ，−５．
０Ｖのドレイン電圧Ｖｄによるストレスを表わしてい
る。Δθは式（１９）を用いて計算され得る。図９のグ
ラフからわかるように、ΔθとΔＶｆｂは線形の関係に
あり、次式（２０）によって表わされ得る。
【００７１】 Δθ＝Ｃ３・ΔＶｆｂ …（２０） ここで、Ｃ３は、製造プロセス条件、ゲート酸化膜厚お
よびゲート長に依存する定数である。
【００７２】したがって、係数Ｃ３を予備実験によって
定めることによって、実施例１または２で求められるフ
ラットバンド電圧の変化ΔＶｆｂを用いて、ホットキャ
リアストレス後のドレイン電流におけるキャリア移動度
の垂直電界依存性の変化Δθをシミュレートすることが
できる。
【００７３】すなわち、実施例５においては、係数Ｃ３
を予備実験によって抽出することにより、Ｐ−ＭＯＳト
ランジスタのホットキャリア劣化におけるドレイン電流
特性と密接な関係を有するキャリア移動度の垂直電界依
存性の変化Δθを求めることができる。したがって、式
（１７）に基づいて、ホットキャリアストレス後の移動
度μｓを精度よくシミュレートすることができる。
【００７４】（実施例６）図８に関連して前述されたよ
うに、１／βは｜Ｖｇ｜が｜Ｖｔｈ｜に対して大きい領
域では式（１６ａ）で表わされることがわかっている。
また、キャリア移動度の垂直電界依存性θは式（１９）
で求められるので、Ｖｇ＝Ｖｔｈにおける移動度Ｕ０は
式（１８ａ）より次式（２１）で表わされる。
【００７５】 Ｕ０＝Ｌｅｆｆ・｛（θ／Ｗ）／Ｃｏｘ｝／ａ１ …（２１） また、Ｕ０は、図８のＶｇ＝Ｖｔｈにおける１／β軸の
切片ｂ１を用いて次式（２２）からも求めることができ
る。
【００７６】 Ｕ０＝Ｗ・Ｃｏｘ・ｂ１／Ｌｅｆｆ−（Ｖｄ／Ｖｍａｘ）／Ｌｅｆｆ …（２２） ところで、図８において、Ｖｇ＝Ｖｔｈにおける１／β
軸の切片ｂ１は、ホットキャリアストレス時間に依存し
て変化している。この切片ｂ１の変化は、式（１８ｂ）
から、Ｌｅｆｆの変化（Ｌｅｆｆ−Ｌｅｔ）とＵ０の変
化ΔＵ０に基づいていることがわかる。このＵ０の変化
ΔＵ０は、実施例４で求められるＬｅｆｆのショートニ
ングＬｅｔを式（２１）または（２２）内にとり入れる
ことによって求めることができる。
【００７７】図１０は、こうして求められるＶｇ＝Ｖｔ
ｈにおける移動度の変化ΔＵ０と実施例１または２で示
されたフラットバンド電圧の変化ΔＶｆｂとの関係を示
している。図１０のグラフにおいて、○印，△印および
□印は、それぞれ−６．０Ｖ，−５．５Ｖおよび−５．
０Ｖのドレイン電圧Ｖｄによるストレスを表わしてい
る。図１０のグラフにおいて、ΔＵ０とΔＶｆｂは線形
の関係にあり、次式（２３）で表わされることがわか
る。
【００７８】 ΔＵ０＝Ｃ４・ΔＶｆｂ …（２３） ここで、Ｃ４は、製造プロセス条件，ゲート酸化膜厚お
よびゲート長に依存する定数である。
【００７９】したがって、予備実験によって係数Ｃ４を
定めれば、実施例１または２で求められるΔＶｆｂか
ら、ホットキャリアストレス後のＶｇ＝Ｖｔｈにおける
キャリア移動度の変化ΔＵ０をシミュレートすることが
できる。
【００８０】すなわち、実施例６によれば、係数Ｃ４を
予備実験で定めることにより、ホットキャリアストレス
後におけるＶｇ＝Ｖｔｈの条件でのキャリア移動度の変
化ΔＵ０を求めることができ、Ｐ−ＭＯＳトランジスタ
のドレイン電流と密接な関係を有するキャリア移動度を
精度良くシミュレートすることができる。
【００８１】（実施例７）図１１において、Ｐ−ＭＯＳ
トランジスタの線形領域において、ＦＷＤモードの下で
のドレイン電流の変化率ΔＩｄ／Ｉｄとストレス時間と
の関係がＬｏｇ−Ｌｏｇスケールでプロットされてい
る。ストレス条件として、−６．０Ｖのドレイン電圧Ｖ
ｄとゲート電流が最大になるゲート電圧Ｖｇが印加され
た。図１１のグラフにおいて○印はＶｄ＝−０．２Ｖと
Ｖｇ＝−１．５Ｖを用いた測定結果を表わし、△印はＶ
ｄ＝−０．２ＶとＶｇ＝−２．０Ｖを用いた測定結果を
表わしている。さらに、実線の曲線はシミュレーション
による結果を示している。
【００８２】線形領域におけるドレイン電流Ｉｄは、次
式（１５）で表わされることが知られている。
【００８３】 Ｉｄ＝Ｗ・（Ｃｏｘ／Ｌｅｆｆ）・［μｓ／｛１＋μｓ ・（Ｖｄ／Ｖｍａｘ）／Ｌｅｆｆ｝］・Ｖｄ ・（Ｖｇ−Ｖｔｈ−Ｖｄ／２） …（１５） ホットキャリアストレス後のＦＷＤモードにおけるしき
い値電圧Ｖｔｈ′は、実施例１の式（２）の関係から次
式（２４）で表わされる。
【００８４】 Ｖｔｈ′＝Ｖｔｈ−ΔＶｔｈ＝Ｖｔｈ−ΔＶｆｂ …（２４） また、ホットキャリアストレス後のＦＷＤモードにおけ
る移動度の垂直電界依存性θ′は実施例５から次式（２
５）で表わされ、Ｖｇ＝Ｖｔｈにおける移動度Ｕ０′は
実施例６から次式（２６）で表わされるので、ホットキ
ャリア劣化後のキャリア移動度μｓ′は次式（２７）で
表わされる。
【００８５】 θ′＝θ＋Δθ …（２５） Ｕ０′＝Ｕ０＋ΔＵ０ …（２６） μｓ′＝Ｕ０′／｛１＋θ′・（Ｖｇ−Ｖｔｈ′）｝ …（２７） また、ホットキャリアストレス後の実効チャネル長Ｌｅ
ｆｆ′は、実施例４から次式（２７．５）で表わされ
る。
【００８６】 Ｌｅｆｆ′＝Ｌｅｆｆ−Ｌｅｔ＝Ｌｅｆｆ・｛（σ＋Δσ）／σ｝1/C2 …（２７．５） したがって、ホットキャリアストレス後のＦＷＤモード
における線形領域のドレイン電流Ｉｄ′(FWD,LIN) は、
式（２４）のＶｔｈ′，式（２７）のμｓ′および式
（２７．５）のＬｅｆｆ′を用いて次式（２８）で表わ
される。
【００８７】 Ｉｄ′(FWD,LIN) ＝Ｗ・（Ｃｏｘ／Ｌｅｆｆ′）・［μｓ′／｛１＋μｓ′ ・（Ｖｄ／Ｖｍａｘ）／Ｌｅｆｆ′｝］・Ｖｄ ・（Ｖｇ−Ｖｔｈ′−Ｖｄ／２） …（２８） よって、ホットキャリアストレス後のＦＷＤモードにお
ける線形領域のドレイン電流変化割合ΔＩｄ／Ｉｄ
(FWD,LIN) は、次式（２９）で表わされる。
【００８８】 ΔＩｄ／Ｉｄ(FWD,LIN) ＝（Ｉｄ′−Ｉｄ）／Ｉｄ ＝μｓ′／μｓ・｛（μｓ・Ｖｄ＋Ｖｍａｘ・Ｌｅｆｆ） ／（μｓ′・Ｖｄ＋Ｖｍａｘ・Ｌｅｆｆ′）｝ ・｛（Ｖｇ−Ｖｔｈ′−Ｖｄ／２） ／（Ｖｇ−Ｖｔｈ−Ｖｄ／２）｝−１ …（２９） 図１１のグラフにおける実線の曲線は、式（２９）を用
いたシミュレーション結果を示しており、実測結果と高
精度で一致していることがわかる。
【００８９】すなわち、実施例７においては、式（２
９）と前述の実施例で求められるΔＶｔｈ，Δθ，ΔＵ
０およびＬｅｆｆ′を用いることによって、ホットキャ
リアストレス後のＦＷＤモードにおける線形領域のドレ
イン電流Ｉｄを精度よくシミュレートすることができ
る。
【００９０】（実施例８）図１２において、ホットキャ
リアストレス後のＲＥＶモードにおけるＰ−ＭＯＳトラ
ンジスタの線形領域でのドレイン電流の変化割合ΔＩｄ
／Ｉｄとストレス時間との関係がＬｏｇ−Ｌｏｇスケー
ルでプロットされている。図１２のグラフにおいて、ス
トレス条件として−６．０Ｖのドレイン電圧Ｖｄとゲー
ト電流を最大にするゲート電圧Ｖｇが印加された。○印
はＶｄ＝−０．２ＶとＶｇ＝−１．５Ｖを用いた測定結
果を表わしており、△印はＶｄ＝−０．２ＶとＶｇ＝−
２．０Ｖを用いた測定結果を表わしている。また、実線
の曲線はシミュレーション結果を表わしている。
【００９１】ホットキャリアストレス後のＲＥＶモード
においても、式（１５），（２５），（２６），（２
７）および（２７．５）を利用し得る。これらの式に加
えて、ＲＥＶモードにおけるホットキャリアストレス後
のしきい値電圧Ｖｔｈ′は実施例２の式（８）および実
施例３の式（１０）の関係から次式（３０）で表わされ
る。
【００９２】 Ｖｔｈ′＝Ｖｔｈ−ΔＶｔｈ＝Ｖｔｈ−ΔＶｆｂ−Δσ・Ｖｄ ＝Ｖｔｈ−（１＋Ｃ１・Ｖｄ）・ΔＶｆｂ …（３０） したがって、ホットキャリアストレス後のＲＥＶモード
における線形領域のドレイン電流Ｉｄ′(REV,LIN) は、
式（３０）のＶｔｈ′と式（２７）のμｓ′と式（２
７．５）のＬｅｆｆ′を用いて次式（３１）で表わされ
る。
【００９３】 Ｉｄ′(REV,LIN) ＝Ｗ・（Ｃｏｘ／Ｌｅｆｆ′）・［μｓ′／｛１＋μｓ′ ・（Ｖｄ／Ｖｍａｘ）／Ｌｅｆｆ′｝］・Ｖｄ ・（Ｖｇ−Ｖｔｈ′−Ｖｄ／２） …（３１） その結果、ホットキャリアストレス後のＲＥＶモードに
おける線形領域のドレイン電流の変化割合ΔＩｄ／Ｉｄ
(REV,LIN) は、次式（３２）で表わされる。
【００９４】 ΔＩｄ／Ｉｄ(REV,LIN) ＝（Ｉｄ′−Ｉｄ）／Ｉｄ ＝Ｌｅｆｆ／Ｌｅｆｆ′・（μｓ′／μｓ） ・｛（μｓ・Ｖｄ＋Ｖｍａｘ・Ｌｅｆｆ） ／（μｓ′・Ｖｄ＋Ｖｍａｘ・Ｌｅｆｆ′）｝ ・｛（Ｖｇ−Ｖｔｈ′−Ｖｄ／２） ／（Ｖｇ−Ｖｔｈ−Ｖｄ／２）｝−１ …（３２） 図１２のグラフ中の実線の曲線は、この式（３２）を用
いたシミュレーション結果を示しており、実測結果と高
い精度で一致していることがわかる。
【００９５】すなわち、実施例８によれば、式（３２）
と前述の実施例で求められるΔＶｔｈ，Δθ，ΔＵ０お
よびＬｅｆｆ′を用いることによって、ホットキャリア
ストレス後のＲＥＶモードにおける線形領域のドレイン
電流を精度よくシミュレートすることができる。
【００９６】（実施例９）図１３において、Ｐ−ＭＯＳ
トランジスタのＦＷＤモードにおける飽和領域のドレイ
ン電流の変化割合ΔＩｄ／Ｉｄとストレス時間との関係
がＬｏｇ−Ｌｏｇスケールでプロットされている。図１
３のグラフにおいて、ストレス条件として−６．０Ｖの
ドレイン電圧Ｖｄとゲート電流を最大にするゲート電圧
Ｖｇが印加された。□印は、Ｖｄ＝−１．５ＶとＶｇ＝
−１．５Ｖを用いた測定結果を示しており、◇印は、Ｖ
ｄ＝−２．０ＶとＶｇ＝−２．０Ｖを用いた測定結果を
示している。また、実線の曲線はシミュレーションの結
果を示している。
【００９７】飽和領域におけるドレイン電流Ｉｄは、次
式（３３）で表わされることが知られている。
【００９８】 Ｉｄ＝Ｗ・｛Ｃｏｘ／（Ｌｅｆｆ−ΔＬ）｝・［μｓ／｛１＋μｓ ・（Ｖｄｓａｔ／Ｖｍａｘ）／（Ｌｅｆｆ−ΔＬ）｝］ ・Ｖｄｓａｔ・（Ｖｇ−Ｖｔｈ−Ｖｄｓａｔ／２） …（３３） 式（３３）内における飽和ドレイン電圧Ｖｄｓａｔは次
式（３４）で表わされ、飽和速度領域長ΔＬは次式（３
５）で表わされる。
【００９９】 Ｖｄｓａｔ＝｛（Ｖｇ−Ｖｔｈ）・Ｅｓａｔ・Ｌｅｆｆ｝ ／｛Ｅｓａｔ・Ｌｅｆｆ＋（Ｖｇ−Ｖｔｈ）｝ …（３４） ΔＬ＝ｋ・ｌｎ［｛（Ｖｄ−Ｖｄｓａｔ）／ｋ＋Ｅｍ｝／Ｅｓａｔ］ …（３５） 式（３５）における内部電界Ｅｍは次式（３６）で表わ
され、ｋは接合深さＸｊとゲート酸化膜厚ｔｏｘを含む
次式（３７）で表わされる。
【０１００】 Ｅｍ＝｛（Ｖｄ−Ｖｄｓａｔ）2 ／ｋ2 ＋Ｅｓａｔ2 ｝1/2 …（３６） ｋ＝０．２・Ｘｊ1/2 ・ｔｏｘ1/3 …（３７） ホットキャリアストレス後のＦＷＤモードにおけるしき
い値電圧Ｖｔｈ′は式（２４）で表わされ、移動度μ
ｓ′は式（２７）で表わされる。さらに、ホットキャリ
アストレス後のＦＷＤモードにおける飽和ドレイン電圧
Ｖｄｓａｔ′は次式（３８）で表わされる。
【０１０１】 Ｖｄｓａｔ′＝｛（Ｖｇ−Ｖｔｈ−ΔＶｔｈ）・Ｅｓａｔ・Ｌｅｆｆ｝ ／｛Ｅｓａｔ・Ｌｅｆｆ＋（Ｖｇ−Ｖｔｈ＋ΔＶｔｈ）｝ …（３８） したがって、ホットキャリアストレス後のＦＷＤモード
における飽和領域のドレイン電流Ｉｄ′(FWD,SAT) は、
式（２４）のＶｔｈ′，式（２７）のμｓ′および式
（３８）のＶｄｓａｔ′を用いて次式（３９）で表わさ
れる。
【０１０２】 Ｉｄ′(FWD,SAT) ＝Ｗ・｛Ｃｏｘ／（Ｌｅｆｆ−ΔＬ）｝ ・［μｓ′／｛１＋μｓ′・（Ｖｄｓａｔ′／Ｖｍａｘ） ／（Ｌｅｆｆ−ΔＬ）｝］・Ｖｄｓａｔ′ ・（Ｖｇ−Ｖｔｈ′−Ｖｄｓａｔ′／２） …（３９） その結果、ホットキャリアストレス後のＦＷＤモードに
おける飽和領域のドレイン電流の変化割合ΔＩｄ／Ｉｄ
(FWD,SAT) は、次式（４０）で表わされる。
【０１０３】 ΔＩｄ／Ｉｄ(FWD,SAT) ＝（Ｉｄ′−Ｉｄ）／Ｉｄ ＝（μｓ′／μｓ）・［｛μｓ・Ｖｄｓａｔ＋Ｖｍａｘ ・（Ｌｅｆｆ−ΔＬ）｝／｛μｓ′・Ｖｄｓａｔ′＋Ｖｍａｘ ・（Ｌｅｆｆ−ΔＬ）｝］ ・｛（Ｖｇ−Ｖｔｈ′−Ｖｄｓａｔ′／２） ／（Ｖｇ−Ｖｔｈ−Ｖｄｓａｔ／２）｝ ・（Ｖｄｓａｔ′／Ｖｄｓａｔ）−１ …（４０） 図１３のグラフにおける実線の曲線はこの式（４０）を
用いたシミュレーション結果を示しており、実測の結果
と精度よく一致していることがわかる。
【０１０４】すなわち、実施例９によれば、前述の実施
例で求められるΔＶｔｈ，ΔθおよびΔＵ０と、式（３
８）で求められるＶｄｓａｔ′および式（４０）を用い
ることによって、ホットキャリアストレス後のＦＷＤモ
ードにおける飽和領域のドレイン電流を精度よくシミュ
レートすることができる。
【０１０５】（実施例１０）図１４において、Ｐ−ＭＯ
Ｓトランジスタのホットキャリアストレス後のＲＥＶモ
ードにおける飽和領域のドレイン電流の変化割合ΔＩｄ
／Ｉｄとストレス時間との関係がＬｏｇ−Ｌｏｇスケー
ルでプロットされている。図１４のグラフにおいて、ス
トレス条件として−６．０Ｖのドレイン電圧Ｖｄとゲー
ト電流を最大にするゲート電圧Ｖｇが印加された。□印
はＶｄ＝−１．５ＶとＶｇ＝−１．５Ｖを用いた測定結
果を示しており、◇印はＶｄ＝−２．０ＶとＶｇ＝−
２．０Ｖを用いた測定結果を示している。また、実線の
曲線はシミュレーションの結果を示している。前述のよ
うに、ストレス印加前においては飽和ドレイン電圧Ｖｄ
ｓａｔは式（３４）で表わされ、飽和測定領域長ΔＬは
式（３５）で表わされる。そのとき、内部電界Ｅｍは式
（３６）で表わされ、ｋは式（３７）で表わされる。ま
た、ホットキャリアストレス後のＲＥＶモードにおける
しきい値電圧Ｖｔｈ′は式（３０）で表わされ、移動度
μｓ′は式（２７）で表わされる。
【０１０６】さらに、ホットキャリアストレス後のＲＥ
Ｖモードにおける実効チャネル長Ｌｅｆｆ′は式（２
７．５）で表わされ、飽和ドレイン電圧Ｖｄｓａｔ′は
次式（４１）で表わされる。
【０１０７】 Ｖｄｓａｔ′＝｛（Ｖｇ−Ｖｔｈ−ΔＶｔｈ）・Ｅｓａｔ・Ｌｅｆｆ′｝ ／｛Ｅｓａｔ・Ｌｅｆｆ′＋（Ｖｇ−Ｖｔｈ＋ΔＶｔｈ）｝ …（４１） したがって、ホットキャリアストレス後のＲＥＶモード
における飽和領域のドレイン電流Ｉｄ′(REV,SAT) は、
式（３０）のＶｔｈ′，式（２７）のμｓ′，式（２
７．５）のＬｅｆｆ′および式（４１）のＶｄｓａｔ′
を用いて、次式（４２）で表わされる。
【０１０８】 Ｉｄ′(FWD,SAT) ＝Ｗ・｛Ｃｏｘ／（Ｌｅｆｆ′−ΔＬ）｝ ・［μｓ′／｛１＋μｓ′・（Ｖｄｓａｔ′／Ｖｍａｘ） ／（Ｌｅｆｆ′−ΔＬ）｝］・Ｖｄｓａｔ′ ・（Ｖｇ−Ｖｔｈ′−Ｖｄｓａｔ′／２） …（４２） その結果、ホットキャリアストレス後のＲＥＶモードに
おける飽和領域のドレイン電流の変化割合ΔＩｄ／Ｉｄ
(FWD,SAT) は、次式（４３）で表わされる。
【０１０９】 ΔＩｄ／Ｉｄ(FWD,SAT) ＝（Ｉｄ′−Ｉｄ）／Ｉｄ ＝（μｓ′／μｓ）・｛（Ｌｅｆｆ′−ΔＬ） ／（Ｌｅｆｆ−ΔＬ）｝・［｛μｓ・Ｖｄｓａｔ＋Ｖｍａｘ ・（Ｌｅｆｆ−ΔＬ）｝／｛μｓ′・Ｖｄｓａｔ′＋Ｖｍａｘ ・（Ｌｅｆｆ′−ΔＬ）｝］ ・｛（Ｖｇ−Ｖｔｈ′−Ｖｄｓａｔ′／２） ／（Ｖｇ−Ｖｔｈ−Ｖｄｓａｔ／２）｝ ・（Ｖｄｓａｔ′／Ｖｄｓａｔ）−１ …（４３） 図１４のグラフにおける実線の曲線は、式（４３）を用
いたシミュレーション結果を示しており、実測の結果と
精度よく一致していることがわかる。
【０１１０】すなわち、実施例１０によれば、前述の実
施例で求められるΔＶｔｈ，Δθ，ΔＵ０およびＬｅｆ
ｆ′と、式（４１）で求められるＶｄｓａｔ′および式
（４３）を用いることによって、ホットキャリアストレ
ス後のＲＥＶモードにおける飽和領域のドレイン電流を
精度よくシミュレートすることができる。
【０１１１】
【発明の効果】以上のように、本発明によれば、Ｐ−Ｍ
ＯＳトランジスタのホットキャリアストレス後のＦＷＤ
モードとＲＥＶモードにおける種々のトランジスタ特性
のホットキャリア劣化を精度よくシミュレートし得る方
法を提供することができる。
【図面の簡単な説明】
【図１】 本発明によるシミュレーション方法の概念を
説明するための等価回路図である。
【図２】 Ｐ−ＭＯＳトランジスタのホットキャリアス
トレス後のＦＷＤモードにおけるしきい値電圧Ｖｔｈと
ドレイン電圧Ｖｄとの関係を示すグラフである。
【図３】 ＦＷＤモードにおけるフラットバンド電圧の
変化ΔＶｆｂとストレス時間との関係を示すグラフであ
る。
【図４】 Ｐ−ＭＯＳトランジスタのホットキャリア劣
化による寿命τとゲート電流Ｉｇとの関係を示すグラフ
である。
【図５】 Ｐ−ＭＯＳトランジスタのホットキャリアス
トレス後のＲＥＶモードにおけるしきい値電圧Ｖｔｈと
ドレイン電圧Ｖｄとの関係を示すグラフである。
【図６】 ＲＥＶモードにおけるフラットバンド電圧の
変化ΔＶｆｂとＤＩＢＬ効果の変化Δσとの関係を示す
グラフである。
【図７】 ホットキャリアストレス印加前のＰ−ＭＯＳ
トランジスタにおける実効チャネル長ＬｅｆｆとＤＩＢ
Ｌ効果σとの関係を示すグラフである。
【図８】 Ｐ−ＭＯＳトランジスタのホットキャリアス
トレス印加の前後におけるゲート電圧Ｖｇとしきい値電
圧Ｖｔｈの差に関して１／βをプロットしたグラフであ
る。
【図９】 Ｐ−ＭＯＳトランジスタのホットキャリア劣
化後におけるキャリア移動度の垂直電界依存性の変化Δ
θとフラットバンド電圧の変化ΔＶｆｂとの関係を示す
グラフである。
【図１０】 Ｐ−ＭＯＳトランジスタのホットキャリア
劣化後においてＶｇ＝Ｖｔｈにおける移動度の変化ΔＵ
０とフラットバンド電圧の変化ΔＶｆｂとの関係を示す
グラフである。
【図１１】 Ｐ−ＭＯＳトランジスタのホットキャリア
ストレス後のＦＷＤモードにおいて線形領域のドレイン
電流の変化割合ΔＩｄ／Ｉｄとストレス時間との関係を
示すグラフである。
【図１２】 Ｐ−ＭＯＳトランジスタのホットキャリア
ストレス後のＲＥＶモードにおける線形領域のドレイン
電流の変化割合ΔＩｄ／Ｉｄとストレス時間との関係を
示すグラフである。
【図１３】 Ｐ−ＭＯＳトランジスタのホットキャリア
ストレス後のＦＷＤモードにおける飽和領域のドレイン
電流の変化割合ΔＩｄ／Ｉｄとストレス時間との関係を
示すグラフである。
【図１４】 Ｐ−ＭＯＳトランジスタのホットキャリア
ストレス後のＲＥＶモードにおける飽和領域のドレイン
電流の変化割合ΔＩｄ／Ｉｄとストレス時間との関係を
示すグラフである。
【図１５】 先行技術によるＰ−ＭＯＳトランジスタの
ホットキャリア劣化のシミュレーションの概念を説明す
るための等価回路図である。
【図１６】 Ｐ−ＭＯＳトランジスタのホットキャリア
劣化に関する従来のシミュレーション方法の手順を示す
フロー図である。
【図１７】 Ｐ−ＭＯＳトランジスタのストレス印加の
前後におけるＦＷＤモードでの測定によるＶｄ−Ｉｄ特
性を示すグラフである。
【図１８】 Ｐ−ＭＯＳトランジスタのストレス印加の
前後におけるＲＥＶモードでの測定によるＶｄ−Ｉｄ特
性を示すグラフである。
【図１９】 Ｐ−ＭＯＳトランジスタのストレス印加の
前後におけるＦＷＤモードとＲＥＶモードで測定された
線形領域のＶｇ−Ｉｄ特性，飽和領域におけるＶｇ−Ｉ
ｄ特性およびＶｇ−ｇｍ特性を示すグラフである。
【符号の説明】
１Ａ 電圧制御型電流源、Ｉｄ ドレイン電流、Ｖｄ
ドレイン電圧、Ｖｔｈしきい値電圧、Ｉｇ ゲート電
流、Ｖｆｂ フラットバンド電圧、τ トランジスタの
ホットキャリア寿命、σ ドレイン電圧による酸化膜障
壁の低下の効果の係数、Ｌｅｆｆ 実効チャネル長、β
線形領域におけるドレイン電流のゲート電圧依存性を
ゲート電圧で微分してドレイン電圧で割った値、θ キ
ャリアの移動度の垂直電界依存性、Ｕ０ Ｖｇ＝Ｖｔｈ
におけるキャリアの移動度、ｇｍ相互コンダクタンス。
フロントページの続き (56)参考文献 特開 平７−99302（ＪＰ，Ａ) 特開 平５−54096（ＪＰ，Ａ) ＴＯＮＧ−ＣＨＥＲＮ ＯＮＧ ｅ ｔ．ａｌ．，Ｈｏｔ−Ｃａｒｒｉｅｒ Ｃｕｒｒｅｎｔ Ｍｏｄｅｌｉｎｇ ａ ｎｄ Ｄｅｖｉｃｅ Ｄｅｇｒａｄａｔ ｉｏｎ ｉｎ Ｓｕｒｆａｃｅ−Ｃｈａ ｎｎｅｌ ｐ−ＭＯＳＦＥＴ’ｓ，ＩＥ ＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ, 米国，1990年 ７月，Ｖｏｌ．37，Ｎ ｏ．７，ｐ．1658−1666 Ｗｅｒｎｅｒ Ｗｅｂｅｒ ｅｔ．ａ ｌ．，Ｄｙｎａｍｉｃ Ｄｅｇｒａｄａ ｔｉｏｎ ｉｎ ＭＯＳＦＥＴ’ｓ−Ｐ ａｒｔ ＩＩ：Ａｐｐｌｉｃａｔｉｏｎ ｉｎ ｔｈｅ Ｃｉｒｃｕｉｔ Ｅｎ ｖｉｒｏｎｍｅｎｔ，ＩＥＥＥ Ｔｒａ ｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔ ｒｏｎ Ｄｅｖｉｃｅｓ，米国，1991年 ８月，Ｖｏｌ．38，Ｎｏ．８，ｐ. 1859−1867 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/336 H01L 29/78 H01L 29/00 G06F 17/00

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 Ｐ−ＭＯＳトランジスタのホットキャリ
    ア劣化のシミュレーション方法であって、トランジスタ
    のストレス時とトランジスタ特性の測定時との間でソー
    ス／ドレイン間の電流の方向を変えないＦＷＤモードに
    おいて、次式（Ａ１），（Ａ２），（Ａ３）および（Ａ
    ４）を用い、 Ｖｔｈ＝Ｖｆｂ＋σ・Ｖｄ …（Ａ１） ΔＶｔｈ＝ΔＶｆｂ …（Ａ２） （ΔＶｆｂ）f ＝Ａ・τn …（Ａ３） τ＝Ｂ・（Ｉｇ／Ｗ）-m …（Ａ４） ここで、Ｖｔｈはしきい値電圧、Ｖｄはドレイン電圧、
    ＶｆｂはＶｄ＝０Ｖにおけるしきい値電圧、Ｉｇはゲー
    ト電流、Ｗはゲート幅、ΔＶｔｈとΔＶｆｂはそれぞれ
    ホットキャリア劣化によるＶｔｈとＶｆｂの変化量、σ
    はＶｄによる酸化膜障壁の低下の効果を示す係数を表わ
    し、トランジスタの寿命τは式（Ａ３）のように定義さ
    れ、（ΔＶｆｂ）f はΔＶｆｂの或る特定の値を表わ
    し、 係数Ａ，ｎ，Ｂおよびｍは予備測定実験によって定めら
    れ、これによってトランジスタ寿命τが予測され得るこ
    とを特徴とするシミュレーション方法。
  2. 【請求項２】 Ｐ−ＭＯＳトランジスタのホットキャリ
    ア劣化のシミュレーション方法であって、トランジスタ
    のストレス時とトランジスタ特性の測定時との間でソー
    ス／ドレイン間の電流を反転させるＲＥＶモードにおい
    て、次式（Ａ１），（Ａ５），（Ａ３）および（Ａ４）
    を用い、 Ｖｔｈ＝Ｖｆｂ＋σ・Ｖｄ …（Ａ１） ΔＶｔｈ＝ΔＶｆｂ＋Δσ・Ｖｄ …（Ａ５） （ΔＶｆｂ）f ＝Ａ・τn …（Ａ３） τ＝Ｂ・（Ｉｇ／Ｗ）-m …（Ａ４） ここで、Ｖｔｈはしきい値電圧、Ｖｄはドレイン電圧、
    ＶｆｂはＶｄ＝０Ｖにおけるしきい値電圧、Ｉｇはゲー
    ト電流、Ｗはゲート幅、σはＶｄによる酸化膜障壁の低
    下の効果を示す係数、ΔＶｔｈとΔＶｆｂとΔσはそれ
    ぞれホットキャリア劣化によるＶｔｈとＶｆｂとσの変
    化量を表わし、トランジスタ寿命τは式（Ａ３）のよう
    に定義され、（ΔＶｆｂ）f はΔＶｆｂの或る特定の値
    を表わし、 係数Ａ，ｎ，Ｂおよびｍは予備測定実験によって定めら
    れ、これによってトランジスタ寿命が予測され得ること
    を特徴とするシミュレーション方法。
  3. 【請求項３】 Ｐ−ＭＯＳトランジスタのホットキャリ
    ア劣化のシミュレーション方法であって、トランジスタ
    のストレス時とトランジスタ特性の測定時との間でソー
    ス／ドレイン間の電流を反転させるＲＥＶモードにおい
    て、次式（Ａ５），（Ａ６），および（Ａ７）を用い、 ΔＶｔｈ＝ΔＶｆｂ＋Δσ・Ｖｄ …（Ａ５） Δσ＝Ｃ１・ΔＶｆｂ …（Ａ６） ΔＶｔｈ＝（１＋Ｃ１・Ｖｄ）・ΔＶｆｂ …（Ａ７） ここで、Ｖｔｈはしきい値電圧、Ｖｄはドレイン電圧、
    ＶｆｂはＶｄ＝０Ｖにおけるしきい値電圧、σはＶｄに
    よる酸化膜障壁の低下の効果を示す係数、ΔＶｔｈとΔ
    ＶｆｂとΔσはそれぞれホットキャリア劣化によるＶｔ
    ｈとＶｆｂとσの変化量を表わし、 係数Ｃ１は予備測定実験によって定められ、これによっ
    てホットキャリア劣化によるΔＶｔｈが予測され得るこ
    とを特徴とするシミュレーション方法。
  4. 【請求項４】 Ｐ−ＭＯＳトランジスタのホットキャリ
    ア劣化のシミュレーション方法であって、次式（Ａ
    ５），（Ａ８）および（Ａ９）を用い、 ΔＶｔｈ＝ΔＶｆｂ＋Δσ・Ｖｄ …（Ａ５） Ｌｅｆｆ∝ σ1/C2 …（Ａ８） Ｌｅｆｆ′＝Ｌｅｆｆ−Ｌｅｔ＝Ｌｅｆｆ・｛（σ＋Δσ）／σ｝1/C2 …（Ａ９） ここで、Ｖｔｈはしきい値電圧、Ｖｄはドレイン電圧、
    ＶｆｂはＶｄ＝０Ｖにおけるしきい値電圧、σはＶｄに
    よる酸化膜障壁の低下の効果を示す係数、ΔＶｔｈとΔ
    ＶｆｂとΔσはそれぞれホットキャリア劣化によるＶｔ
    ｈとＶｆｂとσの変化量、Ｌｅｆｆはストレス印加前の
    フレッシュな実効チャネル長、Ｌｅｆｆ′はホットキャ
    リア劣化によるショートニングがおこった後の実効チャ
    ネル長、Ｌｅｔはチャネル長のショートニングを表わ
    し、 係数Ｃ２は予備測定実験によって定められ、これによっ
    てホットキャリア劣化によるチャネル長のショートニン
    グＬｅｔが予測され得ることを特徴とするシミュレーシ
    ョン方法。
  5. 【請求項５】 Ｐ−ＭＯＳトランジスタのホットキャリ
    ア劣化のシミュレーション方法であって、次式（Ａ２）
    と（Ａ５）のいずれか一方を用い、 ΔＶｔｈ＝ΔＶｆｂ …（Ａ２） ΔＶｔｈ＝ΔＶｆｂ＋Δσ・Ｖｄ …（Ａ５） さらに、次式（Ａ１０）と（Ａ１１）を用い、 μｓ＝Ｕ０／｛１＋θ・（Ｖｇ−Ｖｔｈ）｝ …（Ａ１０） Δθ＝Ｃ３・ΔＶｆｂ …（Ａ１１） ここで、Ｖｔｈはしきい値電圧、Ｖｄはドレイン電圧、
    ＶｆｂはＶｄ＝０Ｖにおけるしきい値電圧、σはＶｄに
    よる酸化膜障壁の低下の効果を示す係数、Ｖｇはゲート
    電圧、ΔＶｔｈとΔＶｆｂとΔσはそれぞれホットキャ
    リア劣化によるＶｔｈとＶｆｂとσの変化量、μｓはキ
    ャリアの移動度、Ｕ０はＶｇ＝Ｖｔｈのときの移動度、
    θはμｓの垂直電界依存性、そしてΔθはホットキャリ
    ア劣化によるθの変化量を表わし、 係数Ｃ３は予備測定実験によって定められ、これによっ
    てホットキャリア劣化によるθの変化量Δθが予測され
    得ることを特徴とするシミュレーション方法。
  6. 【請求項６】 Ｐ−ＭＯＳトランジスタのホットキャリ
    ア劣化のシミュレーション方法であって、次式（Ａ２）
    と（Ａ５）のいずれか一方を用い、 ΔＶｔｈ＝ΔＶｆｂ …（Ａ２） ΔＶｔｈ＝ΔＶｆｂ＋Δσ・Ｖｄ …（Ａ５） さらに、次式（Ａ１０）と（Ａ１２）をも用い、 μｓ＝Ｕ０／｛１＋θ・（Ｖｇ−Ｖｔｈ）｝ …（Ａ１０） ΔＵ０＝Ｃ４・ΔＶｆｂ …（Ａ１２） ここで、Ｖｔｈはしきい値電圧、Ｖｄはドレイン電圧、
    ＶｆｂはＶｄ＝０Ｖにおけるしきい値電圧、Ｖｇはゲー
    ト電圧、μｓはキャリアの移動度、θはμｓの垂直電界
    依存性、σはＶｄによる酸化膜障壁の低下の効果を示す
    係数、Ｕ０はＶｇ＝Ｖｔｈのときの移動度、ΔＶｔｈ，
    ΔＶｆｂ，ΔＵ０，ΔσおよびΔθはそれぞれホットキ
    ャリア劣化によるＶｔｈ，Ｖｆｂ，Ｕ０，σおよびθの
    変化量を表わし、 係数Ｃ４は予備測定実験によって求められ、これによっ
    て、ホットキャリア劣化によるＵ０の変化量ΔＵ０が予
    測され得ることを特徴とするシミュレーション方法。
  7. 【請求項７】 Ｐ−ＭＯＳトランジスタのホットキャリ
    ア劣化のシミュレーション方法であって、トランジスタ
    のストレス時とトランジスタ特性の測定時との間でソー
    ス／ドレイン間の電流の方向を変えないＦＷＤモードに
    おいて、次式（Ａ２），（Ａ８），（Ａ９），（Ａ１
    ０），（Ａ１１），（Ａ１２），（Ａ１３），（Ａ１４
    ａ），（Ａ１５），（Ａ１６）および（Ａ１７）を用
    い、 ΔＶｔｈ＝ΔＶｆｂ …（Ａ２） Ｌｅｆｆ∝ σ1/C2 …（Ａ８） Ｌｅｆｆ′＝Ｌｅｆｆ−Ｌｅｔ＝Ｌｅｆｆ・｛（σ＋Δσ）／σ｝1/C2 …（Ａ９） μｓ＝Ｕ０／｛１＋θ・（Ｖｇ−Ｖｔｈ）｝ …（Ａ１０） Δθ＝Ｃ３・ΔＶｆｂ …（Ａ１１） ΔＵ０＝Ｃ４・ΔＶｆｂ …（Ａ１２） Ｉｄ′＝Ｗ・（Ｃｏｘ／Ｌｅｆｆ′）・［μｓ′／｛１＋μｓ′ ・（Ｖｄ／Ｖｍａｘ）／Ｌｅｆｆ′｝］・Ｖｄ ・（Ｖｇ−Ｖｔｈ′−Ｖｄ／２） …（Ａ１３） Ｖｔｈ′＝Ｖｔｈ−ΔＶｆｂ …（Ａ１４ａ） μｓ′＝（Ｕ０＋ΔＵ０）／｛１＋（θ＋Δθ）・（Ｖｇ−Ｖｔｈ′）｝ …（Ａ１５） ＝（Ｕ０＋Ｃ４・ΔＶｆｂ)/｛１＋（θ＋Ｃ３・ΔＶｆｂ） ・（Ｖｇ−Ｖｔｈ′）｝ …（Ａ１６） ΔＩｄ＝Ｉｄ′−Ｉｄ …（Ａ１７） ここで、Ｖｔｈはしきい値電圧、Ｖｄはドレイン電圧、
    ＶｆｂはＶｄ＝０Ｖにおけるしきい値電圧、μｓはキャ
    リアの移動度、θは移動度の垂直電界依存性、Ｕ０はＶ
    ｇ＝Ｖｔｈのときの移動度、Ｗはチャネル幅、Ｃｏｘは
    ゲート酸化膜容量、Ｌｅｆｆは実効チャネル長、Ｖｍａ
    ｘは飽和速度、Ｉｄはドレイン電流、Ｉｄ′はホットキ
    ャリア劣化後における線形領域のドレイン電流、Ｌｅｆ
    ｆ′，μｓ′およびＶｔｈ′はそれぞれホットキャリア
    劣化後のＬｅｆｆ，μｓおよびＶｔｈを表わし、 係数Ｃ２，Ｃ３およびＣ４は予備測定実験によって定め
    られ、これによって、ホットキャリア劣化後のＦＷＤモ
    ードにおける線形領域のドレイン電流の変化量ΔＩｄが
    予測され得ることを特徴とするシミュレーション方法。
  8. 【請求項８】 Ｐ−ＭＯＳトランジスタのホットキャリ
    ア劣化のシミュレーション方法であって、トランジスタ
    のストレス時とトランジスタ特性の測定時との間でソー
    ス／ドレイン間の電流を反転させるＲＥＶモードにおい
    て、次式（Ａ５），（Ａ６），（Ａ８），（Ａ９），
    （Ａ１０），（Ａ１１），（Ａ１２），（Ａ１４ｂ），
    （Ａ１６），（Ａ１７）および（Ａ１８）を用い、 ΔＶｔｈ＝ΔＶｆｂ＋Δσ・Ｖｄ …（Ａ５） Δσ＝Ｃ１・ΔＶｆｂ …（Ａ６） Ｌｅｆｆ∝ σ1/C2 …（Ａ８） Ｌｅｆｆ′＝Ｌｅｆｆ−Ｌｅｔ＝Ｌｅｆｆ・｛（σ＋Δσ）／σ｝1/C2 …（Ａ９） μｓ＝Ｕ０／｛１＋θ・（Ｖｇ−Ｖｔｈ）｝ …（Ａ１０） Δθ＝Ｃ３・ΔＶｆｂ …（Ａ１１） ΔＵ０＝Ｃ４・ΔＶｆｂ …（Ａ１２） Ｖｔｈ′＝Ｖｔｈ−ΔＶｆｂ・（１＋Ｃ１・Ｖｄ） …（Ａ１４ｂ） μｓ′＝（Ｕ０＋Ｃ４・ΔＶｆｂ)/｛１＋（θ＋Ｃ３・ΔＶｆｂ） ・（Ｖｇ−Ｖｔｈ′）｝ …（Ａ１６） ΔＩｄ＝Ｉｄ′−Ｉｄ …（Ａ１７） Ｉｄ′＝Ｗ・（Ｃｏｘ／Ｌｅｆｆ′）・［μｓ′／｛１＋μｓ′ ・（Ｖｄ／Ｖｍａｘ）／Ｌｅｆｆ′｝］・Ｖｄ ・（Ｖｇ−Ｖｔｈ′−Ｖｄ／２） …（Ａ１８） ここで、Ｖｔｈはしきい値電圧、Ｖｄはドレイン電圧、
    ＶｆｂはＶｄ＝０Ｖにおけるしきい値電圧、Ｖｇはゲー
    ト電圧、Ｗはゲート幅、σはＶｄによる酸化膜障壁の低
    下の効果を示す係数、Ｉｄ′はホットキャリア劣化後に
    おける線形領域のドレイン電流、Ｃｏｘはゲート酸化膜
    容量、Ｌｅｆｆは実効チャネル長、μｓはキャリアの移
    動度、Ｖｍａｘは飽和速度、Ｌｅｆｆ′，μｓ′および
    Ｖｔｈ′はそれぞれホットキャリア劣化後のＬｅｆｆ，
    μｓおよびＶｔｈを表わし、 係数Ｃ１，Ｃ２，Ｃ３およびＣ４は予備測定実験によっ
    て定められ、これによって、ホットキャリア劣化後のＲ
    ＥＶモードにおける線形領域のドレイン電流の変化量Δ
    Ｉｄが予測され得ることを特徴とするシミュレーション
    方法。
  9. 【請求項９】 Ｐ−ＭＯＳトランジスタのホットキャリ
    ア劣化のシミュレーション方法であって、トランジスタ
    のストレス時とトランジスタ特性の測定時との間でソー
    ス／ドレイン間の電流の方向を変えないＦＷＤモードに
    おいて、次式（Ａ２），（Ａ１０），（Ａ１１），（Ａ
    １２），（Ａ１７），（Ａ１９），（Ａ２０），（Ａ２
    １），（Ａ２２）および（Ａ２３）を用い、 ΔＶｔｈ＝ΔＶｆｂ …（Ａ２） μｓ＝Ｕ０／｛１＋θ・（Ｖｇ−Ｖｔｈ）｝ …（Ａ１０） Δθ＝Ｃ３・ΔＶｆｂ …（Ａ１１） ΔＵ０＝Ｃ４・ΔＶｆｂ …（Ａ１２） ΔＩｄ＝Ｉｄ′−Ｉｄ …（Ａ１７） Ｉｄ′＝Ｗ・｛Ｃｏｘ／（Ｌｅｆｆ−ΔＬ）｝・［μｓ′／｛１＋μｓ′ ・（Ｖｄｓａｔ′／Ｖｍａｘ）／（Ｌｅｆｆ−ΔＬ）｝］ ・Ｖｄｓａｔ′・（Ｖｇ−Ｖｔｈ′−Ｖｄｓａｔ′／２） …（Ａ１９） Ｖｄｓａｔ′＝｛（Ｖｇ−Ｖｔｈ−ΔＶｔｈ）・Ｅｓａｔ・Ｌｅｆｆ｝ ／｛Ｅｓａｔ・Ｌｅｆｆ＋（Ｖｇ−Ｖｔｈ＋ΔＶｔｈ）｝ …（Ａ２０） ΔＬ＝ｋ・ｌｎ［｛（Ｖｄ−Ｖｄｓａｔ）／ｋ＋Ｅｍ｝／Ｅｓａｔ］ …（Ａ２１） Ｅｍ＝｛（Ｖｄ−Ｖｄｓａｔ）2 ／ｋ2 ＋Ｅｓａｔ2 ｝1/2 …（Ａ２２） ｋ＝０．２・Ｘｊ1/2 ・ｔｏｘ1/3 …（Ａ２３） ここで、Ｖｔｈはしきい値電圧、Ｖｄはドレイン電圧、
    ＶｆｂはＶｄ＝０Ｖにおけるしきい値電圧、Ｖｇはゲー
    ト電圧、μｓはキャリア移動度、Ｕ０はＶｇ＝Ｖｔｈに
    おける移動度、θは移動度の垂直電界依存性、Ｉｄ′は
    ホットキャリア劣化後における飽和領域のドレイン電
    流、Ｗはゲート幅、Ｃｏｘはゲート酸化膜容量、Ｌｅｆ
    ｆは実効チャネル長、μｓ′とＶｔｈ′はそれぞれホッ
    トキャリア劣化後のキャリアの移動度としきい値電圧、
    Ｖｍａｘは飽和速度、ΔＬは飽和速度領域長、Ｅｍは内
    部電界、Ｅｓａｔは飽和電界、Ｘｊは接合の深さ、ｔｏ
    ｘはゲート酸化膜厚さ、Ｖｄｓａｔ′はホットキャリア
    劣化後の飽和ドレイン電圧Ｖｄｓａｔを表わし、 係数Ｃ３とＣ４は予備測定実験によって定められ、これ
    によって、ホットキャリア劣化後のＦＷＤモードにおけ
    る飽和領域のドレイン電流の変化量ΔＩｄが予測され得
    ることを特徴とするシミュレーション方法。
  10. 【請求項１０】 Ｐ−ＭＯＳトランジスタのホットキャ
    リア劣化のシミュレーション方法であって、トランジス
    タのストレス時とトランジスタ特性の測定時との間でソ
    ース／ドレイン間の電流を反転させるＲＥＶモードにお
    いて、次式（Ａ５），（Ａ６），（Ａ８），（Ａ９），
    （Ａ１０），（Ａ１１），（Ａ１２），（Ａ１７），
    （Ａ２４）および（Ａ２５）を用い、 ΔＶｔｈ＝ΔＶｆｂ＋Δσ・Ｖｄ …（Ａ５） Δσ＝Ｃ１・ΔＶｆｂ …（Ａ６） Ｌｅｆｆ∝ σ1/C2 …（Ａ８） Ｌｅｆｆ′＝Ｌｅｆｆ−Ｌｅｔ＝Ｌｅｆｆ・｛（σ＋Δσ）／σ｝1/C2 …（Ａ９） μｓ＝Ｕ０／｛１＋θ・（Ｖｇ−Ｖｔｈ）｝ …（Ａ１０） Δθ＝Ｃ３・ΔＶｆｂ …（Ａ１１） ΔＵ０＝Ｃ４・ΔＶｆｂ …（Ａ１２） ΔＩｄ＝Ｉｄ′−Ｉｄ …（Ａ１７） Ｉｄ′＝Ｗ・｛Ｃｏｘ／（Ｌｅｆｆ′−ΔＬ）｝ ・［μｓ′／｛１＋μｓ′・（Ｖｄｓａｔ′／Ｖｍａｘ） ／（Ｌｅｆｆ′−ΔＬ）｝］ ・（Ｖｇ−Ｖｔｈ′−Ｖｄｓａｔ′／２） …（Ａ２４） Ｖｄｓａｔ′＝｛（Ｖｇ−Ｖｔｈ−ΔＶｔｈ）・Ｅｓａｔ・Ｌｅｆｆ′｝ ／｛Ｅｓａｔ・Ｌｅｆｆ′＋（Ｖｇ−Ｖｔｈ＋ΔＶｔｈ）｝ …（Ａ２５） ここで、Ｖｔｈはしきい値電圧、Ｖｄはドレイン電圧、
    ＶｆｂはＶｄ＝０Ｖにおけるしきい値電圧、Ｖｇはゲー
    ト電圧、σはＶｄによる酸化膜障壁の低下の効果を示す
    係数、μｓはキャリアの移動度、Ｕ０はＶｇ＝Ｖｔｈに
    おける移動度、θは移動度の垂直電界依存性、Ｉｄ′，
    μｓ′，Ｖｔｈ′，Ｌｅｆｆ′およびＶｄｓａｔ′はそ
    れぞれホットキャリア劣化後における飽和ドレイン電
    流，キャリア移動度，しきい値電圧，実効チャネル長お
    よび飽和ドレイン電圧、Ｗはゲート幅、Ｃｏｘはゲート
    酸化膜容量、Ｌｅｆｆはストレス印加前の実効チャネル
    長、ΔＬは飽和速度領域長、Ｖｍａｘは飽和速度、Ｌｅ
    ｔはチャネル長のショートニング、Ｅｓａｔは飽和電界
    を表わし、 係数Ｃ１，Ｃ２，Ｃ３およびＣ４は予備測定実験によっ
    て定められ、これによって、ホットキャリア劣化後のＲ
    ＥＶモードにおける飽和領域のドレイン電流の変化量Δ
    Ｉｄが予測され得ることを特徴とするシミュレーション
    方法。
JP19507194A 1994-08-19 1994-08-19 Ｐ−ｍｏｓトランジスタのホットキャリア劣化のシミュレーション方法 Expired - Fee Related JP3380054B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP19507194A JP3380054B2 (ja) 1994-08-19 1994-08-19 Ｐ−ｍｏｓトランジスタのホットキャリア劣化のシミュレーション方法
US08/463,810 US5615377A (en) 1994-08-19 1995-06-05 Method of simulating hot carrier deterioration of a P-MOS transistor
KR1019950025317A KR0162540B1 (ko) 1994-08-19 1995-08-17 P-mos 트랜지스터의 핫 캐리어 열화의 시뮬레이션 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19507194A JP3380054B2 (ja) 1994-08-19 1994-08-19 Ｐ−ｍｏｓトランジスタのホットキャリア劣化のシミュレーション方法

Publications (2)

Publication Number Publication Date
JPH0864814A JPH0864814A (ja) 1996-03-08
JP3380054B2 true JP3380054B2 (ja) 2003-02-24

Family

ID=16335078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19507194A Expired - Fee Related JP3380054B2 (ja) 1994-08-19 1994-08-19 Ｐ−ｍｏｓトランジスタのホットキャリア劣化のシミュレーション方法

Country Status (3)

Country Link
US (1) US5615377A (ja)
JP (1) JP3380054B2 (ja)
KR (1) KR0162540B1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6073082A (en) * 1996-04-11 2000-06-06 Mitsubishi Denki Kabushiki Kaisha Method of estimating lifetime of floating SOI-MOSFET
US6049213A (en) * 1998-01-27 2000-04-11 International Business Machines Corporation Method and system for testing the reliability of gate dielectric films
US6278964B1 (en) * 1998-05-29 2001-08-21 Matsushita Electric Industrial Co., Ltd. Hot carrier effect simulation for integrated circuits
JP3125870B2 (ja) * 1998-07-06 2001-01-22 日本電気株式会社 遅延計算方法及び遅延値計算プログラムを記録した記録媒体
US6198301B1 (en) * 1998-07-23 2001-03-06 Lucent Technologies Inc. Method for determining the hot carrier lifetime of a transistor
JP3382544B2 (ja) * 1998-09-14 2003-03-04 沖電気工業株式会社 Ｍｏｓｆｅｔのシミュレーション方法及び装置
US6188234B1 (en) 1999-01-07 2001-02-13 International Business Machines Corporation Method of determining dielectric time-to-breakdown
US6530064B1 (en) * 1999-12-29 2003-03-04 Texas Instruments Incorporated Method and apparatus for predicting an operational lifetime of a transistor
US6425111B1 (en) * 1999-12-30 2002-07-23 The Board Of Trustees Of The Leland Stanford Junior University Saturation region transistor modeling for geometric programming
JP3405713B2 (ja) 2000-06-27 2003-05-12 松下電器産業株式会社 半導体装置の寿命推定方法および信頼性シミュレーション方法
US7292968B2 (en) * 2000-09-29 2007-11-06 Cadence Design Systems, Inc. Hot carrier circuit reliability simulation
US7567891B1 (en) * 2000-09-29 2009-07-28 Cadence Design Systems, Inc. Hot-carrier device degradation modeling and extraction methodologies
US6583641B2 (en) * 2001-04-25 2003-06-24 United Microelectronics Corp. Method of determining integrity of a gate dielectric
US7106088B2 (en) * 2005-01-10 2006-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of predicting high-k semiconductor device lifetime
KR100796511B1 (ko) * 2006-07-31 2008-01-21 동부일렉트로닉스 주식회사 Ｍｏｓｆｅｔ에서 드레인 포화 전압을 구하는 방법
TW200809748A (en) * 2006-08-09 2008-02-16 Ind Tech Res Inst Method for simulating circuit reliability and system thereof
US8362794B2 (en) * 2009-07-23 2013-01-29 International Business Machines Corporation Method and system for assessing reliability of integrated circuit
US9141735B2 (en) * 2010-06-18 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit device reliability simulation system
CN103310028B (zh) 2012-03-07 2017-08-15 飞思卡尔半导体公司 考虑器件老化的设计集成电路的方法
CN102707227B (zh) * 2012-05-17 2014-07-23 深港产学研基地 一种场效应晶体管阈值电压提取方法
KR102087441B1 (ko) * 2012-10-17 2020-03-11 매그나칩 반도체 유한회사 웨이퍼 레벨 신뢰도 강화방법
US9213787B1 (en) * 2014-03-31 2015-12-15 Cadence Design Systems, Inc. Simulation based system and method for gate oxide reliability enhancement
KR102070722B1 (ko) 2019-06-11 2020-01-29 영현전력기술 주식회사 배전선로의 전신주 애자 설치 구조
US11537768B2 (en) * 2020-03-16 2022-12-27 Nanya Technology Corporation Method for aging simulation model establishment
CN113049936B (zh) * 2021-03-12 2022-08-19 鲁明亮 一种提取cmos器件中迁移率和源漏极串联电阻的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816753A (en) * 1987-05-21 1989-03-28 Advanced Research And Applications Corporation Method for reliability testing of integrated circuits
JPH0448640A (ja) * 1990-06-14 1992-02-18 Oki Electric Ind Co Ltd Ｍｏｓトランジスタの製造方法
DE69329543T2 (de) * 1992-12-09 2001-05-31 Compaq Computer Corp Herstellung eines Feldeffekttransistors mit integrierter Schottky-Klammerungsdiode
JP2736501B2 (ja) * 1993-09-28 1998-04-02 三菱電機株式会社 Ｍｏｓ型トランジスタのホットキャリア劣化のシミュレーション方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ＴＯＮＧ−ＣＨＥＲＮ ＯＮＧ ｅｔ．ａｌ．，Ｈｏｔ−Ｃａｒｒｉｅｒ Ｃｕｒｒｅｎｔ Ｍｏｄｅｌｉｎｇ ａｎｄ Ｄｅｖｉｃｅ Ｄｅｇｒａｄａｔｉｏｎ ｉｎ Ｓｕｒｆａｃｅ−Ｃｈａｎｎｅｌ ｐ−ＭＯＳＦＥＴ’ｓ，ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，米国，１９９０年 ７月，Ｖｏｌ．３７，Ｎｏ．７，ｐ．１６５８−１６６６
Ｗｅｒｎｅｒ Ｗｅｂｅｒ ｅｔ．ａｌ．，Ｄｙｎａｍｉｃ Ｄｅｇｒａｄａｔｉｏｎ ｉｎ ＭＯＳＦＥＴ’ｓ−Ｐａｒｔ ＩＩ：Ａｐｐｌｉｃａｔｉｏｎ ｉｎ ｔｈｅ Ｃｉｒｃｕｉｔ Ｅｎｖｉｒｏｎｍｅｎｔ，ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，米国，１９９１年 ８月，Ｖｏｌ．３８，Ｎｏ．８，ｐ．１８５９−１８６７

Also Published As

Publication number Publication date
JPH0864814A (ja) 1996-03-08
US5615377A (en) 1997-03-25
KR0162540B1 (ko) 1998-12-01
KR960009224A (ko) 1996-03-22

Similar Documents

Publication Publication Date Title
JP3380054B2 (ja) Ｐ−ｍｏｓトランジスタのホットキャリア劣化のシミュレーション方法
US6541285B2 (en) Method of estimating lifetime of semiconductor device, and method of reliability simulation
JP2736501B2 (ja) Ｍｏｓ型トランジスタのホットキャリア劣化のシミュレーション方法
JP3269459B2 (ja) Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体
GB2351156A (en) Modelling electrical characteristics of thin film transistors
Lallement et al. Modelling and characterization of non-uniform substrate doping
Chatterjee et al. A submicron DC MOSFET model for simulation of analog circuits
JP3820172B2 (ja) 半導体装置の寿命推定方法および信頼性シミュレーション方法
Mountain Application of electrical effective channel length and external resistance measurement techniques to a submicrometer CMOS process
Pan A physical-based analytical model for hot-carrier induced saturation current degradation of p-MOSFET's
Lai et al. Correlation between hot-carrier-induced interface states and GIDL current increase in n-MOSFET's
Deen et al. A new method for measuring the threshold voltage of small-geometry MOSFETs from subthreshold conduction
Leblebici et al. A one-dimensional MOSFET model for simulation of hot-carrier induced device and circuit degradation
JP2005340340A (ja) 半導体シミュレーション装置および半導体シミュレーション方法
KR100929726B1 (ko) 고전압 소자에서의 기판 전류 예측 방법
Arora et al. Capacitance modeling for deep submicron thin gate oxide MOSFETs
US20110246169A1 (en) System and method for supporting designing of semiconductor device
JP3340535B2 (ja) 半導体特性測定システム
JP2000340789A (ja) シミュレーション方法
Minehane et al. Direct BSIM3v3 parameter extraction for hot-carrier reliability simulation of N-channel LDD MOSFETs
Silva et al. Analysis of the negative-bias-temperature-instability on omega-gate silicon nanowire SOI MOSFETs with different dimensions
Oproglidis Triple-gate junctionless MOSFETs: compact models for application in circuit simulators
Ragad et al. A pseudo 2D analysis of the velocity saturation region for flash cell modeling
JPH06216381A (ja) デバイス・パラメータ抽出装置
Roux-dit-Buisson et al. Sensitive differential method for the extraction of the mobility variation in uniformly degraded MOS transistors

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021126

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071213

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081213

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees