JP3484462B2 - フローティングｓｏｉ−ｍｏｓｆｅｔの寿命を予測する方法 - Google Patents
フローティングｓｏｉ−ｍｏｓｆｅｔの寿命を予測する方法Info
- Publication number
- JP3484462B2 JP3484462B2 JP08915696A JP8915696A JP3484462B2 JP 3484462 B2 JP3484462 B2 JP 3484462B2 JP 08915696 A JP08915696 A JP 08915696A JP 8915696 A JP8915696 A JP 8915696A JP 3484462 B2 JP3484462 B2 JP 3484462B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- soi
- current
- floating
- isub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＭＯＳＦＥＴにおけ
るホットキャリア劣化によるトランジスタ寿命を予測す
る方法に関し、特に、フローティングＳＯＩ−ＭＯＳＦ
ＥＴの寿命を予測する方法に関するものである。
るホットキャリア劣化によるトランジスタ寿命を予測す
る方法に関し、特に、フローティングＳＯＩ−ＭＯＳＦ
ＥＴの寿命を予測する方法に関するものである。
【０００２】
【従来の技術】バルクのＭＯＳＦＥＴにおいては、基板
電流Ｉｓｕｂを測定することによって、ホットキャリア
劣化によるトランジスタ寿命を予測することができる。
電流Ｉｓｕｂを測定することによって、ホットキャリア
劣化によるトランジスタ寿命を予測することができる。
【０００３】図２１は、典型的なバルクのＮチャネル型
ＭＯＳＦＥＴの断面構造を概略的に示している。図２１
のＭＯＳＦＥＴにおいては、半導体基板１の一主面にソ
ース２およびドレイン３が形成されている。ソース２と
ドレイン３との間において、基板１上にゲート絶縁膜４
を介してゲート電極５が形成されている。基板１とソー
ス２はアースに接続され、ドレイン３にはドレイン電圧
Ｖｄが印加され、そしてゲート電極５にはゲート電圧Ｖ
ｇが印加される。
ＭＯＳＦＥＴの断面構造を概略的に示している。図２１
のＭＯＳＦＥＴにおいては、半導体基板１の一主面にソ
ース２およびドレイン３が形成されている。ソース２と
ドレイン３との間において、基板１上にゲート絶縁膜４
を介してゲート電極５が形成されている。基板１とソー
ス２はアースに接続され、ドレイン３にはドレイン電圧
Ｖｄが印加され、そしてゲート電極５にはゲート電圧Ｖ
ｇが印加される。
【０００４】このようなバルクのＭＯＳＦＥＴにおい
て、ソース２からドレイン３に向かってチャネル領域を
通して電子ｅが流れるとき、ドレイン３の近傍で星印で
表わされているようなインパクトイオン化を起こし得
る。インパクトイオン化は、高エネルギを有するホット
キャリアである電子ｅと正孔ｈのペアを生じる。その正
孔ｈは基板１内を拡散し、基板電極（またはウェル電
極）を通して基板電流Ｉｓｕｂとして基板１から出てい
く。この基板電流Ｉｓｕｂは、図２１に示されているよ
うな電流計Ａを用いて測定することができる。
て、ソース２からドレイン３に向かってチャネル領域を
通して電子ｅが流れるとき、ドレイン３の近傍で星印で
表わされているようなインパクトイオン化を起こし得
る。インパクトイオン化は、高エネルギを有するホット
キャリアである電子ｅと正孔ｈのペアを生じる。その正
孔ｈは基板１内を拡散し、基板電極（またはウェル電
極）を通して基板電流Ｉｓｕｂとして基板１から出てい
く。この基板電流Ｉｓｕｂは、図２１に示されているよ
うな電流計Ａを用いて測定することができる。
【０００５】他方、ホットキャリアの電子ｅはゲート絶
縁膜４内へ突入し、そこでトラップされたり、チャネル
領域とゲート絶縁膜との間に界面準位を生じ得る。この
ようなホットキャリアがトランジスタ特性を劣化させる
のである。
縁膜４内へ突入し、そこでトラップされたり、チャネル
領域とゲート絶縁膜との間に界面準位を生じ得る。この
ようなホットキャリアがトランジスタ特性を劣化させる
のである。
【０００６】以上からわかるように、基板電流はドレイ
ン近傍におけるインパクトイオン化によるホットキャリ
アが原因となって生じるので、基板電流とホットキャリ
アとの間には密接な相関関係が存在する。したがって、
基板電流を測定することによって、ホットキャリア劣化
によるトランジスタ寿命を予測することが可能となる。
ン近傍におけるインパクトイオン化によるホットキャリ
アが原因となって生じるので、基板電流とホットキャリ
アとの間には密接な相関関係が存在する。したがって、
基板電流を測定することによって、ホットキャリア劣化
によるトランジスタ寿命を予測することが可能となる。
【０００７】
【発明が解決しようとする課題】図２２は、典型的なＳ
ＯＩ−ＭＯＳＦＥＴの断面構造を概略的に示している。
このＳＯＩ−ＭＯＳＦＥＴにおいては、半導体基板１上
に埋込絶縁層６と半導体層１Ａがその順序で積層されて
いる。ＳＯＩ−ＭＯＳＦＥＴにおいて、半導体層１Ａは
埋込絶縁層６によって基板１から分離されており、半導
体層１Ａは図２１におけるバルクのＭＯＳＦＥＴにおけ
る基板１に対応する。半導体層１Ａ内には、ソース２と
ドレイン３が形成されている。半導体層１Ａのうち、ソ
ース２とドレイン３を除く領域はボディ領域１Ｂと呼ば
れる。ソース２とドレイン３との間において、半導体層
１Ａ上にはゲート絶縁膜４を介してゲート電極５が形成
されている。ソース２はアースに接続され、ドレイン３
にはドレイン電圧Ｖｄが印加され、そしてゲート電極５
にはゲート電圧Ｖｇが印加される。
ＯＩ−ＭＯＳＦＥＴの断面構造を概略的に示している。
このＳＯＩ−ＭＯＳＦＥＴにおいては、半導体基板１上
に埋込絶縁層６と半導体層１Ａがその順序で積層されて
いる。ＳＯＩ−ＭＯＳＦＥＴにおいて、半導体層１Ａは
埋込絶縁層６によって基板１から分離されており、半導
体層１Ａは図２１におけるバルクのＭＯＳＦＥＴにおけ
る基板１に対応する。半導体層１Ａ内には、ソース２と
ドレイン３が形成されている。半導体層１Ａのうち、ソ
ース２とドレイン３を除く領域はボディ領域１Ｂと呼ば
れる。ソース２とドレイン３との間において、半導体層
１Ａ上にはゲート絶縁膜４を介してゲート電極５が形成
されている。ソース２はアースに接続され、ドレイン３
にはドレイン電圧Ｖｄが印加され、そしてゲート電極５
にはゲート電圧Ｖｇが印加される。
【０００８】図２２からわかるように、一般にＳＯＩ−
ＭＯＳＦＥＴにおいては基板電極なるものが存在しな
い。したがって、一般にＳＯＩ−ＭＯＳＦＥＴにおい
て、ホットキャリア劣化によるトランジスタ寿命を基板
電流から予測することはできない。
ＭＯＳＦＥＴにおいては基板電極なるものが存在しな
い。したがって、一般にＳＯＩ−ＭＯＳＦＥＴにおい
て、ホットキャリア劣化によるトランジスタ寿命を基板
電流から予測することはできない。
【０００９】また、図２２からわかるように、ボディ領
域１Ｂが埋込絶縁層６によって基板１から分離されてい
るので、インパクトイオン化で生じたホールｈはボディ
領域１Ｂ内に蓄積される傾向にあり、そのボディ領域の
電位を上昇させる。ボディ領域１Ｂの電位が上昇すれ
ば、ソース２，ボディ領域１Ｂ，およびドレイン３によ
って形成されるＮ−Ｐ−Ｎバイポーラトランジスタがオ
ン状態になって、ソース２とドレイン３との間の電流が
さらに増大する（寄生バイポーラ効果）。このような寄
生バイポーラ効果によって増大した電流がホットキャリ
アの生成を増大させ、このことがトランジスタ特性の劣
化を加速させるという複雑な問題が生じる。すなわち、
この寄生バイポーラ効果も、ホットキャリア劣化による
ＳＯＩ−ＭＯＳＦＥＴの寿命を予測することを難しくし
ている。
域１Ｂが埋込絶縁層６によって基板１から分離されてい
るので、インパクトイオン化で生じたホールｈはボディ
領域１Ｂ内に蓄積される傾向にあり、そのボディ領域の
電位を上昇させる。ボディ領域１Ｂの電位が上昇すれ
ば、ソース２，ボディ領域１Ｂ，およびドレイン３によ
って形成されるＮ−Ｐ−Ｎバイポーラトランジスタがオ
ン状態になって、ソース２とドレイン３との間の電流が
さらに増大する（寄生バイポーラ効果）。このような寄
生バイポーラ効果によって増大した電流がホットキャリ
アの生成を増大させ、このことがトランジスタ特性の劣
化を加速させるという複雑な問題が生じる。すなわち、
この寄生バイポーラ効果も、ホットキャリア劣化による
ＳＯＩ−ＭＯＳＦＥＴの寿命を予測することを難しくし
ている。
【００１０】図２３は、図２２に示されているようなＳ
ＯＩ−ＭＯＳＦＥＴの寿命を測定した結果を示すグラフ
である。このグラフにおいて、横軸はドレイン電流の逆
数１／Ｖｄ（１／Ｖ）を表わし、縦軸はトランジスタ寿
命τ（ｓｅｃ）を対数目盛で表わしている。測定された
ＳＯＩ−ＭＯＳＦＥＴは０．３μｍのチャネル長さＬを
有し、ホットキャリアストレス条件として、０．７Ｖの
ゲート電圧Ｖｇが印加された。図２３からわかるよう
に、ドレイン電圧Ｖｄの大きな領域（グラフの左側）に
おいてトランジスタ寿命が急激に低下している。このよ
うに、トランジスタ寿命のプロットが直線にならないの
で、ＳＯＩ−ＭＯＳＦＥＴの正確な寿命を予測すること
が困難となっている。たとえば、ＳＯＩ−ＭＯＳＦＥＴ
が１０年の寿命を有するために許容されるドレイン電圧
Ｖｄをグラフの左側の２つの測定点から予測すれば３．
１３Ｖ以下であればよいことになるが、グラフの右側の
４つの測定点から予測すれば１．９６Ｖ以下でなければ
ならないことになる。比較的小さなドレイン電圧領域に
おいてはトランジスタ寿命のプロットは良好な直線性を
示すが、その範囲でトランジスタ寿命を測定するために
は約１０4 〜１０6 秒の長いストレス試験を必要とし、
簡便な寿命予測方法を得ることができなかった。
ＯＩ−ＭＯＳＦＥＴの寿命を測定した結果を示すグラフ
である。このグラフにおいて、横軸はドレイン電流の逆
数１／Ｖｄ（１／Ｖ）を表わし、縦軸はトランジスタ寿
命τ（ｓｅｃ）を対数目盛で表わしている。測定された
ＳＯＩ−ＭＯＳＦＥＴは０．３μｍのチャネル長さＬを
有し、ホットキャリアストレス条件として、０．７Ｖの
ゲート電圧Ｖｇが印加された。図２３からわかるよう
に、ドレイン電圧Ｖｄの大きな領域（グラフの左側）に
おいてトランジスタ寿命が急激に低下している。このよ
うに、トランジスタ寿命のプロットが直線にならないの
で、ＳＯＩ−ＭＯＳＦＥＴの正確な寿命を予測すること
が困難となっている。たとえば、ＳＯＩ−ＭＯＳＦＥＴ
が１０年の寿命を有するために許容されるドレイン電圧
Ｖｄをグラフの左側の２つの測定点から予測すれば３．
１３Ｖ以下であればよいことになるが、グラフの右側の
４つの測定点から予測すれば１．９６Ｖ以下でなければ
ならないことになる。比較的小さなドレイン電圧領域に
おいてはトランジスタ寿命のプロットは良好な直線性を
示すが、その範囲でトランジスタ寿命を測定するために
は約１０4 〜１０6 秒の長いストレス試験を必要とし、
簡便な寿命予測方法を得ることができなかった。
【００１１】以上のような先行技術における課題に鑑
み、本発明の目的は、フローティングＳＯＩ−ＭＯＳＦ
ＥＴの寿命を簡便にかつ精度よく予測し得る方法を提供
することである。
み、本発明の目的は、フローティングＳＯＩ−ＭＯＳＦ
ＥＴの寿命を簡便にかつ精度よく予測し得る方法を提供
することである。
【００１２】
【課題を解決するための手段】本発明の一つの態様によ
れば、フローティングＳＯＩ−ＭＯＳＦＥＴの寿命を予
測する方法は、そのフローティングＳＯＩ−ＭＯＳＦＥ
Ｔにおけるドレイン電流Ｉｄ f を測定し、ボディ固定Ｓ
ＯＩ−ＭＯＳＦＥＴにおけるドレイン電流Ｉｄ t と基板
電流Ｉｓｕｂとを測定し、近似式Ｉｈ f ≒（Ｉｄ f ／Ｉｄ
t ）に基づいてホットキャリヤストレス条件のもとでフ
ローティングＳＯＩ−ＭＯＳＦＥＴのホール電流Ｉｈ f
を推定し、そしてその推定されたホール電流Ｉｈ f を用
いてフローティングＳＯＩ−ＭＯＳＦＥＴの寿命を予測
することを特徴としている。 本発明のもう一つの態様に
よれば、フローティングＳＯＩ−ＭＯＳＦＥＴの寿命を
予測する方法は、ホディ固定ＳＯＩ−ＭＯＳＦＥＴに関
して、ホットキャリアストレス試験によって、少なくと
も２通りのストレス条件Ｓ1とＳ2にそれぞれ対応して基
板電流Ｉｓｕｂ1とＩｓｕｂ2，ドレイン電流Ｉｄ1 tとＩ
ｄ2 t，およびトランジスタ寿命τ1 tとτ2 tを求めるステ
ップと、少なくともＩｓｕｂ1，Ｉｓｕｂ2，Ｉｄ1 t，Ｉ
ｄ2 t，τ1 tおよびτ2 tを用いて、ボディ固定ＳＯＩ−Ｍ
ＯＳＦＥＴのチャネル幅Ｗtを含む次式（２）における
定数ＡとＢを決定するステップと、
れば、フローティングＳＯＩ−ＭＯＳＦＥＴの寿命を予
測する方法は、そのフローティングＳＯＩ−ＭＯＳＦＥ
Ｔにおけるドレイン電流Ｉｄ f を測定し、ボディ固定Ｓ
ＯＩ−ＭＯＳＦＥＴにおけるドレイン電流Ｉｄ t と基板
電流Ｉｓｕｂとを測定し、近似式Ｉｈ f ≒（Ｉｄ f ／Ｉｄ
t ）に基づいてホットキャリヤストレス条件のもとでフ
ローティングＳＯＩ−ＭＯＳＦＥＴのホール電流Ｉｈ f
を推定し、そしてその推定されたホール電流Ｉｈ f を用
いてフローティングＳＯＩ−ＭＯＳＦＥＴの寿命を予測
することを特徴としている。 本発明のもう一つの態様に
よれば、フローティングＳＯＩ−ＭＯＳＦＥＴの寿命を
予測する方法は、ホディ固定ＳＯＩ−ＭＯＳＦＥＴに関
して、ホットキャリアストレス試験によって、少なくと
も２通りのストレス条件Ｓ1とＳ2にそれぞれ対応して基
板電流Ｉｓｕｂ1とＩｓｕｂ2，ドレイン電流Ｉｄ1 tとＩ
ｄ2 t，およびトランジスタ寿命τ1 tとτ2 tを求めるステ
ップと、少なくともＩｓｕｂ1，Ｉｓｕｂ2，Ｉｄ1 t，Ｉ
ｄ2 t，τ1 tおよびτ2 tを用いて、ボディ固定ＳＯＩ−Ｍ
ＯＳＦＥＴのチャネル幅Ｗtを含む次式（２）における
定数ＡとＢを決定するステップと、
【００１３】
【数４】
【００１４】ボディ固定ＳＯＩ−ＭＯＳＦＥＴに関して
基板電流のストレス条件依存性Ｉｓｕｂ（Ｓ）とドレイ
ン電流のストレス条件依存性Ｉｄt （Ｓ）を測定によっ
て求めるとともに、フローティングＳＯＩ−ＭＯＳＦＥ
Ｔのドレイン電流のストレス条件依存性Ｉｄf （Ｓ）を
測定によって求めるステップと、Ａ，Ｂ，Ｉｓｕｂ
（Ｓ），Ｉｄt （Ｓ）およびＩｄf （Ｓ）を用いて、フ
ローティングＳＯＩ−ＭＯＳＦＥＴの既知のチャネル幅
Ｗf を含む次式（５）によって、
基板電流のストレス条件依存性Ｉｓｕｂ（Ｓ）とドレイ
ン電流のストレス条件依存性Ｉｄt （Ｓ）を測定によっ
て求めるとともに、フローティングＳＯＩ−ＭＯＳＦＥ
Ｔのドレイン電流のストレス条件依存性Ｉｄf （Ｓ）を
測定によって求めるステップと、Ａ，Ｂ，Ｉｓｕｂ
（Ｓ），Ｉｄt （Ｓ）およびＩｄf （Ｓ）を用いて、フ
ローティングＳＯＩ−ＭＯＳＦＥＴの既知のチャネル幅
Ｗf を含む次式（５）によって、
【００１５】
【数５】
【００１６】任意のストレス条件におけるフローティン
グＳＯＩ−ＭＯＳＦＥＴの寿命τf （Ｓ）を求めるステ
ップを含んでいることを特徴としている。
グＳＯＩ−ＭＯＳＦＥＴの寿命τf （Ｓ）を求めるステ
ップを含んでいることを特徴としている。
【００１７】
【発明の実施の形態】本発明によるＳＯＩ−ＭＯＳＦＥ
Ｔの寿命を予測する方法は、次のような原理に基づいて
いる。
Ｔの寿命を予測する方法は、次のような原理に基づいて
いる。
【００１８】前述のように、図２１に示されているよう
なバルクのＭＯＳＦＥＴにおいては、ドレイン近傍で起
こるインパクトイオン化で生じたホールによる基板電流
Ｉｓｕｂを測定することによって、ホットキャリアスト
レス劣化によるトランジスタ寿命（以下、「ＨＣ寿命」
とも称する）を予測することができる。他方、図２２に
示されているようなフローティングＳＯＩ−ＭＯＳＦＥ
Ｔにおいては基板電流Ｉｓｕｂが存在しないが、ドレイ
ン近傍で起こるインパクトイオン化で生じたホールによ
る電流Ｉｈf を推定できるならば、バルクのＭＯＳＦＥ
Ｔと同様にＨＣ寿命を予測することができる。
なバルクのＭＯＳＦＥＴにおいては、ドレイン近傍で起
こるインパクトイオン化で生じたホールによる基板電流
Ｉｓｕｂを測定することによって、ホットキャリアスト
レス劣化によるトランジスタ寿命（以下、「ＨＣ寿命」
とも称する）を予測することができる。他方、図２２に
示されているようなフローティングＳＯＩ−ＭＯＳＦＥ
Ｔにおいては基板電流Ｉｓｕｂが存在しないが、ドレイ
ン近傍で起こるインパクトイオン化で生じたホールによ
る電流Ｉｈf を推定できるならば、バルクのＭＯＳＦＥ
Ｔと同様にＨＣ寿命を予測することができる。
【００１９】本発明者は、研究の結果、このホール電流
Ｉｈf が次式（１）によって近似し得ることを見出し
た。
Ｉｈf が次式（１）によって近似し得ることを見出し
た。
【００２０】
Ｉｎf ≒（Ｉｄf ／Ｉｄt ）Ｉｓｕｂ （１）
ここで、Ｉｄf はフローティングＳＯＩ−ＭＯＳＦＥＴ
におけるドレイン電流を表わし、Ｉｄt とＩｓｕｂはそ
れぞれボディ固定ＳＯＩ−ＭＯＳＦＥＴにおけるドレイ
ン電流と基板電流を表わしている。すなわち、ボディ領
域が一定電位に固定されたＳＯＩ−ＭＯＳＦＥＴの寿命
を予測する式におけるＩｓｕｂの代わりに式（１）のＩ
ｈf を用いることによってフローティングＳＯＩ−ＭＯ
ＳＦＥＴの寿命を予測することができる。
におけるドレイン電流を表わし、Ｉｄt とＩｓｕｂはそ
れぞれボディ固定ＳＯＩ−ＭＯＳＦＥＴにおけるドレイ
ン電流と基板電流を表わしている。すなわち、ボディ領
域が一定電位に固定されたＳＯＩ−ＭＯＳＦＥＴの寿命
を予測する式におけるＩｓｕｂの代わりに式（１）のＩ
ｈf を用いることによってフローティングＳＯＩ−ＭＯ
ＳＦＥＴの寿命を予測することができる。
【００２１】図１は、ボディ固定ＳＯＩ−ＭＯＳＦＥＴ
の一例を示す概略的な上面図である。図１に示されてい
るように、ゲート電極５をＨ型に形成することによっ
て、ゲート電極５に隣接したボディ電極１Ｂを設けるこ
とができる。このボディ電極１Ｂを用いれば、ＳＯＩ−
ＭＯＳＦＥＴにおいても基板電流Ｉｓｕｂを測定するこ
とができる。したがって、この基板電流Ｉｓｕｂを用い
れば、バルクのＭＯＳＦＥＴの場合と同様に、ボディ固
定されたＳＯＩ−ＭＯＳＦＥＴのＨＣ寿命を予測するこ
とができる。ただし、本発明によって予測しようとして
いるのは図１に示されているようなボディ固定ＳＯＩ−
ＭＯＳＦＥＴの寿命ではなく、図２２に示されているよ
うなフローティングＳＯＩ−ＭＯＳＦＥＴの寿命であ
る。
の一例を示す概略的な上面図である。図１に示されてい
るように、ゲート電極５をＨ型に形成することによっ
て、ゲート電極５に隣接したボディ電極１Ｂを設けるこ
とができる。このボディ電極１Ｂを用いれば、ＳＯＩ−
ＭＯＳＦＥＴにおいても基板電流Ｉｓｕｂを測定するこ
とができる。したがって、この基板電流Ｉｓｕｂを用い
れば、バルクのＭＯＳＦＥＴの場合と同様に、ボディ固
定されたＳＯＩ−ＭＯＳＦＥＴのＨＣ寿命を予測するこ
とができる。ただし、本発明によって予測しようとして
いるのは図１に示されているようなボディ固定ＳＯＩ−
ＭＯＳＦＥＴの寿命ではなく、図２２に示されているよ
うなフローティングＳＯＩ−ＭＯＳＦＥＴの寿命であ
る。
【００２２】本発明の第１の実施の形態においては、ま
ず第１のステップとして、図１に示されているようなボ
ディ固定ＳＯＩ−ＭＯＳＦＥＴに関して、ホットキャリ
アストレス試験によって、少なくとも２通りのストレス
条件Ｓ1 とＳ2 に対応して、基板電流Ｉｓｕｂ1 とＩｓ
ｕｂ2 ，およびドレイン電流Ｉｄ1 t とＩｄ2 t が２つ
の電流計Ａによってそれぞれ測定される。そして、その
ような少なくとも２通りのストレス条件Ｓ1 とＳ2 の下
で、ボディ固定ＳＯＩ−ＭＯＳＦＥＴのＨＣ寿命τt が
求められる。
ず第１のステップとして、図１に示されているようなボ
ディ固定ＳＯＩ−ＭＯＳＦＥＴに関して、ホットキャリ
アストレス試験によって、少なくとも２通りのストレス
条件Ｓ1 とＳ2 に対応して、基板電流Ｉｓｕｂ1 とＩｓ
ｕｂ2 ，およびドレイン電流Ｉｄ1 t とＩｄ2 t が２つ
の電流計Ａによってそれぞれ測定される。そして、その
ような少なくとも２通りのストレス条件Ｓ1 とＳ2 の下
で、ボディ固定ＳＯＩ−ＭＯＳＦＥＴのＨＣ寿命τt が
求められる。
【００２３】図２は、ボディ固定ＳＯＩ−ＭＯＳＦＥＴ
のＨＣ寿命τt を決定する方法を示すグラフである。こ
のグラフにおいて、横軸はホットキャリアストレス時間
（ｓｅｃ）を表わし、縦軸はトランジスタパラメータの
シフト量として｜ΔＩｄt ／Ｉｄ0 t ｜（％）を表わし
ている。このトランジスタパラメータのシフト量とし
て、しきい値電圧のシフト量ΔＶｔｈを用いてもよい。
図２に示されているようなグラフにおいて、トランジス
タパラメータが予め定められた割合（基準）までシフト
したときがトランジスタ寿命τt として決定される。た
とえば、図２に示されているように、ドレイン電流Ｉｄ
t の低下量ΔＩｄt が初期ドレイン電流Ｉｄ0 t の１５
％に達したときが寿命τt として決定される。このよう
にして、前述の少なくとも２通りのストレス条件Ｓ1 と
Ｓ2 に対応する寿命τ1 t とτ2 tが決定される。
のＨＣ寿命τt を決定する方法を示すグラフである。こ
のグラフにおいて、横軸はホットキャリアストレス時間
（ｓｅｃ）を表わし、縦軸はトランジスタパラメータの
シフト量として｜ΔＩｄt ／Ｉｄ0 t ｜（％）を表わし
ている。このトランジスタパラメータのシフト量とし
て、しきい値電圧のシフト量ΔＶｔｈを用いてもよい。
図２に示されているようなグラフにおいて、トランジス
タパラメータが予め定められた割合（基準）までシフト
したときがトランジスタ寿命τt として決定される。た
とえば、図２に示されているように、ドレイン電流Ｉｄ
t の低下量ΔＩｄt が初期ドレイン電流Ｉｄ0 t の１５
％に達したときが寿命τt として決定される。このよう
にして、前述の少なくとも２通りのストレス条件Ｓ1 と
Ｓ2 に対応する寿命τ1 t とτ2 tが決定される。
【００２４】第２のステップでは、第１のステップで得
られるボディ固定ＳＯＩ−ＭＯＳＦＥＴに関するドレイ
ン電流Ｉｄt ，基板電流Ｉｓｕｂ，およびＨＣ寿命τt
を用いて、図３に示されているようなグラフが描かれ
る。図３のグラフにおいて、横軸はＩｓｕｂ／Ｉｄt を
表わし、縦軸はτt ・Ｉｄt ／Ｗt を表わしている。な
お、Ｗt はボディ固定ＳＯＩ−ＭＯＳＦＥＴの既知のチ
ャネル幅を表わす。図３においては、３通りのストレス
条件における測定結果がプロットされている。図３のグ
ラフにおける直線に次式（２）がフィットするように定
数ＡとＢが決定される（IEEE Transaction on Electron
Devices, Vol.ED-32, No.2, 1955, pp.375- 385参
照）。
られるボディ固定ＳＯＩ−ＭＯＳＦＥＴに関するドレイ
ン電流Ｉｄt ，基板電流Ｉｓｕｂ，およびＨＣ寿命τt
を用いて、図３に示されているようなグラフが描かれ
る。図３のグラフにおいて、横軸はＩｓｕｂ／Ｉｄt を
表わし、縦軸はτt ・Ｉｄt ／Ｗt を表わしている。な
お、Ｗt はボディ固定ＳＯＩ−ＭＯＳＦＥＴの既知のチ
ャネル幅を表わす。図３においては、３通りのストレス
条件における測定結果がプロットされている。図３のグ
ラフにおける直線に次式（２）がフィットするように定
数ＡとＢが決定される（IEEE Transaction on Electron
Devices, Vol.ED-32, No.2, 1955, pp.375- 385参
照）。
【００２５】
【数６】
【００２６】第３のステップでは、図１のトランジスタ
において基板電流のドレイン電圧依存性Ｉｓｕｂ（Ｖ
ｄ）が測定される。図４のグラフは、この測定結果の一
例を示している。すなわち、このグラフにおいて、横軸
はドレイン電圧Ｖｄ（Ｖ）を表わし、縦軸は基板電流Ｉ
ｓｕｂ（Ｖ）を表わしている。図４の測定において、ゲ
ート電圧Ｖｇは一定に維持され、ドレイン電圧Ｖｄt が
０Ｖから４Ｖまで変化させられる。この図４の測定は、
前述のステップ１における異なるストレス条件下におけ
る基板電流Ｉｓｕｂ1 やＩｓｕｂ2 を求める測定を兼ね
ることができる。
において基板電流のドレイン電圧依存性Ｉｓｕｂ（Ｖ
ｄ）が測定される。図４のグラフは、この測定結果の一
例を示している。すなわち、このグラフにおいて、横軸
はドレイン電圧Ｖｄ（Ｖ）を表わし、縦軸は基板電流Ｉ
ｓｕｂ（Ｖ）を表わしている。図４の測定において、ゲ
ート電圧Ｖｇは一定に維持され、ドレイン電圧Ｖｄt が
０Ｖから４Ｖまで変化させられる。この図４の測定は、
前述のステップ１における異なるストレス条件下におけ
る基板電流Ｉｓｕｂ1 やＩｓｕｂ2 を求める測定を兼ね
ることができる。
【００２７】同様に、図１のトランジスタにおけるドレ
イン電流のドレイン電圧依存性Ｉｄ t （Ｖｄ）が測定さ
れる。この場合にも、図４の場合と同じくＶｇが一定に
維持されてＶｄが０Ｖから４Ｖまで変化させられる。図
５は、この測定結果として、Ｉｄt とＶｄとの関係を示
している。
イン電流のドレイン電圧依存性Ｉｄ t （Ｖｄ）が測定さ
れる。この場合にも、図４の場合と同じくＶｇが一定に
維持されてＶｄが０Ｖから４Ｖまで変化させられる。図
５は、この測定結果として、Ｉｄt とＶｄとの関係を示
している。
【００２８】さらに、フローティングＳＯＩ−ＭＯＳＦ
ＥＴを用いて、ドレイン電流のドレイン電圧依存性Ｉｄ
f （Ｖｄ）が測定される。この測定には、図６に示され
ているようにボディ端子を有さないフローティングＳＯ
Ｉ−ＭＯＳＦＥＴを用いてもよいし、図７に示されてい
るようなホディ端子１Ｂがフローティング状態にされて
測定されてもよい。この測定においても、図４の場合と
同じくゲート電圧Ｖｇが一定に維持され、ドレイン電圧
Ｖｄが０Ｖから４Ｖまで変化させられる。図８は、この
ような測定結果の一例としてのＩｄf とＶｄとの関係を
示している。
ＥＴを用いて、ドレイン電流のドレイン電圧依存性Ｉｄ
f （Ｖｄ）が測定される。この測定には、図６に示され
ているようにボディ端子を有さないフローティングＳＯ
Ｉ−ＭＯＳＦＥＴを用いてもよいし、図７に示されてい
るようなホディ端子１Ｂがフローティング状態にされて
測定されてもよい。この測定においても、図４の場合と
同じくゲート電圧Ｖｇが一定に維持され、ドレイン電圧
Ｖｄが０Ｖから４Ｖまで変化させられる。図８は、この
ような測定結果の一例としてのＩｄf とＶｄとの関係を
示している。
【００２９】最後の第４のステップでは、以上のステッ
プで求められたＡ，Ｂ，Ｉｓｕｂ（Ｖｄ），Ｉｄ（Ｖ
ｄ）およびＩｄf （Ｖｄ）を用いて、次式（３）によっ
て、
プで求められたＡ，Ｂ，Ｉｓｕｂ（Ｖｄ），Ｉｄ（Ｖ
ｄ）およびＩｄf （Ｖｄ）を用いて、次式（３）によっ
て、
【００３０】
【数７】
【００３１】フローティングＳＯＩ−ＭＯＳＦＥＴのＨ
Ｃ寿命τf （Ｖｄ）を予測することができる。
Ｃ寿命τf （Ｖｄ）を予測することができる。
【００３２】図９は、フローティングＳＯＩ−ＭＯＳＦ
ＥＴにおいて実測されたＨＣ寿命と本発明の第１の実施
の形態によって予測されたＨＣ寿命との関係を示すグラ
フである。白丸印は実測されたＨＣ寿命を表わし、破線
の曲線は本発明の第１の実施の形態によって予測された
ＨＣ寿命を表わしている。図９から明らかなように、実
測されたトランジスタ寿命と本発明によって予測された
トランジスタ寿命は高Ｖｄ側（グラフの左側）と低Ｖｄ
側（グラフの右側）の双方において良好に一致している
ことがわかる。すなわち、ボディ固定ＳＯＩ−ＭＯＳＦ
ＥＴのＨＣ寿命を測定するだけで、フローティングＳＯ
Ｉ−ＭＯＳＦＥＴのＨＣ寿命を精度よく予測することが
できる。
ＥＴにおいて実測されたＨＣ寿命と本発明の第１の実施
の形態によって予測されたＨＣ寿命との関係を示すグラ
フである。白丸印は実測されたＨＣ寿命を表わし、破線
の曲線は本発明の第１の実施の形態によって予測された
ＨＣ寿命を表わしている。図９から明らかなように、実
測されたトランジスタ寿命と本発明によって予測された
トランジスタ寿命は高Ｖｄ側（グラフの左側）と低Ｖｄ
側（グラフの右側）の双方において良好に一致している
ことがわかる。すなわち、ボディ固定ＳＯＩ−ＭＯＳＦ
ＥＴのＨＣ寿命を測定するだけで、フローティングＳＯ
Ｉ−ＭＯＳＦＥＴのＨＣ寿命を精度よく予測することが
できる。
【００３３】図１０は、上述の第１の実施の形態による
フローティングＳＯＩ−ＭＯＳＦＥＴの寿命を予測する
手順を示すフロー図である。この図によって、式（３）
を利用してフローティングＳＯＩ−ＭＯＳＦＥＴの寿命
を予測する方法の手順が、視覚的により明らかに理解さ
れよう。
フローティングＳＯＩ−ＭＯＳＦＥＴの寿命を予測する
手順を示すフロー図である。この図によって、式（３）
を利用してフローティングＳＯＩ−ＭＯＳＦＥＴの寿命
を予測する方法の手順が、視覚的により明らかに理解さ
れよう。
【００３４】上述のトランジスタ寿命の予測方法は、基
板またはウェルがフローティング状態にされているバル
クのＭＯＳＦＥＴにも適用し得ることが理解されよう。
また、同様に、ボディ電極を有さないＴＦＴ（薄膜トラ
ンジスタ）のＨＣ寿命の予測にも適用し得る。
板またはウェルがフローティング状態にされているバル
クのＭＯＳＦＥＴにも適用し得ることが理解されよう。
また、同様に、ボディ電極を有さないＴＦＴ（薄膜トラ
ンジスタ）のＨＣ寿命の予測にも適用し得る。
【００３５】本発明の第２の実施の形態においても、第
１と第２のステップは、第１の実施の形態における第１
と第２のステップと同様に行なわれる。
１と第２のステップは、第１の実施の形態における第１
と第２のステップと同様に行なわれる。
【００３６】しかし、第３のステップにおいては、図１
に示されているようなボディ固定ＳＯＩ−ＭＯＳＦＥＴ
を用いて、基板電流のゲート電圧依存性Ｉｓｕｂ（Ｖ
ｇ）が測定される。たとえば、ドレイン電圧Ｖｄが一定
にされ、ゲート電圧Ｖｇが０Ｖから３．０Ｖまで変化さ
せられる。この測定結果の一例が、図１１に示されてい
る。
に示されているようなボディ固定ＳＯＩ−ＭＯＳＦＥＴ
を用いて、基板電流のゲート電圧依存性Ｉｓｕｂ（Ｖ
ｇ）が測定される。たとえば、ドレイン電圧Ｖｄが一定
にされ、ゲート電圧Ｖｇが０Ｖから３．０Ｖまで変化さ
せられる。この測定結果の一例が、図１１に示されてい
る。
【００３７】同様に、図１に示されているようなボディ
固定ＳＯＩ−ＭＯＳＦＥＴを用いて、ドレイン電流のゲ
ート電圧依存性Ｉｄt （Ｖｇ）が測定される。このと
き、図１１の場合と同じくドレイン電圧Ｖｄが一定電圧
に設定され、ゲート電圧Ｖｇが０Ｖから３．０Ｖまで変
化させられる。この測定結果の一例が、図１２において
示されている。
固定ＳＯＩ−ＭＯＳＦＥＴを用いて、ドレイン電流のゲ
ート電圧依存性Ｉｄt （Ｖｇ）が測定される。このと
き、図１１の場合と同じくドレイン電圧Ｖｄが一定電圧
に設定され、ゲート電圧Ｖｇが０Ｖから３．０Ｖまで変
化させられる。この測定結果の一例が、図１２において
示されている。
【００３８】さらに、図９または図１０に示されている
ようなフローティングＳＯＩ−ＭＯＳＦＥＴを用いて、
ドレイン電流のゲート電圧依存性Ｉｄf （Ｖｇ）が測定
される。このときも、図１１の場合と同じくドレイン電
圧Ｖｄが一定電圧に設定され、ゲート電圧Ｖｇが０Ｖか
ら３．０Ｖまで変化させられる。この測定結果の一例
が、図１３に示されている。
ようなフローティングＳＯＩ−ＭＯＳＦＥＴを用いて、
ドレイン電流のゲート電圧依存性Ｉｄf （Ｖｇ）が測定
される。このときも、図１１の場合と同じくドレイン電
圧Ｖｄが一定電圧に設定され、ゲート電圧Ｖｇが０Ｖか
ら３．０Ｖまで変化させられる。この測定結果の一例
が、図１３に示されている。
【００３９】第４ステップにおいては、以上のステップ
によって得られたＡ，Ｂ，Ｉｓｕｂ（Ｖｇ），Ｉｄ
t （Ｖｇ），およびＩｄf （Ｖｇ）を用いて、次式
（４）に従ってフローティングＳＯＩ−ＭＯＳＦＥＴの
寿命が予測される。
によって得られたＡ，Ｂ，Ｉｓｕｂ（Ｖｇ），Ｉｄ
t （Ｖｇ），およびＩｄf （Ｖｇ）を用いて、次式
（４）に従ってフローティングＳＯＩ−ＭＯＳＦＥＴの
寿命が予測される。
【００４０】
【数８】
【００４１】図１４は、このようにして得られたフロー
ティングＳＯＩ−ＭＯＳＦＥＴの寿命のゲート電圧依存
性τf （Ｖｇ）を示しており、この図から、どのような
ゲート電圧ＶｇにおいてフローティングＳＯＩ−ＭＯＳ
ＦＥＴの寿命が最も短くなるかを容易に知ることができ
る。
ティングＳＯＩ−ＭＯＳＦＥＴの寿命のゲート電圧依存
性τf （Ｖｇ）を示しており、この図から、どのような
ゲート電圧ＶｇにおいてフローティングＳＯＩ−ＭＯＳ
ＦＥＴの寿命が最も短くなるかを容易に知ることができ
る。
【００４２】図１５は、上述のような第２の実施の形態
によるフローティングＳＯＩ−ＭＯＳＦＥＴの寿命を予
測する方法における手順を示すフロー図である。この図
によって、式（４）を利用してフローティングＳＯＩ−
ＭＯＳＦＥＴの寿命を予測する方法の手順が、視覚的に
より明らかに理解されよう。
によるフローティングＳＯＩ−ＭＯＳＦＥＴの寿命を予
測する方法における手順を示すフロー図である。この図
によって、式（４）を利用してフローティングＳＯＩ−
ＭＯＳＦＥＴの寿命を予測する方法の手順が、視覚的に
より明らかに理解されよう。
【００４３】本発明の第３の実施の形態においては、第
１および第２の実施の形態における第４のステップの代
わりに、次式（５）を用いることができる。
１および第２の実施の形態における第４のステップの代
わりに、次式（５）を用いることができる。
【００４４】
【数９】
【００４５】式（５）におけるＳは、所定のストレス条
件を表わしている。第１の実施の形態においては、この
ＳはＶｄに対応し、第２の実施の形態においては、Ｓは
Ｖｇに対応している。しかし、このストレス条件とし
て、ソース電圧Ｖｓや埋込酸化膜６下の基板１の電圧Ｖ
backを用いることもできる。
件を表わしている。第１の実施の形態においては、この
ＳはＶｄに対応し、第２の実施の形態においては、Ｓは
Ｖｇに対応している。しかし、このストレス条件とし
て、ソース電圧Ｖｓや埋込酸化膜６下の基板１の電圧Ｖ
backを用いることもできる。
【００４６】なお、測定に用いられるボディ固定ＳＯＩ
−ＭＯＳＦＥＴにおけるチャネル幅Ｗt が大きくなれ
ば、ボディ領域を一定電位に固定する効果が低下するの
で、図１６に示されているようなチャネル長Ｌt とチャ
ネル幅Ｗt は、Ｗt ／Ｌt ≦１５の関係を満たすことが
望ましい。たとえば、チャネル長がＬt ＝０．３５μｍ
であれば、チャネル幅はＷt ≦５μｍに設定される。し
かし、フローティングＳＯＩ−ＭＯＳＦＥＴにおいて
は、チャネル幅Ｗf が大きくても構わない。
−ＭＯＳＦＥＴにおけるチャネル幅Ｗt が大きくなれ
ば、ボディ領域を一定電位に固定する効果が低下するの
で、図１６に示されているようなチャネル長Ｌt とチャ
ネル幅Ｗt は、Ｗt ／Ｌt ≦１５の関係を満たすことが
望ましい。たとえば、チャネル長がＬt ＝０．３５μｍ
であれば、チャネル幅はＷt ≦５μｍに設定される。し
かし、フローティングＳＯＩ−ＭＯＳＦＥＴにおいて
は、チャネル幅Ｗf が大きくても構わない。
【００４７】図１７は、上述のような第３の実施の形態
によるフローティングＳＯＩ−ＭＯＳＦＥＴの寿命を予
測する方法における手順を示すフロー図である。この図
によって、式（５）を利用してフローティングＳＯＩ−
ＭＯＳＦＥＴの寿命を予測する方法の手順が、視覚的に
より明らかに理解されよう。
によるフローティングＳＯＩ−ＭＯＳＦＥＴの寿命を予
測する方法における手順を示すフロー図である。この図
によって、式（５）を利用してフローティングＳＯＩ−
ＭＯＳＦＥＴの寿命を予測する方法の手順が、視覚的に
より明らかに理解されよう。
【００４８】本発明の第４の実施の形態においては、式
（５）における（Ｉｓｕｂ／Ｉｄt）の代わりにｍ（Ｉ
ｓｕｂ／Ｉｄt ）が用いられる。すなわち、本発明者ら
の研究の結果、フローティングＳＯＩ−ＭＯＳＦＥＴに
おけるホール電流Ｉｈf は次式（６）によってさらに精
度よく表わされることがわかった。
（５）における（Ｉｓｕｂ／Ｉｄt）の代わりにｍ（Ｉ
ｓｕｂ／Ｉｄt ）が用いられる。すなわち、本発明者ら
の研究の結果、フローティングＳＯＩ−ＭＯＳＦＥＴに
おけるホール電流Ｉｈf は次式（６）によってさらに精
度よく表わされることがわかった。
【００４９】
Ｉｈf ＝ｍ（Ｉｄf ／Ｉｄt ）Ｉｓｕｂ （６）
ここで、ｍはデバイスシミュレーションによって求める
ことができ、一般には０．８〜１．０の範囲内の値であ
り、典型的なＳＯＩ−ＭＯＳＦＥＴにおいてはｍ＝０．
９程度の定数であることがわかった。このような係数ｍ
を用いた次式（７）によって、フローティングＳＯＩ−
ＭＯＳＦＥＴの寿命をより正確に求めることができる。
ことができ、一般には０．８〜１．０の範囲内の値であ
り、典型的なＳＯＩ−ＭＯＳＦＥＴにおいてはｍ＝０．
９程度の定数であることがわかった。このような係数ｍ
を用いた次式（７）によって、フローティングＳＯＩ−
ＭＯＳＦＥＴの寿命をより正確に求めることができる。
【００５０】
【数１０】
【００５１】なお、上述の第１から第３の実施の形態
は、ｍ＝１と仮定した場合に対応している。
は、ｍ＝１と仮定した場合に対応している。
【００５２】図１８は、上述のような第４の実施の形態
によるフローティングＳＯＩ−ＭＯＳＦＥＴの寿命を予
測する方法における手順を示すフロー図である。この図
によって、式（７）を利用するフローティングＳＯＩ−
ＭＯＳＦＥＴの寿命を予測する方法の手順が、視覚的に
より明らかに理解されよう。
によるフローティングＳＯＩ−ＭＯＳＦＥＴの寿命を予
測する方法における手順を示すフロー図である。この図
によって、式（７）を利用するフローティングＳＯＩ−
ＭＯＳＦＥＴの寿命を予測する方法の手順が、視覚的に
より明らかに理解されよう。
【００５３】本発明の第５の実施の形態においては、前
述の式（５）を利用して、ストレス条件が周期的に変動
するＡＣストレス条件におけるフローティングＳＯＩ−
ＭＯＳＦＥＴの寿命が予測される。ＩＣ回路中に組込ま
れたＳＯＩ−ＭＯＳＦＥＴにおけるゲート電圧Ｖｇとド
レイン電圧Ｖｄが時間の関数Ｖｇ（ｔ）とＶｄ（ｔ）で
与えられるとき、ＳＯＩ−ＭＯＳＦＥＴの劣化は、たと
えば（ΔＩｄ／Ｉｄ0）＝Ｃ1 ｔn またはΔＶｔｈ＝Ｃ
2 ｔn で表わされ得る。ここで、Ｃ1 とＣ2 は定数を表
わし、ｔは時間を表わしている。一般に、このようなト
ランジスタパラメータの劣化を次式（８）で表わせば、
ＩＣ回路中のフローティングＳＯＩ−ＭＯＳＦＥＴのＡ
Ｃストレスによる寿命は、次式（９）で求められる。
述の式（５）を利用して、ストレス条件が周期的に変動
するＡＣストレス条件におけるフローティングＳＯＩ−
ＭＯＳＦＥＴの寿命が予測される。ＩＣ回路中に組込ま
れたＳＯＩ−ＭＯＳＦＥＴにおけるゲート電圧Ｖｇとド
レイン電圧Ｖｄが時間の関数Ｖｇ（ｔ）とＶｄ（ｔ）で
与えられるとき、ＳＯＩ−ＭＯＳＦＥＴの劣化は、たと
えば（ΔＩｄ／Ｉｄ0）＝Ｃ1 ｔn またはΔＶｔｈ＝Ｃ
2 ｔn で表わされ得る。ここで、Ｃ1 とＣ2 は定数を表
わし、ｔは時間を表わしている。一般に、このようなト
ランジスタパラメータの劣化を次式（８）で表わせば、
ＩＣ回路中のフローティングＳＯＩ−ＭＯＳＦＥＴのＡ
Ｃストレスによる寿命は、次式（９）で求められる。
【００５４】
Δ＝Ｃｔn （８）
【００５５】
【数１１】
【００５６】ここで、Ｃは定数を表わし、Ｔｃは時間変
動するストレス条件Ｓ（ｔ）の変化の周期を表わす。ま
た、ｎは式（８）中のトランジスタパラメータΔの時間
依存性を測定することによって求めることができる。
動するストレス条件Ｓ（ｔ）の変化の周期を表わす。ま
た、ｎは式（８）中のトランジスタパラメータΔの時間
依存性を測定することによって求めることができる。
【００５７】図１９は、周期的なストレス条件Ｓ（ｔ）
の一例として、ゲート電圧の時間依存性Ｖｇ（ｔ）とド
レイン電圧の時間依存性Ｖｄ（ｔ）を示している。この
ようなストレス条件がフローティングＳＯＩ−ＭＯＳＦ
ＥＴに与えられるとき、ＳＯＩ−ＭＯＳＦＥＴのＨＣ寿
命は、微小時間におけるストレス条件によるトランジス
タパラメータのシフト量を１周期にわたって平均するこ
とによって求めることができる。
の一例として、ゲート電圧の時間依存性Ｖｇ（ｔ）とド
レイン電圧の時間依存性Ｖｄ（ｔ）を示している。この
ようなストレス条件がフローティングＳＯＩ−ＭＯＳＦ
ＥＴに与えられるとき、ＳＯＩ−ＭＯＳＦＥＴのＨＣ寿
命は、微小時間におけるストレス条件によるトランジス
タパラメータのシフト量を１周期にわたって平均するこ
とによって求めることができる。
【００５８】なお、ＩＣ回路中のＳＯＩ−ＭＯＳＦＥＴ
における周期的なストレス条件であるＶｄ（ｔ）やＶｇ
（ｔ）を回路シミュレーションによって求めることがで
きる。この回路シミュレーションの代わりに、単純な波
形、たとえばｓｉｎ関数や矩形波で近似してもよい。
における周期的なストレス条件であるＶｄ（ｔ）やＶｇ
（ｔ）を回路シミュレーションによって求めることがで
きる。この回路シミュレーションの代わりに、単純な波
形、たとえばｓｉｎ関数や矩形波で近似してもよい。
【００５９】図２０は、上述のような第５の実施の形態
によるフローティングＳＯＩ−ＭＯＳＦＥＴの寿命を予
測する方法における手順を示すフロー図である。この図
によって、式（９）を利用するフローティングＳＯＩ−
ＭＯＳＦＥＴの寿命を予測する方法が、視覚的により明
らかに理解されよう。
によるフローティングＳＯＩ−ＭＯＳＦＥＴの寿命を予
測する方法における手順を示すフロー図である。この図
によって、式（９）を利用するフローティングＳＯＩ−
ＭＯＳＦＥＴの寿命を予測する方法が、視覚的により明
らかに理解されよう。
【００６０】
【発明の効果】以上のように、本発明によれば、ホット
キャリアストレスによるフローティングＳＯＩ−ＭＯＳ
ＦＥＴの寿命を比較的容易にかつ精度よく予測し得る方
法を提供することができる。
キャリアストレスによるフローティングＳＯＩ−ＭＯＳ
ＦＥＴの寿命を比較的容易にかつ精度よく予測し得る方
法を提供することができる。
【図１】 本発明によるフローティングＳＯＩ−ＭＯＳ
ＦＥＴの寿命を予測する方法における測定のために用い
られるボディ固定ＳＯＩ−ＭＯＳＦＥＴの一例を示す概
略的な上面図である。
ＦＥＴの寿命を予測する方法における測定のために用い
られるボディ固定ＳＯＩ−ＭＯＳＦＥＴの一例を示す概
略的な上面図である。
【図２】 ホットキャリアストレスによるＳＯＩ−ＭＯ
ＳＦＥＴの寿命を決定するための一例を示すグラフであ
る。
ＳＦＥＴの寿命を決定するための一例を示すグラフであ
る。
【図３】 ボディ固定ＳＯＩ−ＭＯＳＦＥＴにおいて測
定されたＩｓｕｂ／Ｉｄt とτt ・Ｉｄt ／Ｗt との関
係を示すグラフである。
定されたＩｓｕｂ／Ｉｄt とτt ・Ｉｄt ／Ｗt との関
係を示すグラフである。
【図４】 ボディ固定ＳＯＩ−ＭＯＳＦＥＴにおけるド
レイン電圧Ｖｄと基板電流Ｉｓｕｂとの関係を示すグラ
フである。
レイン電圧Ｖｄと基板電流Ｉｓｕｂとの関係を示すグラ
フである。
【図５】 ボディ固定ＳＯＩ−ＭＯＳＦＥＴにおけるド
レイン電圧Ｖｄとドレイン電流Ｉｄt との関係を示すグ
ラフである。
レイン電圧Ｖｄとドレイン電流Ｉｄt との関係を示すグ
ラフである。
【図６】 フローティングＳＯＩ−ＭＯＳＦＥＴの一例
を示す概略的な上面図である。
を示す概略的な上面図である。
【図７】 フローティングＳＯＩ−ＭＯＳＦＥＴのもう
１つの例を示す概略的な上面図である。
１つの例を示す概略的な上面図である。
【図８】 フローティングＳＯＩ−ＭＯＳＦＥＴにおけ
るドレイン電圧Ｖｄとドレイン電流Ｉｄf との関係を示
すグラフである。
るドレイン電圧Ｖｄとドレイン電流Ｉｄf との関係を示
すグラフである。
【図９】 フローティングＳＯＩ−ＭＯＳＦＥＴにおけ
るドレイン電圧の逆数１／ＶｄとＨＣ寿命τf との関係
を示すグラフである。
るドレイン電圧の逆数１／ＶｄとＨＣ寿命τf との関係
を示すグラフである。
【図１０】 本発明の第１の実施の形態によるフローテ
ィングＳＯＩ−ＭＯＳＦＥＴの寿命を予測する方法の手
順を示すフロー図である。
ィングＳＯＩ−ＭＯＳＦＥＴの寿命を予測する方法の手
順を示すフロー図である。
【図１１】 ボディ固定ＳＯＩ−ＭＯＳＦＥＴにおける
ゲート電圧Ｖｇと基板電流Ｉｓｕｂとの関係を示すグラ
フである。
ゲート電圧Ｖｇと基板電流Ｉｓｕｂとの関係を示すグラ
フである。
【図１２】 ボディ固定ＳＯＩ−ＭＯＳＦＥＴにおける
ゲート電圧Ｖｇとドレイン電流Ｉｄt との関係を示すグ
ラフである。
ゲート電圧Ｖｇとドレイン電流Ｉｄt との関係を示すグ
ラフである。
【図１３】 フローティングＳＯＩ−ＭＯＳＦＥＴにお
けるゲート電圧Ｖｇとドレイン電流Ｉｄf との関係を示
すグラフである。
けるゲート電圧Ｖｇとドレイン電流Ｉｄf との関係を示
すグラフである。
【図１４】 フローティングＳＯＩ−ＭＯＳＦＥＴにお
けるゲート電圧ＶｇとＨＣ寿命τf との関係を示すグラ
フである。
けるゲート電圧ＶｇとＨＣ寿命τf との関係を示すグラ
フである。
【図１５】 本発明の第２の実施の形態によるフローテ
ィングＳＯＩ−ＭＯＳＦＥＴの寿命を予測する方法にお
ける手順を示すフロー図である。
ィングＳＯＩ−ＭＯＳＦＥＴの寿命を予測する方法にお
ける手順を示すフロー図である。
【図１６】 ＳＯＩ−ＭＯＳＦＥＴにおけるチャネル長
さＬt とチャネル幅Ｗt との関係を示す概略的な上面図
である。
さＬt とチャネル幅Ｗt との関係を示す概略的な上面図
である。
【図１７】 本発明の第３の実施の形態によるフローテ
ィングＳＯＩ−ＭＯＳＦＥＴの寿命を予測する方法にお
ける手順を示すフロー図である。
ィングＳＯＩ−ＭＯＳＦＥＴの寿命を予測する方法にお
ける手順を示すフロー図である。
【図１８】 本発明の第４の実施の形態によるフローテ
ィングＳＯＩ−ＭＯＳＦＥＴの寿命を予測する方法にお
ける手順を示すフロー図である。
ィングＳＯＩ−ＭＯＳＦＥＴの寿命を予測する方法にお
ける手順を示すフロー図である。
【図１９】 ＩＣ内に組込まれたＳＯＩ−ＭＯＳＦＥＴ
における周期的なストレス条件の一例を示すグラフであ
る。
における周期的なストレス条件の一例を示すグラフであ
る。
【図２０】 本発明の第５の実施の形態によるフローテ
ィングＳＯＩ−ＭＯＳＦＥＴの寿命を予測する方法にお
ける手順を示すフロー図である。
ィングＳＯＩ−ＭＯＳＦＥＴの寿命を予測する方法にお
ける手順を示すフロー図である。
【図２１】 従来のバルクのＭＯＳＦＥＴの寿命予測を
説明するための概略的な断面図である。
説明するための概略的な断面図である。
【図２２】 フローティングＳＯＩ−ＭＯＳＦＥＴにお
けるインパクトイオン化によるホットキャリアの挙動を
示す概略的な断面図である。
けるインパクトイオン化によるホットキャリアの挙動を
示す概略的な断面図である。
【図２３】 フローティングＳＯＩ−ＭＯＳＦＥＴにお
ける寿命を予測する従来の方法を示すグラフである。
ける寿命を予測する従来の方法を示すグラフである。
１ 半導体基板、２ ソース、３ ドレイン、４ ゲー
ト絶縁膜、５ ゲート電極、６ 埋込絶縁層、１Ａ 半
導体層、１Ｂ ボディ領域、Ａ 電流計。
ト絶縁膜、５ ゲート電極、６ 埋込絶縁層、１Ａ 半
導体層、１Ｂ ボディ領域、Ａ 電流計。
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｌ 29/786
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/66
G01R 31/26
H01L 21/336
H01L 29/78
H01L 29/786
Claims (9)
- 【請求項１】 フローティングＳＯＩ−ＭＯＳＦＥＴの
寿命を予測する方法であって、 前記フローティングＳＯＩ−ＭＯＳＦＥＴにおけるドレ
イン電流Ｉｄ f を測定し、 ボディ固定ＳＯＩ−ＭＯＳＦＥＴにおけるドレイン電流
Ｉｄ t と基板電流Ｉｓｕｂとを測定し、 近似式Ｉｈ f ≒（Ｉｄ f ／Ｉｄ t ）に基づいてホットキャ
リヤストレス条件のもとで前記フローティングＳＯＩ−
ＭＯＳＦＥＴのホール電流Ｉｈ f を推定し、そして 前記推定されたホール電流Ｉｈ f を用いて前記フローテ
ィングＳＯＩ−ＭＯＳＦＥＴの寿命を予測する方法。 - 【請求項２】 フローティングＳＯＩ−ＭＯＳＦＥＴの
ホール電流Ｉｈ f 推定する方法であって、 前記フローティングＳＯＩ−ＭＯＳＦＥＴにおけるドレ
イン電流Ｉｄ f を測定し、 ボディ固定ＳＯＩ−ＭＯＳＦＥＴにおけるドレイン電流
Ｉｄ t と基板電流Ｉｓｕｂとを測定し、 近似式Ｉｈ f ≒（Ｉｄ f ／Ｉｄ t ）に基づいてホットキャ
リヤストレス条件のもとで前記フローティングＳＯＩ−
ＭＯＳＦＥＴのホール電流Ｉｈ f を推定する方法。 - 【請求項３】 ホディ固定ＳＯＩ−ＭＯＳＦＥＴに関し
て、ホットキャリアストレス試験によって、少なくとも
２通りのストレス条件Ｓ1とＳ2にそれぞれ対応して、基
板電流Ｉｓｕｂ1とＩｓｕｂ2，ドレイン電流Ｉｄ1 tとＩ
ｄ2 t，およびトランジスタ寿命τ1 tとτ2 tを求めるステ
ップと、 少なくとも前記Ｉｓｕｂ1，Ｉｓｕｂ2，Ｉｄ1 t，Ｉ
ｄ2 t，τ1 tおよびτ2 tを用いて、前記ボディ固定ＳＯＩ
−ＭＯＳＦＥＴの既知のチャネル幅Ｗtを含む次式
（２）における定数ＡとＢを決定するステップと、 【数１】 前記ボディ固定ＳＯＩ−ＭＯＳＦＥＴに関して基板電流
のストレス条件依存性Ｉｓｕｂ（Ｓ）とドレイン電流の
ストレス条件依存性Ｉｄt（Ｓ）を測定によって求める
とともに、フローティングＳＯＩ−ＭＯＳＦＥＴのドレ
イン電流のストレス条件依存性Ｉｄf（Ｓ）を測定によ
って求めるステップと、 前記Ａ，Ｂ，Ｉｓｕｂ（Ｓ），Ｉｄt（Ｓ）およびＩｄf
（Ｓ）を用いて、前記フローティングＳＯＩ−ＭＯＳＦ
ＥＴの既知のチャネル幅Ｗfを含む次式（５）によっ
て、 【数２】 任意のホットキャリアストレス条件における前記フロー
ティングＳＯＩ−ＭＯＳＦＥＴの寿命τf（Ｓ）を求め
るステップを含むことを特徴とするフローティングＳＯ
Ｉ−ＭＯＳＦＥＴの寿命を予測する方法。 - 【請求項４】 前記ボディ固定ＳＯＩ−ＭＯＳＦＥＴに
関する基板電流のストレス条件依存性Ｉｓｕｂ（Ｓ）と
ドレイン電流のストレス条件依存性Ｉｄt（Ｓ）はそれ
ぞれドレイン電圧Ｖｄの関数Ｉｓｕｂ（Ｖｄ）とＩｄt
（Ｖｄ）で表わされ、前記フローティングＳＯＩ−ＭＯ
ＳＦＥＴのドレイン電流のストレス条件依存性Ｉｄ
f（Ｓ）もドレイン電圧Ｖｄの関数Ｉｄf（Ｖｄ）で表わ
されることを特徴とする請求項３に記載のフローティン
グＳＯＩ−ＭＯＳＦＥＴの寿命を予測する方法。 - 【請求項５】 前記ボディ固定ＳＯＩ−ＭＯＳＦＥＴに
関する基板電流のストレス条件依存性Ｉｓｕｂ（Ｓ）と
ドレイン電流のストレス条件依存性Ｉｄt（Ｓ）はそれ
ぞれゲート電圧Ｖｇの関数Ｉｓｕｂ（Ｖｇ）とＩｄ
t（Ｖｇ）で表わされ、前記フローティングＳＯＩ−Ｍ
ＯＳＦＥＴのドレイン電流のストレス条件依存性Ｉｄf
（Ｓ）もゲート電圧Ｖｇの関数Ｉｄf（Ｖｇ）で表わさ
れることを特徴とする請求項３に記載のフローティング
ＳＯＩ−ＭＯＳＦＥＴの寿命を予測する方法。 - 【請求項６】 前記式（５）におけるＩｓｕｂ（Ｓ）／
Ｉｄt（Ｓ）の値は０．８〜１．０の範囲内にある係数
ｍを掛けることによって修正されることを特徴とする請
求項３に記載のフローティングＳＯＩ−ＭＯＳＦＥＴの
寿命を予測する方法。 - 【請求項７】 所定のトランジスタパラメータのシフト
量Δを測定して、定数Ｃと時間ｔを含む次式（８）から
ｎを求めるステップをさらに含み、 Δ＝Ｃｔn （８） 前記式（５）におけるストレス条件Ｓとして周期Ｔｃで
変動する時間の関数Ｓ（ｔ）を与えるステップと、前記
式（５）から得られるτf（Ｓ（ｔ））と前記式（８）
から得られるｎを用いて次式（９）によって、 【数３】 周期Ｔｃで変動する交流ストレス条件下におけるトラン
ジスタ寿命を求めるステップをさらに含むことを特徴と
する請求項３から６のいずれかの項に記載のフローティ
ングＳＯＩ−ＭＯＳＦＥＴの寿命を予測する方法。 - 【請求項８】 前記トランジスタパラメータシフト量Δ
は（ΔＩｄ／Ｉｄ0）と（ΔＶｔｈ）から選択された１
つであり、ここで、Ｉｄ0は初期ドレイン電流，ΔＩｄ
はドレイン電流のシフト量，そしてΔＶｔｈはしきい値
電圧のシフト量を表わすことを特徴とする請求項７に記
載のフローティングＳＯＩ−ＭＯＳＦＥＴの寿命を予測
する方法。 - 【請求項９】 前記時間変動するストレス条件Ｓ（ｔ）
として、所定の近似波形を有するドレイン電圧Ｖｄ
（ｔ）とゲート電圧Ｖｇ（ｔ）の少なくとも一方が印加
されることを特徴とする請求項７または８に記載のフロ
ーティングＳＯＩ−ＭＯＳＦＥＴの寿命を予測する方
法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08915696A JP3484462B2 (ja) | 1996-04-11 | 1996-04-11 | フローティングｓｏｉ−ｍｏｓｆｅｔの寿命を予測する方法 |
| US08/709,079 US6173235B1 (en) | 1996-04-11 | 1996-09-06 | Method of estimating lifetime of floating SOI-MOSFET |
| KR1019970001562A KR100257424B1 (ko) | 1996-04-11 | 1997-01-21 | 플로우팅 soi-mosfet의 수명 예측 방법 |
| US08/980,316 US6073082A (en) | 1996-04-11 | 1997-11-28 | Method of estimating lifetime of floating SOI-MOSFET |
| US09/395,989 US6151561A (en) | 1996-04-11 | 1999-09-15 | Method of estimating lifetime of floating SOI-MOSFET |
| US09/406,826 US6148273A (en) | 1996-04-11 | 1999-09-28 | Method of estimating lifetime of floating SOI-MOSFET |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08915696A JP3484462B2 (ja) | 1996-04-11 | 1996-04-11 | フローティングｓｏｉ−ｍｏｓｆｅｔの寿命を予測する方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09283577A JPH09283577A (ja) | 1997-10-31 |
| JP3484462B2 true JP3484462B2 (ja) | 2004-01-06 |
Family
ID=13962988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08915696A Expired - Fee Related JP3484462B2 (ja) | 1996-04-11 | 1996-04-11 | フローティングｓｏｉ−ｍｏｓｆｅｔの寿命を予測する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6173235B1 (ja) |
| JP (1) | JP3484462B2 (ja) |
| KR (1) | KR100257424B1 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3504212B2 (ja) * | 2000-04-04 | 2004-03-08 | シャープ株式会社 | Ｓｏｉ構造の半導体装置 |
| JP3405713B2 (ja) * | 2000-06-27 | 2003-05-12 | 松下電器産業株式会社 | 半導体装置の寿命推定方法および信頼性シミュレーション方法 |
| US7371174B2 (en) * | 2001-08-20 | 2008-05-13 | Igt | Gaming device having a bonus scheme with alternative ending sequences |
| US7377849B2 (en) * | 2001-08-20 | 2008-05-27 | Igt | Gaming device having player selectable award digits and award modification options |
| JP4184638B2 (ja) * | 2001-08-31 | 2008-11-19 | 株式会社東芝 | 半導体製造装置の寿命診断方法 |
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| JP3820172B2 (ja) * | 2002-03-26 | 2006-09-13 | 松下電器産業株式会社 | 半導体装置の寿命推定方法および信頼性シミュレーション方法 |
| US6873932B1 (en) | 2002-12-20 | 2005-03-29 | Advanced Micro Devices, Inc. | Method and apparatus for predicting semiconductor device lifetime |
| EP1774620B1 (en) | 2004-06-23 | 2014-10-01 | Peregrine Semiconductor Corporation | Integrated rf front end |
| US7376929B1 (en) | 2004-11-10 | 2008-05-20 | Xilinx, Inc. | Method and apparatus for providing a protection circuit for protecting an integrated circuit design |
| US7106088B2 (en) * | 2005-01-10 | 2006-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of predicting high-k semiconductor device lifetime |
| US7183799B1 (en) * | 2005-02-25 | 2007-02-27 | Xilinx, Inc. | Physically-enforced time-limited cores and method of operation |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| US7890891B2 (en) * | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US7814336B1 (en) | 2005-07-12 | 2010-10-12 | Xilinx, Inc. | Method and apparatus for protection of time-limited operation of a circuit |
| TW200809748A (en) * | 2006-08-09 | 2008-02-16 | Ind Tech Res Inst | Method for simulating circuit reliability and system thereof |
| US7495519B2 (en) * | 2007-04-30 | 2009-02-24 | International Business Machines Corporation | System and method for monitoring reliability of a digital system |
| WO2009093360A1 (ja) * | 2008-01-24 | 2009-07-30 | Nec Corporation | 回路シミュレータおよび回路シミュレーション方法 |
| EP3346611B1 (en) | 2008-02-28 | 2021-09-22 | pSemi Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
| US8723260B1 (en) | 2009-03-12 | 2014-05-13 | Rf Micro Devices, Inc. | Semiconductor radio frequency switch with body contact |
| US8093916B2 (en) * | 2009-06-05 | 2012-01-10 | United Microelectronics Corp, | Method of characterizing a semiconductor device and semiconductor device |
| TWI484573B (zh) * | 2009-06-05 | 2015-05-11 | United Microelectronics Corp | 半導體元件特徵化方法及半導體元件 |
| JP5797449B2 (ja) * | 2010-05-13 | 2015-10-21 | 株式会社半導体エネルギー研究所 | 半導体装置の評価方法 |
| US8937487B2 (en) | 2011-05-27 | 2015-01-20 | International Business Machines Corporation | Correction for stress induced leakage current in dielectric reliability evaluations |
| US8485901B2 (en) | 2011-07-21 | 2013-07-16 | Igt | Gaming system and method for providing a multi-dimensional symbol wagering game with rotating symbols |
| US8357041B1 (en) | 2011-07-21 | 2013-01-22 | Igt | Gaming system and method for providing a multi-dimensional cascading symbols game with player selection of symbols |
| US8430737B2 (en) | 2011-07-21 | 2013-04-30 | Igt | Gaming system and method providing multi-dimensional symbol wagering game |
| US8829967B2 (en) | 2012-06-27 | 2014-09-09 | Triquint Semiconductor, Inc. | Body-contacted partially depleted silicon on insulator transistor |
| US8729952B2 (en) | 2012-08-16 | 2014-05-20 | Triquint Semiconductor, Inc. | Switching device with non-negative biasing |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US8847672B2 (en) | 2013-01-15 | 2014-09-30 | Triquint Semiconductor, Inc. | Switching device with resistive divider |
| US9214932B2 (en) | 2013-02-11 | 2015-12-15 | Triquint Semiconductor, Inc. | Body-biased switching device |
| US8923782B1 (en) | 2013-02-20 | 2014-12-30 | Triquint Semiconductor, Inc. | Switching device with diode-biased field-effect transistor (FET) |
| US8977217B1 (en) | 2013-02-20 | 2015-03-10 | Triquint Semiconductor, Inc. | Switching device with negative bias circuit |
| US9203396B1 (en) | 2013-02-22 | 2015-12-01 | Triquint Semiconductor, Inc. | Radio frequency switch device with source-follower |
| US20150236798A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Methods for Increasing RF Throughput Via Usage of Tunable Filters |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| US9379698B2 (en) | 2014-02-04 | 2016-06-28 | Triquint Semiconductor, Inc. | Field effect transistor switching circuit |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4816753A (en) * | 1987-05-21 | 1989-03-28 | Advanced Research And Applications Corporation | Method for reliability testing of integrated circuits |
| JP2908818B2 (ja) * | 1989-09-18 | 1999-06-21 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JP3444693B2 (ja) * | 1995-04-25 | 2003-09-08 | 三菱電機株式会社 | Ｔｆｔの信頼性評価方法 |
-
1996
- 1996-04-11 JP JP08915696A patent/JP3484462B2/ja not_active Expired - Fee Related
- 1996-09-06 US US08/709,079 patent/US6173235B1/en not_active Expired - Fee Related
-
1997
- 1997-01-21 KR KR1019970001562A patent/KR100257424B1/ko not_active IP Right Cessation
-
1999
- 1999-09-15 US US09/395,989 patent/US6151561A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6151561A (en) | 2000-11-21 |
| KR970072456A (ko) | 1997-11-07 |
| JPH09283577A (ja) | 1997-10-31 |
| KR100257424B1 (ko) | 2000-05-15 |
| US6173235B1 (en) | 2001-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3484462B2 (ja) | フローティングｓｏｉ−ｍｏｓｆｅｔの寿命を予測する方法 | |
| US5821766A (en) | Method and apparatus for measuring the metallurgical channel length of a semiconductor device | |
| Servati et al. | Modeling of the static and dynamic behavior of hydrogenated amorphous silicon thin-film transistors | |
| JP3269459B2 (ja) | Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体 | |
| CN106601641A (zh) | 半导体装置的评价方法及半导体装置的评价装置 | |
| US7514940B1 (en) | System and method for determining effective channel dimensions of metal oxide semiconductor devices | |
| Ruch et al. | Localizing hot-carrier degradation in Silicon trench MOSFETs | |
| US6148273A (en) | Method of estimating lifetime of floating SOI-MOSFET | |
| JP3667676B2 (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の電気特性評価システム | |
| US6525544B1 (en) | Method for predicting lifetime of insulating film and method for reliability testing of semiconductor device | |
| US20010002707A1 (en) | Apparatus and method for simulating MOSFET | |
| JP2008177333A (ja) | Ｓｏｉトランジスタの評価方法および評価装置 | |
| JP2005183933A (ja) | シリコンオンインシュレータ（ｓｏｉ）ウエハの電気特性決定方法 | |
| Zhang et al. | Charge pumping and DCIV currents in SOI FinFETs | |
| Bellens et al. | On the channel-length dependence of the hot-carrier degradation of n-channel MOSFETs | |
| JP3175959B2 (ja) | 半導体集積回路のシミュレーション方法 | |
| Cristoloveanu et al. | Model for carrier lifetime extraction from pseudo-MOSFET transients | |
| US6800496B1 (en) | Characterization methodology for the thin gate oxide device | |
| Yao et al. | Accuracy of effective channel-length extraction using the capacitance method | |
| US7362122B2 (en) | Method and circuit for extracting current-voltage characteristics of device | |
| JP5157336B2 (ja) | パワー半導体素子の評価方法および評価装置 | |
| Kannan et al. | Physics based fault models for testing high-voltage LDMOS | |
| Takeuchi et al. | Measurement of IGBT trench MOS-gated region characteristics using short turn-around-time MOSFET test structures | |
| Raghav et al. | Performance Evaluation of Ge-Source Dielectrically Modulated TFET | |
| Wang et al. | Phenomenon of Short-Time Threshold Voltage Shift and Its Application in Junction Temperature Estimation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030902 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |