JP3444693B2 - Ｔｆｔの信頼性評価方法 - Google Patents

Ｔｆｔの信頼性評価方法

Info

Publication number
JP3444693B2
JP3444693B2 JP10117995A JP10117995A JP3444693B2 JP 3444693 B2 JP3444693 B2 JP 3444693B2 JP 10117995 A JP10117995 A JP 10117995A JP 10117995 A JP10117995 A JP 10117995A JP 3444693 B2 JP3444693 B2 JP 3444693B2
Authority
JP
Japan
Prior art keywords
tft
threshold voltage
equation
jumbo
voltage shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10117995A
Other languages
English (en)
Other versions
JPH08293611A (ja
Inventor
茂伸 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10117995A priority Critical patent/JP3444693B2/ja
Priority to US08/533,659 priority patent/US5608338A/en
Priority to KR1019960012982A priority patent/KR100201167B1/ko
Publication of JPH08293611A publication Critical patent/JPH08293611A/ja
Priority to US08/774,777 priority patent/US5838022A/en
Application granted granted Critical
Publication of JP3444693B2 publication Critical patent/JP3444693B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＴＦＴ（薄膜トランジス
タ）の信頼性評価方法に関し、特に、シリコン薄膜のチ
ャネル層とシリコン酸化膜のゲート絶縁膜とを含むＴＦ
Ｔの信頼性評価方法に関するものである。
【０００２】
【従来の技術】ＳＲＡＭ（スタティック・ランダム・ア
クセス・メモリ）装置においては電池を用いることによ
ってデータを長期間保持しておくことができるが、この
装置の性能を表わす重要な因子として“ホールド下限電
圧”と呼ばれるものがある。このホールド下限電圧は、
ＳＲＡＭ装置がデータを正しく保持しておくことが可能
な電圧の下限値を意味する。
【０００３】図１４は、ＳＲＡＭセルの等価回路図の一
例を示している。このＳＲＡＭセルは、１対の記憶ノー
ド１０ａと１０ｂ、１対の負荷トランジスタ１１ａと１
１ｂ、１対のドライバトランジスタ１２ａと１２ｂ、１
対のアクセストランジスタ１３ａと１３ｂ、１対のビッ
ト線１４ａと１４ｂ、および１対のワード線１５ａと１
５ｂを含んでいる。すなわち、ＳＲＡＭセルにおいて
は、２つのドライバトランジスタ１２ａ，１２ｂと２つ
の負荷トランジスタ１１ａ，１１ｂを含むフリップフロ
ップにおいて、一方の記憶ノードをＨ（高）レベルに維
持しかつ他方の記憶ノードをＬ（低）レベルに維持する
ことによってデータが保存される。
【０００４】今、記憶ノード１０ａがＨレベルであると
すれば、負荷トランジスタ１１ａはＯＮ状態であって、
ドライバトランジスタ１２ａはＯＦＦ状態になってい
る。言い換えれば、記憶ノード１０ａがＨレベルである
状態は、負荷トランジスタ１１ａのＯＮ電流の方がドラ
イバトランジスタ１２ａのＯＦＦ電流より大きい状態に
対応している。
【０００５】最近、このＳＲＡＭセルの負荷トランジス
タがＴＦＴで製造される場合が増えている。しかし、Ｔ
ＦＴの負荷トランジスタを含むＳＲＡＭセルにおいて
は、それが長期間データを保持して使用されている間
に、負荷ＴＦＴ１１ａのＯＮ電流が少しずつ減少してド
ライバトランジスタ１２ａのＯＦＦ電流より小さくな
り、その結果としてＨレベルのデータがＬレベルに入れ
代わってしまうというエラーを生じ得る。このようなエ
ラーを生じる問題は、“ホールド不良”と呼ばれてい
る。ＳＲＡＭセルにおけるホールド不良を回避するため
には、長期間の使用によってＯＮ電流が減少するＴＦＴ
の性質を十分に理解しておく必要がある。
【０００６】ＳＲＡＭセルがデータを保持していると
き、Ｈレベルの記憶ノード１０ａ側の負荷ＴＦＴは、図
１５（Ａ）に示されているような電圧状態になってい
る。図１５（Ａ）において、参照符号ＶS はソース電
圧、ＶD はドレイン電圧、ＶG はゲート電圧、そしてＶ
CCは電源電圧を表わしている。図１５（Ａ）に示された
ＴＦＴの電圧状態は、図１５（Ｂ）に示された電圧状態
と等価である。図１５（Ｂ）に示されたＴＦＴの電圧状
態は、“−ＢＴストレス状態”と呼ばれている。
【０００７】−ＢＴストレスによるＴＦＴ特性の劣化現
象は、J. Appl. Phys., Vol. 76 （12）, 1994, pp.816
0-8166においてMaeda et al.によって詳しく報告されて
いる。このMaeda et al.の文献によれば、図１６に示さ
れているように、ＴＦＴのしきい値電圧は−ＢＴストレ
スによって負の方向へシフトしていく。すなわち、図１
６において、横軸はゲート電圧ＶG を表わし、縦軸はド
レイン電流ＩD を対数目盛で表わしている。また曲線１
６Ａと１６Ｂは、それぞれ−ＢＴストレスの前と後にお
けるＴＦＴの特性を示している。本発明者は、−ＢＴス
トレスによるＴＦＴのしきい値電圧のシフト量を正確に
予測する方法を特開平６−３２６３１５において開示し
ている。この特開平６−３２６３１５に開示された方法
でしきい値電圧のシフト量を予測して、予めＴＦＴの初
期しきい値電圧を適正に設定しておけば、長期間データ
を保持した後でもホールド不良を引き起こすことのない
ＳＲＡＭ装置を提供することが可能である。
【０００８】
【発明が解決しようとする課題】しかしながら、ＴＦＴ
のチャネル層はポリシリコン薄膜で形成されているの
で、同一の製造条件で製造された複数のＴＦＴにおいて
も、チャネル層内の結晶粒界の密度のばらつきに起因し
て、図１７に示されているようにそれぞれのＴＦＴの初
期特性がばらつくのみならず、−ＢＴストレス後の特性
も大きくばらつくことが多い。したがって、ＳＲＡＭ装
置においては、−ＢＴストレス後において最も性能の悪
いＴＦＴのしきい値電圧シフト量を見積もっておかなけ
れば、長期間のデータ保持の後にホールド不良が生じる
可能性が高くなる。
【０００９】従来は、チャネル長に比べて結晶粒径が比
較的小さなポリシリコン薄膜を用いたＴＦＴがＳＲＡＭ
セルに使用されていたので、図１７に示されているよう
な個々のＴＦＴの特性のばらつきが小さく、特開平６−
３２６３１５の方法でＴＦＴのしきい値シフト量を見積
もれば十分であった。しかし最近では、ＴＦＴの微小化
のためにチャネル長が短くされ、かつドレイン電流を大
きくするためにポリシリコン薄膜の結晶粒径が大きくさ
れる傾向にある。したがって、チャネル層内におけるポ
リシリコンの粒界密度の変動が個別のＴＦＴ間で大きく
なり、各ＴＦＴ間の特性のばらつきが無視できなくなっ
ている。ポリシリコンの粒径とチャネル長との間の寸法
関係に起因したＴＦＴの特性のばらつきは、Jpn. J. Ap
pl. Phys., Vol. 32, 1993, pp.L1584-L1587においてNo
guchi et al.によって詳しく述べられている。
【００１０】ところで、ＴＦＴの特性の−ＢＴストレス
劣化は、ポリシリコン薄膜中におけるシリコン原子のダ
ングリングボンド密度および水素化率と密接な関係を有
している。これらのダングリングボンド密度および水素
化率は、単体のポリシリコン膜についてはＥＳＲ（電子
スピン共鳴）装置を用いて測定することができる。しか
し、完成されたＴＦＴ中のポリシリコン薄膜のダングリ
ングボンド密度と水素化率をＥＳＲ装置で測定すること
はできない。したがって、完成されたＴＦＴ中のポリシ
リコン薄膜のダングリングボンド密度および水素化率を
容易に推定する方法を開発することが望まれている。
【００１１】上述のような先行技術の課題に鑑み、本発
明においては、同一の製造条件で製造された複数のＴＦ
Ｔにおける特性のばらつきをも考慮して個別のＴＦＴの
信頼性を評価する方法を提供することを目的としてい
る。本発明においてはまた、ＴＦＴの信頼性と密接な関
係を有するポリシリコン薄膜中のシリコン原子のダング
リングボンド密度および水素化率を−ＢＴストレス試験
を利用して推定する方法を提供することをも目的として
いる。
【００１２】
【課題を解決するための手段】本発明の第１の態様によ
るＴＦＴの信頼性評価方法は、ポリシリコン薄膜のチャ
ンネル層とシリコン酸化膜のゲート絶縁膜を有し所定の
製造条件で製造されたＴＦＴにおいて、ゲートに任意の
負の一定電圧ＶG を印加して任意の一定温度Ｔに保持さ
れる−ＢＴストレス状態におけるＴＦＴの信頼性を以下
の式を用いて評価する方法であり、
【００１３】
【数１４】
【００１４】ここで、ΔＶthは所定の製造条件で製造さ
れかつ互いに並列に接続された複数のＴＦＴを含むジャ
ンボＴＦＴのしきい値電圧シフト量、ｔは時間、αは時
間係数、ｑは電荷素量、ｄは電圧係数、ｋはボルツマン
定数、ｔOXはゲート酸化膜の厚さ、φ0 は温度係数、Δ
ＶthτはＴＦＴの許容しきい値電圧シフト量、μとσは
それぞれ所定の製造条件で製造された複数のＴＦＴのし
きい値電圧シフト量の平均値と標準偏差、そしてｍは定
数を表わし、またβ＝１／αであり、少なくとも２回の
−ＢＴストレス試験から得られるしきい値電圧シフト量
ΔＶthと時間ｔとの関係に基づいて、式（２ａ）におけ
る時間係数αを決定するステップと、異なるゲート電圧
ＶG を用いた少なくとも２回の−ＢＴストレス試験から
得られるしきい値電圧シフト量ΔＶthとゲート電圧ＶG
との関係に基づいて、式（３ａ）における電圧係数ｄを
決定するステップと、異なる温度Ｔにおける少なくとも
２回の−ＢＴストレス試験から得られるしきい値電圧シ
フト量ΔＶthと温度Ｔとの関係に基づいて、式（４ａ）
における温度係数φ0 を決定するステップと、式（２
ａ），（３ａ）および（４ａ）の関係から得られる式
（５）において、決定された時間係数α，電圧係数ｄお
よび温度係数φ0 を用いて比例定数
【００１５】
【数１５】
【００１６】を決定するステップと、決定された比例定
数ｃ2 とジャンボＴＦＴの許容しきい値電圧シフト量Δ
Ｖthτとから、式（５）を変換して得られるジャンボＴ
ＦＴの寿命τ0 を求める式（７）におけるΔＶthτをΔ
thτ／（１＋ｍ｜σ／μ｜）で置換えて得られる式
（８）を用いて、前記所定の製造条件で製造された単一
のＴＦＴの寿命τを求めるステップを含むことを特徴と
している。
【００１７】本発明の第２の態様によるＴＦＴの信頼性
評価方法は、シリコン薄膜のチャンネル層とシリコン酸
化膜のゲート絶縁膜を有するＴＦＴにおいて、ゲートに
任意の負の一定電圧ＶG を印加して予め定められた一定
温度Ｔに保持される−ＢＴストレス状態におけるＴＦＴ
の信頼性を以下の式を用いて評価する方法であって、
【００１８】
【数１６】
【００１９】ここで、ΔＶthは所定の製造条件で製造さ
れかつ互いに並列に接続された複数のＴＦＴを含むジャ
ンボＴＦＴのしきい値電圧シフト量、ｔは時間、αは時
間係数、ｑは電荷素量、ｄは電圧係数、ｋはボルツマン
定数、ｔOXはゲート酸化膜の厚さ、φ0 は温度係数、Δ
ＶthτはＴＦＴの許容しきい値電圧シフト量、μとσは
それぞれ前記所定の製造条件で製造された複数のＴＦＴ
のしきい値電圧シフト量の平均値と標準偏差、そしてｍ
は定数を表わし、またβ＝１／αであり、少なくとも２
回の−ＢＴストレス試験から得られるしきい値電圧シフ
ト量ΔＶthと時間ｔとの関係に基づいて、式（２ａ）に
おける時間係数αを決定するステップと、異なるゲート
電圧ＶG を用いた少なくとも２回の−ＢＴストレス試験
から得られるしきい値電圧シフト量ΔＶthとゲート電圧
ＶG との関係に基づいて、式（３ａ）における電圧係数
ｄを決定するステップと、式（２ａ）および（３ａ）の
関係から得られる式（５ｂ）において、決定された時間
係数αと電圧係数ｄを用いて比例定数
【００２０】
【数１７】
【００２１】を決定するステップと、その決定された比
例定数ｃ2 とジャンボＴＦＴの許容しきい値電圧シフト
量ΔＶthτとから式（５ｂ）を変換して得られるジャン
ボＴＦＴの寿命τ0 を求める式（７）におけるΔＶthτ
をΔＶthτ／（１＋ｍ｜σ／μ｜）で置換えて得られる
式（８ｂ）を用いて前記所定の製造条件で製造された単
一のＴＦＴの寿命τを求めるステップを含むことを特徴
としている。
【００２２】本発明の第３の態様によるＴＦＴの信頼性
評価方法は、ポリシリコン薄膜のチャンネル層とシリコ
ン酸化膜のゲート絶縁膜を有し所定の製造条件で製造さ
れたＴＦＴにおいて、ゲートに予め定められた負の一定
電圧ＶG を印加して任意の一定温度Ｔに保持される−Ｂ
Ｔストレス状態におけるＴＦＴの信頼性を以下の式を用
いて評価する方法であって、
【００２３】
【数１８】
【００２４】ここで、ΔＶthは所定の製造条件で製造さ
れかつ互いに並列に接続された複数のＴＦＴを含むジャ
ンボＴＦＴのしきい値電圧シフト量、ｔは時間、αは時
間係数、ｋはボルツマン定数、φE は温度係数、ΔＶth
τはＴＦＴの許容しきい値電圧シフト量、μとσはそれ
ぞれ前記所定の製造条件で製造された複数のＴＦＴのし
きい値電圧シフト量の平均値と標準偏差、そしてｍは定
数を表わし、またβ＝１／αであり、少なくとも２回の
−ＢＴストレス試験から得られるしきい値電圧シフト量
ΔＶthと時間ｔとの関係に基づいて、式（２ａ）におけ
る時間係数αを決定するステップと、異なる温度Ｔにお
ける少なくとも２回の−ＢＴストレス試験から得られる
しきい値電圧シフト量ΔＶthと温度Ｔとの関係に基づい
て式（４ｂ）における温度係数φE を決定するステップ
と、式（２ａ）および（４ｂ）の関係から得られる式
（５ｃ）において、決定された時間係数αと温度係数φ
E を用いて比例定数
【００２５】
【数１９】
【００２６】を決定するステップと、その決定された比
例定数ｃ2 とＴＦＴの許容しきい値電圧シフト量ΔＶth
τとから式（５ｃ）を変換して得られるジャンボＴＦＴ
の寿命τ0 を求める式（７ｃ）におけるΔＶthτをΔＶ
thτ／（１＋ｍ｜σ／μ｜）で置換えて得られる式（８
ｄ）を用いて前記所定の製造条件で製造された単一のＴ
ＦＴの寿命τを求めるステップを含むことを特徴として
いる。
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【作用】本発明の第１の態様によるＴＦＴの信頼性評価
方法においては、−ＢＴストレス試験と式（２ａ），
（３ａ）および（４ａ）から決定される時間係数α，電
圧係数ｄおよび温度係数φ0 を用いてかつ複数のＴＦＴ
においてしきい値電圧の平均値μと標準偏差σを用いて
式（８）から予測寿命が評価されるので、任意の一定ゲ
ート電圧ＶG と任意の一定温度Ｔにおいて用いられる単
一のＴＦＴの予測寿命を高い信頼性で容易に評価するこ
とができる。
【００３３】本発明の第２の態様によるＴＦＴの信頼性
評価方法においては、ＴＦＴが予め定められた一定の温
度で使用されるように限定されているので、異なる温度
Ｔにおける少なくとも２回の−ＢＴストレス試験を必要
とすることなく単一のＴＦＴの予測寿命を評価すること
ができる。
【００３４】本発明の第３の態様によるＴＦＴの信頼性
評価方法においては、ＴＦＴが予め定められた一定のゲ
ート電圧ＶG で用いられるように限定されているので、
異なるゲート電圧ＶG を用いた少なくとも２回の−ＢＴ
ストレス試験を必要とすることなく単一のＴＦＴの予測
寿命を評価することができる。
【００３５】
【００３６】
【実施例】図１は、同一の製造条件で製造された複数の
ＴＦＴにおける初期のしきい値電圧Ｖth0iのばらつきと
−ＢＴストレスによるしきい値電圧シフト量ΔＶthi の
ばらつきとの関係を示すグラフである。このグラフから
明らかなように、初期のしきい値電圧Ｖth0iのばらつき
と−ＢＴストレス後のしきい値電圧シフト量ΔＶth i の
ばらつきとの間には何ら明瞭な相関関係が見られないこ
とがわかる。このことは、本発明者の実験によって初め
て明らかにされた重要な事実である。
【００３７】たとえば、もし高い初期しきい値電圧Ｖ
th0iを有するＴＦＴほど−ＢＴストレス後に大きなしき
い値電圧シフト量ΔＶthi を生じるという関係があると
すれば、データを長期間保持するためのホールド下限を
保障するために、初期しきい値電圧Ｖth0iの最も高いＴ
ＦＴを含むＳＲＡＭセルを調査する必要がある。しか
し、初期しきい値電圧Ｖth0iのばらつきと−ＢＴストレ
ス後のしきい値電圧シフト量ΔＶthi のばらつきとの間
に相関関係がないので、本発明者は、−ＢＴストレス後
のしきい値電圧シフト量ΔＶthi の平均値μとばらつき
を表わす標準偏差σを調査するだけで、初期のしきい値
電圧Ｖth0iを考慮することなくホールド下限を保障すれ
ばよいことを見い出した。
【００３８】以下において、−ＢＴストレス試験を利用
して、所定の製造条件で製造された複数のＴＦＴにおけ
る個別のＴＦＴの信頼性を評価する方法を説明する。
【００３９】まず、図２に示されているように、同一の
製造条件で製造されかつ互いに並列に接続された複数の
ＴＦＴを含むジャンボＴＦＴが用意される。ジャンボＴ
ＦＴをゲート電圧ＶG で絶対温度Ｔにおいて時間ｔだけ
保持した場合のしきい値電圧Ｖthのシフト量ΔＶthは次
式（１）で表わされる。
【００４０】
【数２３】
【００４１】ここで、αは時間係数、φ0 は温度係数、
ｄは電圧係数、ｋはボルツマン定数、ｑは電荷素量、そ
してｔOXはゲート絶縁膜の厚さを表わす。
【００４２】次に、上記の式（１）を用いて−ＢＴスト
レスによるジャンボＴＦＴのしきい値電圧シフト量ΔＶ
thを予測する方法を説明する。
【００４３】はじめに、ジャンボＴＦＴの温度を−ＢＴ
ストレス状態時の温度であるたとえば１２５℃にする。
その温度において、ＩD −ＶG 特性を測定し、ジャンボ
ＴＦＴのしきい値電圧Ｖthを算出する。このときのしき
い値電圧は、初期しきい値電圧Ｖth0 と呼ばれる。次
に、温度Ｔ＝１２５℃において、ソース電圧ＶS とドレ
イン電圧ＶD が０Ｖにされ、ゲート電圧ＶG としてたと
えば−７Ｖの負電圧が印加される。この状態が−ＢＴス
トレス状態であり、ゲート電圧印加開始時刻をｔ＝０と
する。
【００４４】所定の時間ｔの経過後において、−ＢＴス
トレス状態が解除され、時間ｔにおけるしきい値電圧Ｖ
th（ｔ）が測定される。これにより、１回の−ＢＴスト
レス試験が終了する。しきい値電圧Ｖth（ｔ）の測定が
終われば、次回の−ＢＴストレス試験のためにジャンボ
ＴＦＴは直ちに−ＢＴストレス状態に戻される。このよ
うなしきい値電圧Ｖth（ｔ）の測定を繰返すことによっ
て、図３に示されているようなグラフが得られる。
【００４５】図３において、横軸は時間（ｓｅｃ）を表
わし、縦軸はしきい値電圧シフト量−ΔＶth（Ｖ）を表
わしている。ここで、しきい値電圧シフト量は、ΔＶth
＝Ｖ th（ｔ）−Ｖth0 の関係にある。図３のグラフに基
づいて、次式（２）における時間係数αを決定すること
ができる。
【００４６】
【数２４】
【００４７】ここで、Ｖ1 は比例定数である。時間係数
αは、−ＢＴストレス時間が長いほど正確に決定するこ
とができ、図３の場合にはα＝１／３が得られる。以
後、時間係数αを求める手順は過程Ａと呼ばれる。
【００４８】次に、同じ条件で製造されたジャンボＴＦ
Ｔにおいて、過程Ａとは異なるゲート電圧が印加される
−ＢＴストレス試験が行なわれる。たとえばＶG ＝−１
２Ｖに設定され、温度は過程Ａの場合と同じであるＴ＝
１２５℃に設定される。そして、過程Ａにおいて述べら
れた手順に従って、しきい値電圧Ｖthのシフト量ΔＶ th
が測定される。
【００４９】図４は、異なるゲート電圧ＶG を用いた複
数の−ＢＴストレス試験の結果を示すグラフである。横
軸はゲート電圧ＶG （Ｖ）を表わし、縦軸はしきい値電
圧シフト量−ΔＶth（Ｖ）を表わしている。グラフ中の
左側の○印はＶG ＝−７ＶとＴ＝１２５℃の条件による
試験結果を表わし、右側の○印はＶG ＝−１２ＶとＴ＝
１２５℃の条件による試験結果を表わしている。いずれ
の条件による試験結果も、試験開始後に同一の時間ｔ＝
ｔ0 が経過したときの状態を示している。図４の場合、
ｔ0 ＝１０4 ｓｅｃにおける結果が示されている。この
グラフを基にして、次式（３）
【００５０】
【数２５】
【００５１】における電圧係数ｄ＝３．８Åを得ること
ができる。ここで、Ｖ2 は比例定数である。
【００５２】なお、図４においては−７Ｖと−１２Ｖの
ゲート電圧ＶG が用いられたが、より多い異なるゲート
電圧ＶG を用いてより多くの試験を行なうことによっ
て、電圧係数ｄの値はより正確に求めることができる。
また、電圧係数ｄを求めるための複数の試験において、
それらの試験に用いられる温度は一定である必要がある
が、必ずしも過程Ａで用いられた温度と同一である必要
はない。
【００５３】以後、電圧係数ｄを求める手順は過程Ｂと
呼ばれる。この過程Ｂにおける式（３）中の｜ＶG ｜／
ｔOXは電界を表わすので、電圧係数ｄは電界係数と考え
ることもできる。また、ｄ′＝ｑｄ／２ｋを電界係数と
考えてもよい。
【００５４】さらに、同じ条件で製造されたジャンボＴ
ＦＴにおいて、過程Ａの場合と異なる温度において−Ｂ
Ｔストレス試験が行なわれる。たとえばＴ＝２５℃の温
度が用いられ、ゲート電圧は過程Ａと同一のＶG ＝−７
Ｖに設定される。この条件の下で、過程Ａで述べられた
のと同様の手順で、しきい値電圧シフト量ΔＶthの経時
変化が測定される。
【００５５】図５は、Ｔ＝１２５℃とＶG ＝−７Ｖの条
件における測定結果と７＝２５℃とＶG ＝−７Ｖの条件
における測定結果を示すグラフである。このグラフにお
いて、横軸は温度の逆数１０００／Ｔ（１／Ｋ）を表わ
し、縦軸はしきい値電圧シフト量−ΔＶth（Ｖ）を表わ
している。図５のグラフにおいても、試験開始後にｔ 0
＝１０4 ｓｅｃの時間が経過したときの結果を示してい
る。左側の□印はＴ＝１２５℃とＶG ＝−７Ｖの条件に
よる結果を示し、右側の□印はＴ＝２５℃とＶ G ＝−７
Ｖの条件による結果を示している。過程Ｂで得られた電
圧係数ｄと図５に基づいて、次式（４）
【００５６】
【数２６】
【００５７】における温度係数φ0 を求めることができ
る。図５の例においては、ｑφ0 ＝０．２３ｅＶが得ら
れる。以後、このような温度係数φ0 を求める手順は過
程Ｃと呼ばれる。
【００５８】過程Ｃにおいても、より多くの種々の温度
条件において試験を行なうことによって、温度係数φ0
の値をより正確に求め得ることは言うまでもない。ま
た、過程Ｃにおける複数の試験において、一定のゲート
電圧が用いられる限り、過程Ａのゲート電圧と異なる電
圧を用いてそれらの試験を行なってもよい。
【００５９】以上の３つの過程Ａ，Ｂ，およびＣによっ
て、ジャンボＴＦＴの−ＢＴストレスによるしきい値電
圧シフト量ΔＶthを次式（５）で予測することができ
る。
【００６０】
【数２７】
【００６１】ここで、ｔ0 は上述の例において１０4 ｓ
ｅｃであったが、ｔ0 として他の任意の適切な時間をも
設定し得ることは言うまでもない。さらに、過程ＢとＣ
におけるｔ0 の値が異なっていても、時間係数αがわか
っているので、しきい値電圧シフト量ΔＶthを求めるこ
とができる。
【００６２】さらに、過程Ａ，Ｂ，およびＣは任意の順
序で行なうことができる。上述の例では過程Ｂにおいて
求められた電圧係数ｄが過程Ｃにおいて用いられている
が、過程Ｃが先に実行される場合には、次式（６）
【００６３】
【数２８】
【００６４】で定義されるφE を求めた後に、過程Ｂに
よって求められた電圧係数ｄを用いてφE をφ0 に変換
すればよい。
【００６５】式（５）を用いれば、−ＢＴストレス状態
下で或る時間ｔだけ経過した後のしきい値電圧シフト量
ΔＶthを予測することができる。また、逆にしきい値電
圧シフト量ΔＶthが或る許容された値ΔＶthτになるま
での時間τ0 （ジャンボＴＦＴの寿命）を求めることが
可能である。式（５）にΔＶth＝ΔＶthτおよびｔ＝τ
0 を代入してτ0 について解けば、次式（７）が得られ
る。
【００６６】
【数２９】
【００６７】ここで、β＝１／αである。すなわち、式
（７）において、ジャンボＴＦＴが機能的に問題を生じ
ない範囲として許容されるしきい値電圧シフト量ΔＶth
τと、使用されるゲート電圧ＶG と、温度Ｔとの値を式
（７）に入れてやれば、−ＢＴストレスの下におけるジ
ャンボＴＦＴの寿命τ0 を求めることができる。
【００６８】次に、ジャンボＴＦＴに含まれる複数のＴ
ＦＴと同一の製造条件で製造された複数のＴＦＴ中の個
別のＴＦＴについて−ＢＴストレス試験が行なわれる。
この場合の−ＢＴストレス試験においては、温度，電
圧，およびストレス時間は、個別のＴＦＴのしきい値電
圧シフト量ΔＶthi を精度よく測定し得る条件に設定す
ればよい。そして、−ＢＴストレスの前後におけるしき
い値電圧の差から個別のＴＦＴについてのしきい値電圧
シフト量ΔＶthi が求められる。
【００６９】しきい値電圧シフト量ΔＶthi の測定に用
いられた個別のＴＦＴの個数をｎ個とすれば、しきい値
電圧シフト量ΔＶthi の平均値μとばらつき度合いを表
わす標準偏差σは次式によって求めることができる。
【００７０】
【数３０】
【００７１】したがって、しきい値電圧シフト量ΔＶ
thi のばらつきを考慮した上での個別のＴＦＴの寿命τ
は式（７）中のΔＶthτをΔＶthτ／（１＋ｍ｜σ／μ
｜）で置換えた次式（８）を用いて求めることができ
る。
【００７２】
【数３１】
【００７３】ここで、ｍは個別のＴＦＴの評価の厳しさ
を指定する因子であり、ｍ＝３程度の値を用いればよ
い。
【００７４】具体的には、図１に示されているように個
別のＴＦＴにおけるしきい値電圧シフト量ΔＶthi のば
らつきを測定したデータから平均値μと標準偏差σを求
め、これらの値をτの式（８）に代入すればＳＲＡＭ装
置内のＴＦＴ特性のばらつきを考慮に入れたＳＲＡＭ装
置の寿命を求めることができ、長時間のデータ保持の後
でもホールド不良を生じることのないＳＲＡＭ装置を提
供することができる。
【００７５】なお、以上の信頼性評価方法は、単結晶の
ＭＯＳＦＥＴにも適用することができる。
【００７６】図６は、上述の式（８）による個別のＴＦ
Ｔの信頼性評価方法における手順を示すフロー図であ
る。この図によって、式（８）を利用して個別のＴＦＴ
の信頼性を評価する方法の手順が、視覚的により明らか
に理解されよう。
【００７７】以下において、上述の信頼性評価方法の変
形例の一例を説明する。たとえば、第１の製造条件で製
造されたジャンボＴＦＴ（ａ）について時間係数α，電
圧係数ｄ，温度係数φ0 およびジャンボＴＦＴ（ａ）の
寿命に関する比例定数
【００７８】
【数３２】
【００７９】が既に求められている場合、第２の製造条
件で製造されたジャンボＴＦＴ（ｂ）の寿命を以下のよ
うにして推定することができる。
【００８０】ジャンボＴＦＴ（ｂ）に関して、少なくと
も１回の−ＢＴストレス試験を行ない、或る時刻ｔ0 に
おけるしきい値電圧シフト量ΔＶthb が求められる。そ
して、同一条件におけるジャンボＴＦＴ（ａ）のしきい
値電圧シフト量ΔＶtha も求められる。ジャンボＴＦＴ
（ａ）に関しては、式（５）が既に決定されているの
で、ΔＶtha は式（５）から求められてもよいし、実測
によって求めてもよい。
【００８１】ΔＶthb およびそれと同一条件におけるΔ
Ｖtha が求められれば、それらの比を用いて、ジャンボ
ＴＦＴ（ｂ）の任意の条件におけるしきい値電圧シフト
量および寿命がそれぞれ次式（５ａ）および（７ａ）に
よって表わされる。ただし、式（５ａ）および（７ａ）
における係数β（＝１／α），ｄ，およびφ0 は、ジャ
ンボＴＦＴ（ａ）に関する値が用いられる。
【００８２】
【数３３】
【００８３】係数β，ｄおよびφ0 はＴＦＴの製造方法
に依存するので、ジャンボＴＦＴ（ａ）とジャンボＴＦ
Ｔ（ｂ）の製造方法が著しく異なる場合には、ジャンボ
ＴＦＴ（ｂ）の寿命を正確に推定することができない
が、製造方法に大きな差がない場合には、ジャンボＴＦ
Ｔ（ａ）について求められた式を利用して、ジャンボＴ
ＦＴ（ｂ）の寿命を式（７ａ）から容易に推定すること
ができる。また、時間係数βは１回の−ＢＴストレス試
験で求めることができるので、ジャンボＴＦＴ（ｂ）自
身についての時間係数βを式（７ａ）において用いるこ
とによって、ジャンボＴＦＴ（ｂ）のより正確な寿命τ
0 を推定することができる。
【００８４】そして、図１０の実施例の場合と同様に、
式（７ａ）におけるΔＶthτをΔＶ thτ／（１＋｜σ／
μ｜）で置換えた次式（８ａ）を用いて第２の製造条件
で製造された個別のＴＦＴ（ｂ）の寿命τを推定するこ
とができる。
【００８５】
【数３４】
【００８６】このとき、個別のＴＦＴのしきい値電圧シ
フト量ΔＶthi の平均値μと標準偏差σは、個別のＴＦ
Ｔ（ａ）を用いて求めてもよいし、個別のＴＦＴ（ｂ）
を用いて求めてもよい。すなわち、個別のＴＦＴ（ａ）
についてΔＶthi の平均値μと標準偏差σが既に求めら
れている場合には、ジャンボＴＦＴ（ｂ）についての１
回の−ＢＴストレス試験を行なうだけで個別のＴＦＴ
（ｂ）の寿命を判定できるという利点が得られる。他
方、μとσが個別のＴＦＴ（ｂ）を用いて求められる場
合には、ＴＦＴ特性のばらつきの情報が複数のＴＦＴ
（ｂ）自身から得られるので、個別のＴＦＴ（ｂ）の寿
命をより正確に判定し得るという利点が得られる。
【００８７】図７は、式（８ａ）を用いて個別のＴＦＴ
の寿命を容易に推定する方法を図解したフロー図であ
る。この図によって、第１の製造条件で製造されたＴＦ
Ｔ（ａ）に関する−ＢＴストレス試験の結果を利用し
て、第２の製造条件で製造された個別のＴＦＴ（ｂ）の
寿命を容易に推定し得る方法が、視覚的かつ明瞭に理解
されよう。
【００８８】ところで、或る予め定められた温度Ｔ0 以
外の温度におけるＴＦＴの寿命を予測する必要がないと
きは、前述の過程Ｃによって温度係数φ0 を求める必要
がない。このとき、ジャンボＴＦＴのしきい値電圧シフ
ト量ΔＶthおよび寿命τ0 は、次式（５ｂ）および（７
ｂ）によって求めることができ、個別のＴＦＴの寿命τ
は次式（８ｂ）によって求めることができる。
【００８９】
【数３５】
【００９０】この式（８ｂ）を用いて個別のＴＦＴの寿
命を予測する手順は、図８のフロー図において図解され
ている。
【００９１】また、図８の手順によって得られたＴＦＴ
（ａ）に関する結果を利用して、他の個別のＴＦＴ
（ｂ）の寿命を予測する方法の手順が図９のフロー図に
おいて図解されている。すなわち、同一条件におけるジ
ャンボＴＦＴ（ａ）とジャンボＴＦＴ（ｂ）のしきい値
電圧シフト量ΔＶtha およびΔＶthb を用いて、式（７
ｂ）中のΔＶth0 をΔＶth0 ・ΔＶthb ／ΔＶtha で置
換えることによってジャンボＴＦＴ（ｂ）の寿命τ0 を
求めることができ、個別のＴＦＴ（ｂ）の寿命τは次式
（８ｃ）によって求めることができる。
【００９２】
【数３６】
【００９３】さらに、予め定められたゲート電圧ＶG0以
外の電圧においてＴＦＴの寿命を予測する必要がない場
合、前述の過程Ｂによって電圧係数ｄを求める必要がな
い。この場合、ジャンボＴＦＴのしきい値電圧シフト量
ΔＶthおよび寿命τ0 は次式（５ｃ）および（７ｃ）に
よって求めることができ、個別のＴＦＴの寿命τは次式
（８ｄ）によって求めることができる。
【００９４】
【数３７】
【００９５】このような電圧係数ｄを求める必要がない
場合の個別のＴＦＴの信頼性評価方法における手順が、
図１０のフロー図において図解されている。
【００９６】図１１は、図１０の手順によって得られた
ＴＦＴ（ａ）についての結果を利用して、他のＴＦＴ
（ｂ）の寿命を容易に予測する方法の手順をフロー図で
示している。すなわち、同一条件におけるジャンボＴＦ
Ｔ（ａ）とジャンボＴＦＴ（ｂ）のしきい値電圧シフト
量ΔＶtha およびΔＶthb を用いて、式（７ｃ）中のΔ
Ｖth0 をΔＶth0 ・ΔＶthb ／ΔＶtha で置換えること
によってジャンボＴＦＴ（ｂ）の寿命τ0 を求めること
ができ、個別のＴＦＴ（ｂ）の寿命τは次式（８ｅ）に
よって求めることができる。
【００９７】
【数３８】
【００９８】ところで、前述のように、ＴＦＴの信頼性
はポリシリコン薄膜のチャネル層におけるダングリング
ボンド密度および水素化率と密接な関係を有している。
そこで、以下において、−ＢＴストレス試験を利用し
て、個別のＴＦＴ中のダングリングボンド密度と水素化
率を推定する方法を説明する。
【００９９】ＴＦＴ中のダングリングボンド密度ＮDBと
水素化率ＰH は、それぞれ次式（９）と（１０）で表わ
される。
【０１００】
【数３９】
【０１０１】ここで、ｍ1 とｍ2 は比例定数であり、Ｖ
ths はＴＦＴと同じ寸法形状を有するＳＯＩ（シリコン
・オン・インシュレータ）型のＭＯＳＦＥＴ（金属・酸
化物・半導体型電界効果トランジスタ）のしきい値電圧
を表わしている。
【０１０２】ＳＯＩ−ＭＯＳＦＥＴのチャネル層は単結
晶シリコンで形成されているので、しきい値電圧Ｖths
は別途に周知の計算によって求めることができる。ま
た、計算によって得られたこのしきい値電圧Ｖths は、
ＳＯＩ−ＭＯＳＦＥＴのゲート絶縁膜と同一の条件で作
られたキャパシタ絶縁膜を有するキャパシタについての
実験結果を用いて、より正確なものに補正することがで
きる。
【０１０３】図１２は、ＴＦＴ中のポリシリコンのチャ
ネル層におけるエネルギバンド構造の一例を示してい
る。図１２のグラフにおいて、横軸ｘはチャネル層の表
面（ｘ＝０）からの深さを表わし、縦軸εはイントリン
シックフェルミレベルを基準（ε＝０）にしたエネルギ
ポテンシャルレベルを表わしている。また、εV は荷電
子帯上限のエネルギレベル、εC は導電帯下限のエネル
ギレベル、εF は現実のフェルミエネルギレベル、そし
てφ（ｘ，φs ）はチャネル層の表面ポテンシャルがφ
s の場合の位置ｘにおけるポテンシャルを表している。
【０１０４】式（９）と（１０）中の比例定数ｍ1 とｍ
2 は、図１２に示されているようなエネルギバンド構造
を考慮して、それぞれ次式（１１）と（１２）によって
求めることができる。
【０１０５】
【数４０】
【０１０６】ここで、ξは−ＢＴストレスによるＳｉ−
Ｈ結合の解離率、Ｃoxはゲート絶縁膜容量、ｎdb（ｘ，
ε）とｐh （ｘ，ε）はそれぞれチャネル表面からの深
さｘでかつポテンシャルεの位置における単位体積あた
りでかつ単位エネルギあたりのダングリングボンド密度
と水素化率、ΔφS はＴＦＴのフラットバンド条件から
しきい値電圧条件に達するまでの表面ポテンシャルの変
化量、そしてｔp はポリシリコン膜の厚さを表わす。
【０１０７】式（１１）中のＳｉ−Ｈ結合の解離率ξ
は、−ＢＴストレス時の温度をＴとしてストレス電界Ｅ
＝｜ＶG ｜／ｔoxとすれば次式（１３）で表わされる。
【０１０８】
【数４１】
【０１０９】ここで、式（１３）中のα，φ0 およびｄ
は図１０の実施例の場合と同様にジャンボＴＦＴを用い
た−ＢＴストレス試験を利用して求めることができるの
で、解離率ξを決定することができる。なお、式（１
３）中の定数ｔS は、ｔS を未知数としたままで式
（９），（１１），（１２）および（１３）によって求
めたダングリングボンド密度ＮDBと、ＴＦＴに組込まれ
たポリシリコン薄膜に同一の条件で作られた単体のポリ
シリコン薄膜についてＥＳＲ装置で測定されたダングリ
ングボンド密度ＮDBとを比較することによって決定する
ことができる。一旦定数ｔS が決定されれば、ｔS はＴ
ＦＴの製造条件に依存しないので、任意のＴＦＴ中のダ
ングリングボンド密度を推定することができる。本発明
者が実験によって求めたｔS の一例は５２００ｓｅｃで
あった。
【０１１０】ところで、ｘが微小の範囲ではｎdb（ｘ，
ε），ｐh （ｘ，ε）およびφ（ｘ，φs ）の場所依存
性がなくかつバンドキャップ内のエネルギ依存性もない
とすれば、次式（１４），（１５）および（１６）が成
立する。また、フェルミ分布関数ｆ（ε）は、次式（１
７）で近似することができる。
【０１１１】
【数４２】
【０１１２】ここで、式（１４）におけるＥg はバンド
キャップを表わし、（εC −εV ）に対応している。
【０１１３】したがって、これらの近似式（１４）ない
し（１７）を用いれば、比例定数ｍ 1 とｍ2 を求める式
（１１）および（１２）はそれぞれ次式（１８）および
（１９）に簡略化される。
【０１１４】
【数４３】
【０１１５】図１３は、図１において測定された個別の
ＴＦＴ中のダングリングボンド密度ＮDBと水素化率ＰH
との関係を式（９），（１０），（１３），（１８）お
よび（１９）を用いて求めた結果を示している。
【０１１６】なお、上述のダングリングボンド密度と水
素化率を求める方法は、単結晶のＭＯＳトランジスタ中
のチャネル層とゲート絶縁膜との界面におけるダングリ
ングボンド密度と水素化率を求める場合にも応用するこ
とができる。
【０１１７】
【発明の効果】以上のように、本発明によれば、−ＢＴ
ストレス試験を利用して単一のＴＦＴの寿命を予測する
ので、単一のＴＦＴについての正確かつ効率のよい信頼
性評価方法を提供することができる。
【０１１８】また、本発明によれば、ＴＦＴの信頼性と
密接な関係を有するポリシリコンのチャネル層内におけ
るダングリングボンド密度と水素化率を評価する方法を
提供することができる。
【図面の簡単な説明】
【図１】 同一の製造条件で製造された複数のＴＦＴに
おける初期しきい値電圧Ｖth0iのばらつきと−ＢＴスト
レスによるしきい値電圧シフト量ΔＶthi のばらつきと
の関係を示すグラフである。
【図２】 同一の製造条件で製造されかつ互いに並列に
接続された複数のＴＦＴを含むジャンボＴＦＴを示す等
価回路図である。
【図３】 −ＢＴストレスにおける時間としきい値電圧
シフト量との関係を示すグラフである。
【図４】 −ＢＴストレス試験におけるゲート電圧とし
きい値電圧シフト量との関係を示すグラフである。
【図５】 −ＢＴストレス試験における温度としきい値
電圧シフト量との関係を示すグラフである。
【図６】 式（８）を利用するＴＦＴの信頼性評価方法
の手順を示すフロー図である。
【図７】 図６の信頼性評価方法の結果を利用して他の
ＴＦＴの信頼性評価を容易に行なう手順を示すフロー図
である。
【図８】 予め定められた温度においてのみ使用される
ＴＦＴの信頼性を評価する方法の手順を示すフロー図で
ある。
【図９】 図８の信頼性評価方法によって得られた結果
を利用して他のＴＦＴの信頼性を容易に評価する手順を
示すフロー図である。
【図１０】 或る定められたゲート電圧以外で用いられ
ることのないＴＦＴの信頼性評価方法の手順を示すフロ
ー図である。
【図１１】 図１０の信頼性評価方法によって得られた
結果を利用して他のＴＦＴの信頼性を容易に評価する手
順を示すフロー図である。
【図１２】 ＴＦＴのチャネル層内のエネルギバンド構
造を概略的に示すグラフである。
【図１３】 同一の製造条件で製造された複数のＴＦＴ
におけるダングリングボンド密度と水素化率のばらつき
を示すグラフである。
【図１４】 ＳＲＡＭセルの一例を示す等価回路図であ
る。
【図１５】 ＳＲＡＭセル中のＴＦＴの−ＢＴストレス
状態を説明するための図である。
【図１６】 ＴＦＴにおける−ＢＴストレスによるしき
い値電圧のシフトを例示するグラフである。
【図１７】 同一の製造条件で製造された複数のＴＦＴ
間における初期特性のばらつきを例示するグラフであ
る。
【符号の説明】
１０ａ，１０ｂ 記憶ノード、１１ａ，１１ｂ ＴＦＴ
からなる負荷トランジスタ、１２ａ，１２ｂ ドライバ
トランジスタ、１３ａ，１３ｂ アクセストランジス
タ、１４ａ，１４ｂ ビット線、１５ａ，１５ｂ ワー
ド線。

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 ポリシリコン薄膜のチャンネル層とシリ
    コン酸化膜のゲート絶縁膜を有し所定の製造条件で製造
    されたＴＦＴにおいて、ゲートに負の任意の一定電圧Ｖ
    G を印加して任意の一定温度Ｔに保持される−ＢＴスト
    レス状態における前記ＴＦＴの信頼性を以下の式を用い
    て評価する方法であって、 【数１】 ここで、ΔＶthは前記所定の製造条件で製造されかつ互
    いに並列に接続された複数のＴＦＴを含むジャンボＴＦ
    Ｔのしきい値電圧シフト量、ｔは時間、αは時間係数、
    ｑは電荷素量、ｄは電圧係数、ｋはボルツマン定数、ｔ
    OXはゲート酸化膜の厚さ、φ0 は温度係数、ΔＶthτは
    前記ジャンボＴＦＴの許容しきい値電圧シフト量、μと
    σはそれぞれ前記所定の製造条件で製造された複数のＴ
    ＦＴのしきい値電圧シフト量の平均値と標準偏差、そし
    てｍは定数を表わし、またβ＝１／αであり、 少なくとも２回の−ＢＴストレス試験から得られるしき
    い値電圧シフト量ΔＶthと時間ｔとの関係に基づいて、
    式（２ａ）における時間係数αを決定するステップと、 異なるゲート電圧ＶG を用いた少なくとも２回の−ＢＴ
    ストレス試験から得られるしきい値電圧シフト量ΔＶth
    とゲート電圧ＶG との関係に基づいて、式（３ａ）にお
    ける電圧係数ｄを決定するステップと、 異なる温度Ｔにおける少なくとも２回の−ＢＴストレス
    試験から得られるしきい値電圧シフト量ΔＶthと温度Ｔ
    との関係に基づいて、式（４ａ）における温度係数φ0
    を決定するステップと、 式（２ａ），（３ａ）および（４ａ）の関係から得られ
    る式（５）において、前記決定された時間係数α，電圧
    係数ｄおよび温度係数φ0 を用いて比例定数 【数２】 を決定するステップと、 前記決定された比例定数ｃ2 と前記ジャンボＴＦＴの許
    容しきい値電圧シフト量ΔＶthτとから式（５）を変換
    して得られる前記ジャンボＴＦＴの寿命τ0 を求める式
    （７）におけるΔＶthτをΔＶthτ／（１＋ｍ｜σ／μ
    ｜）で置換えて得られる式（８）を用いて、前記所定の
    製造条件で製造された単一のＴＦＴの寿命τを求めるス
    テップを含むことを特徴とするＴＦＴの信頼性評価方
    法。
  2. 【請求項２】 第１の製造条件で製造されたＴＦＴ
    （ａ）および第２の製造条件で製造されたＴＦＴ（ｂ）
    のそれぞれに関する−ＢＴストレス試験において、或る
    時刻ｔにおける温度Ｔとゲート電界ＶG ／ｔOXが等しい
    条件でのジャンボＴＦＴ（ａ）およびジャンボＴＦＴ
    （ｂ）のそれぞれのしきい値電圧シフト量ΔＶtha とΔ
    Ｖthb を求め、前記ジャンボＴＦＴ（ａ）について求め
    た式（７）におけるΔＶth0 をΔＶth0 ・ΔＶthb ／Δ
    Ｖtha で置換えかつ複数の前記ＴＦＴ（ａ）と複数の前
    記ＴＦＴ（ｂ）とのいずれか一方のしきい値電圧シフト
    量の平均値μと標準偏差σを用いてΔＶthτをΔＶthτ
    ／（１＋ｍ｜σ／μ｜）で置換えて得られる次式（８
    ａ） 【数３】 を用いて単一の前記ＴＦＴ（ｂ）の寿命τを推定するこ
    とを特徴とする請求項１に記載のＴＦＴの信頼性評価方
    法。
  3. 【請求項３】 ポリシリコン薄膜のチャンネル層とシリ
    コン酸化膜のゲート絶縁膜を有し所定の製造条件で製造
    されたＴＦＴにおいて、ゲートに負の任意の一定電圧Ｖ
    G を印加して予め定められた一定温度Ｔに保持される−
    ＢＴストレス状態における前記ＴＦＴの信頼性を以下の
    式を用いて評価する方法であって、 【数４】 ここで、ΔＶthは前記所定の製造条件で製造されかつ互
    いに並列に接続された複数のＴＦＴを含むジャンボＴＦ
    Ｔのしきい値電圧シフト量、ｔは時間、αは時間係数、
    ｑは電荷素量、ｄは電圧係数、ｋはボルツマン定数、ｔ
    OXはゲート酸化膜の厚さ、ΔＶthτは前記ジャンボＴＦ
    Ｔの許容しきい値電圧シフト量、μとσはそれぞれ前記
    所定の製造条件で製造された複数のＴＦＴのしきい値電
    圧シフト量の平均値と標準偏差、そしてｍは定数を表わ
    し、またβ＝１／αであり、 少なくとも２回の−ＢＴストレス試験から得られるしき
    い値電圧シフト量ΔＶthと時間ｔとの関係に基づいて、
    式（２ａ）における時間係数αを決定するステップと、 異なるゲート電圧ＶG を用いた少なくとも２回の−ＢＴ
    ストレス試験から得られるしきい値電圧シフト量ΔＶth
    とゲート電圧ＶG との関係に基づいて、式（３ａ）にお
    ける電圧係数ｄを決定するステップと、 式（２ａ）および（３ａ）の関係から得られる式（５
    ｂ）において、前記決定された時間係数αおよび電圧係
    数ｄを用いて比例定数 【数５】 を決定するステップと、 前記決定された比例定数ｃ2 と前記ジャンボＴＦＴの許
    容しきい値電圧シフト量ΔＶthτとから、式（５ｂ）を
    変換して得られる前記ジャンボＴＦＴの寿命τ0 を求め
    る式（７ｂ）におけるΔＶthτをΔＶthτ／（１＋ｍ｜
    σ／μ｜）で置換えて得られる式（８ｂ）を用いて前記
    所定の製造条件で製造された単一のＴＦＴの寿命τを求
    めるステップを含むことを特徴とするＴＦＴの信頼性評
    価方法。
  4. 【請求項４】 第１の製造条件で製造されたＴＦＴ
    （ａ）および第２の製造条件で製造されたＴＦＴ（ｂ）
    のそれぞれに関する−ＢＴストレス試験において、或る
    時刻ｔにおける温度Ｔとゲート電界ＶG ／ｔOXが等しい
    条件でのジャンボＴＦＴ（ａ）およびジャンボＴＦＴ
    （ｂ）のそれぞれのしきい値電圧シフト量ΔＶtha とΔ
    Ｖthb を求め、前記ジャンボＴＦＴ（ａ）について求め
    た式（７ｂ）におけるΔＶth0 をΔＶth0 ・ΔＶthb ／
    ΔＶtha で置換えかつ複数の前記ＴＦＴ（ａ）と複数の
    前記ＴＦＴ（ｂ）とのいずれか一方のしきい値電圧シフ
    ト量の平均値μと標準偏差σを用いてΔＶthτをΔＶth
    τ／（１＋ｍ｜σ／μ｜）で置換えて得られる次式（８
    ｃ） 【数６】 を用いて単一の前記ＴＦＴ（ｂ）の寿命τを推定するこ
    とを特徴とする請求項３に記載のＴＦＴの信頼性評価方
    法。
  5. 【請求項５】 ポリシリコン薄膜のチャンネル層とシリ
    コン酸化膜のゲート絶縁膜を有し所定の製造条件で製造
    されたＴＦＴにおいて、ゲートに予め定められた負の一
    定電圧ＶG を印加して任意の一定温度Ｔに保持される−
    ＢＴストレス状態におけるＴＦＴの信頼性を以下の式を
    用いて評価する方法であって、 【数７】 ここで、ΔＶthは前記所定の製造条件で製造されかつ互
    いに並列に接続された複数のＴＦＴを含むジャンボＴＦ
    Ｔのしきい値電圧シフト量、ｔは時間、αは時間係数、
    ｋはボルツマン定数、φE は温度係数、ΔＶthτは前記
    ジャンボＴＦＴの許容しきい値電圧シフト量、μとσは
    それぞれ前記所定の製造条件で製造された複数のＴＦＴ
    のしきい値電圧シフト量の平均値と標準偏差、そしてｍ
    は定数を表わし、また、β＝１／αであり、 少なくとも２回の−ＢＴストレス試験から得られるしき
    い値電圧シフト量ΔＶthと時間ｔとの関係に基づいて式
    （２ａ）における時間係数αを決定するステップと、 異なる温度Ｔにおける少なくとも２回の−ＢＴストレス
    試験から得られるしきい値電圧シフト量ΔＶthと温度Ｔ
    との関係に基づいて式（４ｂ）における温度係数φE を
    決定するステップと、 式（２ａ）および（４ｂ）の関係から得られる式（５
    ｃ）において、前記決定された時間係数αおよび温度係
    数φE を用いて比例定数 【数８】 を決定するステップと、 前記決定された比例定数ｃ2 と前記ジャンボＴＦＴの許
    容しきい値電圧シフト量ΔＶthτとから、式（５ｃ）を
    変換して得られる前記ジャンボＴＦＴの寿命τ0 を求め
    る式（７ｃ）におけるΔＶthτをΔＶthτ／（１＋ｍ｜
    σ／μ｜）で置換えて得られる式（８ｄ）を用いて前記
    所定の製造条件で製造された単一のＴＦＴの寿命τを求
    めるステップを含むことを特徴とするＴＦＴの信頼性評
    価方法。
  6. 【請求項６】 第１の製造条件で製造されたＴＦＴ
    （ａ）および第２の製造条件で製造されたＴＦＴ（ｂ）
    のそれぞれに関する−ＢＴストレス試験において、或る
    時刻ｔにおける温度Ｔとゲート電界ＶG ／ｔOXが等しい
    条件でのジャンボＴＦＴ（ａ）およびジャンボＴＦＴ
    （ｂ）のそれぞれのしきい値電圧シフト量ΔＶtha とΔ
    Ｖthb を求め、前記ジャンボＴＦＴ（ａ）について求め
    た式（７ｃ）におけるΔＶth0 をΔＶth0 ・ΔＶthb ／
    ΔＶtha で置換えかつ複数の前記ＴＦＴ（ａ）と複数の
    前記ＴＦＴ（ｂ）とのいずれか一方のしきい値電圧シフ
    ト量の平均値μと標準偏差σを用いてΔＶthτをΔＶth
    τ／（１＋ｍ｜σ／μ｜）で置換えて得られる次式（８
    ｅ） 【数９】 を用いて単一の前記ＴＦＴ（ｂ）の寿命τを推定するこ
    とを特徴とする請求項５に記載のＴＦＴの信頼性評価方
    法。
JP10117995A 1995-04-25 1995-04-25 Ｔｆｔの信頼性評価方法 Expired - Fee Related JP3444693B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10117995A JP3444693B2 (ja) 1995-04-25 1995-04-25 Ｔｆｔの信頼性評価方法
US08/533,659 US5608338A (en) 1995-04-25 1995-09-25 Evaluating the lifetime and reliability of a TFT in a stress test using gate voltage and temperature measurements
KR1019960012982A KR100201167B1 (ko) 1995-04-25 1996-04-25 티에프티의 신뢰성 평가방법
US08/774,777 US5838022A (en) 1995-04-25 1996-12-30 Evaluating the lifetime and reliability of a TFT in a stress test using gate voltage and temperature measurements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10117995A JP3444693B2 (ja) 1995-04-25 1995-04-25 Ｔｆｔの信頼性評価方法

Publications (2)

Publication Number Publication Date
JPH08293611A JPH08293611A (ja) 1996-11-05
JP3444693B2 true JP3444693B2 (ja) 2003-09-08

Family

ID=14293776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10117995A Expired - Fee Related JP3444693B2 (ja) 1995-04-25 1995-04-25 Ｔｆｔの信頼性評価方法

Country Status (3)

Country Link
US (1) US5608338A (ja)
JP (1) JP3444693B2 (ja)
KR (1) KR100201167B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339339B2 (en) 1993-05-13 2002-01-15 Mitsubishi Denki Kabushiki Kaisha TFT and reliability evaluation method thereof
US6020753A (en) * 1993-05-13 2000-02-01 Mitsubishi Denki Kabushiki Kaisha TFT and reliability evaluation method thereof
US5838022A (en) * 1995-04-25 1998-11-17 Mitsubishi Denki Kabushiki Kaisha Evaluating the lifetime and reliability of a TFT in a stress test using gate voltage and temperature measurements
US6073082A (en) * 1996-04-11 2000-06-06 Mitsubishi Denki Kabushiki Kaisha Method of estimating lifetime of floating SOI-MOSFET
JP3484462B2 (ja) * 1996-04-11 2004-01-06 株式会社ルネサステクノロジ フローティングｓｏｉ−ｍｏｓｆｅｔの寿命を予測する方法
US5991707A (en) * 1998-03-09 1999-11-23 Hydrotec Systems Company, Inc. Method and system for predictive diagnosing of system reliability problems and/or system failure in a physical system
JP2001007290A (ja) 1999-06-24 2001-01-12 Mitsubishi Electric Corp 半導体装置、半導体装置の製造方法、および、通信方法
JP2002073424A (ja) 2000-08-31 2002-03-12 Mitsubishi Electric Corp 半導体装置、端末装置および通信方法
US6930328B2 (en) 2002-04-11 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7106088B2 (en) * 2005-01-10 2006-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of predicting high-k semiconductor device lifetime
US9812188B2 (en) * 2015-02-25 2017-11-07 Qualcomm Incorporated Static random-access memory (SRAM) sensor for bias temperature instability

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960006869B1 (ko) * 1987-09-02 1996-05-23 도오교오 에레구토론 가부시끼가이샤 프로우브 장치에 의한 전기특성 검사방법
JP3342096B2 (ja) * 1993-05-13 2002-11-05 三菱電機株式会社 Ｔｆｔの信頼性評価方法

Also Published As

Publication number Publication date
KR100201167B1 (ko) 1999-06-15
KR960039438A (ko) 1996-11-25
US5608338A (en) 1997-03-04
JPH08293611A (ja) 1996-11-05

Similar Documents

Publication Publication Date Title
US7268575B1 (en) Method of NBTI prediction
JP3444693B2 (ja) Ｔｆｔの信頼性評価方法
KR100711556B1 (ko) 높은 ｋ 값 반도체 장치의 수명 예상 방법
JP3595796B2 (ja) 半導体集積回路装置の寿命推定方法及びその管理方法
KR100413134B1 (ko) 박막 트랜지스터의 전기적 특성의 모델링
Guo et al. A new surface potential and physics based compact model for a-IGZO TFTs at multinanoscale for high retention and low-power DRAM application
US8285524B2 (en) Simulation method for transistor unsuitable for existing model
US8108159B2 (en) Method of detecting degradation of semiconductor devices and method of detecting degradation of integrated circuits
JP3342096B2 (ja) Ｔｆｔの信頼性評価方法
US6204682B1 (en) TFT and reliability evaluation method thereof
US6339339B2 (en) TFT and reliability evaluation method thereof
JP4040446B2 (ja) Ｍｉｓ型半導体層装置の評価方法
US5838022A (en) Evaluating the lifetime and reliability of a TFT in a stress test using gate voltage and temperature measurements
US20060115910A1 (en) Method for predicting lifetime of insulating film
US11137440B2 (en) Self-heating effect apparatus and test method
US6813752B1 (en) Method of determining charge loss activation energy of a memory array
US6731130B1 (en) Method of determining gate oxide thickness of an operational MOSFET
US6538937B2 (en) Nonvolatile semiconductor memory test circuit and method, nonvolatile semiconductor memory and method for fabricating nonvolatile semiconductor memory
US7106087B2 (en) Method and apparatus for evaluating semiconductor device
JP2003037273A (ja) Ｔｆｔ
JP2008053617A (ja) 電流モデル作成方法および電子回路
Duschl et al. Is the power-law model applicable beyond the direct tunneling regime?
JP2003258054A (ja) Ｍｏｓトランジスタ実効チャネル長の評価方法
Schuler et al. Physical charge transport models for anomalous leakage current in floating gate-based nonvolatile memory cells
JPH11345850A (ja) 絶縁膜評価方法および装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030610

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees