JP3595796B2 - 半導体集積回路装置の寿命推定方法及びその管理方法 - Google Patents
半導体集積回路装置の寿命推定方法及びその管理方法 Download PDFInfo
- Publication number
- JP3595796B2 JP3595796B2 JP2001502158A JP2001502158A JP3595796B2 JP 3595796 B2 JP3595796 B2 JP 3595796B2 JP 2001502158 A JP2001502158 A JP 2001502158A JP 2001502158 A JP2001502158 A JP 2001502158A JP 3595796 B2 JP3595796 B2 JP 3595796B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit device
- mos
- life
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
- G01R31/287—Procedures; Software aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
［技術分野］
本発明は、ＭＯＳ型トランジスタ等のＭＯＳ型素子を有する半導体集積回路装置の寿命測定方法及びその管理方法に関する。
【０００２】
［背景技術］
半導体集積回路装置は色々な種類の回路素子により構成されている。これらの回路素子の１つであるＭＯＳ型トランジスタの寿命は、半導体集積回路装置の信頼性に大きな影響を与える。
【０００３】
近年、半導体集積回路装置の集積度が向上するに伴って、ＭＯＳ型トランジスタに用いられるゲート絶縁膜の厚さが極めて薄くなってきているため、ゲート絶縁膜の劣化がＭＯＳ型トランジスタの寿命を規定し、ひいては半導体集積回路装置自体の寿命を強く左右する。
【０００４】
従来、半導体集積回路装置の信頼性を評価するために、半導体集積回路装置に含まれる複数の小さなＭＯＳ型トランジスタに代えて、比較的面積の大きいゲート絶縁膜を有するテスト用ＭＯＳ型キャパシタを作製して、該キャパシタのゲート絶縁膜の寿命を推定していた。すなわち、従来は、比較的面積の大きいゲート絶縁膜を有するＭＯＳ型キャパシタと、複数の小さなＭＯＳ型トランジスタとが等価であるという前提の下で、半導体集積回路装置の信頼性を評価していた。
【０００５】
例えば、面積１μｍ２ の１００個のＭＯＳ型トランジスタにより構成されてる半導体集積回路装置の寿命は、面積１００μｍ２ のＭＯＳ型キャパシタの寿命と等価であると考えられていた。言い換えると、面積１μｍ２ の１００個のＭＯＳ型トランジスタにより構成されている半導体集積回路装置の寿命は、１００個のＭＯＳ型トランジスタのうち最初の１個のＭＯＳ型トランジスタが絶縁破壊（リーク電流が規定値を越えること）するまでの時間であって、その時間は、面積１００μｍ２ のＭＯＳ型キャパシタの寿命、つまり該ＭＯＳ型キャパシタが絶縁破壊するまでの時間と等しいと考えられていた。
【０００６】
具体的には、膜厚が４ｎｍ程度を超えるゲート絶縁膜（以下、厚いゲート絶縁膜と称する）を有するＭＯＳ型トランジスタにおいては、ストレスの印加による急峻なリーク電流の増大、つまりハードブレークダウン（ｈａｒｄ−ｂｒｅａｋｄｏｗｎ：ＨＢＤ）の発生を確認することができる。この場合、テスト用ＭＯＳ型キャパシタを用いることにより、半導体集積回路装置に含まれる複数のＭＯＳ型トランジスタのうちの１つにＨＢＤが発生するまでの時間を推定して、推定された時間を半導体集積回路装置の寿命として求めることができる。
【０００７】
しかしながら、膜厚が４ｎｍ程度以下のゲート絶縁膜、つまり直接トンネル電流が支配的になるようなゲート絶縁膜（以下、薄いゲート絶縁膜と称する）を有するＭＯＳ型トランジスタにおいては、ＨＢＤの発生を確認することは困難である。
【０００８】
すなわち、ＭＯＳ型トランジスタのゲート絶縁膜の薄膜化に伴って、従来のように明白な絶縁破壊を観察できなくなり、その結果、半導体集積回路装置の寿命を正確に推定できないという問題が生じてきた。
【０００９】
［発明の開示］
前記に鑑み、本発明は、薄いゲート絶縁膜がＭＯＳ型素子に用いられている場合にも、半導体集積回路装置の寿命を正確に推定できるようにすることを目的とする。
【００１０】
前記の目的を達成するため、本件発明者は、半導体集積回路装置の寿命について種々の検討を行なった結果、次のような知見を得た。
【００１１】
膜厚が６ｎｍ程度以下のゲート絶縁膜を有するＭＯＳ型トランジスタにおいては、ストレスを印加し続けた場合にソフトブレークダウン（ｓｏｆｔ−ｂｒｅａｋｄｏｗｎ：ＳＢＤ）の発生を確認することができる。ＳＢＤは、従来の基準によれば「絶縁破壊したとは言えない段階」にあるが、ＳＢＤの状態にあるゲート絶縁膜には僅かなリーク電流が流れる。具体的には、本願明細書において、ＳＢＤとは、ゲート絶縁膜の局所領域を流れるリーク電流の電流密度が、ストレス印加前に比べて１００倍程度以上増加すると共に局所領域以外の他の領域を流れるリーク電流の電流密度よりも大きくなる現象を意味している。尚、膜厚が６ｎｍ程度を超えるゲート絶縁膜を有するＭＯＳ型トランジスタにおいては、ＳＢＤの発生条件が満たされると、ＳＢＤの発生と同時にＨＢＤが発生する確率が高くなるため、ＨＢＤと区別してＳＢＤの発生を確認することは困難である。
【００１２】
以下、ＳＢＤについて図１を参照しながら説明する。
【００１３】
図１は、膜厚２．４ｎｍ、面積０．０１ｍｍ２ のゲート絶縁膜を有するＭＯＳ型キャパシタに定電圧ストレスを繰り返し印加したときに得られるゲート電流−ゲート電圧（ＩＧ −ＶＧ ）特性の変化を示す図である。
【００１４】
図１に示すように、ストレス電圧が印加されると、ＩＧ−ＶＧ特性は直接トンネル電流が支配的な初期（ｉｎｉｔｉａｌ ）状態から、ＳＢＤの発生に起因するＢモードストレス誘起リーク電流（以下、Ｂ−ＳＩＬＣ電流と称する）がゲート絶縁膜の局所領域を流れるＢ−ＳＩＬＣ状態に変化する。
【００１５】
また、ストレス印加時間の経過に伴ってＢ−ＳＩＬＣ電流が増大するので、図１に示すように、Ｂ−ＳＩＬＣ状態におけるＩＧ−ＶＧ特性は曲線ａ→曲線ｂ→曲線ｃ→曲線ｄのように順次変化する。
【００１６】
Ｅ．Ｗｕらは、ＭＯＳ型トランジスタにおけるゲート電極とソース領域又はドレイン領域とのオーバーラップ領域にＳＢＤが発生した場合、ＭＯＳ型トランジスタが動作不能になることを報告している（Ｅ． Ｗｕ ｅｔ ａｌ．， ＩＥＤＭ （１９９８） １８７．）。すなわち、Ｅ．Ｗｕらは、半導体集積回路装置に含まれる複数のＭＯＳ型トランジスタのうちの１つにＳＢＤが発生するまでの時間が半導体集積回路装置の寿命であると考えている（第１の寿命推定の考え方）。
【００１７】
以下、本件発明者が「第１の寿命推定の考え方」を検討した結果について説明する。
【００１８】
図２は、同一の半導体基板上に形成された２つのＭＯＳ型キャパシタ（以下、サンプルＡ及びサンプルＢと称する）に対して−４．３Ｖ（「−」はゲート電極側が低電位であることを意味する）の定電圧ストレス印加（ＣＶＳ）を行なった場合におけるリーク電流（ＩＧ ）とストレス印加時間との関係を示している。尚、サンプルＡ及びＢは同一構成（膜厚２．４ｎｍ、面積０．０１ｍｍ２ ）のゲート絶縁膜を有している。また、サンプルＡ及びＢに対するストレスの印加方法は互いに異なっている。具体的には、サンプルＡについては、ＳＢＤの発生を確認した後も連続的にストレス印加を行なっており、サンプルＢについては、ＳＢＤの発生を確認した時点でストレス印加をいったん中断し、その後再度ストレス印加を行なっている。図２において、サンプルＢ（１）のグラフは、ストレス印加の中断前におけるリーク電流とストレス印加時間との関係を示しており、サンプルＢ（２）のグラフは、ストレス印加の再開後におけるリーク電流とストレス印加時間との関係を示している。
【００１９】
図２に示すように、サンプルＡのリーク電流ＩＧ はＳＢＤの発生と同時に急激に増大し、その後、ゆるやかに増大している。それに対して、ストレス印加を再開した後のサンプルＢのリーク電流ＩＧ （サンプルＢ（２）のグラフ参照）はゆるやかに増大している一方、サンプルＡのリーク電流ＩＧ よりも小さい値になっている。
【００２０】
すなわち、ＳＢＤの発生前後においてストレス印加を連続させるか否かによって、ＳＢＤ発生後のリーク電流ＩＧ のレベルには大きな差異が生じる。従って、ＳＢＤ発生後のＢ−ＳＩＬＣ電流の大きさは、ＳＢＤの発生までにゲート絶縁膜中で生じた劣化（膜中欠陥の形成等）によって決定されるのではなく、ＳＢＤ発生後にゲート絶縁膜中で生じた劣化（以下、絶縁膜劣化と称する）によって決定されていることがわかる。
【００２１】
ところで、ＳＢＤ発生後に絶縁膜劣化が進行する原因は次のように考えられている。すなわち、ストレス印加によりＭＯＳ型キャパシタに蓄えられた電荷がＳＢＤパス（ゲート絶縁膜におけるＳＢＤの原因となる導電性パス）の形成時に該ＳＢＤパスを流れると、それに伴うジュール熱の発生によりＳＢＤパスが広がってしまい、それによって、絶縁膜劣化が進行する（Ｔ． Ｓａｋｕｒａ ｅｔ ａｌ．， ＩＥＤＭ （１９９８） １８３．）。このとき、ＭＯＳ型キャパシタに蓄えられている電荷の量は、ゲート絶縁膜の面積若しくは膜厚又はストレス電圧に依存して変化するので、ＳＢＤ発生後における絶縁膜劣化の程度も、ゲート絶縁膜の面積若しくは膜厚又はストレス電圧に大きく依存する。
【００２２】
前述のように、図２に示すデータは、面積０．０１ｍｍ２ のゲート絶縁膜を有するＭＯＳ型キャパシタに対して、４．３Ｖ（絶対値）のストレス電圧を印加することにより得られたものである。それに対して、寿命推定の対象となる半導体集積回路装置（以下、実デバイスと称する）が有する各ＭＯＳ型トランジスタのゲート絶縁膜の面積は例えば１μｍ２ 程度であり、また、各ＭＯＳ型トランジスタに実使用条件下で印加されるゲート電圧は例えば１．５Ｖ程度である。このため、図２に示すデータを測定するための実験においては、実デバイスに比べて約３万倍大きい電荷量に相当するリーク電流がＳＢＤパスを流れたことになる。但し、ＳＢＤパスの形成時におけるＳＢＤパスのサイズは絶縁膜の面積には依存しない。従って、実デバイスに含まれる１つのＭＯＳ型トランジスタにおいてＳＢＤが発生しても、ゲート絶縁膜を流れるＢ−ＳＩＬＣ電流量はトランジスタの動作上問題のない低いレベルになると考えられる。
【００２３】
ここで、定電流ストレス印加（ＣＣＳ）を用いたＢ−ＳＩＬＣ電流の測定方法について、図３のフロー図を参照しながら説明しておく。
【００２４】
ステップＳ１において、ＭＯＳ型トランジスタ等の試料に対して印加するストレス電流の大きさをＩｓｔｒｅｓｓ［Ａ］に設定し、ＳＢＤ発生の判定を行なう時間間隔をｔ［ｓ］に設定し、ＳＢＤ発生の判定の基準となる電圧変動のしきい値（以下、変動しきい値と称する）をｒ［％］に設定する。
【００２５】
ステップＳ２において試料に対してＩｓｔｒｅｓｓ［Ａ］のストレス電流の印加を開始すると共に、ステップＳ３においてＩｓｔｒｅｓｓ［Ａ］のストレス電流の印加に必要なストレス電圧の大きさ（第１の電圧値Ｖ１ ）を測定した後、ステップＳ４においてＩｓｔｒｅｓｓ［Ａ］のストレス電流の印加をｔ秒間保持し、その後、ステップＳ５においてＩｓｔｒｅｓｓ［Ａ］のストレス電流の印加に必要なストレス電圧の大きさ（第２の電圧値Ｖ２ ）を測定する。
【００２６】
ステップＳ６において、第２の電圧値Ｖ２ と第１の電圧値Ｖ１ との間の電圧変動Ｖ２−Ｖ１の絶対値の、第１の電圧値Ｖ１ に対する割合がｒ％以上になっているかどうかを判定する。
【００２７】
電圧変動Ｖ２−Ｖ１の絶対値の第１の電圧値Ｖ１ に対する割合がｒ％未満である場合（ＳＢＤが発生していない場合）、ステップＳ７において、第１の電圧値Ｖ１ を第２の電圧値Ｖ２ により更新した後、ステップＳ４に戻る。
【００２８】
電圧変動Ｖ２−Ｖ１の絶対値の第１の電圧値Ｖ１ に対する割合がｒ％以上である場合（ＳＢＤが発生している場合）、ステップＳ８において、ストレス印加を中止した後、ステップＳ９において、ストレス印加を開始してから経過したストレス印加時間の合計をＳＢＤ発生時間（ストレス印加開始からＳＢＤ発生までの時間）ＴＳＢとして求める。その後、ステップＳ１０において、試料に対して所定の大きさのゲート電圧を印加したときのリーク電流量、つまりＢ−ＳＩＬＣ電流量ＩＢＳＩＬＣ を測定する。
【００２９】
尚、図３に示すＢ−ＳＩＬＣ電流量の測定方法において、時間間隔ｔ［ｓ］を短く設定することにより、ＳＢＤの発生とほぼ同時にストレス印加を中断できるので、前述したように、ＳＢＤ発生後の絶縁膜劣化をある程度抑制できる。
【００３０】
図４は、図３に示すＢ−ＳＩＬＣ電流の測定方法により得られたＢ−ＳＩＬＣ電流量ＩＢＳＩＬＣ と、ストレス電流量Ｉｓｔｒｅｓｓとの相関関係を示す図である。言い換えると、図４はＢ−ＳＩＬＣ電流のストレス条件依存性を示している。尚、図４に示すＢ−ＳＩＬＣ電流量ＩＢＳＩＬＣ は、膜厚２．４ｎｍ、面積０．０１ｍｍ２ のゲート絶縁膜を有するＭＯＳ型キャパシタに対して種々の大きさのストレス電流を印加してＳＢＤを発生させた後に−１．５Ｖのゲート電圧ＶＧ を印加することにより得られたものである。また、図４においては、ＳＢＤの発生後に−１．５Ｖのゲート電圧ＶＧ の印加を１００秒間保持し続けた場合におけるＢ−ＳＩＬＣ電流量ＩＢＳＩＬＣ のばらつきも示している。
【００３１】
図４に示すように、Ｂ−ＳＩＬＣ電流量ＩＢＳＩＬＣ とストレス電流量Ｉｓｔｒｅｓｓとの間には相関関係（破線参照）が存在している。すなわち、Ｂ−ＳＩＬＣ電流量ＩＢＳＩＬＣ はストレス電流量Ｉｓｔｒｅｓｓにわずかに依存しており、ストレス電流量Ｉｓｔｒｅｓｓが小さくなるとＢ−ＳＩＬＣ電流量ＩＢＳＩＬＣ も小さくなる。但し、図４に示すように、ストレス電流量Ｉｓｔｒｅｓｓがある程度以上大きくなると、破線で示す相関関係に比べて、より大きなＢ−ＳＩＬＣ電流量ＩＢＳＩＬＣ （−１μＡ〜−１０μＡ）が流れる。
【００３２】
図５は、図３に示すＢ−ＳＩＬＣ電流の測定方法をストレス電流量（Ｉｓｔｒｅｓｓ）を変化させながら用いることにより得られたＩＧ−ＶＧ特性の変化を示す図である。尚、図５に示すＩＧ−ＶＧ特性は、膜厚２．４ｎｍ、面積０．０１ｍｍ２ のゲート絶縁膜を有するＭＯＳ型キャパシタに対して種々の大きさのストレス電流を印加してＳＢＤを発生させた後に種々の大きさのゲート電圧ＶＧ を印加することにより得られたものである。また、図５において、図４に示す相関関係（破線）が満たされる領域で得られたＩＧ−ＶＧ特性、つまりゲート電圧ＶＧ が−１．５ＶのときのＢ−ＳＩＬＣ電流量ＩＢＳＩＬＣ が１μＡ（絶対値）よりも小さくなる領域で得られたＩＧ−ＶＧ特性を曲線ａで示しており、図４に示す相関関係が満たされない領域で得られたＩＧ−ＶＧ特性、つまり電圧ＶＧ が−１．５ＶのときのＢ−ＳＩＬＣ電流量ＩＢＳＩＬＣ が１μＡ（絶対値）以上になる領域で得られたＩＧ−ＶＧ特性を曲線ｂ又はｃで示しており、ストレス印加前のＩＧ−ＶＧ特性を曲線ｉｎｉｔｉａｌ で示している。
【００３３】
図５の曲線ａに示すＩＧ−ＶＧ特性の場合、ゲート電流量つまりリーク電流量はトランジスタの動作上問題のないレベルである。一方、図５の曲線ｂ又はｃに示すＩＧ−ＶＧ特性の場合、リーク電流量はトランジスタが動作不能になるレベルに達している。しかし、前述したように、Ｂ−ＳＩＬＣ電流量はストレス条件（ストレス電流又はストレス電圧等）に対する依存性を有しているので、実デバイスに含まれるＭＯＳ型トランジスタにおいては、図５の曲線ｂ又はｃに示すようなリーク電流のレベルに達することはないと考えられる。
【００３４】
以上に説明したように、半導体集積回路装置に含まれる複数のＭＯＳ型トランジスタのうちの１つにＳＢＤが発生しても半導体集積回路装置自体の動作には支障がないと考えられる。このため、「第１の寿命推定の考え方」に基づき半導体集積回路装置の寿命を推定した場合には、推定された寿命が実状よりも短くなる可能性がある。従って、「第１の寿命推定の考え方」を用いて推定された寿命が所望値（例えば１０年）に等しくなるように、ＭＯＳ型トランジスタのゲート絶縁膜の膜厚又はゲート電圧等を設定した場合には、ゲート絶縁膜の膜厚が不必要に厚くなったり、又はゲート電圧が不必要に低くなったりする可能性がある。その結果、ＭＯＳ型トランジスタの動作速度が低下して、半導体集積回路装置の性能が大幅に低下してしまう。
【００３５】
「背景技術」で説明したように、薄いゲート絶縁膜が用いられたＭＯＳ型トランジスタにおいては、ＨＢＤの発生を明確に確認することは困難である。
【００３６】
そこで、本件発明者は「ＨＢＤの発生」を新たに定義して、半導体集積回路装置に含まれる複数のＭＯＳ型トランジスタのうちの１つに新たに定義されたＨＢＤ（以下、再定義ＨＢＤ）が発生するまでの時間が半導体集積回路装置の寿命であると考えてみた（第２の寿命推定の考え方）。
【００３７】
以下、本件発明者が「第２の寿命推定の考え方」を検討した結果について説明する。
【００３８】
ＭＯＳ型トランジスタにＳＢＤが発生している場合においても、例えば図１の曲線ｄに示すようにリーク電流量つまりゲート電流量は十分小さいため、ゲート絶縁膜の真下にキャリアのチャネルとなる反転層を形成することができる。
【００３９】
しかしながら、ＭＯＳ型トランジスタのドレイン電流−ゲート電圧（ＩＤ−ＶＧ）特性を考慮すると、ＭＯＳ型トランジスタのオン状態とオフ状態とを区別するためには、例えば１．５Ｖ（絶対値）の動作電圧におけるゲート電流の大きさを数μＡ〜１０μＡ程度のしきい値以下に抑えることが求められる。
【００４０】
そこで、ゲート電流の大きさが前述のしきい値を超えた時を再定義ＨＢＤの発生時とする。
【００４１】
図６は、膜厚２．４ｎｍ、面積０．０１ｍｍ２ のゲート絶縁膜を有するＭＯＳ型キャパシタに対してＳＢＤ発生後に−３．２５Ｖの定電圧ストレス印加（ＣＶＳ）を行なった場合におけるリーク電流（ＩＧ ）とＳＢＤ発生後のストレス印加時間との関係を示している。尚、図６に示すリーク電流は、ストレス印加後にＭＯＳ型キャパシタに対して−１．５Ｖ及び−０．５Ｖのゲート電圧ＶＧ をそれぞれ印加することにより得られたものである。また、ＳＢＤ発生の確認には、例えば図３に示すＢ−ＳＩＬＣ電流の測定方法を用いる。
【００４２】
図６に示すように、リーク電流ＩＧ の大きさは、電圧ＶＧ が−１．５Ｖでも−０．５Ｖでも、破線で示す時点まではほぼ一定となる一方、破線で示す時点を過ぎると増大していく。また、ゲート電圧ＶＧ が−１．５Ｖのときのリーク電流ＩＧ は、図６の破線で示す時点の前後においてほぼ連続的に変化している一方、ゲート電圧ＶＧ が−０．５Ｖのときのリーク電流ＩＧ は、図６の破線で示す時点において突然増大している。
【００４３】
再定義ＨＢＤの発生を確認するためには、ゲート電圧ＶＧ が−１．５Ｖのときのリーク電流ＩＧ が前述のしきい値（数μＡ〜１０μＡ程度）を超える時を確認する必要がある。しかし、図６に示すように、しきい値のレベルはリーク電流ＩＧ が連続的に増大していく領域に存在しているので、再定義ＨＢＤの発生時を厳密に求めることは困難である。そこで、ゲート電圧ＶＧ が−０．５Ｖのときのリーク電流ＩＧ が急峻な変化を生じる図６の破線で示す時点を、再定義ＨＢＤの発生時とみなして、ＳＢＤ発生から再定義ＨＢＤ発生までの時間（以下、ＨＢＤ発生時間ＴＨＢと称する）を求める。このようにして求められたＨＢＤ発生時間ＴＨＢのストレス電圧Ｖｓｔｒｅｓｓに対する依存性（以下、ストレス電圧依存性と称する）を図７に示す。尚、図７に示すデータは、ストレス電圧Ｖｓｔｒｅｓｓを２５℃の温度下で印加することにより得られたものである。また、図７において、例えば図３に示すＢ−ＳＩＬＣ電流の測定方法により得られたＳＢＤ発生時間ＴＳＢのストレス電圧依存性を参考のために示している。
【００４４】
図７に示すように、ＨＢＤ発生時間ＴＨＢのストレス電圧依存性とＳＢＤ発生時間ＴＳＢのストレス電圧依存性とは明らかに異なっており、ストレス電圧Ｖｓｔｒｅｓｓが実使用電圧（例えば−１．５Ｖ）程度である場合、ＨＢＤ発生時間ＴＨＢの方がＳＢＤ発生時間ＴＳＢよりも５桁程度以上も大きい。従って、ＭＯＳ型キャパシタに再定義ＨＢＤが発生するまでの時間ＴＢＤは、厳密にはＳＢＤ発生時間ＴＳＢとＨＢＤ発生時間ＴＨＢとの和で表されるが、実質的にはＨＢＤ発生時間ＴＨＢで表すことができる。
【００４５】
以上に説明したように、「第２の寿命推定の考え方」に基づき半導体集積回路装置の寿命を推定した場合には、半導体集積回路装置の寿命は実質的にＨＢＤ発生時間ＴＨＢと等しくなる。
【００４６】
ところで、ストレス印加時間が長くなるに従って、ＳＢＤの発生に起因するＢ−ＳＩＬＣ電流が増大して消費電力量が増大するので、半導体集積回路装置の寿命に対する新たな制限要因として、Ｂ−ＳＩＬＣ電流による消費電力量を考慮する必要が生じる。言い換えると、Ｂ−ＳＩＬＣ電流による消費電力量が許容量を超えるかどうかという観点から半導体集積回路装置の寿命について考える必要がある。
【００４７】
そこで、本件発明者は、半導体集積回路装置に含まれる複数のＭＯＳ型トランジスタのそれぞれに流れるＢモードストレス誘起リーク電流の合計量が所定の基準値（例えば半導体集積回路装置全体の消費電力規格に基づき決定される）に達するまでに要する時間が半導体集積回路装置の寿命であると考えてみた（第３の寿命推定の考え方）。
【００４８】
以下、本件発明者が「第３の寿命推定の考え方」を検討した結果について説明する。
【００４９】
第３の寿命推定の考え方においては、半導体集積回路装置に含まれる複数のＭＯＳ型トランジスタのそれぞれの挙動を考慮する。すなわち、複数のＭＯＳ型トランジスタにおけるＳＢＤの発生箇所であるＳＢＤスポットの数に応じて半導体集積回路装置全体の劣化の程度が変化すると考える。以下、説明を簡単にするために、ＳＢＤスポットの数を、１個のＳＢＤスポットが発生しているトランジスタ（以下、ＳＢＤトランジスタと称する）の数として表現する。実際には、一つのトランジスタにおいても複数個のＳＢＤスポットが生じるが、統計的には、例えば１個のトランジスタに１００個のＳＢＤスポットが生じることは、１００個のトランジスタに１個ずつＳＢＤスポットが生じることと等価である。
【００５０】
今、一つの半導体チップとして形成されている半導体集積回路装置にＮ（Ｎは自然数）個のＭＯＳ型トランジスタが含まれていると仮定する。Ｎ個のＭＯＳ型トランジスタのうちＳＢＤトランジスタの個数が増加するに伴って、半導体集積回路装置を流れるＢモードストレス誘起リーク電流の合計量（以下、総リーク電流と称する）が増大する。このとき、１個のＳＢＤスポットつまり１個のＳＢＤトランジスタに流れるＢモードストレス誘起リーク電流の大きさは、消費電力規格等に基づき半導体集積回路装置に要求される基準リーク電流量（以下、基準値と称する）と比べて小さいと考えられる。このため、ＳＢＤトランジスタの個数が少ない間は、半導体集積回路装置の総リーク電流は基準値よりも小さいと考えられる。
【００５１】
以上に説明したように、「第３の寿命推定の考え方」においては、ＳＢＤトランジスタの個数の増加に伴って増大する総リーク電流が基準値を越えたときに半導体集積回路装置全体の寿命が尽きると考える。従って、総リーク電流が基準値を越える時点でのＳＢＤトランジスタの個数をＭ個とすると、半導体集積回路装置の寿命は、ストレス印加の開始時点からＳＢＤトランジスタの個数がＭ個になるまでの時間として求めることができる。
【００５２】
本発明は、前記の知見、特に「第３の寿命推定の考え方」に基づきなされたものであって、具体的には、本発明に係る第１の半導体集積回路装置の寿命推定方法は、半導体集積回路装置に含まれる複数のＭＯＳ型素子のそれぞれに流れるＢモードストレス誘起リーク電流の合計量が所定の基準値に達するまでに要する時間を半導体集積回路装置の寿命として推定する。
【００５３】
第１の半導体集積回路装置の寿命推定方法によると、ＭＯＳ型素子におけるハードブレークダウン（ＨＢＤ）の発生を確認することなく半導体集積回路装置の寿命を推定できるので、ＨＢＤの発生を確認できない薄いゲート絶縁膜がＭＯＳ型素子に用いられている場合にも、半導体集積回路装置の寿命を正確に推定することができる。
【００５４】
また、第１の半導体集積回路装置の寿命推定方法によると、半導体集積回路装置に含まれる複数のＭＯＳ型素子のうちの１つにＳＢＤが発生するまでの時間を半導体集積回路装置の寿命として推定した場合（比較例）と比べて、より実状にあった半導体集積回路装置の寿命を推定することができる。従って、第１の半導体集積回路装置の寿命推定方法により推定された半導体集積回路装置の寿命が所望値に等しくなるようにＭＯＳ型素子のゲート絶縁膜の膜厚又はゲート電圧等を設定した場合には、ゲート絶縁膜の膜厚が不必要に厚くなったり、又はゲート電圧が不必要に低くなったりする事態を防止できる。その結果、半導体集積回路装置を微細化することができると共に、ＭＯＳ型素子の動作速度を増大させて半導体集積回路装置の性能を向上させることができる。
【００５５】
本発明に係る第２の半導体集積回路装置の寿命推定方法は、半導体集積回路装置に含まれる複数のＭＯＳ型素子におけるソフトブレークダウンの発生箇所であるＳＢＤスポット１個当たりに流れるＢモードストレス誘起リーク電流の大きさを単位リーク電流量として求める第１の工程と、単位リーク電流量に基づき、複数のＭＯＳ型素子のそれぞれに流れるＢモードストレス誘起リーク電流の合計量が所定の基準値を超えるのに必要なＳＢＤスポットの最低数である限界スポット数を求める第２の工程と、複数のＭＯＳ型素子におけるＳＢＤスポットの数が限界スポット数に達するまでに要する時間を半導体集積回路装置の寿命として推定する第３の工程とを備えている。
【００５６】
第２の半導体集積回路装置の寿命推定方法によると、第１の半導体集積回路装置の寿命推定方法を確実に実現できるので、第１の半導体集積回路装置の寿命推定方法と同等の効果が確実に得られる。
【００５７】
第２の半導体集積回路装置の寿命推定方法において、第３の工程は、面積Ｓ０ のゲート絶縁膜を有するテスト用ＭＯＳ型素子がソフトブレークダウンを起こすまでの時間Ｔ０ を求める工程と、
ＴＢＳＩＬＣ ＝ Ｔ０ ×（（Ｍ×Ｓ０ ）／Ｓｃｈｉｐ）１／ｍ
（但し、ＴＢＳＩＬＣ は半導体集積回路装置の寿命であり、Ｍは限界スポット数であり、Ｓｃｈｉｐは複数のＭＯＳ型素子におけるゲート絶縁膜の総面積であり、ｍは時間Ｔ０ のワイブル分布における形状パラメータである）
を用いて半導体集積回路装置の寿命を求める工程とを含むことが好ましい。
【００５８】
このようにすると、半導体集積回路装置の寿命を正確に求めることができる。
【００５９】
第２の半導体集積回路装置の寿命推定方法において、半導体集積回路装置は面積ＳＴｒのゲート絶縁膜を有するＮ（Ｎは自然数）個のＭＯＳ型素子により実質的に構成されており、第３の工程は、面積ＳＴｒのゲート絶縁膜を有するテスト用ＭＯＳ型素子がソフトブレークダウンを起こすまでの時間ＴＳＢ（Ｔｒ）を求める工程と、
ＴＢＳＩＬＣ ＝ ＴＳＢ（Ｔｒ）×（Ｍ／Ｎ）１／ｍ
（但し、ＴＢＳＩＬＣ は半導体集積回路装置の寿命であり、Ｍは限界スポット数であり、ｍは時間ＴＳＢ（Ｔｒ）のワイブル分布における形状パラメータである）
を用いて半導体集積回路装置の寿命を求める工程とを含むことが好ましい。
【００６０】
このようにすると、半導体集積回路装置の寿命を正確に求めることができる。
【００６１】
第２の半導体集積回路装置の寿命推定方法において、半導体集積回路装置は面積ＳＴｒのゲート絶縁膜を有するＮ（Ｎは自然数）個のＭＯＳ型素子により実質的に構成されており、第３の工程は、面積ＳＴｒのゲート絶縁膜を有するテスト用ＭＯＳ型素子がソフトブレークダウンを起こすまでの時間ＴＳＢ（Ｔｒ）を求める工程と、
ＴＢＳＩＬＣ ＝ＴＳＢ（Ｔｒ）×（（Ｍ×ＳＴｒ）／Ｓｃｈｉｐ）１／ｍ
（但し、ＴＢＳＩＬＣ は半導体集積回路装置の寿命であり、Ｍは限界スポット数であり、Ｓｃｈｉｐは複数のＭＯＳ型素子におけるゲート絶縁膜の総面積であり、ｍは時間ＴＳＢ（Ｔｒ）のワイブル分布における形状パラメータである）
を用いて半導体集積回路装置の寿命を求める工程とを含むことが好ましい。
【００６２】
このようにすると、半導体集積回路装置の寿命を正確に求めることができる。
【００６３】
第２の半導体集積回路装置の寿命推定方法において、第３の工程は、テスト用ＭＯＳ型素子がソフトブレークダウンを起こすまでの時間に関するワイブル関数を求める工程と、前記ワイブル関数のワイブルプロットを用いて、半導体集積回路装置の寿命を求める工程とを含むことが好ましい。
【００６４】
このようにすると、半導体集積回路装置の寿命を正確に求めることができる。
【００６５】
本発明に係る半導体集積回路装置の管理方法は、半導体集積回路装置の実使用電圧が印加されている場合における、半導体集積回路装置に含まれる複数のＭＯＳ型素子のそれぞれに流れるＢモードストレス誘起リーク電流の合計量が所定の基準値に達するまでに要する第１の時間を推定する第１の工程と、第１の時間に基づき、実使用電圧よりも高い試験電圧が印加されている場合におけるテスト用ＭＯＳ型素子がソフトブレークダウンを起こすまでの第２の時間を推定した後、該第２の時間に基づき、テスト用ＭＯＳ型素子における予め定められた管理項目と対応する管理基準を決定する第２の工程と、試験電圧が印加された場合におけるテスト用ＭＯＳ型素子の管理項目を測定した後、該測定の結果が管理基準を満たしているかどうかを判定する第３の工程とを備えている。
【００６６】
本発明の半導体集積回路装置の管理方法によると、実使用電圧下で複数のＭＯＳ型素子のそれぞれに流れるＢモードストレス誘起リーク電流の合計量が所定の基準値に達するまでに要する第１の時間、つまり第１の半導体集積回路装置の寿命推定方法により得られた実使用電圧下での半導体集積回路装置の寿命に基づいて、半導体集積回路装置の管理を行なうことができる。このため、ＨＢＤの発生を確認できない薄いゲート絶縁膜がＭＯＳ型素子に用いられている場合にも、半導体集積回路装置の管理を確実に行なうことができる。
【００６７】
［発明を実施するための最良の形態］
まず、本発明の半導体集積回路装置の寿命推定方法の基本原理について、１つの半導体チップとして形成されている半導体集積回路装置に含まれる複数のＭＯＳ型トランジスタにおいてＳＢＤに起因するＢ−ＳＩＬＣ電流が増大している場合を例として説明する。
【００６８】
尚、本発明の半導体集積回路装置の寿命推定方法は、「第３の寿命推定の考え方」（「発明の開示」参照）に基づきなされたものである。
【００６９】
以下の説明においては、半導体集積回路装置中に含まれるＭＯＳ型トランジスタの個数をＮ（Ｎは自然数）個とし、実動作電圧下で１個のＳＢＤスポットが発生した１個のＭＯＳ型トランジスタ、つまり１個のＳＢＤトランジスタに流れるＢ−ＳＩＬＣ電流の大きさである単位電流量をＩＢＳＩＬＣ とし、半導体集積回路装置全体の消費電力規格に基づき決定される最大オフリーク電流量つまり基準値をＩｏｆｆｓｐｅｃ とする。
【００７０】
半導体集積回路装置全体を流れるオフリーク電流量をＩｏｆｆ 、ＳＢＤトランジスタの個数をＭ０とすると、
Ｉｏｆｆ ＝ Ｍ０ × ＩＢＳＩＬＣ ……（式１）
が成り立つ。
【００７１】
今、Ｎ個のＭＯＳ型トランジスタの中でＳＢＤトランジスタの個数がＭ個になったとき、オフリーク電流量Ｉｏｆｆ が最大オフリーク電流量Ｉｏｆｆｓｐｅｃ に達したとすると、（式１）より、
Ｍ ＝ Ｉｏｆｆｓｐｅｃ ／ ＩＢＳＩＬＣ ……（式２）
が成り立つ。尚、以下の説明において、Ｍは自然数に限定されない。
【００７２】
本発明においては、Ｎ個のＭＯＳ型トランジスタの中でＳＢＤトランジスタの個数がＭ個に達するまでに要する時間が半導体集積回路装置の寿命ＴＢＳＩＬＣ であると考える。
【００７３】
以下、ＳＢＤ発生時間ＴＳＢ（「発明の開示」参照）に基づき寿命ＴＢＳＩＬＣ を算出する方法を説明する。尚、ＳＢＤ発生時間ＴＳＢは、例えば図３に示すＢ−ＳＩＬＣ電流の測定方法により求めることができる。
【００７４】
図８は、ＳＢＤ発生時間ＴＳＢに基づき寿命ＴＢＳＩＬＣ を算出する方法において用いられるワイブルプロットである。ワイブルプロットは、通常、絶縁膜不良（絶縁破壊又は規格外リーク電流等）の発生を統計的に処理するために用いられる。図８において、横軸はｌｏｇスケールでのストレス印加時間（以下、単に時間と称する）を示しており、縦軸はワイブル関数Ｗの値を示している。
【００７５】
一般的に、ワイブル関数Ｗは累積不良率をＦとすると、
Ｗ ＝ ｌｎ｛−ｌｎ（１−Ｆ）｝……（式３）
のように表すことができる。
【００７６】
また、累積不良率Ｆは「測定したサンプルの総数」に対する「ブレークダウンしたサンプルの数」の割合であり、累積不良率Ｆの時間（ｔ）に対する依存性は、
Ｆ（ｔ）＝ １ − ｅｘｐ｛−（ｔ／Ｔ）ｍ ｝……（式４）
のように表すことができる。（式４）においてｍは形状パラメータ（ワイブルスロープ）であり、Ｔは尺度パラメータ（（式３）に示すワイブル関数Ｗの値が０になるときの時間）である。
【００７７】
面積Ｓ０ のゲート絶縁膜を有するＭＯＳ型キャパシタの尺度パラメータがＴ０ であるとき、任意の面積Ｓのゲート絶縁膜を有するＭＯＳ型キャパシタの尺度パラメータをＴとすると、
Ｔ（Ｓ） ＝ Ｔ０ × （Ｓ０ ／Ｓ）１／ｍ ……（式５）
が成り立つ（Ｔ． Ｎｉｇａｍ ｅｔ ａｌ．，ＩＲＰＳ （１９９８） ６２． ）。すなわち、（式５）は尺度パラメータＴの面積依存性を表しており、面積Ｓ０ のゲート絶縁膜を有するＭＯＳ型キャパシタの尺度パラメータＴ０ が分かっている場合には、任意の面積Ｓのゲート絶縁膜を有するＭＯＳ型キャパシタの尺度パラメータＴ、つまり（式３）に示すワイブル関数Ｗの値が０になるときの時間を（式５）により求めることができる。
【００７８】
図８において、ＷＳＢ（Ｔｒ）は、半導体集積回路装置に含まれる１個のＭＯＳ型トランジスタのゲート絶縁膜と同じ面積のゲート絶縁膜を有するテスト用ＭＯＳ型キャパシタでＳＢＤが発生するまでの時間に関するワイブル関数を示している。すなわち、ＷＳＢ（Ｔｒ）は、半導体集積回路装置に含まれる１個のＭＯＳ型トランジスタでＳＢＤが発生するまでの時間に関するワイブル関数である。また、ＷＳＢ（ｃｈｉｐ）は、半導体集積回路装置に含まれる全てのＭＯＳ型トランジスタのゲート絶縁膜の総面積と同じ面積のゲート絶縁膜を有するテスト用ＭＯＳ型キャパシタでＳＢＤが発生するまでの時間に関するワイブル関数を示している。すなわち、ＷＳＢ（ｃｈｉｐ）は、半導体集積回路装置に含まれるＮ個のＭＯＳ型トランジスタのうちの１個のトランジスタでＳＢＤが発生するまでの時間に関するワイブル関数である。
【００７９】
また、図８において、ＷＳＢ（Ｔｒ）＝０となる時間ＴＳＢ（Ｔｒ）は累積不良率Ｆが０．６３となる時間（サンプル総数の６３％に「ＳＢＤが発生する」するまでの時間である。
【００８０】
ところで、ワイブル関数ＷＳＢ（Ｔｒ）とワイブル関数ＷＳＢ（ｃｈｉｐ）との間の差異は、対応するテスト用ＭＯＳ型キャパシタのゲート絶縁膜の面積の違いに起因している。一般に、面積Ｓのゲート絶縁膜を有するＭＯＳ型キャパシタのワイブル関数Ｗ（Ｓ）と、面積Ｓ０ のゲート絶縁膜を有するＭＯＳ型キャパシタのワイブル関数Ｗ（Ｓ０ ）との間には、
Ｗ（Ｓ）− Ｗ（Ｓ０ ） ＝ −ｌｎ（Ｓ０ ／Ｓ）……（式６）
が成り立つ（Ｔ． Ｎｉｇａｍ ｅｔ ａｌ．，ＩＲＰＳ （１９９８） ６２． ）。
【００８１】
ところで、半導体集積回路装置に含まれる各ＭＯＳ型トランジスタのゲート絶縁膜の面積が互いに異なっていても、ＭＯＳ型トランジスタの数が非常に多い場合には、各ＭＯＳ型トランジスタのゲート絶縁膜の面積を、全てのＭＯＳ型トランジスタのゲート絶縁膜の面積の平均値又は中心値ＳＴｒ（例えば１μｍ２ ）で定義して、半導体集積回路装置が面積ＳＴｒのゲート絶縁膜を有するＮ個のＭＯＳ型トランジスタにより実質的に構成されているものとみなすことができる。
【００８２】
このとき、（式６）より、
が得られる。
【００８３】
（式７）を用いることによって、１個のＭＯＳ型トランジスタでＳＢＤが発生するまでの時間の分布を表すＷＳＢ（Ｔｒ）に基づき、Ｎ個のＭＯＳ型トランジスタのうちの１個のトランジスタでＳＢＤが発生するまでの時間の分布を表すＷＳＢ（ｃｈｉｐ）を求めることが可能になる。
【００８４】
同様に、Ｎ個のＭＯＳ型トランジスタのうちのＭ個のトランジスタでＳＢＤが発生するまでの時間の分布をＷＢＳＩＬＣ とすると、
が得られるので、（式８）を用いてＷＢＳＩＬＣ を求めることができる。
【００８５】
従って、半導体集積回路装置に含まれる１個のＭＯＳ型トランジスタでＳＢＤが発生するまでの時間に関するワイブル関数ＷＳＢ（Ｔｒ）がわかっていると、半導体集積回路装置に含まれるＮ個のＭＯＳ型トランジスタのうちのＭ個のトランジスタでＳＢＤが発生するまでの時間、つまり本発明における半導体集積回路装置の寿命ＴＢＳＩＬＣ を任意の累積不良率Ｆについて求めることができる。同様に、ワイブル関数ＷＳＢ（Ｔｒ）を用いることにより、半導体集積回路装置に含まれるＮ個のＭＯＳ型トランジスタのうちの１個のトランジスタでＳＢＤが発生するまでの時間ＴＳＢ（ｃｈｉｐ）を任意の累積不良率Ｆについて求めることができる。
【００８６】
尚、ワイブル関数ＷＳＢ（Ｔｒ）は、例えば図３に示すＢ−ＳＩＬＣ電流の測定方法等を用いて、半導体集積回路装置に含まれる１個のＭＯＳ型トランジスタのゲート絶縁膜と同じ面積のゲート絶縁膜を有するテスト用ＭＯＳ型キャパシタについてＳＢＤ発生時間ＴＳＢを測定すること等によっても得られる。
【００８７】
以下、図８に示すワイブル関数ＷＳＢ（Ｔｒ）のワイブルプロットを用いて、例えば累積不良率Ｆが０．６３（ワイブル関数が０）のときのＴＢＳＩＬＣ 及びＴＳＢ（ｃｈｉｐ）を作図的に求める方法（以下、作図的方法と称する）について説明する。
【００８８】
まず、（式７）に基づき、ＷＳＢ（Ｔｒ）＝ｌｎ（１／Ｎ）となる時間においてワイブル関数Ｗの値が０となり且つＷＳＢ（Ｔｒ）に対して平行な直線を引くことによって、ＷＳＢ（ｃｈｉｐ）を決定する。
【００８９】
同様に、（式８）に基づき、ＷＳＢ（Ｔｒ）＝ｌｎ（Ｍ／Ｎ）となる時間においてワイブル関数Ｗの値が０となり且つＷＳＢ（Ｔｒ）に対して平行な直線を引くことによって、ＷＢＳＩＬＣ を決定する。
【００９０】
次に、ＷＳＢ（ｃｈｉｐ）とＷ＝０の直線との交点から横軸に垂線を降ろすことによりＴＳＢ（ｃｈｉｐ）を求める。
【００９１】
同様に、ＷＢＳＩＬＣ とＷ＝０の直線との交点から横軸に垂線を降ろすことによりＴＢＳＩＬＣ を求める。
【００９２】
以下、例えばワイブル関数ＷＳＢ（Ｔｒ）から得られた時間ＴＳＢ（Ｔｒ）（半導体集積回路装置に含まれる１個のＭＯＳ型トランジスタでＳＢＤが発生するまでの時間）を用いて、計算によりＴＢＳＩＬＣ 及びＴＳＢ（ｃｈｉｐ）を求める方法について説明する。
【００９３】
（式５）を変形したＴ（Ｓ）／Ｔ０ ＝（Ｓ０ ／Ｓ）１／ｍ と、（式７）及び（式８）を用いることにより、
が得られる。
【００９４】
また、（式９）及び（式１０）より、
が得られる。
【００９５】
従って、例えばワイブル関数ＷＳＢ（Ｔｒ）に基づきＴＳＢ（Ｔｒ）を求めた後、ＴＳＢ（Ｔｒ）と（式１０）とを用いることにより、ＴＢＳＩＬＣ を算出することができる。あるいは、例えばワイブル関数ＷＳＢ（ｃｈｉｐ）に基づきＴＳＢ（ｃｈｉｐ）を求めた後、ＴＳＢ（ｃｈｉｐ）と（式１１）を用いることにより、ＴＢＳＩＬＣ を算出することができる。
【００９６】
以上の説明においては、半導体集積回路装置が面積ＳＴｒのゲート絶縁膜を有するＮ個のＭＯＳ型トランジスタにより実質的に構成されている場合について、１個のＭＯＳ型トランジスタと対応するテスト用ＭＯＳ型キャパシタにＳＢＤが発生するまでの時間を測定した後、該測定された時間に基づき、半導体集積回路装置の寿命ＴＢＳＩＬＣ つまりＮ個のＭＯＳ型トランジスタのうちのＭ個のトランジスタでＳＢＤが発生するまでの時間を求めてきた。
【００９７】
ところで、（式７）若しくは（式８）又は図８に示すように、ＭＯＳ型トランジスタにおけるＳＢＤ発生の可能性はゲート絶縁膜の面積により決定されている。また、前述したように（「第３の寿命推定の考え方」参照）、本発明においては、１つのＳＢＤスポットと１つのＳＢＤトランジスタとは等価に扱うことができる。
【００９８】
従って、半導体集積回路装置に含まれる各ＭＯＳ型トランジスタのゲート絶縁膜の面積が互いに異なっている場合でも、半導体集積回路装置に含まれる全てのＭＯＳ型トランジスタのゲート絶縁膜の総面積Ｓｃｈｉｐがわかっていれば、任意の面積Ｓ０ のゲート絶縁膜を有するテスト用のＭＯＳ型キャパシタにＳＢＤが発生するまでの時間Ｔ０ を求めた後、該時間Ｔ０ と次の（式１２）とに基づき、半導体集積回路装置の寿命ＴＢＳＩＬＣ （この場合は半導体集積回路装置にＭ個のＳＢＤスポットが発生するまでの時間）を求めることができる。
【００９９】
ＴＢＳＩＬＣ ＝ Ｔ０ ×（（Ｍ×Ｓ０ ）／Ｓｃｈｉｐ）１／ｍ ……（式１２）
但し、（式１２）は、（式１１）を変形したＴＢＳＩＬＣ ＝ＴＳＢ（ｃｈｉｐ）×Ｍ１／ｍ と、（式５）にＴ（Ｓ）＝ＴＳＢ（ｃｈｉｐ）、Ｓ＝Ｓｃｈｉｐを代入したＴＳＢ（ｃｈｉｐ）＝Ｔ０ ×（Ｓ０ ／Ｓｃｈｉｐ）１／ｍ とに基づき導かれている。
【０１００】
同様に、前述の作図的方法においても、半導体集積回路装置に含まれる全てのＭＯＳ型トランジスタのゲート絶縁膜の総面積Ｓｃｈｉｐがわかっていれば、任意の面積Ｓ０ のゲート絶縁膜を有するテスト用ＭＯＳ型キャパシタにＳＢＤが発生するまでの時間に関するワイブル関数Ｗ０ を求めた後、該ワイブル関数Ｗ０ のワイブルプロットを用いて、半導体集積回路装置の寿命ＴＢＳＩＬＣ を求めることができる。
【０１０１】
〈第１の実施形態〉
以下、本発明の第１の実施形態に係る半導体集積回路装置の寿命推定方法について、例えば１０００万個のＭＯＳ型トランジスタを有する半導体集積回路装置の場合を例として説明する。
【０１０２】
まず、例えば図３に示すＢ−ＳＩＬＣ電流の測定方法を、任意の面積のゲート絶縁膜を有するテスト用ＭＯＳ型キャパシタに対して用いることにより、半導体集積回路装置におけるＳＢＤスポット１個当たりに流れるＢモードストレス誘起リーク電流の大きさを単位リーク電流量ＩＢＳＩＬＣ として求める。
【０１０３】
次に、単位リーク電流量ＩＢＳＩＬＣ に基づき、１０００万個のＭＯＳ型トランジスタのそれぞれに流れるＢモードストレス誘起リーク電流の合計量である総リーク電流が所定の基準値を超えるのに必要なＳＢＤスポットの最低数である限界スポット数Ｍを求める。尚、第１の実施形態においては所定の基準値として、半導体集積回路装置全体の消費電力規格に基づき決定される最大オフリーク電流量Ｉｏｆｆｓｐｅｃ を用いる。
【０１０４】
例えば単位リーク電流量ＩＢＳＩＬＣ が１μＡ、最大オフリーク電流量Ｉｏｆｆｓｐｅｃ が１ｍＡであるとすると、（式２）より、限界スポット数Ｍ＝Ｉｏｆｆｓｐｅｃ ／ＩＢＳＩＬＣ ＝１ｍＡ／１μＡ＝１０００（個）が得られる。この場合、例えば１０００個のＭＯＳ型トランジスタに１個ずつＳＢＤスポットが発生すると、半導体集積回路装置の総リーク電流が最大オフリーク電流量Ｉｏｆｆｓｐｅｃ を超える。
【０１０５】
そこで、第１の実施形態においては、半導体集積回路装置つまり１０００万個のＭＯＳ型トランジスタにおけるＳＢＤスポットの数が限界スポット数（例えば１０００個）に達するまでに要する時間を半導体集積回路装置の寿命ＴＢＳＩＬＣ として推定する。
【０１０６】
具体的には、任意の面積Ｓ０ のゲート絶縁膜を有するテスト用ＭＯＳ型キャパシタがＳＢＤを起こすまでの時間Ｔ０ を求めた後、例えば（式１２）つまりＴＢＳＩＬＣ ＝ Ｔ０ ×（（Ｍ×Ｓ０ ）／Ｓｃｈｉｐ）１／ｍ （但し、Ｍは１０００であり、Ｓｃｈｉｐは１０００万個のＭＯＳ型トランジスタにおけるゲート絶縁膜の総面積であり、ｍは時間Ｔ０ のワイブル分布における形状パラメータである）を用いて半導体集積回路装置の寿命ＴＢＳＩＬＣ を推定する。
【０１０７】
あるいは、任意の面積Ｓ０ のゲート絶縁膜を有するテスト用ＭＯＳ型キャパシタがＳＢＤを起こすまでの時間に関するワイブル関数Ｗ０ を求めた後、該ワイブル関数Ｗ０ のワイブルプロットを用いて、半導体集積回路装置の寿命ＴＢＳＩＬＣ を求めてもよい（前述の作図的方法参照）。
【０１０８】
また、半導体集積回路装置が面積ＳＴｒのゲート絶縁膜を有するＮ個のＭＯＳ型トランジスタにより実質的に構成されている場合、面積ＳＴｒのゲート絶縁膜を有するテスト用ＭＯＳ型キャパシタがＳＢＤを起こすまでの時間ＴＳＢ（Ｔｒ）を求めた後、例えば（式１０）を変形したＴＢＳＩＬＣ ＝ＴＳＢ（Ｔｒ）×（Ｍ／Ｎ）１／ｍ 、又は（式１２）にＴ０ ＝ＴＳＢ（Ｔｒ）、Ｓ０ ＝ＳＴｒを代入したＴＢＳＩＬＣ ＝ＴＳＢ（Ｔｒ）×（（Ｍ×ＳＴｒ）／Ｓｃｈｉｐ）１／ｍ の関係式（但し、Ｍは１０００であり、Ｎは１０００万であり、ｍは時間ＴＳＢ（Ｔｒ）のワイブル分布における形状パラメータであり、Ｓｃｈｉｐは１０００万個のＭＯＳ型トランジスタにおけるゲート絶縁膜の総面積である）を用いることにより、半導体集積回路装置の寿命ＴＢＳＩＬＣ を推定することができる。
【０１０９】
あるいは、面積ＳＴｒのゲート絶縁膜を有するテスト用ＭＯＳ型キャパシタがＳＢＤを起こすまでの時間に関するワイブル関数ＷＳＢ（Ｔｒ）を求めた後、該ワイブル関数ＷＳＢ（Ｔｒ）のワイブルプロットを用いて、半導体集積回路装置の寿命ＴＢＳＩＬＣ を求めてもよい（前述の作図的方法参照）。
【０１１０】
以上に説明したように、第１の実施形態によると、半導体集積回路装置に含まれる複数のＭＯＳ型トランジスタにおけるＳＢＤスポット１個当たりに流れるＢモードストレス誘起リーク電流の大きさを単位リーク電流量として求めた後、単位リーク電流量に基づき、複数のＭＯＳ型トランジスタのそれぞれに流れるＢモードストレス誘起リーク電流の合計量である総リーク電流が所定の基準値を超えるのに必要なＳＢＤスポットの最低数である限界スポット数を求め、その後、複数のＭＯＳ型素子におけるＳＢＤスポットの数が限界スポット数に達するまでに要する時間を半導体集積回路装置の寿命として推定する。すなわち、第１の実施形態によると、半導体集積回路装置に含まれる複数のＭＯＳ型トランジスタのそれぞれに流れるＢモードストレス誘起リーク電流の合計量である総リーク電流が所定の基準値に達するまでに要する時間を半導体集積回路装置の寿命として推定することができる。このため、ＭＯＳ型トランジスタにおけるハードブレークダウン（ＨＢＤ）の発生を確認することなく半導体集積回路装置の寿命を推定できるので、ＨＢＤの発生を確認できない薄いゲート絶縁膜がＭＯＳ型トランジスタに用いられている場合にも、半導体集積回路装置の寿命を正確に推定することができる。
【０１１１】
また、第１の実施形態によると、半導体集積回路装置に含まれる複数のＭＯＳ型トランジスタのうちの１つにＳＢＤが発生するまでの時間を半導体集積回路装置の寿命として推定した場合（比較例）と比べて、より実状にあった半導体集積回路装置の寿命を推定することができる。具体的には、半導体集積回路装置が１０００万個のＭＯＳ型トランジスタにより構成されている場合、比較例により推定された半導体集積回路装置の寿命が１０００秒程度であるのに対して、第１の実施形態により推定された半導体集積回路装置の寿命は１０７ 秒程度になる。従って、第１の実施形態により推定された半導体集積回路装置の寿命が所望値（例えば１０年）と等しくなるようにＭＯＳ型トランジスタのゲート絶縁膜の膜厚又はゲート電圧等を設定した場合には、ゲート絶縁膜の膜厚が不必要に厚くなったり、又はゲート電圧が不必要に低くなったりする事態を防止できる。その結果、半導体集積回路装置を微細化することができると共に、ＭＯＳ型トランジスタの動作速度を増大させて半導体集積回路装置の性能を向上させることができる。
【０１１２】
尚、第１の実施形態において、半導体集積回路装置に含まれるＭＯＳ型素子として１０００万個のＭＯＳ型トランジスタを用いたが、半導体集積回路装置に含まれるＭＯＳ型素子の種類及び数は特に限定されるものではない。
【０１１３】
また、第１の実施形態において、テスト用ＭＯＳ型素子としてテスト用ＭＯＳ型キャパシタを用いたが、テスト用ＭＯＳ型素子の種類は特に限定されるものではない。
【０１１４】
また、第１の実施形態において、所定の基準値として、半導体集積回路装置全体の消費電力規格に基づき決定される最大オフリーク電流量を用いたが、これに代えて、半導体集積回路装置の動作性能規格等に基づき決定される最大オフリーク電流量等を用いてもよい。
【０１１５】
〈第２の実施形態〉
以下、本発明の第２の実施形態に係る半導体集積回路装置の管理方法について説明する。具体的には、第２の実施形態に係る半導体集積回路装置の管理方法は、ＭＯＳ型トランジスタ等のＭＯＳ型素子を複数個有する半導体集積回路装置の管理方法であって、第１の実施形態に係る半導体集積回路装置の寿命推定方法により得られた半導体集積回路装置の寿命に基づく半導体集積回路装置の管理方法である。
【０１１６】
今、半導体集積回路装置を動作させるための電圧つまり実使用電圧下での半導体集積回路装置の寿命ＴＢＳＩＬＣ は、第１の実施形態と同様に、半導体集積回路装置に含まれる複数のＭＯＳ型素子のそれぞれに流れるＢモードストレス誘起リーク電流の合計量である総リーク電流が所定の基準値に達するまでに要する時間として規定されているものとする。また、半導体集積回路装置の寿命ＴＢＳＩＬＣ が所望値（例えば１０年）と等しくなるように、半導体集積回路装置のデザイン又は製造プロセスが決定され、それに基づき実際に半導体集積回路装置が量産されているものとする。
【０１１７】
ところで、一般に、半導体集積回路装置の開発段階においては厳密な寿命評価（寿命推定）が行なわれている一方、半導体集積回路装置の生産段階においては簡便な管理指標（スペック）を用いて半導体集積回路装置の日常管理又は異常検出が行なわれている。
【０１１８】
半導体集積回路装置の日常管理においては、製品となる半導体集積回路装置の製造と同時に又は別個に製造されたサンプル（試料）となる半導体集積回路装置中に含まれるテスト用ＭＯＳ型素子（ＭＯＳ型キャパシタ又はＭＯＳ型トランジスタ等）が用いられる。
【０１１９】
また、前述のスペックとして用いられるパラメータ（以下、管理項目と称する）としては、例えば、テスト用ＭＯＳ型素子のゲート絶縁膜に定電流ストレス又は定電圧ストレスが印加された場合における、絶縁破壊が起きるまでの時間（以下、絶縁破壊時間と称する）ＴＢＤ又は絶縁破壊が起きるまでにゲート絶縁膜に注入された電子の総量（以下、絶縁破壊電荷量）ＱＢＤ等が用いられる。
【０１２０】
以下、第２の実施形態に係る半導体集積回路装置の管理方法について、量産された半導体集積回路装置が寿命ＴＢＳＩＬＣ を持つように実際に製造されているか否かを管理（日常管理）する場合を例として詳しく説明する。但し、第２の実施形態において管理項目として用いられる絶縁破壊時間ＴＢＤは、テスト用ＭＯＳ型素子のゲート絶縁膜に定電流ストレス又は定電圧ストレスが印加された場合におけるＳＢＤが起きるまでの時間（以下、ＳＢＤ発生時間と称する）ＴＳＢである。また、第２の実施形態において管理項目として用いられる絶縁破壊電荷量ＱＢＤは、テスト用ＭＯＳ型素子のゲート絶縁膜に定電流ストレス又は定電圧ストレスが印加された場合におけるＳＢＤが起きるまでにゲート絶縁膜に注入された電子の総量（以下、ＳＢＤ発生電荷量と称する）ＱＳＢである。
【０１２１】
まず、実使用電圧が印加されている場合における、半導体集積回路装置に含まれる複数のＭＯＳ型素子のそれぞれに流れるＢモードストレス誘起リーク電流の合計量である総リーク電流が所定の基準値に達するまでに要する第１の時間Ｔ１（つまり実使用電圧下での半導体集積回路装置の寿命ＴＢＳＩＬＣ ）を求める。
【０１２２】
次に、第１の時間Ｔ１に基づき、実使用電圧よりも高い試験電圧（以下、評価電圧と称する）が印加された場合におけるテスト用ＭＯＳ型素子がソフトブレークダウンを起こすまでの第２の時間Ｔ２（つまり評価電圧下でのＳＢＤ発生時間ＴＳＢ）を推定した後、該第２の時間Ｔ２に基づき、テスト用ＭＯＳ型素子における予め定められた管理項目と対応する管理基準を決定する。
【０１２３】
管理項目としてＳＢＤ発生時間ＴＳＢが用いられる場合、例えば図９に示すような寿命ＴＢＳＩＬＣ 及びＳＢＤ発生時間ＴＳＢのストレス電圧依存性を用いて、ＳＢＤ発生時間ＴＳＢと対応する管理基準Ｔｓｐｅｃを決定することができる。
【０１２４】
具体的には、図９に示すように、実使用電圧下での半導体集積回路装置の寿命ＴＢＳＩＬＣ つまり第１の時間Ｔ１が例えば１０年となるポイントと対応するＳＢＤ発生時間ＴＳＢを求めた後、ＳＢＤ発生時間ＴＳＢのストレス電圧依存性に基づいて、評価電圧下でのＳＢＤ発生時間ＴＳＢつまり第２の時間Ｔ２を求め、該第２の時間Ｔ２を管理基準Ｔｓｐｅｃ（例えば１０００秒）として決定する。
【０１２５】
尚、実使用電圧（例えば−１．５Ｖ）と比べて高い評価電圧がテスト用ＭＯＳ型素子に印加されると、評価電圧下でのＳＢＤ発生時間ＴＳＢの時点でＨＢＤ又は再定義ＨＢＤ（「発明の開示」参照）が起きる場合がある。この場合も、本実施形態においては、評価電圧の印加開始からＨＢＤ又は再定義ＨＢＤが起きるまでの時間をＳＢＤ発生時間ＴＳＢとして扱う。
【０１２６】
また、管理項目としてＳＢＤ発生電荷量ＱＳＢが用いられている場合には、第２の時間Ｔ２に基づき、ＳＢＤ発生電荷量ＱＳＢと対応する管理基準Ｑｓｐｅｃ（例えば１Ｃ／ｃｍ）を決定することができる。
【０１２７】
次に、評価電圧が印加された場合におけるテスト用ＭＯＳ型素子の管理項目（ＳＢＤ発生時間ＴＳＢ又はＳＢＤ発生電荷量ＱＳＢ）を実際に測定した後、該測定の結果が管理基準Ｔｓｐｅｃ又はＱｓｐｅｃを満たしているかどうかを判定する。これにより、半導体集積回路装置の日常管理を行なうことができる。また、テスト用ＭＯＳ型素子の管理項目の測定を、実使用電圧よりも高い評価電圧下で行なっているため、図９に示すように、管理対象の半導体集積回路装置の寿命が、推定された寿命ＴＢＳＩＬＣ と比較して長いか短いかを短時間で判定することができる。
【０１２８】
以上に説明したように、第２の実施形態によると、第１の時間Ｔ１、つまり第１の実施形態に係る半導体集積回路装置の寿命推定方法により得られた実使用電圧下での半導体集積回路装置の寿命ＴＢＳＩＬＣ に基づいて、半導体集積回路装置の管理を行なうことができる。このため、ＨＢＤの発生を確認できない薄いゲート絶縁膜がＭＯＳ型素子に用いられている場合にも、半導体集積回路装置の管理を確実に行なうことができる。
【０１２９】
尚、第２の実施形態においては、第１の実施形態に係る半導体集積回路装置の寿命推定方法により得られた実使用電圧下での半導体集積回路装置の寿命ＴＢＳＩＬＣ （第１の時間Ｔ１）に基づき、管理基準を決定したが、これに代えて、テスト用ＭＯＳ型素子の形状、寸法又は管理項目の測定条件（温度、電圧若しくは電流等）等を考慮して、或いは、実際に製造された半導体集積回路装置又はテスト用デバイスにおける管理項目の実測値に基づき、一の管理基準を決定した後、第１の時間Ｔ１に基づき他の管理基準を決定し、その後、他の管理基準を用いて一の管理基準の妥当性を評価してもよい。
【０１３０】
また、第２の実施形態において、半導体集積回路装置に含まれるＭＯＳ型素子の種類及び数は特に限定されるものではない。
【０１３１】
また、第２の実施形態において、管理項目は特に限定されるものではない。
【図面の簡単な説明】
【図１】膜厚２．４ｎｍ、面積０．０１ｍｍ２ のゲート絶縁膜を有するＭＯＳ型キャパシタに定電圧ストレスを繰り返し印加した場合におけるゲート電流−ゲート電圧特性の変化を示す図である。
【図２】２つのＭＯＳ型キャパシタに対して定電圧ストレスを印加した場合におけるリーク電流とストレス印加時間との関係を示す図である。
【図３】定電流ストレス印加を用いたＢ−ＳＩＬＣ電流の測定方法のフロー図である。
【図４】図３に示すＢ−ＳＩＬＣ電流の測定方法により得られたＢ−ＳＩＬＣ電流量とストレス電流量との相関関係を示す図である。
【図５】図３に示すＢ−ＳＩＬＣ電流の測定方法により得られたゲート電流−ゲート電圧特性の変化を示す図である。
【図６】膜厚２．４ｎｍ、面積０．０１ｍｍ２ のゲート絶縁膜を有するＭＯＳ型キャパシタに対してＳＢＤ発生後に−３．２５Ｖの定電圧ストレスを印加した場合におけるリーク電流とＳＢＤ発生後のストレス印加時間との関係を示す図である。
【図７】ＨＢＤ発生時間ＴＨＢ及びＳＢＤ発生時間ＴＳＢのストレス電圧依存性を示す図である。
【図８】本発明の半導体集積回路装置の寿命推定方法において用いられるワイブルプロットを示す図である。
【図９】本発明の第２の実施形態に係る半導体集積回路装置の管理方法において用いられる寿命ＴＢＳＩＬＣ 及びＳＢＤ発生時間ＴＳＢのストレス電圧依存性を示す図である。
［技術分野］
本発明は、ＭＯＳ型トランジスタ等のＭＯＳ型素子を有する半導体集積回路装置の寿命測定方法及びその管理方法に関する。
【０００２】
［背景技術］
半導体集積回路装置は色々な種類の回路素子により構成されている。これらの回路素子の１つであるＭＯＳ型トランジスタの寿命は、半導体集積回路装置の信頼性に大きな影響を与える。
【０００３】
近年、半導体集積回路装置の集積度が向上するに伴って、ＭＯＳ型トランジスタに用いられるゲート絶縁膜の厚さが極めて薄くなってきているため、ゲート絶縁膜の劣化がＭＯＳ型トランジスタの寿命を規定し、ひいては半導体集積回路装置自体の寿命を強く左右する。
【０００４】
従来、半導体集積回路装置の信頼性を評価するために、半導体集積回路装置に含まれる複数の小さなＭＯＳ型トランジスタに代えて、比較的面積の大きいゲート絶縁膜を有するテスト用ＭＯＳ型キャパシタを作製して、該キャパシタのゲート絶縁膜の寿命を推定していた。すなわち、従来は、比較的面積の大きいゲート絶縁膜を有するＭＯＳ型キャパシタと、複数の小さなＭＯＳ型トランジスタとが等価であるという前提の下で、半導体集積回路装置の信頼性を評価していた。
【０００５】
例えば、面積１μｍ２ の１００個のＭＯＳ型トランジスタにより構成されてる半導体集積回路装置の寿命は、面積１００μｍ２ のＭＯＳ型キャパシタの寿命と等価であると考えられていた。言い換えると、面積１μｍ２ の１００個のＭＯＳ型トランジスタにより構成されている半導体集積回路装置の寿命は、１００個のＭＯＳ型トランジスタのうち最初の１個のＭＯＳ型トランジスタが絶縁破壊（リーク電流が規定値を越えること）するまでの時間であって、その時間は、面積１００μｍ２ のＭＯＳ型キャパシタの寿命、つまり該ＭＯＳ型キャパシタが絶縁破壊するまでの時間と等しいと考えられていた。
【０００６】
具体的には、膜厚が４ｎｍ程度を超えるゲート絶縁膜（以下、厚いゲート絶縁膜と称する）を有するＭＯＳ型トランジスタにおいては、ストレスの印加による急峻なリーク電流の増大、つまりハードブレークダウン（ｈａｒｄ−ｂｒｅａｋｄｏｗｎ：ＨＢＤ）の発生を確認することができる。この場合、テスト用ＭＯＳ型キャパシタを用いることにより、半導体集積回路装置に含まれる複数のＭＯＳ型トランジスタのうちの１つにＨＢＤが発生するまでの時間を推定して、推定された時間を半導体集積回路装置の寿命として求めることができる。
【０００７】
しかしながら、膜厚が４ｎｍ程度以下のゲート絶縁膜、つまり直接トンネル電流が支配的になるようなゲート絶縁膜（以下、薄いゲート絶縁膜と称する）を有するＭＯＳ型トランジスタにおいては、ＨＢＤの発生を確認することは困難である。
【０００８】
すなわち、ＭＯＳ型トランジスタのゲート絶縁膜の薄膜化に伴って、従来のように明白な絶縁破壊を観察できなくなり、その結果、半導体集積回路装置の寿命を正確に推定できないという問題が生じてきた。
【０００９】
［発明の開示］
前記に鑑み、本発明は、薄いゲート絶縁膜がＭＯＳ型素子に用いられている場合にも、半導体集積回路装置の寿命を正確に推定できるようにすることを目的とする。
【００１０】
前記の目的を達成するため、本件発明者は、半導体集積回路装置の寿命について種々の検討を行なった結果、次のような知見を得た。
【００１１】
膜厚が６ｎｍ程度以下のゲート絶縁膜を有するＭＯＳ型トランジスタにおいては、ストレスを印加し続けた場合にソフトブレークダウン（ｓｏｆｔ−ｂｒｅａｋｄｏｗｎ：ＳＢＤ）の発生を確認することができる。ＳＢＤは、従来の基準によれば「絶縁破壊したとは言えない段階」にあるが、ＳＢＤの状態にあるゲート絶縁膜には僅かなリーク電流が流れる。具体的には、本願明細書において、ＳＢＤとは、ゲート絶縁膜の局所領域を流れるリーク電流の電流密度が、ストレス印加前に比べて１００倍程度以上増加すると共に局所領域以外の他の領域を流れるリーク電流の電流密度よりも大きくなる現象を意味している。尚、膜厚が６ｎｍ程度を超えるゲート絶縁膜を有するＭＯＳ型トランジスタにおいては、ＳＢＤの発生条件が満たされると、ＳＢＤの発生と同時にＨＢＤが発生する確率が高くなるため、ＨＢＤと区別してＳＢＤの発生を確認することは困難である。
【００１２】
以下、ＳＢＤについて図１を参照しながら説明する。
【００１３】
図１は、膜厚２．４ｎｍ、面積０．０１ｍｍ２ のゲート絶縁膜を有するＭＯＳ型キャパシタに定電圧ストレスを繰り返し印加したときに得られるゲート電流−ゲート電圧（ＩＧ −ＶＧ ）特性の変化を示す図である。
【００１４】
図１に示すように、ストレス電圧が印加されると、ＩＧ−ＶＧ特性は直接トンネル電流が支配的な初期（ｉｎｉｔｉａｌ ）状態から、ＳＢＤの発生に起因するＢモードストレス誘起リーク電流（以下、Ｂ−ＳＩＬＣ電流と称する）がゲート絶縁膜の局所領域を流れるＢ−ＳＩＬＣ状態に変化する。
【００１５】
また、ストレス印加時間の経過に伴ってＢ−ＳＩＬＣ電流が増大するので、図１に示すように、Ｂ−ＳＩＬＣ状態におけるＩＧ−ＶＧ特性は曲線ａ→曲線ｂ→曲線ｃ→曲線ｄのように順次変化する。
【００１６】
Ｅ．Ｗｕらは、ＭＯＳ型トランジスタにおけるゲート電極とソース領域又はドレイン領域とのオーバーラップ領域にＳＢＤが発生した場合、ＭＯＳ型トランジスタが動作不能になることを報告している（Ｅ． Ｗｕ ｅｔ ａｌ．， ＩＥＤＭ （１９９８） １８７．）。すなわち、Ｅ．Ｗｕらは、半導体集積回路装置に含まれる複数のＭＯＳ型トランジスタのうちの１つにＳＢＤが発生するまでの時間が半導体集積回路装置の寿命であると考えている（第１の寿命推定の考え方）。
【００１７】
以下、本件発明者が「第１の寿命推定の考え方」を検討した結果について説明する。
【００１８】
図２は、同一の半導体基板上に形成された２つのＭＯＳ型キャパシタ（以下、サンプルＡ及びサンプルＢと称する）に対して−４．３Ｖ（「−」はゲート電極側が低電位であることを意味する）の定電圧ストレス印加（ＣＶＳ）を行なった場合におけるリーク電流（ＩＧ ）とストレス印加時間との関係を示している。尚、サンプルＡ及びＢは同一構成（膜厚２．４ｎｍ、面積０．０１ｍｍ２ ）のゲート絶縁膜を有している。また、サンプルＡ及びＢに対するストレスの印加方法は互いに異なっている。具体的には、サンプルＡについては、ＳＢＤの発生を確認した後も連続的にストレス印加を行なっており、サンプルＢについては、ＳＢＤの発生を確認した時点でストレス印加をいったん中断し、その後再度ストレス印加を行なっている。図２において、サンプルＢ（１）のグラフは、ストレス印加の中断前におけるリーク電流とストレス印加時間との関係を示しており、サンプルＢ（２）のグラフは、ストレス印加の再開後におけるリーク電流とストレス印加時間との関係を示している。
【００１９】
図２に示すように、サンプルＡのリーク電流ＩＧ はＳＢＤの発生と同時に急激に増大し、その後、ゆるやかに増大している。それに対して、ストレス印加を再開した後のサンプルＢのリーク電流ＩＧ （サンプルＢ（２）のグラフ参照）はゆるやかに増大している一方、サンプルＡのリーク電流ＩＧ よりも小さい値になっている。
【００２０】
すなわち、ＳＢＤの発生前後においてストレス印加を連続させるか否かによって、ＳＢＤ発生後のリーク電流ＩＧ のレベルには大きな差異が生じる。従って、ＳＢＤ発生後のＢ−ＳＩＬＣ電流の大きさは、ＳＢＤの発生までにゲート絶縁膜中で生じた劣化（膜中欠陥の形成等）によって決定されるのではなく、ＳＢＤ発生後にゲート絶縁膜中で生じた劣化（以下、絶縁膜劣化と称する）によって決定されていることがわかる。
【００２１】
ところで、ＳＢＤ発生後に絶縁膜劣化が進行する原因は次のように考えられている。すなわち、ストレス印加によりＭＯＳ型キャパシタに蓄えられた電荷がＳＢＤパス（ゲート絶縁膜におけるＳＢＤの原因となる導電性パス）の形成時に該ＳＢＤパスを流れると、それに伴うジュール熱の発生によりＳＢＤパスが広がってしまい、それによって、絶縁膜劣化が進行する（Ｔ． Ｓａｋｕｒａ ｅｔ ａｌ．， ＩＥＤＭ （１９９８） １８３．）。このとき、ＭＯＳ型キャパシタに蓄えられている電荷の量は、ゲート絶縁膜の面積若しくは膜厚又はストレス電圧に依存して変化するので、ＳＢＤ発生後における絶縁膜劣化の程度も、ゲート絶縁膜の面積若しくは膜厚又はストレス電圧に大きく依存する。
【００２２】
前述のように、図２に示すデータは、面積０．０１ｍｍ２ のゲート絶縁膜を有するＭＯＳ型キャパシタに対して、４．３Ｖ（絶対値）のストレス電圧を印加することにより得られたものである。それに対して、寿命推定の対象となる半導体集積回路装置（以下、実デバイスと称する）が有する各ＭＯＳ型トランジスタのゲート絶縁膜の面積は例えば１μｍ２ 程度であり、また、各ＭＯＳ型トランジスタに実使用条件下で印加されるゲート電圧は例えば１．５Ｖ程度である。このため、図２に示すデータを測定するための実験においては、実デバイスに比べて約３万倍大きい電荷量に相当するリーク電流がＳＢＤパスを流れたことになる。但し、ＳＢＤパスの形成時におけるＳＢＤパスのサイズは絶縁膜の面積には依存しない。従って、実デバイスに含まれる１つのＭＯＳ型トランジスタにおいてＳＢＤが発生しても、ゲート絶縁膜を流れるＢ−ＳＩＬＣ電流量はトランジスタの動作上問題のない低いレベルになると考えられる。
【００２３】
ここで、定電流ストレス印加（ＣＣＳ）を用いたＢ−ＳＩＬＣ電流の測定方法について、図３のフロー図を参照しながら説明しておく。
【００２４】
ステップＳ１において、ＭＯＳ型トランジスタ等の試料に対して印加するストレス電流の大きさをＩｓｔｒｅｓｓ［Ａ］に設定し、ＳＢＤ発生の判定を行なう時間間隔をｔ［ｓ］に設定し、ＳＢＤ発生の判定の基準となる電圧変動のしきい値（以下、変動しきい値と称する）をｒ［％］に設定する。
【００２５】
ステップＳ２において試料に対してＩｓｔｒｅｓｓ［Ａ］のストレス電流の印加を開始すると共に、ステップＳ３においてＩｓｔｒｅｓｓ［Ａ］のストレス電流の印加に必要なストレス電圧の大きさ（第１の電圧値Ｖ１ ）を測定した後、ステップＳ４においてＩｓｔｒｅｓｓ［Ａ］のストレス電流の印加をｔ秒間保持し、その後、ステップＳ５においてＩｓｔｒｅｓｓ［Ａ］のストレス電流の印加に必要なストレス電圧の大きさ（第２の電圧値Ｖ２ ）を測定する。
【００２６】
ステップＳ６において、第２の電圧値Ｖ２ と第１の電圧値Ｖ１ との間の電圧変動Ｖ２−Ｖ１の絶対値の、第１の電圧値Ｖ１ に対する割合がｒ％以上になっているかどうかを判定する。
【００２７】
電圧変動Ｖ２−Ｖ１の絶対値の第１の電圧値Ｖ１ に対する割合がｒ％未満である場合（ＳＢＤが発生していない場合）、ステップＳ７において、第１の電圧値Ｖ１ を第２の電圧値Ｖ２ により更新した後、ステップＳ４に戻る。
【００２８】
電圧変動Ｖ２−Ｖ１の絶対値の第１の電圧値Ｖ１ に対する割合がｒ％以上である場合（ＳＢＤが発生している場合）、ステップＳ８において、ストレス印加を中止した後、ステップＳ９において、ストレス印加を開始してから経過したストレス印加時間の合計をＳＢＤ発生時間（ストレス印加開始からＳＢＤ発生までの時間）ＴＳＢとして求める。その後、ステップＳ１０において、試料に対して所定の大きさのゲート電圧を印加したときのリーク電流量、つまりＢ−ＳＩＬＣ電流量ＩＢＳＩＬＣ を測定する。
【００２９】
尚、図３に示すＢ−ＳＩＬＣ電流量の測定方法において、時間間隔ｔ［ｓ］を短く設定することにより、ＳＢＤの発生とほぼ同時にストレス印加を中断できるので、前述したように、ＳＢＤ発生後の絶縁膜劣化をある程度抑制できる。
【００３０】
図４は、図３に示すＢ−ＳＩＬＣ電流の測定方法により得られたＢ−ＳＩＬＣ電流量ＩＢＳＩＬＣ と、ストレス電流量Ｉｓｔｒｅｓｓとの相関関係を示す図である。言い換えると、図４はＢ−ＳＩＬＣ電流のストレス条件依存性を示している。尚、図４に示すＢ−ＳＩＬＣ電流量ＩＢＳＩＬＣ は、膜厚２．４ｎｍ、面積０．０１ｍｍ２ のゲート絶縁膜を有するＭＯＳ型キャパシタに対して種々の大きさのストレス電流を印加してＳＢＤを発生させた後に−１．５Ｖのゲート電圧ＶＧ を印加することにより得られたものである。また、図４においては、ＳＢＤの発生後に−１．５Ｖのゲート電圧ＶＧ の印加を１００秒間保持し続けた場合におけるＢ−ＳＩＬＣ電流量ＩＢＳＩＬＣ のばらつきも示している。
【００３１】
図４に示すように、Ｂ−ＳＩＬＣ電流量ＩＢＳＩＬＣ とストレス電流量Ｉｓｔｒｅｓｓとの間には相関関係（破線参照）が存在している。すなわち、Ｂ−ＳＩＬＣ電流量ＩＢＳＩＬＣ はストレス電流量Ｉｓｔｒｅｓｓにわずかに依存しており、ストレス電流量Ｉｓｔｒｅｓｓが小さくなるとＢ−ＳＩＬＣ電流量ＩＢＳＩＬＣ も小さくなる。但し、図４に示すように、ストレス電流量Ｉｓｔｒｅｓｓがある程度以上大きくなると、破線で示す相関関係に比べて、より大きなＢ−ＳＩＬＣ電流量ＩＢＳＩＬＣ （−１μＡ〜−１０μＡ）が流れる。
【００３２】
図５は、図３に示すＢ−ＳＩＬＣ電流の測定方法をストレス電流量（Ｉｓｔｒｅｓｓ）を変化させながら用いることにより得られたＩＧ−ＶＧ特性の変化を示す図である。尚、図５に示すＩＧ−ＶＧ特性は、膜厚２．４ｎｍ、面積０．０１ｍｍ２ のゲート絶縁膜を有するＭＯＳ型キャパシタに対して種々の大きさのストレス電流を印加してＳＢＤを発生させた後に種々の大きさのゲート電圧ＶＧ を印加することにより得られたものである。また、図５において、図４に示す相関関係（破線）が満たされる領域で得られたＩＧ−ＶＧ特性、つまりゲート電圧ＶＧ が−１．５ＶのときのＢ−ＳＩＬＣ電流量ＩＢＳＩＬＣ が１μＡ（絶対値）よりも小さくなる領域で得られたＩＧ−ＶＧ特性を曲線ａで示しており、図４に示す相関関係が満たされない領域で得られたＩＧ−ＶＧ特性、つまり電圧ＶＧ が−１．５ＶのときのＢ−ＳＩＬＣ電流量ＩＢＳＩＬＣ が１μＡ（絶対値）以上になる領域で得られたＩＧ−ＶＧ特性を曲線ｂ又はｃで示しており、ストレス印加前のＩＧ−ＶＧ特性を曲線ｉｎｉｔｉａｌ で示している。
【００３３】
図５の曲線ａに示すＩＧ−ＶＧ特性の場合、ゲート電流量つまりリーク電流量はトランジスタの動作上問題のないレベルである。一方、図５の曲線ｂ又はｃに示すＩＧ−ＶＧ特性の場合、リーク電流量はトランジスタが動作不能になるレベルに達している。しかし、前述したように、Ｂ−ＳＩＬＣ電流量はストレス条件（ストレス電流又はストレス電圧等）に対する依存性を有しているので、実デバイスに含まれるＭＯＳ型トランジスタにおいては、図５の曲線ｂ又はｃに示すようなリーク電流のレベルに達することはないと考えられる。
【００３４】
以上に説明したように、半導体集積回路装置に含まれる複数のＭＯＳ型トランジスタのうちの１つにＳＢＤが発生しても半導体集積回路装置自体の動作には支障がないと考えられる。このため、「第１の寿命推定の考え方」に基づき半導体集積回路装置の寿命を推定した場合には、推定された寿命が実状よりも短くなる可能性がある。従って、「第１の寿命推定の考え方」を用いて推定された寿命が所望値（例えば１０年）に等しくなるように、ＭＯＳ型トランジスタのゲート絶縁膜の膜厚又はゲート電圧等を設定した場合には、ゲート絶縁膜の膜厚が不必要に厚くなったり、又はゲート電圧が不必要に低くなったりする可能性がある。その結果、ＭＯＳ型トランジスタの動作速度が低下して、半導体集積回路装置の性能が大幅に低下してしまう。
【００３５】
「背景技術」で説明したように、薄いゲート絶縁膜が用いられたＭＯＳ型トランジスタにおいては、ＨＢＤの発生を明確に確認することは困難である。
【００３６】
そこで、本件発明者は「ＨＢＤの発生」を新たに定義して、半導体集積回路装置に含まれる複数のＭＯＳ型トランジスタのうちの１つに新たに定義されたＨＢＤ（以下、再定義ＨＢＤ）が発生するまでの時間が半導体集積回路装置の寿命であると考えてみた（第２の寿命推定の考え方）。
【００３７】
以下、本件発明者が「第２の寿命推定の考え方」を検討した結果について説明する。
【００３８】
ＭＯＳ型トランジスタにＳＢＤが発生している場合においても、例えば図１の曲線ｄに示すようにリーク電流量つまりゲート電流量は十分小さいため、ゲート絶縁膜の真下にキャリアのチャネルとなる反転層を形成することができる。
【００３９】
しかしながら、ＭＯＳ型トランジスタのドレイン電流−ゲート電圧（ＩＤ−ＶＧ）特性を考慮すると、ＭＯＳ型トランジスタのオン状態とオフ状態とを区別するためには、例えば１．５Ｖ（絶対値）の動作電圧におけるゲート電流の大きさを数μＡ〜１０μＡ程度のしきい値以下に抑えることが求められる。
【００４０】
そこで、ゲート電流の大きさが前述のしきい値を超えた時を再定義ＨＢＤの発生時とする。
【００４１】
図６は、膜厚２．４ｎｍ、面積０．０１ｍｍ２ のゲート絶縁膜を有するＭＯＳ型キャパシタに対してＳＢＤ発生後に−３．２５Ｖの定電圧ストレス印加（ＣＶＳ）を行なった場合におけるリーク電流（ＩＧ ）とＳＢＤ発生後のストレス印加時間との関係を示している。尚、図６に示すリーク電流は、ストレス印加後にＭＯＳ型キャパシタに対して−１．５Ｖ及び−０．５Ｖのゲート電圧ＶＧ をそれぞれ印加することにより得られたものである。また、ＳＢＤ発生の確認には、例えば図３に示すＢ−ＳＩＬＣ電流の測定方法を用いる。
【００４２】
図６に示すように、リーク電流ＩＧ の大きさは、電圧ＶＧ が−１．５Ｖでも−０．５Ｖでも、破線で示す時点まではほぼ一定となる一方、破線で示す時点を過ぎると増大していく。また、ゲート電圧ＶＧ が−１．５Ｖのときのリーク電流ＩＧ は、図６の破線で示す時点の前後においてほぼ連続的に変化している一方、ゲート電圧ＶＧ が−０．５Ｖのときのリーク電流ＩＧ は、図６の破線で示す時点において突然増大している。
【００４３】
再定義ＨＢＤの発生を確認するためには、ゲート電圧ＶＧ が−１．５Ｖのときのリーク電流ＩＧ が前述のしきい値（数μＡ〜１０μＡ程度）を超える時を確認する必要がある。しかし、図６に示すように、しきい値のレベルはリーク電流ＩＧ が連続的に増大していく領域に存在しているので、再定義ＨＢＤの発生時を厳密に求めることは困難である。そこで、ゲート電圧ＶＧ が−０．５Ｖのときのリーク電流ＩＧ が急峻な変化を生じる図６の破線で示す時点を、再定義ＨＢＤの発生時とみなして、ＳＢＤ発生から再定義ＨＢＤ発生までの時間（以下、ＨＢＤ発生時間ＴＨＢと称する）を求める。このようにして求められたＨＢＤ発生時間ＴＨＢのストレス電圧Ｖｓｔｒｅｓｓに対する依存性（以下、ストレス電圧依存性と称する）を図７に示す。尚、図７に示すデータは、ストレス電圧Ｖｓｔｒｅｓｓを２５℃の温度下で印加することにより得られたものである。また、図７において、例えば図３に示すＢ−ＳＩＬＣ電流の測定方法により得られたＳＢＤ発生時間ＴＳＢのストレス電圧依存性を参考のために示している。
【００４４】
図７に示すように、ＨＢＤ発生時間ＴＨＢのストレス電圧依存性とＳＢＤ発生時間ＴＳＢのストレス電圧依存性とは明らかに異なっており、ストレス電圧Ｖｓｔｒｅｓｓが実使用電圧（例えば−１．５Ｖ）程度である場合、ＨＢＤ発生時間ＴＨＢの方がＳＢＤ発生時間ＴＳＢよりも５桁程度以上も大きい。従って、ＭＯＳ型キャパシタに再定義ＨＢＤが発生するまでの時間ＴＢＤは、厳密にはＳＢＤ発生時間ＴＳＢとＨＢＤ発生時間ＴＨＢとの和で表されるが、実質的にはＨＢＤ発生時間ＴＨＢで表すことができる。
【００４５】
以上に説明したように、「第２の寿命推定の考え方」に基づき半導体集積回路装置の寿命を推定した場合には、半導体集積回路装置の寿命は実質的にＨＢＤ発生時間ＴＨＢと等しくなる。
【００４６】
ところで、ストレス印加時間が長くなるに従って、ＳＢＤの発生に起因するＢ−ＳＩＬＣ電流が増大して消費電力量が増大するので、半導体集積回路装置の寿命に対する新たな制限要因として、Ｂ−ＳＩＬＣ電流による消費電力量を考慮する必要が生じる。言い換えると、Ｂ−ＳＩＬＣ電流による消費電力量が許容量を超えるかどうかという観点から半導体集積回路装置の寿命について考える必要がある。
【００４７】
そこで、本件発明者は、半導体集積回路装置に含まれる複数のＭＯＳ型トランジスタのそれぞれに流れるＢモードストレス誘起リーク電流の合計量が所定の基準値（例えば半導体集積回路装置全体の消費電力規格に基づき決定される）に達するまでに要する時間が半導体集積回路装置の寿命であると考えてみた（第３の寿命推定の考え方）。
【００４８】
以下、本件発明者が「第３の寿命推定の考え方」を検討した結果について説明する。
【００４９】
第３の寿命推定の考え方においては、半導体集積回路装置に含まれる複数のＭＯＳ型トランジスタのそれぞれの挙動を考慮する。すなわち、複数のＭＯＳ型トランジスタにおけるＳＢＤの発生箇所であるＳＢＤスポットの数に応じて半導体集積回路装置全体の劣化の程度が変化すると考える。以下、説明を簡単にするために、ＳＢＤスポットの数を、１個のＳＢＤスポットが発生しているトランジスタ（以下、ＳＢＤトランジスタと称する）の数として表現する。実際には、一つのトランジスタにおいても複数個のＳＢＤスポットが生じるが、統計的には、例えば１個のトランジスタに１００個のＳＢＤスポットが生じることは、１００個のトランジスタに１個ずつＳＢＤスポットが生じることと等価である。
【００５０】
今、一つの半導体チップとして形成されている半導体集積回路装置にＮ（Ｎは自然数）個のＭＯＳ型トランジスタが含まれていると仮定する。Ｎ個のＭＯＳ型トランジスタのうちＳＢＤトランジスタの個数が増加するに伴って、半導体集積回路装置を流れるＢモードストレス誘起リーク電流の合計量（以下、総リーク電流と称する）が増大する。このとき、１個のＳＢＤスポットつまり１個のＳＢＤトランジスタに流れるＢモードストレス誘起リーク電流の大きさは、消費電力規格等に基づき半導体集積回路装置に要求される基準リーク電流量（以下、基準値と称する）と比べて小さいと考えられる。このため、ＳＢＤトランジスタの個数が少ない間は、半導体集積回路装置の総リーク電流は基準値よりも小さいと考えられる。
【００５１】
以上に説明したように、「第３の寿命推定の考え方」においては、ＳＢＤトランジスタの個数の増加に伴って増大する総リーク電流が基準値を越えたときに半導体集積回路装置全体の寿命が尽きると考える。従って、総リーク電流が基準値を越える時点でのＳＢＤトランジスタの個数をＭ個とすると、半導体集積回路装置の寿命は、ストレス印加の開始時点からＳＢＤトランジスタの個数がＭ個になるまでの時間として求めることができる。
【００５２】
本発明は、前記の知見、特に「第３の寿命推定の考え方」に基づきなされたものであって、具体的には、本発明に係る第１の半導体集積回路装置の寿命推定方法は、半導体集積回路装置に含まれる複数のＭＯＳ型素子のそれぞれに流れるＢモードストレス誘起リーク電流の合計量が所定の基準値に達するまでに要する時間を半導体集積回路装置の寿命として推定する。
【００５３】
第１の半導体集積回路装置の寿命推定方法によると、ＭＯＳ型素子におけるハードブレークダウン（ＨＢＤ）の発生を確認することなく半導体集積回路装置の寿命を推定できるので、ＨＢＤの発生を確認できない薄いゲート絶縁膜がＭＯＳ型素子に用いられている場合にも、半導体集積回路装置の寿命を正確に推定することができる。
【００５４】
また、第１の半導体集積回路装置の寿命推定方法によると、半導体集積回路装置に含まれる複数のＭＯＳ型素子のうちの１つにＳＢＤが発生するまでの時間を半導体集積回路装置の寿命として推定した場合（比較例）と比べて、より実状にあった半導体集積回路装置の寿命を推定することができる。従って、第１の半導体集積回路装置の寿命推定方法により推定された半導体集積回路装置の寿命が所望値に等しくなるようにＭＯＳ型素子のゲート絶縁膜の膜厚又はゲート電圧等を設定した場合には、ゲート絶縁膜の膜厚が不必要に厚くなったり、又はゲート電圧が不必要に低くなったりする事態を防止できる。その結果、半導体集積回路装置を微細化することができると共に、ＭＯＳ型素子の動作速度を増大させて半導体集積回路装置の性能を向上させることができる。
【００５５】
本発明に係る第２の半導体集積回路装置の寿命推定方法は、半導体集積回路装置に含まれる複数のＭＯＳ型素子におけるソフトブレークダウンの発生箇所であるＳＢＤスポット１個当たりに流れるＢモードストレス誘起リーク電流の大きさを単位リーク電流量として求める第１の工程と、単位リーク電流量に基づき、複数のＭＯＳ型素子のそれぞれに流れるＢモードストレス誘起リーク電流の合計量が所定の基準値を超えるのに必要なＳＢＤスポットの最低数である限界スポット数を求める第２の工程と、複数のＭＯＳ型素子におけるＳＢＤスポットの数が限界スポット数に達するまでに要する時間を半導体集積回路装置の寿命として推定する第３の工程とを備えている。
【００５６】
第２の半導体集積回路装置の寿命推定方法によると、第１の半導体集積回路装置の寿命推定方法を確実に実現できるので、第１の半導体集積回路装置の寿命推定方法と同等の効果が確実に得られる。
【００５７】
第２の半導体集積回路装置の寿命推定方法において、第３の工程は、面積Ｓ０ のゲート絶縁膜を有するテスト用ＭＯＳ型素子がソフトブレークダウンを起こすまでの時間Ｔ０ を求める工程と、
ＴＢＳＩＬＣ ＝ Ｔ０ ×（（Ｍ×Ｓ０ ）／Ｓｃｈｉｐ）１／ｍ
（但し、ＴＢＳＩＬＣ は半導体集積回路装置の寿命であり、Ｍは限界スポット数であり、Ｓｃｈｉｐは複数のＭＯＳ型素子におけるゲート絶縁膜の総面積であり、ｍは時間Ｔ０ のワイブル分布における形状パラメータである）
を用いて半導体集積回路装置の寿命を求める工程とを含むことが好ましい。
【００５８】
このようにすると、半導体集積回路装置の寿命を正確に求めることができる。
【００５９】
第２の半導体集積回路装置の寿命推定方法において、半導体集積回路装置は面積ＳＴｒのゲート絶縁膜を有するＮ（Ｎは自然数）個のＭＯＳ型素子により実質的に構成されており、第３の工程は、面積ＳＴｒのゲート絶縁膜を有するテスト用ＭＯＳ型素子がソフトブレークダウンを起こすまでの時間ＴＳＢ（Ｔｒ）を求める工程と、
ＴＢＳＩＬＣ ＝ ＴＳＢ（Ｔｒ）×（Ｍ／Ｎ）１／ｍ
（但し、ＴＢＳＩＬＣ は半導体集積回路装置の寿命であり、Ｍは限界スポット数であり、ｍは時間ＴＳＢ（Ｔｒ）のワイブル分布における形状パラメータである）
を用いて半導体集積回路装置の寿命を求める工程とを含むことが好ましい。
【００６０】
このようにすると、半導体集積回路装置の寿命を正確に求めることができる。
【００６１】
第２の半導体集積回路装置の寿命推定方法において、半導体集積回路装置は面積ＳＴｒのゲート絶縁膜を有するＮ（Ｎは自然数）個のＭＯＳ型素子により実質的に構成されており、第３の工程は、面積ＳＴｒのゲート絶縁膜を有するテスト用ＭＯＳ型素子がソフトブレークダウンを起こすまでの時間ＴＳＢ（Ｔｒ）を求める工程と、
ＴＢＳＩＬＣ ＝ＴＳＢ（Ｔｒ）×（（Ｍ×ＳＴｒ）／Ｓｃｈｉｐ）１／ｍ
（但し、ＴＢＳＩＬＣ は半導体集積回路装置の寿命であり、Ｍは限界スポット数であり、Ｓｃｈｉｐは複数のＭＯＳ型素子におけるゲート絶縁膜の総面積であり、ｍは時間ＴＳＢ（Ｔｒ）のワイブル分布における形状パラメータである）
を用いて半導体集積回路装置の寿命を求める工程とを含むことが好ましい。
【００６２】
このようにすると、半導体集積回路装置の寿命を正確に求めることができる。
【００６３】
第２の半導体集積回路装置の寿命推定方法において、第３の工程は、テスト用ＭＯＳ型素子がソフトブレークダウンを起こすまでの時間に関するワイブル関数を求める工程と、前記ワイブル関数のワイブルプロットを用いて、半導体集積回路装置の寿命を求める工程とを含むことが好ましい。
【００６４】
このようにすると、半導体集積回路装置の寿命を正確に求めることができる。
【００６５】
本発明に係る半導体集積回路装置の管理方法は、半導体集積回路装置の実使用電圧が印加されている場合における、半導体集積回路装置に含まれる複数のＭＯＳ型素子のそれぞれに流れるＢモードストレス誘起リーク電流の合計量が所定の基準値に達するまでに要する第１の時間を推定する第１の工程と、第１の時間に基づき、実使用電圧よりも高い試験電圧が印加されている場合におけるテスト用ＭＯＳ型素子がソフトブレークダウンを起こすまでの第２の時間を推定した後、該第２の時間に基づき、テスト用ＭＯＳ型素子における予め定められた管理項目と対応する管理基準を決定する第２の工程と、試験電圧が印加された場合におけるテスト用ＭＯＳ型素子の管理項目を測定した後、該測定の結果が管理基準を満たしているかどうかを判定する第３の工程とを備えている。
【００６６】
本発明の半導体集積回路装置の管理方法によると、実使用電圧下で複数のＭＯＳ型素子のそれぞれに流れるＢモードストレス誘起リーク電流の合計量が所定の基準値に達するまでに要する第１の時間、つまり第１の半導体集積回路装置の寿命推定方法により得られた実使用電圧下での半導体集積回路装置の寿命に基づいて、半導体集積回路装置の管理を行なうことができる。このため、ＨＢＤの発生を確認できない薄いゲート絶縁膜がＭＯＳ型素子に用いられている場合にも、半導体集積回路装置の管理を確実に行なうことができる。
【００６７】
［発明を実施するための最良の形態］
まず、本発明の半導体集積回路装置の寿命推定方法の基本原理について、１つの半導体チップとして形成されている半導体集積回路装置に含まれる複数のＭＯＳ型トランジスタにおいてＳＢＤに起因するＢ−ＳＩＬＣ電流が増大している場合を例として説明する。
【００６８】
尚、本発明の半導体集積回路装置の寿命推定方法は、「第３の寿命推定の考え方」（「発明の開示」参照）に基づきなされたものである。
【００６９】
以下の説明においては、半導体集積回路装置中に含まれるＭＯＳ型トランジスタの個数をＮ（Ｎは自然数）個とし、実動作電圧下で１個のＳＢＤスポットが発生した１個のＭＯＳ型トランジスタ、つまり１個のＳＢＤトランジスタに流れるＢ−ＳＩＬＣ電流の大きさである単位電流量をＩＢＳＩＬＣ とし、半導体集積回路装置全体の消費電力規格に基づき決定される最大オフリーク電流量つまり基準値をＩｏｆｆｓｐｅｃ とする。
【００７０】
半導体集積回路装置全体を流れるオフリーク電流量をＩｏｆｆ 、ＳＢＤトランジスタの個数をＭ０とすると、
Ｉｏｆｆ ＝ Ｍ０ × ＩＢＳＩＬＣ ……（式１）
が成り立つ。
【００７１】
今、Ｎ個のＭＯＳ型トランジスタの中でＳＢＤトランジスタの個数がＭ個になったとき、オフリーク電流量Ｉｏｆｆ が最大オフリーク電流量Ｉｏｆｆｓｐｅｃ に達したとすると、（式１）より、
Ｍ ＝ Ｉｏｆｆｓｐｅｃ ／ ＩＢＳＩＬＣ ……（式２）
が成り立つ。尚、以下の説明において、Ｍは自然数に限定されない。
【００７２】
本発明においては、Ｎ個のＭＯＳ型トランジスタの中でＳＢＤトランジスタの個数がＭ個に達するまでに要する時間が半導体集積回路装置の寿命ＴＢＳＩＬＣ であると考える。
【００７３】
以下、ＳＢＤ発生時間ＴＳＢ（「発明の開示」参照）に基づき寿命ＴＢＳＩＬＣ を算出する方法を説明する。尚、ＳＢＤ発生時間ＴＳＢは、例えば図３に示すＢ−ＳＩＬＣ電流の測定方法により求めることができる。
【００７４】
図８は、ＳＢＤ発生時間ＴＳＢに基づき寿命ＴＢＳＩＬＣ を算出する方法において用いられるワイブルプロットである。ワイブルプロットは、通常、絶縁膜不良（絶縁破壊又は規格外リーク電流等）の発生を統計的に処理するために用いられる。図８において、横軸はｌｏｇスケールでのストレス印加時間（以下、単に時間と称する）を示しており、縦軸はワイブル関数Ｗの値を示している。
【００７５】
一般的に、ワイブル関数Ｗは累積不良率をＦとすると、
Ｗ ＝ ｌｎ｛−ｌｎ（１−Ｆ）｝……（式３）
のように表すことができる。
【００７６】
また、累積不良率Ｆは「測定したサンプルの総数」に対する「ブレークダウンしたサンプルの数」の割合であり、累積不良率Ｆの時間（ｔ）に対する依存性は、
Ｆ（ｔ）＝ １ − ｅｘｐ｛−（ｔ／Ｔ）ｍ ｝……（式４）
のように表すことができる。（式４）においてｍは形状パラメータ（ワイブルスロープ）であり、Ｔは尺度パラメータ（（式３）に示すワイブル関数Ｗの値が０になるときの時間）である。
【００７７】
面積Ｓ０ のゲート絶縁膜を有するＭＯＳ型キャパシタの尺度パラメータがＴ０ であるとき、任意の面積Ｓのゲート絶縁膜を有するＭＯＳ型キャパシタの尺度パラメータをＴとすると、
Ｔ（Ｓ） ＝ Ｔ０ × （Ｓ０ ／Ｓ）１／ｍ ……（式５）
が成り立つ（Ｔ． Ｎｉｇａｍ ｅｔ ａｌ．，ＩＲＰＳ （１９９８） ６２． ）。すなわち、（式５）は尺度パラメータＴの面積依存性を表しており、面積Ｓ０ のゲート絶縁膜を有するＭＯＳ型キャパシタの尺度パラメータＴ０ が分かっている場合には、任意の面積Ｓのゲート絶縁膜を有するＭＯＳ型キャパシタの尺度パラメータＴ、つまり（式３）に示すワイブル関数Ｗの値が０になるときの時間を（式５）により求めることができる。
【００７８】
図８において、ＷＳＢ（Ｔｒ）は、半導体集積回路装置に含まれる１個のＭＯＳ型トランジスタのゲート絶縁膜と同じ面積のゲート絶縁膜を有するテスト用ＭＯＳ型キャパシタでＳＢＤが発生するまでの時間に関するワイブル関数を示している。すなわち、ＷＳＢ（Ｔｒ）は、半導体集積回路装置に含まれる１個のＭＯＳ型トランジスタでＳＢＤが発生するまでの時間に関するワイブル関数である。また、ＷＳＢ（ｃｈｉｐ）は、半導体集積回路装置に含まれる全てのＭＯＳ型トランジスタのゲート絶縁膜の総面積と同じ面積のゲート絶縁膜を有するテスト用ＭＯＳ型キャパシタでＳＢＤが発生するまでの時間に関するワイブル関数を示している。すなわち、ＷＳＢ（ｃｈｉｐ）は、半導体集積回路装置に含まれるＮ個のＭＯＳ型トランジスタのうちの１個のトランジスタでＳＢＤが発生するまでの時間に関するワイブル関数である。
【００７９】
また、図８において、ＷＳＢ（Ｔｒ）＝０となる時間ＴＳＢ（Ｔｒ）は累積不良率Ｆが０．６３となる時間（サンプル総数の６３％に「ＳＢＤが発生する」するまでの時間である。
【００８０】
ところで、ワイブル関数ＷＳＢ（Ｔｒ）とワイブル関数ＷＳＢ（ｃｈｉｐ）との間の差異は、対応するテスト用ＭＯＳ型キャパシタのゲート絶縁膜の面積の違いに起因している。一般に、面積Ｓのゲート絶縁膜を有するＭＯＳ型キャパシタのワイブル関数Ｗ（Ｓ）と、面積Ｓ０ のゲート絶縁膜を有するＭＯＳ型キャパシタのワイブル関数Ｗ（Ｓ０ ）との間には、
Ｗ（Ｓ）− Ｗ（Ｓ０ ） ＝ −ｌｎ（Ｓ０ ／Ｓ）……（式６）
が成り立つ（Ｔ． Ｎｉｇａｍ ｅｔ ａｌ．，ＩＲＰＳ （１９９８） ６２． ）。
【００８１】
ところで、半導体集積回路装置に含まれる各ＭＯＳ型トランジスタのゲート絶縁膜の面積が互いに異なっていても、ＭＯＳ型トランジスタの数が非常に多い場合には、各ＭＯＳ型トランジスタのゲート絶縁膜の面積を、全てのＭＯＳ型トランジスタのゲート絶縁膜の面積の平均値又は中心値ＳＴｒ（例えば１μｍ２ ）で定義して、半導体集積回路装置が面積ＳＴｒのゲート絶縁膜を有するＮ個のＭＯＳ型トランジスタにより実質的に構成されているものとみなすことができる。
【００８２】
このとき、（式６）より、
【００８３】
（式７）を用いることによって、１個のＭＯＳ型トランジスタでＳＢＤが発生するまでの時間の分布を表すＷＳＢ（Ｔｒ）に基づき、Ｎ個のＭＯＳ型トランジスタのうちの１個のトランジスタでＳＢＤが発生するまでの時間の分布を表すＷＳＢ（ｃｈｉｐ）を求めることが可能になる。
【００８４】
同様に、Ｎ個のＭＯＳ型トランジスタのうちのＭ個のトランジスタでＳＢＤが発生するまでの時間の分布をＷＢＳＩＬＣ とすると、
【００８５】
従って、半導体集積回路装置に含まれる１個のＭＯＳ型トランジスタでＳＢＤが発生するまでの時間に関するワイブル関数ＷＳＢ（Ｔｒ）がわかっていると、半導体集積回路装置に含まれるＮ個のＭＯＳ型トランジスタのうちのＭ個のトランジスタでＳＢＤが発生するまでの時間、つまり本発明における半導体集積回路装置の寿命ＴＢＳＩＬＣ を任意の累積不良率Ｆについて求めることができる。同様に、ワイブル関数ＷＳＢ（Ｔｒ）を用いることにより、半導体集積回路装置に含まれるＮ個のＭＯＳ型トランジスタのうちの１個のトランジスタでＳＢＤが発生するまでの時間ＴＳＢ（ｃｈｉｐ）を任意の累積不良率Ｆについて求めることができる。
【００８６】
尚、ワイブル関数ＷＳＢ（Ｔｒ）は、例えば図３に示すＢ−ＳＩＬＣ電流の測定方法等を用いて、半導体集積回路装置に含まれる１個のＭＯＳ型トランジスタのゲート絶縁膜と同じ面積のゲート絶縁膜を有するテスト用ＭＯＳ型キャパシタについてＳＢＤ発生時間ＴＳＢを測定すること等によっても得られる。
【００８７】
以下、図８に示すワイブル関数ＷＳＢ（Ｔｒ）のワイブルプロットを用いて、例えば累積不良率Ｆが０．６３（ワイブル関数が０）のときのＴＢＳＩＬＣ 及びＴＳＢ（ｃｈｉｐ）を作図的に求める方法（以下、作図的方法と称する）について説明する。
【００８８】
まず、（式７）に基づき、ＷＳＢ（Ｔｒ）＝ｌｎ（１／Ｎ）となる時間においてワイブル関数Ｗの値が０となり且つＷＳＢ（Ｔｒ）に対して平行な直線を引くことによって、ＷＳＢ（ｃｈｉｐ）を決定する。
【００８９】
同様に、（式８）に基づき、ＷＳＢ（Ｔｒ）＝ｌｎ（Ｍ／Ｎ）となる時間においてワイブル関数Ｗの値が０となり且つＷＳＢ（Ｔｒ）に対して平行な直線を引くことによって、ＷＢＳＩＬＣ を決定する。
【００９０】
次に、ＷＳＢ（ｃｈｉｐ）とＷ＝０の直線との交点から横軸に垂線を降ろすことによりＴＳＢ（ｃｈｉｐ）を求める。
【００９１】
同様に、ＷＢＳＩＬＣ とＷ＝０の直線との交点から横軸に垂線を降ろすことによりＴＢＳＩＬＣ を求める。
【００９２】
以下、例えばワイブル関数ＷＳＢ（Ｔｒ）から得られた時間ＴＳＢ（Ｔｒ）（半導体集積回路装置に含まれる１個のＭＯＳ型トランジスタでＳＢＤが発生するまでの時間）を用いて、計算によりＴＢＳＩＬＣ 及びＴＳＢ（ｃｈｉｐ）を求める方法について説明する。
【００９３】
（式５）を変形したＴ（Ｓ）／Ｔ０ ＝（Ｓ０ ／Ｓ）１／ｍ と、（式７）及び（式８）を用いることにより、
【００９４】
また、（式９）及び（式１０）より、
【００９５】
従って、例えばワイブル関数ＷＳＢ（Ｔｒ）に基づきＴＳＢ（Ｔｒ）を求めた後、ＴＳＢ（Ｔｒ）と（式１０）とを用いることにより、ＴＢＳＩＬＣ を算出することができる。あるいは、例えばワイブル関数ＷＳＢ（ｃｈｉｐ）に基づきＴＳＢ（ｃｈｉｐ）を求めた後、ＴＳＢ（ｃｈｉｐ）と（式１１）を用いることにより、ＴＢＳＩＬＣ を算出することができる。
【００９６】
以上の説明においては、半導体集積回路装置が面積ＳＴｒのゲート絶縁膜を有するＮ個のＭＯＳ型トランジスタにより実質的に構成されている場合について、１個のＭＯＳ型トランジスタと対応するテスト用ＭＯＳ型キャパシタにＳＢＤが発生するまでの時間を測定した後、該測定された時間に基づき、半導体集積回路装置の寿命ＴＢＳＩＬＣ つまりＮ個のＭＯＳ型トランジスタのうちのＭ個のトランジスタでＳＢＤが発生するまでの時間を求めてきた。
【００９７】
ところで、（式７）若しくは（式８）又は図８に示すように、ＭＯＳ型トランジスタにおけるＳＢＤ発生の可能性はゲート絶縁膜の面積により決定されている。また、前述したように（「第３の寿命推定の考え方」参照）、本発明においては、１つのＳＢＤスポットと１つのＳＢＤトランジスタとは等価に扱うことができる。
【００９８】
従って、半導体集積回路装置に含まれる各ＭＯＳ型トランジスタのゲート絶縁膜の面積が互いに異なっている場合でも、半導体集積回路装置に含まれる全てのＭＯＳ型トランジスタのゲート絶縁膜の総面積Ｓｃｈｉｐがわかっていれば、任意の面積Ｓ０ のゲート絶縁膜を有するテスト用のＭＯＳ型キャパシタにＳＢＤが発生するまでの時間Ｔ０ を求めた後、該時間Ｔ０ と次の（式１２）とに基づき、半導体集積回路装置の寿命ＴＢＳＩＬＣ （この場合は半導体集積回路装置にＭ個のＳＢＤスポットが発生するまでの時間）を求めることができる。
【００９９】
ＴＢＳＩＬＣ ＝ Ｔ０ ×（（Ｍ×Ｓ０ ）／Ｓｃｈｉｐ）１／ｍ ……（式１２）
但し、（式１２）は、（式１１）を変形したＴＢＳＩＬＣ ＝ＴＳＢ（ｃｈｉｐ）×Ｍ１／ｍ と、（式５）にＴ（Ｓ）＝ＴＳＢ（ｃｈｉｐ）、Ｓ＝Ｓｃｈｉｐを代入したＴＳＢ（ｃｈｉｐ）＝Ｔ０ ×（Ｓ０ ／Ｓｃｈｉｐ）１／ｍ とに基づき導かれている。
【０１００】
同様に、前述の作図的方法においても、半導体集積回路装置に含まれる全てのＭＯＳ型トランジスタのゲート絶縁膜の総面積Ｓｃｈｉｐがわかっていれば、任意の面積Ｓ０ のゲート絶縁膜を有するテスト用ＭＯＳ型キャパシタにＳＢＤが発生するまでの時間に関するワイブル関数Ｗ０ を求めた後、該ワイブル関数Ｗ０ のワイブルプロットを用いて、半導体集積回路装置の寿命ＴＢＳＩＬＣ を求めることができる。
【０１０１】
〈第１の実施形態〉
以下、本発明の第１の実施形態に係る半導体集積回路装置の寿命推定方法について、例えば１０００万個のＭＯＳ型トランジスタを有する半導体集積回路装置の場合を例として説明する。
【０１０２】
まず、例えば図３に示すＢ−ＳＩＬＣ電流の測定方法を、任意の面積のゲート絶縁膜を有するテスト用ＭＯＳ型キャパシタに対して用いることにより、半導体集積回路装置におけるＳＢＤスポット１個当たりに流れるＢモードストレス誘起リーク電流の大きさを単位リーク電流量ＩＢＳＩＬＣ として求める。
【０１０３】
次に、単位リーク電流量ＩＢＳＩＬＣ に基づき、１０００万個のＭＯＳ型トランジスタのそれぞれに流れるＢモードストレス誘起リーク電流の合計量である総リーク電流が所定の基準値を超えるのに必要なＳＢＤスポットの最低数である限界スポット数Ｍを求める。尚、第１の実施形態においては所定の基準値として、半導体集積回路装置全体の消費電力規格に基づき決定される最大オフリーク電流量Ｉｏｆｆｓｐｅｃ を用いる。
【０１０４】
例えば単位リーク電流量ＩＢＳＩＬＣ が１μＡ、最大オフリーク電流量Ｉｏｆｆｓｐｅｃ が１ｍＡであるとすると、（式２）より、限界スポット数Ｍ＝Ｉｏｆｆｓｐｅｃ ／ＩＢＳＩＬＣ ＝１ｍＡ／１μＡ＝１０００（個）が得られる。この場合、例えば１０００個のＭＯＳ型トランジスタに１個ずつＳＢＤスポットが発生すると、半導体集積回路装置の総リーク電流が最大オフリーク電流量Ｉｏｆｆｓｐｅｃ を超える。
【０１０５】
そこで、第１の実施形態においては、半導体集積回路装置つまり１０００万個のＭＯＳ型トランジスタにおけるＳＢＤスポットの数が限界スポット数（例えば１０００個）に達するまでに要する時間を半導体集積回路装置の寿命ＴＢＳＩＬＣ として推定する。
【０１０６】
具体的には、任意の面積Ｓ０ のゲート絶縁膜を有するテスト用ＭＯＳ型キャパシタがＳＢＤを起こすまでの時間Ｔ０ を求めた後、例えば（式１２）つまりＴＢＳＩＬＣ ＝ Ｔ０ ×（（Ｍ×Ｓ０ ）／Ｓｃｈｉｐ）１／ｍ （但し、Ｍは１０００であり、Ｓｃｈｉｐは１０００万個のＭＯＳ型トランジスタにおけるゲート絶縁膜の総面積であり、ｍは時間Ｔ０ のワイブル分布における形状パラメータである）を用いて半導体集積回路装置の寿命ＴＢＳＩＬＣ を推定する。
【０１０７】
あるいは、任意の面積Ｓ０ のゲート絶縁膜を有するテスト用ＭＯＳ型キャパシタがＳＢＤを起こすまでの時間に関するワイブル関数Ｗ０ を求めた後、該ワイブル関数Ｗ０ のワイブルプロットを用いて、半導体集積回路装置の寿命ＴＢＳＩＬＣ を求めてもよい（前述の作図的方法参照）。
【０１０８】
また、半導体集積回路装置が面積ＳＴｒのゲート絶縁膜を有するＮ個のＭＯＳ型トランジスタにより実質的に構成されている場合、面積ＳＴｒのゲート絶縁膜を有するテスト用ＭＯＳ型キャパシタがＳＢＤを起こすまでの時間ＴＳＢ（Ｔｒ）を求めた後、例えば（式１０）を変形したＴＢＳＩＬＣ ＝ＴＳＢ（Ｔｒ）×（Ｍ／Ｎ）１／ｍ 、又は（式１２）にＴ０ ＝ＴＳＢ（Ｔｒ）、Ｓ０ ＝ＳＴｒを代入したＴＢＳＩＬＣ ＝ＴＳＢ（Ｔｒ）×（（Ｍ×ＳＴｒ）／Ｓｃｈｉｐ）１／ｍ の関係式（但し、Ｍは１０００であり、Ｎは１０００万であり、ｍは時間ＴＳＢ（Ｔｒ）のワイブル分布における形状パラメータであり、Ｓｃｈｉｐは１０００万個のＭＯＳ型トランジスタにおけるゲート絶縁膜の総面積である）を用いることにより、半導体集積回路装置の寿命ＴＢＳＩＬＣ を推定することができる。
【０１０９】
あるいは、面積ＳＴｒのゲート絶縁膜を有するテスト用ＭＯＳ型キャパシタがＳＢＤを起こすまでの時間に関するワイブル関数ＷＳＢ（Ｔｒ）を求めた後、該ワイブル関数ＷＳＢ（Ｔｒ）のワイブルプロットを用いて、半導体集積回路装置の寿命ＴＢＳＩＬＣ を求めてもよい（前述の作図的方法参照）。
【０１１０】
以上に説明したように、第１の実施形態によると、半導体集積回路装置に含まれる複数のＭＯＳ型トランジスタにおけるＳＢＤスポット１個当たりに流れるＢモードストレス誘起リーク電流の大きさを単位リーク電流量として求めた後、単位リーク電流量に基づき、複数のＭＯＳ型トランジスタのそれぞれに流れるＢモードストレス誘起リーク電流の合計量である総リーク電流が所定の基準値を超えるのに必要なＳＢＤスポットの最低数である限界スポット数を求め、その後、複数のＭＯＳ型素子におけるＳＢＤスポットの数が限界スポット数に達するまでに要する時間を半導体集積回路装置の寿命として推定する。すなわち、第１の実施形態によると、半導体集積回路装置に含まれる複数のＭＯＳ型トランジスタのそれぞれに流れるＢモードストレス誘起リーク電流の合計量である総リーク電流が所定の基準値に達するまでに要する時間を半導体集積回路装置の寿命として推定することができる。このため、ＭＯＳ型トランジスタにおけるハードブレークダウン（ＨＢＤ）の発生を確認することなく半導体集積回路装置の寿命を推定できるので、ＨＢＤの発生を確認できない薄いゲート絶縁膜がＭＯＳ型トランジスタに用いられている場合にも、半導体集積回路装置の寿命を正確に推定することができる。
【０１１１】
また、第１の実施形態によると、半導体集積回路装置に含まれる複数のＭＯＳ型トランジスタのうちの１つにＳＢＤが発生するまでの時間を半導体集積回路装置の寿命として推定した場合（比較例）と比べて、より実状にあった半導体集積回路装置の寿命を推定することができる。具体的には、半導体集積回路装置が１０００万個のＭＯＳ型トランジスタにより構成されている場合、比較例により推定された半導体集積回路装置の寿命が１０００秒程度であるのに対して、第１の実施形態により推定された半導体集積回路装置の寿命は１０７ 秒程度になる。従って、第１の実施形態により推定された半導体集積回路装置の寿命が所望値（例えば１０年）と等しくなるようにＭＯＳ型トランジスタのゲート絶縁膜の膜厚又はゲート電圧等を設定した場合には、ゲート絶縁膜の膜厚が不必要に厚くなったり、又はゲート電圧が不必要に低くなったりする事態を防止できる。その結果、半導体集積回路装置を微細化することができると共に、ＭＯＳ型トランジスタの動作速度を増大させて半導体集積回路装置の性能を向上させることができる。
【０１１２】
尚、第１の実施形態において、半導体集積回路装置に含まれるＭＯＳ型素子として１０００万個のＭＯＳ型トランジスタを用いたが、半導体集積回路装置に含まれるＭＯＳ型素子の種類及び数は特に限定されるものではない。
【０１１３】
また、第１の実施形態において、テスト用ＭＯＳ型素子としてテスト用ＭＯＳ型キャパシタを用いたが、テスト用ＭＯＳ型素子の種類は特に限定されるものではない。
【０１１４】
また、第１の実施形態において、所定の基準値として、半導体集積回路装置全体の消費電力規格に基づき決定される最大オフリーク電流量を用いたが、これに代えて、半導体集積回路装置の動作性能規格等に基づき決定される最大オフリーク電流量等を用いてもよい。
【０１１５】
〈第２の実施形態〉
以下、本発明の第２の実施形態に係る半導体集積回路装置の管理方法について説明する。具体的には、第２の実施形態に係る半導体集積回路装置の管理方法は、ＭＯＳ型トランジスタ等のＭＯＳ型素子を複数個有する半導体集積回路装置の管理方法であって、第１の実施形態に係る半導体集積回路装置の寿命推定方法により得られた半導体集積回路装置の寿命に基づく半導体集積回路装置の管理方法である。
【０１１６】
今、半導体集積回路装置を動作させるための電圧つまり実使用電圧下での半導体集積回路装置の寿命ＴＢＳＩＬＣ は、第１の実施形態と同様に、半導体集積回路装置に含まれる複数のＭＯＳ型素子のそれぞれに流れるＢモードストレス誘起リーク電流の合計量である総リーク電流が所定の基準値に達するまでに要する時間として規定されているものとする。また、半導体集積回路装置の寿命ＴＢＳＩＬＣ が所望値（例えば１０年）と等しくなるように、半導体集積回路装置のデザイン又は製造プロセスが決定され、それに基づき実際に半導体集積回路装置が量産されているものとする。
【０１１７】
ところで、一般に、半導体集積回路装置の開発段階においては厳密な寿命評価（寿命推定）が行なわれている一方、半導体集積回路装置の生産段階においては簡便な管理指標（スペック）を用いて半導体集積回路装置の日常管理又は異常検出が行なわれている。
【０１１８】
半導体集積回路装置の日常管理においては、製品となる半導体集積回路装置の製造と同時に又は別個に製造されたサンプル（試料）となる半導体集積回路装置中に含まれるテスト用ＭＯＳ型素子（ＭＯＳ型キャパシタ又はＭＯＳ型トランジスタ等）が用いられる。
【０１１９】
また、前述のスペックとして用いられるパラメータ（以下、管理項目と称する）としては、例えば、テスト用ＭＯＳ型素子のゲート絶縁膜に定電流ストレス又は定電圧ストレスが印加された場合における、絶縁破壊が起きるまでの時間（以下、絶縁破壊時間と称する）ＴＢＤ又は絶縁破壊が起きるまでにゲート絶縁膜に注入された電子の総量（以下、絶縁破壊電荷量）ＱＢＤ等が用いられる。
【０１２０】
以下、第２の実施形態に係る半導体集積回路装置の管理方法について、量産された半導体集積回路装置が寿命ＴＢＳＩＬＣ を持つように実際に製造されているか否かを管理（日常管理）する場合を例として詳しく説明する。但し、第２の実施形態において管理項目として用いられる絶縁破壊時間ＴＢＤは、テスト用ＭＯＳ型素子のゲート絶縁膜に定電流ストレス又は定電圧ストレスが印加された場合におけるＳＢＤが起きるまでの時間（以下、ＳＢＤ発生時間と称する）ＴＳＢである。また、第２の実施形態において管理項目として用いられる絶縁破壊電荷量ＱＢＤは、テスト用ＭＯＳ型素子のゲート絶縁膜に定電流ストレス又は定電圧ストレスが印加された場合におけるＳＢＤが起きるまでにゲート絶縁膜に注入された電子の総量（以下、ＳＢＤ発生電荷量と称する）ＱＳＢである。
【０１２１】
まず、実使用電圧が印加されている場合における、半導体集積回路装置に含まれる複数のＭＯＳ型素子のそれぞれに流れるＢモードストレス誘起リーク電流の合計量である総リーク電流が所定の基準値に達するまでに要する第１の時間Ｔ１（つまり実使用電圧下での半導体集積回路装置の寿命ＴＢＳＩＬＣ ）を求める。
【０１２２】
次に、第１の時間Ｔ１に基づき、実使用電圧よりも高い試験電圧（以下、評価電圧と称する）が印加された場合におけるテスト用ＭＯＳ型素子がソフトブレークダウンを起こすまでの第２の時間Ｔ２（つまり評価電圧下でのＳＢＤ発生時間ＴＳＢ）を推定した後、該第２の時間Ｔ２に基づき、テスト用ＭＯＳ型素子における予め定められた管理項目と対応する管理基準を決定する。
【０１２３】
管理項目としてＳＢＤ発生時間ＴＳＢが用いられる場合、例えば図９に示すような寿命ＴＢＳＩＬＣ 及びＳＢＤ発生時間ＴＳＢのストレス電圧依存性を用いて、ＳＢＤ発生時間ＴＳＢと対応する管理基準Ｔｓｐｅｃを決定することができる。
【０１２４】
具体的には、図９に示すように、実使用電圧下での半導体集積回路装置の寿命ＴＢＳＩＬＣ つまり第１の時間Ｔ１が例えば１０年となるポイントと対応するＳＢＤ発生時間ＴＳＢを求めた後、ＳＢＤ発生時間ＴＳＢのストレス電圧依存性に基づいて、評価電圧下でのＳＢＤ発生時間ＴＳＢつまり第２の時間Ｔ２を求め、該第２の時間Ｔ２を管理基準Ｔｓｐｅｃ（例えば１０００秒）として決定する。
【０１２５】
尚、実使用電圧（例えば−１．５Ｖ）と比べて高い評価電圧がテスト用ＭＯＳ型素子に印加されると、評価電圧下でのＳＢＤ発生時間ＴＳＢの時点でＨＢＤ又は再定義ＨＢＤ（「発明の開示」参照）が起きる場合がある。この場合も、本実施形態においては、評価電圧の印加開始からＨＢＤ又は再定義ＨＢＤが起きるまでの時間をＳＢＤ発生時間ＴＳＢとして扱う。
【０１２６】
また、管理項目としてＳＢＤ発生電荷量ＱＳＢが用いられている場合には、第２の時間Ｔ２に基づき、ＳＢＤ発生電荷量ＱＳＢと対応する管理基準Ｑｓｐｅｃ（例えば１Ｃ／ｃｍ）を決定することができる。
【０１２７】
次に、評価電圧が印加された場合におけるテスト用ＭＯＳ型素子の管理項目（ＳＢＤ発生時間ＴＳＢ又はＳＢＤ発生電荷量ＱＳＢ）を実際に測定した後、該測定の結果が管理基準Ｔｓｐｅｃ又はＱｓｐｅｃを満たしているかどうかを判定する。これにより、半導体集積回路装置の日常管理を行なうことができる。また、テスト用ＭＯＳ型素子の管理項目の測定を、実使用電圧よりも高い評価電圧下で行なっているため、図９に示すように、管理対象の半導体集積回路装置の寿命が、推定された寿命ＴＢＳＩＬＣ と比較して長いか短いかを短時間で判定することができる。
【０１２８】
以上に説明したように、第２の実施形態によると、第１の時間Ｔ１、つまり第１の実施形態に係る半導体集積回路装置の寿命推定方法により得られた実使用電圧下での半導体集積回路装置の寿命ＴＢＳＩＬＣ に基づいて、半導体集積回路装置の管理を行なうことができる。このため、ＨＢＤの発生を確認できない薄いゲート絶縁膜がＭＯＳ型素子に用いられている場合にも、半導体集積回路装置の管理を確実に行なうことができる。
【０１２９】
尚、第２の実施形態においては、第１の実施形態に係る半導体集積回路装置の寿命推定方法により得られた実使用電圧下での半導体集積回路装置の寿命ＴＢＳＩＬＣ （第１の時間Ｔ１）に基づき、管理基準を決定したが、これに代えて、テスト用ＭＯＳ型素子の形状、寸法又は管理項目の測定条件（温度、電圧若しくは電流等）等を考慮して、或いは、実際に製造された半導体集積回路装置又はテスト用デバイスにおける管理項目の実測値に基づき、一の管理基準を決定した後、第１の時間Ｔ１に基づき他の管理基準を決定し、その後、他の管理基準を用いて一の管理基準の妥当性を評価してもよい。
【０１３０】
また、第２の実施形態において、半導体集積回路装置に含まれるＭＯＳ型素子の種類及び数は特に限定されるものではない。
【０１３１】
また、第２の実施形態において、管理項目は特に限定されるものではない。
【図面の簡単な説明】
【図１】膜厚２．４ｎｍ、面積０．０１ｍｍ２ のゲート絶縁膜を有するＭＯＳ型キャパシタに定電圧ストレスを繰り返し印加した場合におけるゲート電流−ゲート電圧特性の変化を示す図である。
【図２】２つのＭＯＳ型キャパシタに対して定電圧ストレスを印加した場合におけるリーク電流とストレス印加時間との関係を示す図である。
【図３】定電流ストレス印加を用いたＢ−ＳＩＬＣ電流の測定方法のフロー図である。
【図４】図３に示すＢ−ＳＩＬＣ電流の測定方法により得られたＢ−ＳＩＬＣ電流量とストレス電流量との相関関係を示す図である。
【図５】図３に示すＢ−ＳＩＬＣ電流の測定方法により得られたゲート電流−ゲート電圧特性の変化を示す図である。
【図６】膜厚２．４ｎｍ、面積０．０１ｍｍ２ のゲート絶縁膜を有するＭＯＳ型キャパシタに対してＳＢＤ発生後に−３．２５Ｖの定電圧ストレスを印加した場合におけるリーク電流とＳＢＤ発生後のストレス印加時間との関係を示す図である。
【図７】ＨＢＤ発生時間ＴＨＢ及びＳＢＤ発生時間ＴＳＢのストレス電圧依存性を示す図である。
【図８】本発明の半導体集積回路装置の寿命推定方法において用いられるワイブルプロットを示す図である。
【図９】本発明の第２の実施形態に係る半導体集積回路装置の管理方法において用いられる寿命ＴＢＳＩＬＣ 及びＳＢＤ発生時間ＴＳＢのストレス電圧依存性を示す図である。
Claims (10)
- 複数のＭＯＳ型素子を含む半導体集積回路装置に流れる、前記複数のＭＯＳ型素子のリーク電流の合計量が所定の基準値に達するまでに要する時間を前記半導体集積回路装置の寿命として推定することを特徴とする半導体集積回路装置の寿命推定方法。
- 複数のＭＯＳ型素子を含む半導体集積回路装置に流れる、前記複数のＭＯＳ型素子のＢモードストレス誘起リーク電流の合計量が所定の基準値に達するまでに要する時間を前記半導体集積回路装置の寿命として推定することを特徴とする半導体集積回路装置の寿命推定方法。
- 前記所定の基準値は、前記半導体集積回路装置全体の基準リーク電流量に基づいて設定されることを特徴とする請求項１又は２に記載の半導体集積回路装置の寿命推定方法。
- 前記所定の基準値は、前記複数のＭＯＳ型素子のうちの少なくとも１つが動作不能になるリーク電流量とは無関係に設定されることを特徴とする請求項３に記載の半導体集積回路装置の寿命推定方法。
- 半導体集積回路装置に含まれる複数のＭＯＳ型素子におけるソフトブレークダウンの発生箇所であるＳＢＤスポット１個当たりに流れるＢモードストレス誘起リーク電流の大きさを単位リーク電流量として求める第１の工程と、
前記単位リーク電流量に基づき、前記複数のＭＯＳ型素子のそれぞれに流れるＢモードストレス誘起リーク電流の合計量が所定の基準値を超えるのに必要な前記ＳＢＤスポットの最低数である限界スポット数を求める第２の工程と、
前記複数のＭＯＳ型素子における前記ＳＢＤスポットの数が前記限界スポット数に達するまでに要する時間を前記半導体集積回路装置の寿命として推定する第３の工程とを備えていることを特徴とする半導体集積回路装置の寿命推定方法。 - 請求項５に記載の半導体集積回路装置の寿命推定方法において、
前記第３の工程は、
面積Ｓ0 のゲート絶縁膜を有するテスト用ＭＯＳ型素子がソフトブレークダウンを起こすまでの時間Ｔ0 を求める工程と、
ＴBSILC ＝ Ｔ0 ×（（Ｍ×Ｓ0 ）／Ｓchip）1/m
（但し、ＴBSILC は前記半導体集積回路装置の寿命であり、Ｍは前記限界スポット数であり、Ｓchipは前記複数のＭＯＳ型素子におけるゲート絶縁膜の総面積であり、ｍは前記時間Ｔ0 のワイブル分布における形状パラメータである）
を用いて前記半導体集積回路装置の寿命を求める工程とを含むことを特徴とする半導体集積回路装置の寿命推定方法。 - 請求項５に記載の半導体集積回路装置の寿命推定方法において、
前記半導体集積回路装置は面積ＳTrのゲート絶縁膜を有するＮ（Ｎは自然数）個のＭＯＳ型素子により実質的に構成されており、
前記第３の工程は、
面積ＳTrのゲート絶縁膜を有するテスト用ＭＯＳ型素子がソフトブレークダウンを起こすまでの時間ＴSB(Tr)を求める工程と、
ＴBSILC ＝ ＴSB(Tr)×（Ｍ／Ｎ）1/m
（但し、ＴBSILC は前記半導体集積回路装置の寿命であり、Ｍは前記限界スポット数であり、ｍは前記時間ＴSB(Tr)のワイブル分布における形状パラメータである）
を用いて前記半導体集積回路装置の寿命を求める工程とを含むことを特徴とする半導体集積回路装置の寿命推定方法。 - 請求項５に記載の半導体集積回路装置の寿命推定方法において、
前記半導体集積回路装置は面積ＳTrのゲート絶縁膜を有するＮ（Ｎは自然数）個のＭＯＳ型素子により実質的に構成されており、
前記第３の工程は、
面積ＳTrのゲート絶縁膜を有するテスト用ＭＯＳ型素子がソフトブレークダウンを起こすまでの時間ＴSB(Tr)を求める工程と、
ＴBSILC ＝ＴSB(Tr)×（（Ｍ×ＳTr）／Ｓchip）1/m
（但し、ＴBSILC は前記半導体集積回路装置の寿命であり、Ｍは前記限界スポット数であり、Ｓchipは前記複数のＭＯＳ型素子におけるゲート絶縁膜の総面積であり、ｍは前記時間ＴSB(Tr)のワイブル分布における形状パラメータである）
を用いて前記半導体集積回路装置の寿命を求める工程とを含むことを特徴とする半導体集積回路装置の寿命推定方法。 - 請求項５に記載の半導体集積回路装置の寿命推定方法において、
前記第３の工程は、
テスト用ＭＯＳ型素子がソフトブレークダウンを起こすまでの時間に関するワイブル関数を求める工程と、
前記ワイブル関数のワイブルプロットを用いて、前記半導体集積回路装置の寿命を求める工程とを含むことを特徴とする半導体集積回路装置の寿命推定方法。 - 半導体集積回路装置の実使用電圧が印加されている場合における、前記半導体集積回路装置に含まれる複数のＭＯＳ型素子のそれぞれに流れるＢモードストレス誘起リーク電流の合計量が所定の基準値に達するまでに要する第１の時間を推定する第１の工程と、
前記第１の時間に基づき、前記実使用電圧よりも高い試験電圧が印加されている場合におけるテスト用ＭＯＳ型素子がソフトブレークダウンを起こすまでの第２の時間を推定した後、該第２の時間に基づき、前記テスト用ＭＯＳ型素子における予め定められた管理項目と対応する管理基準を決定する第２の工程と、
前記試験電圧が印加された場合における前記テスト用ＭＯＳ型素子の前記管理項目を測定した後、該測定の結果が前記管理基準を満たしているかどうかを判定する第３の工程とを備えていることを特徴とする半導体集積回路装置の管理方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15510199 | 1999-06-02 | ||
| PCT/JP2000/003573 WO2000075980A1 (fr) | 1999-06-02 | 2000-06-02 | Procede d'estimation de la duree de vie d'un dispositif a circuit integre a semi-conducteur et son procede de commande |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3595796B2 true JP3595796B2 (ja) | 2004-12-02 |
Family
ID=15598654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001502158A Expired - Fee Related JP3595796B2 (ja) | 1999-06-02 | 2000-06-02 | 半導体集積回路装置の寿命推定方法及びその管理方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6633177B1 (ja) |
| JP (1) | JP3595796B2 (ja) |
| WO (1) | WO2000075980A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220029352A (ko) * | 2020-09-01 | 2022-03-08 | 건국대학교 산학협력단 | 반도체 소자의 초기 불량 검출 방법 및 장치 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1388937A (zh) * | 2000-06-29 | 2003-01-01 | 松下电器产业株式会社 | 物品的重复利用方法 |
| JP4841737B2 (ja) * | 2000-08-21 | 2011-12-21 | 東京エレクトロン株式会社 | 検査方法及び検査装置 |
| US6858448B2 (en) * | 2001-06-07 | 2005-02-22 | Matsushita Electric Industrial Co., Ltd. | Method for evaluating and manufacturing a semiconductor device |
| US6700151B2 (en) * | 2001-10-17 | 2004-03-02 | Kilopass Technologies, Inc. | Reprogrammable non-volatile memory using a breakdown phenomena in an ultra-thin dielectric |
| US6825684B1 (en) * | 2002-06-10 | 2004-11-30 | Advanced Micro Devices, Inc. | Hot carrier oxide qualification method |
| US6856160B1 (en) * | 2002-06-10 | 2005-02-15 | Advanced Micro Devices, Inc. | Maximum VCC calculation method for hot carrier qualification |
| US6806696B1 (en) * | 2003-06-16 | 2004-10-19 | Advanced Micro Devices, Inc. | Method for determining a Weibull slope having a bias voltage variation adjustment |
| US6831451B1 (en) * | 2003-06-16 | 2004-12-14 | Advanced Micro Devices, Inc. | Method for adjusting a Weibull slope for variations in temperature and bias voltage |
| TWI220079B (en) * | 2003-07-29 | 2004-08-01 | Macronix Int Co Ltd | Adjustable frequency AC drive control circuit |
| US6927454B2 (en) * | 2003-10-07 | 2005-08-09 | International Business Machines Corporation | Split poly-SiGe/poly-Si alloy gate stack |
| US7010463B1 (en) * | 2003-10-14 | 2006-03-07 | The United States Of America As Represented By The Secretary Of The Army | Method of determining whether an improved item has a better mean lifetime than an existing item |
| US7230812B2 (en) * | 2003-11-21 | 2007-06-12 | Agere Systems Inc | Predictive applications for devices with thin dielectric regions |
| JP4421364B2 (ja) * | 2004-04-16 | 2010-02-24 | 株式会社東芝 | 半導体装置 |
| US7106087B2 (en) * | 2004-08-31 | 2006-09-12 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for evaluating semiconductor device |
| US7106088B2 (en) * | 2005-01-10 | 2006-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of predicting high-k semiconductor device lifetime |
| US20060267621A1 (en) * | 2005-05-27 | 2006-11-30 | Harris Edward B | On-chip apparatus and method for determining integrated circuit stress conditions |
| JP2011040541A (ja) * | 2009-08-10 | 2011-02-24 | Sony Corp | ゲート絶縁膜の絶縁破壊寿命の評価方法、ゲート絶縁膜の絶縁破壊寿命の評価装置、ゲート絶縁膜の絶縁破壊寿命の評価用のプログラム |
| US8907686B2 (en) | 2012-02-02 | 2014-12-09 | The United States Of America As Represented By The Secretary Of The Army | Method and apparatus for accelerating device degradation and diagnosing the physical changes of the device during the degradation process |
| US8775994B2 (en) * | 2012-10-03 | 2014-07-08 | Lsi Corporation | Using entire area of chip in TDDB checking |
| CN109444609B (zh) * | 2018-12-18 | 2024-03-01 | 北京交通大学 | 牵引变流器使用寿命预测方法及装置 |
| TWI706144B (zh) * | 2019-01-02 | 2020-10-01 | 世界先進積體電路股份有限公司 | 可靠度判斷方法以及儲存裝置 |
| US10996262B2 (en) | 2019-04-30 | 2021-05-04 | Vanguard International Semiconductor Corporation | Reliability determination method |
| KR102596748B1 (ko) * | 2021-11-03 | 2023-11-01 | 아주대학교산학협력단 | 트랜지스터 수명 예측 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2921270B2 (ja) * | 1992-07-16 | 1999-07-19 | 三菱電機株式会社 | 経時絶縁膜破壊評価方法および経時絶縁膜破壊評価装置 |
| US5650336A (en) | 1994-09-19 | 1997-07-22 | Matsushita Electric Industrial Co., Ltd. | Method of presuming life time of semiconductor device |
| JPH10261681A (ja) | 1997-03-19 | 1998-09-29 | Matsushita Electric Ind Co Ltd | 絶縁膜の寿命推定方法及びその寿命推定装置 |
| JP3859357B2 (ja) | 1998-06-01 | 2006-12-20 | 松下電器産業株式会社 | 絶縁膜評価方法 |
-
2000
- 2000-06-02 WO PCT/JP2000/003573 patent/WO2000075980A1/ja active Application Filing
- 2000-06-02 JP JP2001502158A patent/JP3595796B2/ja not_active Expired - Fee Related
- 2000-06-02 US US09/744,260 patent/US6633177B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220029352A (ko) * | 2020-09-01 | 2022-03-08 | 건국대학교 산학협력단 | 반도체 소자의 초기 불량 검출 방법 및 장치 |
| KR102636299B1 (ko) | 2020-09-01 | 2024-02-15 | 건국대학교 산학협력단 | 반도체 소자의 초기 불량 검출 방법 및 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6633177B1 (en) | 2003-10-14 |
| WO2000075980A1 (fr) | 2000-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3595796B2 (ja) | 半導体集積回路装置の寿命推定方法及びその管理方法 | |
| Stathis | Reliability limits for the gate insulator in CMOS technology | |
| US7820457B2 (en) | Method of NBTI prediction | |
| Degraeve et al. | Relation between breakdown mode and breakdown location in short channel NMOSFETs and its impact on reliability specifications | |
| US6049213A (en) | Method and system for testing the reliability of gate dielectric films | |
| Degraeve et al. | A new model for the field dependence of intrinsic and extrinsic time-dependent dielectric breakdown | |
| Degraeve et al. | Reliability: A possible showstopper for oxide thickness scaling? | |
| US20110031981A1 (en) | Valuation method of dielectric breakdown lifetime of gate insulating film, valuation device of dielectric breakdown lifetime of gate insulating film and program for evaluating dielectric breakdown lifetime of gate insulating film | |
| US20080038851A1 (en) | Pattern for evaluating electric characteristics, method for evaluating electric characteristics, method for manufacturing semiconductor device and method for providing reliability assurance | |
| Martin | Review on the reliability characterization of plasma-induced damage | |
| US7587298B2 (en) | Diagnostic method for root-cause analysis of FET performance variation | |
| KR100640637B1 (ko) | 회로에 설계된 모스 트랜지스터의 시간 의존형 유전체 브렉다운 특성 불량 검출 방법 | |
| Besnard et al. | Reliability of ultra-thin buried oxides for multi-VT FDSOI technology | |
| Cellere et al. | Micro breakdown in small-area ultrathin gate oxides | |
| US6043102A (en) | Assessing plasma induced gate dielectric degradation with stress induced leakage current measurements | |
| JP3681683B2 (ja) | 絶縁膜の寿命推定方法及び半導体装置の管理方法 | |
| JP2007258488A (ja) | 絶縁膜の絶縁破壊寿命推定方法 | |
| US7230812B2 (en) | Predictive applications for devices with thin dielectric regions | |
| US6005409A (en) | Detection of process-induced damage on transistors in real time | |
| US6731130B1 (en) | Method of determining gate oxide thickness of an operational MOSFET | |
| US7106087B2 (en) | Method and apparatus for evaluating semiconductor device | |
| JP4040446B2 (ja) | Ｍｉｓ型半導体層装置の評価方法 | |
| Martin | New approach for the assessment of the effect of plasma induced damage on MOS devices and subsequent design manual rules | |
| JP2000323709A (ja) | ホットキャリア劣化シミュレーション方法、半導体装置の製造方法、およびコンピュータ可読記録媒体 | |
| JP2002299400A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |