JP3342096B2 - Ｔｆｔの信頼性評価方法 - Google Patents
Ｔｆｔの信頼性評価方法Info
- Publication number
- JP3342096B2 JP3342096B2 JP11179093A JP11179093A JP3342096B2 JP 3342096 B2 JP3342096 B2 JP 3342096B2 JP 11179093 A JP11179093 A JP 11179093A JP 11179093 A JP11179093 A JP 11179093A JP 3342096 B2 JP3342096 B2 JP 3342096B2
- Authority
- JP
- Japan
- Prior art keywords
- tft
- threshold voltage
- equation
- coefficient
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタ（ＴＦ
Ｔ）の信頼性評価方法に関し、特に、シリコン薄膜のチ
ャンネル層とシリコン酸化膜のゲート絶縁膜とを含むＴ
ＦＴの信頼性評価方法に関するものである。
Ｔ）の信頼性評価方法に関し、特に、シリコン薄膜のチ
ャンネル層とシリコン酸化膜のゲート絶縁膜とを含むＴ
ＦＴの信頼性評価方法に関するものである。
【０００２】
【従来の技術】ＴＦＴは、スタティック・ランダム・ア
クセス・メモリ（ＳＲＡＭ）のメモリセル中における負
荷トランジスタや、液晶テレビの画素駆動用トランジス
タとして用いられる。ＴＦＴをこれらの製品に組入れて
市場に送り出す場合、ＴＦＴの信頼性を評価することが
必要である。
クセス・メモリ（ＳＲＡＭ）のメモリセル中における負
荷トランジスタや、液晶テレビの画素駆動用トランジス
タとして用いられる。ＴＦＴをこれらの製品に組入れて
市場に送り出す場合、ＴＦＴの信頼性を評価することが
必要である。
【０００３】図２２において、典型的なトップゲート型
ＰチャンネルＴＦＴが概略的な断面図で示されている。
このＴＦＴにおいて、基板１上に絶縁膜２ａが形成され
ている。絶縁膜２ａ上にはポリシリコン膜３が形成され
ている。このポリシリコン膜３は、単結晶シリコン膜や
アモルファスシリコン膜で置換えることも可能である。
ポリシリコン層３内には、ソース／ドレイン領域４およ
びチャンネル領域５が含まれている。ポリシリコン層３
上にはシリコン酸化膜からなるゲート絶縁膜６を介して
ゲート電極７が形成されている。ポリシリコン層３およ
びゲート電極７はシリコン酸化膜２ｂによって覆われて
いる。ソース／ドレイン領域４の各々には、シリコン酸
化膜２ｂにあけられたコンタクトホールを介して、アル
ミ配線８が接続されている。すなわち、図２２のＴＦＴ
は、ポリシリコン層３を活性領域とするＭＯＳ（金属・
酸化物・半導体）型ＦＥＴ（電界効果トランジスタ）で
ある。
ＰチャンネルＴＦＴが概略的な断面図で示されている。
このＴＦＴにおいて、基板１上に絶縁膜２ａが形成され
ている。絶縁膜２ａ上にはポリシリコン膜３が形成され
ている。このポリシリコン膜３は、単結晶シリコン膜や
アモルファスシリコン膜で置換えることも可能である。
ポリシリコン層３内には、ソース／ドレイン領域４およ
びチャンネル領域５が含まれている。ポリシリコン層３
上にはシリコン酸化膜からなるゲート絶縁膜６を介して
ゲート電極７が形成されている。ポリシリコン層３およ
びゲート電極７はシリコン酸化膜２ｂによって覆われて
いる。ソース／ドレイン領域４の各々には、シリコン酸
化膜２ｂにあけられたコンタクトホールを介して、アル
ミ配線８が接続されている。すなわち、図２２のＴＦＴ
は、ポリシリコン層３を活性領域とするＭＯＳ（金属・
酸化物・半導体）型ＦＥＴ（電界効果トランジスタ）で
ある。
【０００４】図２２に示されているようなＴＦＴの信頼
性評価試験として、従来は、ホットキャリアストレス試
験や、ゲート絶縁膜６の耐圧試験が行なわれていた。
性評価試験として、従来は、ホットキャリアストレス試
験や、ゲート絶縁膜６の耐圧試験が行なわれていた。
【０００５】図２３は、ホットキャリアストレス試験に
おけるバイアス条件の一例を示している。この例におい
ては、ソースＳに印加されるソース電圧ＶS ＝０Ｖ、ゲ
ートＧに印加されるゲート電圧ＶG ＝−７Ｖ、およびド
レインＤに印加されるドレイン電圧ＶD ＝−７Ｖが設定
され、ソースＳとドレインＤとの間に電流が長時間流し
続けられる。しかし、ポリシリコン膜３が十分に水素化
されていれば、ホットキャリアストレス試験の前後で、
ＴＦＴの電気的特性はほとんど変化しないことがわかっ
ている（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｌｉａｂｉ
ｌｉｔｙ Ｐｈｙｓｉｃｓ Ｓｏｃｉａｔｙ Ｐｒｏｃ
ｅｅｄｉｎｇｓ，１９９２，ｐｐ．６３−６７参照）。
おけるバイアス条件の一例を示している。この例におい
ては、ソースＳに印加されるソース電圧ＶS ＝０Ｖ、ゲ
ートＧに印加されるゲート電圧ＶG ＝−７Ｖ、およびド
レインＤに印加されるドレイン電圧ＶD ＝−７Ｖが設定
され、ソースＳとドレインＤとの間に電流が長時間流し
続けられる。しかし、ポリシリコン膜３が十分に水素化
されていれば、ホットキャリアストレス試験の前後で、
ＴＦＴの電気的特性はほとんど変化しないことがわかっ
ている（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｌｉａｂｉ
ｌｉｔｙ Ｐｈｙｓｉｃｓ Ｓｏｃｉａｔｙ Ｐｒｏｃ
ｅｅｄｉｎｇｓ，１９９２，ｐｐ．６３−６７参照）。
【０００６】図２４においては、ＴＦＴにおけるゲート
絶縁膜の耐圧評価試験の一例が示されている。この例に
おいて、ＶS ＝ＶD ＝０Ｖが設定され、ゲート電圧ＶG
が０Ｖから負電圧の方向へ徐々に変化させられる。この
とき、ゲート絶縁膜６が破壊されるゲート電圧ＶG がゲ
ート耐圧と呼ばれる。２５０Åの厚さのシリコン酸化膜
をゲート絶縁膜に用いる場合、ゲート耐圧は約２５Ｖで
ある。電源電圧が５Ｖの場合、ゲート耐圧が２５Ｖであ
れば十分と言える。一般に、シリコン酸化膜の絶縁耐圧
は、電界で表わせば１０ＭＶ／ｃｍ程度であり、この電
界の値から任意の厚さのゲート絶縁膜における耐電圧が
推定され得る。
絶縁膜の耐圧評価試験の一例が示されている。この例に
おいて、ＶS ＝ＶD ＝０Ｖが設定され、ゲート電圧ＶG
が０Ｖから負電圧の方向へ徐々に変化させられる。この
とき、ゲート絶縁膜６が破壊されるゲート電圧ＶG がゲ
ート耐圧と呼ばれる。２５０Åの厚さのシリコン酸化膜
をゲート絶縁膜に用いる場合、ゲート耐圧は約２５Ｖで
ある。電源電圧が５Ｖの場合、ゲート耐圧が２５Ｖであ
れば十分と言える。一般に、シリコン酸化膜の絶縁耐圧
は、電界で表わせば１０ＭＶ／ｃｍ程度であり、この電
界の値から任意の厚さのゲート絶縁膜における耐電圧が
推定され得る。
【０００７】
【発明が解決しようとする課題】ところで、バルクのシ
リコン単結晶のＭＯＳＦＥＴにおいて、ゲートに負の一
定電圧ＶG を印加して昇温された一定温度Ｔに保持され
る−ＢＴストレス試験によって、そのバルクのＭＯＳＦ
ＥＴの特性が少し劣化することが知られている。
リコン単結晶のＭＯＳＦＥＴにおいて、ゲートに負の一
定電圧ＶG を印加して昇温された一定温度Ｔに保持され
る−ＢＴストレス試験によって、そのバルクのＭＯＳＦ
ＥＴの特性が少し劣化することが知られている。
【０００８】しかし、−ＢＴストレスのＴＦＴに対する
影響は、十分には知られていない。したがって、ＴＦＴ
は、−ＢＴストレス試験による信頼性の評価が行なわれ
ることなく、ＳＲＡＭ等に組込まれて市場に送出されて
いる。
影響は、十分には知られていない。したがって、ＴＦＴ
は、−ＢＴストレス試験による信頼性の評価が行なわれ
ることなく、ＳＲＡＭ等に組込まれて市場に送出されて
いる。
【０００９】そこで、本発明においては、−ＢＴストレ
スのＴＦＴに対する影響を明らかにし、−ＢＴストレス
によるＴＦＴの特性の劣化に関する信頼性評価方法を確
立することを目的としている。そして、確立された−Ｂ
Ｔストレスに関するＴＦＴの信頼性評価方法に基づい
て、−ＢＴストレス状態において要求される信頼性を満
たすＴＦＴを提供する。
スのＴＦＴに対する影響を明らかにし、−ＢＴストレス
によるＴＦＴの特性の劣化に関する信頼性評価方法を確
立することを目的としている。そして、確立された−Ｂ
Ｔストレスに関するＴＦＴの信頼性評価方法に基づい
て、−ＢＴストレス状態において要求される信頼性を満
たすＴＦＴを提供する。
【００１０】
【課題を解決するための手段】本発明の第１の態様によ
るＴＦＴの信頼性評価方法は、シリコン薄膜のチャンネ
ル層とシリコン酸化膜のゲート絶縁膜を有するＴＦＴに
おいて、ゲートに任意の負の一定電圧ＶG を印加して任
意の一定温度Ｔに保持される−ＢＴストレス状態におけ
るＴＦＴの信頼性を以下の式を用いて評価する方法であ
り、
るＴＦＴの信頼性評価方法は、シリコン薄膜のチャンネ
ル層とシリコン酸化膜のゲート絶縁膜を有するＴＦＴに
おいて、ゲートに任意の負の一定電圧ＶG を印加して任
意の一定温度Ｔに保持される−ＢＴストレス状態におけ
るＴＦＴの信頼性を以下の式を用いて評価する方法であ
り、
【００１１】
【数８】
【００１２】ここで、△ＶthはＴＦＴのしきい値電圧シ
フト量、ｔは時間、αは時間係数、ｑは電荷素量、ｄは
電圧係数、ｋはボルツマン定数、ｔOXはゲート酸化膜の
厚さ、φ0 は温度係数、△ＶthτはＴＦＴの許容しきい
値電圧シフト量を表わし（なお、本願明細書において、
「△Ｖ th τ」におけるτは下付き文字として読まれるべ
きものである。これは、特許庁へ文書をオンライン送信
するときのコンピュータシステムの問題から下付きのτ
を表示できないからである。）、また、β＝１／αであ
り、少なくとも２回の−ＢＴストレス試験から得られる
しきい値電圧シフト量△Ｖthと時間ｔとの関係に基づい
て、式（３ａ）における時間係数αを決定するステップ
と、異なるゲート電圧ＶG を用いた少なくとも２回の−
ＢＴストレス試験から得られるしきい値電圧シフト量△
Ｖthとゲート電圧ＶG との関係に基づいて、式（４ａ）
における電圧係数ｄを決定するステップと、異なる温度
Ｔにおける少なくとも２回の−ＢＴストレス試験から得
られるしきい値電圧シフト量△Ｖthと温度Ｔとの関係に
基づいて、式（５ａ）における温度係数φ0 を決定する
ステップと、式（３ａ），（４ａ）および（５ａ）の関
係から得られる式（６）において、決定された時間係数
α，電圧係数ｄおよび温度係数φ0 を用いて比例定数
フト量、ｔは時間、αは時間係数、ｑは電荷素量、ｄは
電圧係数、ｋはボルツマン定数、ｔOXはゲート酸化膜の
厚さ、φ0 は温度係数、△ＶthτはＴＦＴの許容しきい
値電圧シフト量を表わし（なお、本願明細書において、
「△Ｖ th τ」におけるτは下付き文字として読まれるべ
きものである。これは、特許庁へ文書をオンライン送信
するときのコンピュータシステムの問題から下付きのτ
を表示できないからである。）、また、β＝１／αであ
り、少なくとも２回の−ＢＴストレス試験から得られる
しきい値電圧シフト量△Ｖthと時間ｔとの関係に基づい
て、式（３ａ）における時間係数αを決定するステップ
と、異なるゲート電圧ＶG を用いた少なくとも２回の−
ＢＴストレス試験から得られるしきい値電圧シフト量△
Ｖthとゲート電圧ＶG との関係に基づいて、式（４ａ）
における電圧係数ｄを決定するステップと、異なる温度
Ｔにおける少なくとも２回の−ＢＴストレス試験から得
られるしきい値電圧シフト量△Ｖthと温度Ｔとの関係に
基づいて、式（５ａ）における温度係数φ0 を決定する
ステップと、式（３ａ），（４ａ）および（５ａ）の関
係から得られる式（６）において、決定された時間係数
α，電圧係数ｄおよび温度係数φ0 を用いて比例定数
【００１３】
【数９】
【００１４】を決定するステップと、決定された比例定
数ｃ2 とＴＦＴの許容しきい値電圧シフト量△Ｖthτと
から、式（６）を変形して得られる式（８）によってＴ
ＦＴの寿命を求めるステップを含むことを特徴としてい
る。
数ｃ2 とＴＦＴの許容しきい値電圧シフト量△Ｖthτと
から、式（６）を変形して得られる式（８）によってＴ
ＦＴの寿命を求めるステップを含むことを特徴としてい
る。
【００１５】本発明の第２の態様によるＴＦＴの信頼性
評価方法は、シリコン薄膜のチャンネル層とシリコン酸
化膜のゲート絶縁膜を有するＴＦＴにおいて、ゲートに
任意の負の一定電圧ＶG を印加して予め定められた一定
温度Ｔに保持される−ＢＴストレス状態におけるＴＦＴ
の信頼性を以下の式を用いて評価する方法であって、
評価方法は、シリコン薄膜のチャンネル層とシリコン酸
化膜のゲート絶縁膜を有するＴＦＴにおいて、ゲートに
任意の負の一定電圧ＶG を印加して予め定められた一定
温度Ｔに保持される−ＢＴストレス状態におけるＴＦＴ
の信頼性を以下の式を用いて評価する方法であって、
【００１６】
【数１０】
【００１７】ここで、△ＶthはＴＦＴのしきい値電圧シ
フト量、ｔは時間、αは時間係数、ｑは電荷素量、ｄは
電圧係数、ｋはボルツマン定数、ｔOXはゲート酸化膜の
厚さ、φ0 は温度係数、△ＶthτはＴＦＴの許容しきい
値電圧シフト量を表わし、また、β＝１／αであり、少
なくとも１回の−ＢＴストレス試験から得られるしきい
値電圧シフト量△Ｖthと時間ｔとの関係に基づいて、式
（３ａ）における時間係数αを決定するステップと、異
なるゲート電圧ＶG を用いた少なくとも２回の−ＢＴス
トレス試験から得られるしきい値電圧シフト量△Ｖthと
ゲート電圧ＶG との関係に基づいて、式（４ａ）におけ
る電圧係数ｄを決定するステップと、式（３ａ）および
（４ａ）の関係から得られる式（６ｂ）において、決定
された時間係数αと電圧係数ｄを用いて比例定数
フト量、ｔは時間、αは時間係数、ｑは電荷素量、ｄは
電圧係数、ｋはボルツマン定数、ｔOXはゲート酸化膜の
厚さ、φ0 は温度係数、△ＶthτはＴＦＴの許容しきい
値電圧シフト量を表わし、また、β＝１／αであり、少
なくとも１回の−ＢＴストレス試験から得られるしきい
値電圧シフト量△Ｖthと時間ｔとの関係に基づいて、式
（３ａ）における時間係数αを決定するステップと、異
なるゲート電圧ＶG を用いた少なくとも２回の−ＢＴス
トレス試験から得られるしきい値電圧シフト量△Ｖthと
ゲート電圧ＶG との関係に基づいて、式（４ａ）におけ
る電圧係数ｄを決定するステップと、式（３ａ）および
（４ａ）の関係から得られる式（６ｂ）において、決定
された時間係数αと電圧係数ｄを用いて比例定数
【００１８】
【数１１】
【００１９】を決定するステップと、その決定された比
例定数ｃ2 とＴＦＴの許容しきい値電圧シフト量△Ｖth
τとから、式（６ｂ）を変形して得られる式（８ｂ）に
よってＴＦＴの寿命を求めるステップを含むことを特徴
としている。
例定数ｃ2 とＴＦＴの許容しきい値電圧シフト量△Ｖth
τとから、式（６ｂ）を変形して得られる式（８ｂ）に
よってＴＦＴの寿命を求めるステップを含むことを特徴
としている。
【００２０】本発明の第３の態様によるＴＦＴの信頼性
評価方法は、シリコン薄膜のチャンネル層とシリコン酸
化膜のゲート絶縁膜を有するＴＦＴにおいて、ゲートに
予め定められた負の一定電圧ＶG を印加して任意の一定
温度Ｔに保持される−ＢＴストレス状態におけるＴＦＴ
の信頼性を以下の式を用いて評価する方法であって、
評価方法は、シリコン薄膜のチャンネル層とシリコン酸
化膜のゲート絶縁膜を有するＴＦＴにおいて、ゲートに
予め定められた負の一定電圧ＶG を印加して任意の一定
温度Ｔに保持される−ＢＴストレス状態におけるＴＦＴ
の信頼性を以下の式を用いて評価する方法であって、
【００２１】
【数１２】
【００２２】ここで、△ＶthはＴＦＴのしきい値電圧シ
フト量、ｔは時間、αは時間係数、ｋはボルツマン定
数、φE は温度係数、△ＶthτはＴＦＴの許容しきい値
電圧シフト量を表わし、また、β＝１／αであり、少な
くとも１回の−ＢＴストレス試験から得られるしきい値
電圧シフト量△Ｖthと時間ｔとの関係に基づいて、式
（３ａ）における時間係数αを決定するステップと、異
なる温度Ｔにおける少なくとも２回の−ＢＴストレス試
験から得られるしきい値電圧シフト量△Ｖthと温度Ｔと
の関係に基づいて式（５ｂ）における温度係数φE を決
定するステップと、式（３ａ）および（５ｂ）の関係か
ら得られる式（６ｃ）において、決定された時間係数α
と温度係数φE を用いて比例定数
フト量、ｔは時間、αは時間係数、ｋはボルツマン定
数、φE は温度係数、△ＶthτはＴＦＴの許容しきい値
電圧シフト量を表わし、また、β＝１／αであり、少な
くとも１回の−ＢＴストレス試験から得られるしきい値
電圧シフト量△Ｖthと時間ｔとの関係に基づいて、式
（３ａ）における時間係数αを決定するステップと、異
なる温度Ｔにおける少なくとも２回の−ＢＴストレス試
験から得られるしきい値電圧シフト量△Ｖthと温度Ｔと
の関係に基づいて式（５ｂ）における温度係数φE を決
定するステップと、式（３ａ）および（５ｂ）の関係か
ら得られる式（６ｃ）において、決定された時間係数α
と温度係数φE を用いて比例定数
【００２３】
【数１３】
【００２４】を決定するステップと、その決定された比
例定数ｃ2 とＴＦＴの許容しきい値電圧シフト量△Ｖth
τとから、式（６ｃ）を変形して得られる式（８ｃ）に
よってＴＦＴの寿命を求めるステップを含み、ＴＦＴ
（ａ）および（ｂ）のそれぞれの−ＢＴストレス試験に
おいて、或る時刻ｔにおける温度Ｔとゲート電界Ｖ G ／
ｔ OX が等しい条件でのＴＦＴ（ａ）および（ｂ）のそれ
ぞれのしきい値電圧シフト量△Ｖ tha と△Ｖ thb を求
め、ＴＦＴ（ａ）について求めた式（８ｃ）における△
Ｖ th0 を△Ｖ th0 ・△Ｖ thb ／△Ｖ tha で置換えること
によってＴＦＴ（ｂ）の寿命を推定することを特徴とし
ている。
例定数ｃ2 とＴＦＴの許容しきい値電圧シフト量△Ｖth
τとから、式（６ｃ）を変形して得られる式（８ｃ）に
よってＴＦＴの寿命を求めるステップを含み、ＴＦＴ
（ａ）および（ｂ）のそれぞれの−ＢＴストレス試験に
おいて、或る時刻ｔにおける温度Ｔとゲート電界Ｖ G ／
ｔ OX が等しい条件でのＴＦＴ（ａ）および（ｂ）のそれ
ぞれのしきい値電圧シフト量△Ｖ tha と△Ｖ thb を求
め、ＴＦＴ（ａ）について求めた式（８ｃ）における△
Ｖ th0 を△Ｖ th0 ・△Ｖ thb ／△Ｖ tha で置換えること
によってＴＦＴ（ｂ）の寿命を推定することを特徴とし
ている。
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【作用】本発明の第１の態様によるＴＦＴの信頼性評価
方法においては、−ＢＴストレス試験と式（３ａ），
（４ａ）および（５ａ）から決定される時間係数α，電
圧係数ｄおよび温度係数φ0 を用いて式（８）から予測
寿命が評価されるので、任意の一定ゲート電圧ＶG と任
意の一定温度Ｔにおいて用いられるＴＦＴの予測寿命を
精度よく容易に評価することができる。
方法においては、−ＢＴストレス試験と式（３ａ），
（４ａ）および（５ａ）から決定される時間係数α，電
圧係数ｄおよび温度係数φ0 を用いて式（８）から予測
寿命が評価されるので、任意の一定ゲート電圧ＶG と任
意の一定温度Ｔにおいて用いられるＴＦＴの予測寿命を
精度よく容易に評価することができる。
【００３０】本発明の第２の態様によるＴＦＴの信頼性
評価方法においては、ＴＦＴが予め定められた一定の温
度で使用されるように限定されているので、異なる温度
Ｔにおける少なくとも２回の−ＢＴストレス試験を必要
とすることなくＴＦＴの予測寿命を評価することができ
る。
評価方法においては、ＴＦＴが予め定められた一定の温
度で使用されるように限定されているので、異なる温度
Ｔにおける少なくとも２回の−ＢＴストレス試験を必要
とすることなくＴＦＴの予測寿命を評価することができ
る。
【００３１】本発明の第３の態様によるＴＦＴの信頼性
評価方法においては、ＴＦＴが予め定められた一定のゲ
ート電圧ＶG で用いられるように限定されているので、
異なるゲート電圧ＶG を用いた少なくとも２回の−ＢＴ
ストレス試験を必要とすることなくＴＦＴの予測寿命を
評価することができる。
評価方法においては、ＴＦＴが予め定められた一定のゲ
ート電圧ＶG で用いられるように限定されているので、
異なるゲート電圧ＶG を用いた少なくとも２回の−ＢＴ
ストレス試験を必要とすることなくＴＦＴの予測寿命を
評価することができる。
【００３２】
【００３３】
【００３４】
【実施例】本発明者は、ＴＦＴにおいては−ＢＴストレ
スによる電気的特性の劣化が重要な問題になることを初
めて見出した。−ＢＴストレス状態は、ＴＦＴのゲート
に負のバイアス電圧を印加して比較的高温で保持した状
態をいう。
スによる電気的特性の劣化が重要な問題になることを初
めて見出した。−ＢＴストレス状態は、ＴＦＴのゲート
に負のバイアス電圧を印加して比較的高温で保持した状
態をいう。
【００３５】図１において、−ＢＴストレス状態の一例
が示されている。この例においては、ＶS ＝ＶD ＝０Ｖ
が設定され、ゲートＧにはゲート電圧ＶG ＝−７Ｖが印
加されたＴＦＴが１２５℃で長時間保持される。このよ
うな−ＢＴストレスによって、１０4 ｓｅｃの時間で、
しきい値電圧Ｖthが０．１Ｖのオーダで負電圧方向にシ
フトすることがわかった。
が示されている。この例においては、ＶS ＝ＶD ＝０Ｖ
が設定され、ゲートＧにはゲート電圧ＶG ＝−７Ｖが印
加されたＴＦＴが１２５℃で長時間保持される。このよ
うな−ＢＴストレスによって、１０4 ｓｅｃの時間で、
しきい値電圧Ｖthが０．１Ｖのオーダで負電圧方向にシ
フトすることがわかった。
【００３６】図２は、図１に示された−ＢＴストレス状
態による試験の結果を示すグラフである。このグラフに
おいて、横軸はゲート電圧ＶG （Ｖ）を表わし、縦軸は
ドレイン電流ＩD （Ａ）を表わしている。曲線２Ａは−
ＢＴストレス試験開始前のＴＦＴのＩD −ＶG 特性を表
わしている。曲線２Ｂは、−ＢＴストレス試験開始後３
×１０4 ｓｅｃ経過後におけるＩD −ＶG 特性を表わし
ている。点線で示された曲線２Ｃは、参考のために、Ｖ
G ＝＋７Ｖの＋ＢＴストレス試験開始後３×１０4 ｓｅ
ｃ経過時におけるＩD −ＶG 特性を表わしている。曲線
２Ａ，２Ｂおよび２Ｃの比較からわかるように、＋ＢＴ
ストレス試験においてはＩD −ＶG 特性がほとんど変化
しないが、−ＢＴストレス試験ではしきい値電圧Ｖthが
約−０．３Ｖだけ変化していることがわかる。言い換え
れば、−ＢＴストレス試験の後に、ドレイン電流ＩD が
低下していることがわかる。
態による試験の結果を示すグラフである。このグラフに
おいて、横軸はゲート電圧ＶG （Ｖ）を表わし、縦軸は
ドレイン電流ＩD （Ａ）を表わしている。曲線２Ａは−
ＢＴストレス試験開始前のＴＦＴのＩD −ＶG 特性を表
わしている。曲線２Ｂは、−ＢＴストレス試験開始後３
×１０4 ｓｅｃ経過後におけるＩD −ＶG 特性を表わし
ている。点線で示された曲線２Ｃは、参考のために、Ｖ
G ＝＋７Ｖの＋ＢＴストレス試験開始後３×１０4 ｓｅ
ｃ経過時におけるＩD −ＶG 特性を表わしている。曲線
２Ａ，２Ｂおよび２Ｃの比較からわかるように、＋ＢＴ
ストレス試験においてはＩD −ＶG 特性がほとんど変化
しないが、−ＢＴストレス試験ではしきい値電圧Ｖthが
約−０．３Ｖだけ変化していることがわかる。言い換え
れば、−ＢＴストレス試験の後に、ドレイン電流ＩD が
低下していることがわかる。
【００３７】この−ＢＴストレスによるしきい値電圧の
シフト量△Ｖthは、同一のゲート電圧ＶG による図２３
に示されたホットキャリアストレス試験における場合よ
りも大きい。
シフト量△Ｖthは、同一のゲート電圧ＶG による図２３
に示されたホットキャリアストレス試験における場合よ
りも大きい。
【００３８】また、ＴＦＴがＣＭＯＳ（相補形ＭＯＳ）
回路の一部として動作する場合、ＰチャンネルのＴＦＴ
は−ＢＴストレスと同じバイアス条件になる時間的割合
が高く、ホットキャリアストレス状態の場合のようにド
レイン電流が流れ続けることはない。
回路の一部として動作する場合、ＰチャンネルのＴＦＴ
は−ＢＴストレスと同じバイアス条件になる時間的割合
が高く、ホットキャリアストレス状態の場合のようにド
レイン電流が流れ続けることはない。
【００３９】以上のことから、ＴＦＴの信頼性に関し
て、−ＢＴストレスがＴＦＴに及ぼす影響が非常に重要
な問題であることがわかる。
て、−ＢＴストレスがＴＦＴに及ぼす影響が非常に重要
な問題であることがわかる。
【００４０】前述のように、−ＢＴストレスによる劣化
現象は、バルクの単結晶ＭＯＳＦＥＴにおいて既に知ら
れていた。しかし、ポリシリコンＴＦＴにおいては、結
晶粒界におけるシリコンのダングリングボンドが−ＢＴ
ストレスによる劣化現象に関与するので、−ＢＴストレ
スによるポリシリコンＴＦＴの劣化は、単結晶ＭＯＳＦ
ＥＴの場合の約１０倍ほどに大きくなる。
現象は、バルクの単結晶ＭＯＳＦＥＴにおいて既に知ら
れていた。しかし、ポリシリコンＴＦＴにおいては、結
晶粒界におけるシリコンのダングリングボンドが−ＢＴ
ストレスによる劣化現象に関与するので、−ＢＴストレ
スによるポリシリコンＴＦＴの劣化は、単結晶ＭＯＳＦ
ＥＴの場合の約１０倍ほどに大きくなる。
【００４１】図３は、バルクの単結晶ＭＯＳＦＥＴとポ
リシリコンＴＦＴにおける−ＢＴストレス試験の結果を
示すグラフである。このグラフにおいて、横軸は時間
（ｓｅｃ）を表わし、縦軸はしきい値電圧シフト量−△
Ｖth（Ｖ）を表わしている。●印と○印は、それぞれＬ
ＰＣＶＤ（低圧化学気相析出）によって形成されたゲー
ト絶縁膜を有するポリシリコンＴＦＴとバルクの単結晶
ＭＯＳＦＥＴを表わしている。他方、□印は、熱酸化に
よって形成された絶縁酸化膜を有するバルクの単結晶Ｍ
ＯＳＦＥＴを表わしている。−ＢＴストレス条件とし
て、図１のものが用いられた。図３から、−ＢＴストレ
ス試験によるＴＦＴのしきい値電圧シフト量−△Ｖthは
単結晶ＭＯＳＦＥＴにおける場合よりも遙かに大きいこ
とがわかる。すなわち、単結晶ＭＯＳＦＥＴにおいて
は、−ＢＴストレスによるしきい値電圧のシフト量が小
さいので、−ＢＴストレスによる劣化は重要な問題にな
らなかったが、ポリシリコンＴＦＴでは−ＢＴストレス
が重大な問題となることがわかる。
リシリコンＴＦＴにおける−ＢＴストレス試験の結果を
示すグラフである。このグラフにおいて、横軸は時間
（ｓｅｃ）を表わし、縦軸はしきい値電圧シフト量−△
Ｖth（Ｖ）を表わしている。●印と○印は、それぞれＬ
ＰＣＶＤ（低圧化学気相析出）によって形成されたゲー
ト絶縁膜を有するポリシリコンＴＦＴとバルクの単結晶
ＭＯＳＦＥＴを表わしている。他方、□印は、熱酸化に
よって形成された絶縁酸化膜を有するバルクの単結晶Ｍ
ＯＳＦＥＴを表わしている。−ＢＴストレス条件とし
て、図１のものが用いられた。図３から、−ＢＴストレ
ス試験によるＴＦＴのしきい値電圧シフト量−△Ｖthは
単結晶ＭＯＳＦＥＴにおける場合よりも遙かに大きいこ
とがわかる。すなわち、単結晶ＭＯＳＦＥＴにおいて
は、−ＢＴストレスによるしきい値電圧のシフト量が小
さいので、−ＢＴストレスによる劣化は重要な問題にな
らなかったが、ポリシリコンＴＦＴでは−ＢＴストレス
が重大な問題となることがわかる。
【００４２】本発明者は、ポリシリコンＴＦＴにおける
−ＢＴストレスによるしきい値電圧シフトのメカニズム
を解明した。
−ＢＴストレスによるしきい値電圧シフトのメカニズム
を解明した。
【００４３】図４は、ポリシリコンＴＦＴにおける−Ｂ
Ｔストレスによるしきい値電圧シフトのメカニズムを図
解している。このメカニズムは、図４と次式（１）から
理解される。
Ｔストレスによるしきい値電圧シフトのメカニズムを図
解している。このメカニズムは、図４と次式（１）から
理解される。
【００４４】
【数１５】
【００４５】すなわち、ポリシリコンの結晶粒界および
ポリシリコンとＳｉＯ2 の界面において、水素化された
ダングリングボンドの
ポリシリコンとＳｉＯ2 の界面において、水素化された
ダングリングボンドの
【００４６】
【数１６】
【００４７】とＳｉＯ2 ネットワークの
【００４８】
【数１７】
【００４９】が式（１）の反応を起こし、界面トラップ
の
の
【００５０】
【数１８】
【００５１】と正の固定電荷の
【００５２】
【数１９】
【００５３】が生じる。この正の固定電荷の影響によっ
て、ＴＦＴのしきい値電圧Ｖthは負電圧方向にシフトす
るのである。ここで、Ｓｉs はポリシリコン中のシリコ
ン原子を表わし、Ｓｉ0 はシリコン酸化物中のシリコン
原子を表わす。
て、ＴＦＴのしきい値電圧Ｖthは負電圧方向にシフトす
るのである。ここで、Ｓｉs はポリシリコン中のシリコ
ン原子を表わし、Ｓｉ0 はシリコン酸化物中のシリコン
原子を表わす。
【００５４】本発明者はこのしきい値電圧シフト量を数
式で記述できることを見出した。ＴＦＴをゲート電圧Ｖ
G で絶対温度Ｔにおいて時間ｔだけ保持した場合のしき
い値電圧Ｖthのシフト量△Ｖthは次式（２）で表わされ
る。
式で記述できることを見出した。ＴＦＴをゲート電圧Ｖ
G で絶対温度Ｔにおいて時間ｔだけ保持した場合のしき
い値電圧Ｖthのシフト量△Ｖthは次式（２）で表わされ
る。
【００５５】
【数２０】
【００５６】ここで、αは時間係数、φ0 は温度係数、
ｄは電圧係数、ｋはボルツマン定数、ｑは電荷素量、そ
してｔOXはゲート絶縁膜の厚さを表わす。
ｄは電圧係数、ｋはボルツマン定数、ｑは電荷素量、そ
してｔOXはゲート絶縁膜の厚さを表わす。
【００５７】以下において、上記の式（２）を用いて−
ＢＴストレスによるＴＦＴのしきい値電圧シフト量△Ｖ
thを予測する方法を説明する。
ＢＴストレスによるＴＦＴのしきい値電圧シフト量△Ｖ
thを予測する方法を説明する。
【００５８】はじめに、ＴＦＴの温度を−ＢＴストレス
状態時の温度であるたとえば１２５℃にする。その温度
において、ＩD −ＶG 特性を測定し、ＴＦＴのしきい値
電圧Ｖthを算出する。このときのしきい値電圧は、初期
しきい値電圧Ｖth0 と呼ばれる。
状態時の温度であるたとえば１２５℃にする。その温度
において、ＩD −ＶG 特性を測定し、ＴＦＴのしきい値
電圧Ｖthを算出する。このときのしきい値電圧は、初期
しきい値電圧Ｖth0 と呼ばれる。
【００５９】次に、図１に示されているように、温度Ｔ
＝１２５℃において、ソースＳとドレインＤが０Ｖの電
位に接続され、ゲートＧにたとえば−７Ｖの負電圧が印
加される。この状態が−ＢＴストレス状態であり、ゲー
ト電圧印加開始時刻をｔ＝０とする。
＝１２５℃において、ソースＳとドレインＤが０Ｖの電
位に接続され、ゲートＧにたとえば−７Ｖの負電圧が印
加される。この状態が−ＢＴストレス状態であり、ゲー
ト電圧印加開始時刻をｔ＝０とする。
【００６０】所定の時間ｔの経過後において、−ＢＴス
トレス状態が解除され、時間ｔにおけるしきい値電圧Ｖ
th（ｔ）が測定される。これにより、１回の−ＢＴスト
レス試験が終了する。しきい値電圧Ｖth（ｔ）の測定が
終われば、次回の−ＢＴストレス試験のためにＴＦＴは
直ちに−ＢＴストレス状態に戻される。このようなしき
い値電圧Ｖth（ｔ）の測定を繰返すことによって、図５
に示されているようなグラフが得られる。
トレス状態が解除され、時間ｔにおけるしきい値電圧Ｖ
th（ｔ）が測定される。これにより、１回の−ＢＴスト
レス試験が終了する。しきい値電圧Ｖth（ｔ）の測定が
終われば、次回の−ＢＴストレス試験のためにＴＦＴは
直ちに−ＢＴストレス状態に戻される。このようなしき
い値電圧Ｖth（ｔ）の測定を繰返すことによって、図５
に示されているようなグラフが得られる。
【００６１】図５において、横軸は時間（ｓｅｃ）を表
わし、縦軸はしきい値電圧シフト量−△Ｖth（Ｖ）を表
わしている。ここで、しきい値電圧シフト量は、△Ｖth
＝Ｖ th（ｔ）−Ｖth0 の関係にある。
わし、縦軸はしきい値電圧シフト量−△Ｖth（Ｖ）を表
わしている。ここで、しきい値電圧シフト量は、△Ｖth
＝Ｖ th（ｔ）−Ｖth0 の関係にある。
【００６２】図５のグラフに基づいて、次式（３）にお
ける時間係数αを決定することができる。
ける時間係数αを決定することができる。
【００６３】
【数２１】
【００６４】ここで、Ｖ1 は比例定数である。時間係数
αは、−ＢＴストレス時間が長いほど正確に決定するこ
とができ、図５の場合にはα＝１／３が得られる。以
後、時間係数αを求める手順は過程Ａと呼ばれる。
αは、−ＢＴストレス時間が長いほど正確に決定するこ
とができ、図５の場合にはα＝１／３が得られる。以
後、時間係数αを求める手順は過程Ａと呼ばれる。
【００６５】次に、同じ条件で製造されたポリシリコン
ＴＦＴにおいて、図６に示されているように、過程Ａと
は異なるゲート電圧が印加される−ＢＴストレス試験が
行なわれる。図６の例においては、ＶG ＝−１２Ｖに設
定され、温度は過程Ａの場合と同じであるＴ＝１２５℃
に設定される。そして、過程Ａにおいて述べられた手順
に従って、しきい値電圧Ｖthのシフト量△Ｖthが測定さ
れる。
ＴＦＴにおいて、図６に示されているように、過程Ａと
は異なるゲート電圧が印加される−ＢＴストレス試験が
行なわれる。図６の例においては、ＶG ＝−１２Ｖに設
定され、温度は過程Ａの場合と同じであるＴ＝１２５℃
に設定される。そして、過程Ａにおいて述べられた手順
に従って、しきい値電圧Ｖthのシフト量△Ｖthが測定さ
れる。
【００６６】図７は、異なるゲート電圧ＶG を用いた複
数の−ＢＴストレス試験の結果を示すグラフである。横
軸はゲート電圧ＶG （Ｖ）を表わし、縦軸はしきい値電
圧シフト量−△Ｖth（Ｖ）を表わしている。グラフ中の
左側の○印は図１の条件による試験結果を表わし、右側
の○印は図６の条件による試験結果を表わしている。い
ずれの条件による試験結果も、試験開始後に同一の時間
ｔ＝ｔ0 が経過したときの状態を示している。図７の場
合、ｔ0 ＝１０4 ｓｅｃにおける結果が示されている。
このグラフを基にして、次式（４）
数の−ＢＴストレス試験の結果を示すグラフである。横
軸はゲート電圧ＶG （Ｖ）を表わし、縦軸はしきい値電
圧シフト量−△Ｖth（Ｖ）を表わしている。グラフ中の
左側の○印は図１の条件による試験結果を表わし、右側
の○印は図６の条件による試験結果を表わしている。い
ずれの条件による試験結果も、試験開始後に同一の時間
ｔ＝ｔ0 が経過したときの状態を示している。図７の場
合、ｔ0 ＝１０4 ｓｅｃにおける結果が示されている。
このグラフを基にして、次式（４）
【００６７】
【数２２】
【００６８】における電圧係数ｄ＝３．８Åを得ること
ができる。ここで、Ｖ2 は比例定数である。
ができる。ここで、Ｖ2 は比例定数である。
【００６９】なお、図７においては−７Ｖと−１２Ｖの
ゲート電圧ＶG が用いられたが、より多い異なるゲート
電圧ＶG を用いてより多くの試験を行なうことによっ
て、電圧係数ｄの値はより正確に求めることができる。
また、電圧係数ｄを求めるための複数の試験において、
それらの試験に用いられる温度は一定である必要がある
が、必ずしも過程Ａで用いられた温度と同一である必要
はない。
ゲート電圧ＶG が用いられたが、より多い異なるゲート
電圧ＶG を用いてより多くの試験を行なうことによっ
て、電圧係数ｄの値はより正確に求めることができる。
また、電圧係数ｄを求めるための複数の試験において、
それらの試験に用いられる温度は一定である必要がある
が、必ずしも過程Ａで用いられた温度と同一である必要
はない。
【００７０】以後、電圧係数ｄを求める手順は過程Ｂと
呼ばれる。この過程Ｂにおける式（４）中の｜ＶG ｜／
ｔOXは電界を表わすので、電圧係数ｄは電界係数と考え
ることもできる。また、ｄ′＝ｑｄ／２ｋを電界係数と
考えてもよい。
呼ばれる。この過程Ｂにおける式（４）中の｜ＶG ｜／
ｔOXは電界を表わすので、電圧係数ｄは電界係数と考え
ることもできる。また、ｄ′＝ｑｄ／２ｋを電界係数と
考えてもよい。
【００７１】さらに、同じ条件で製造されたポリシリコ
ンＴＦＴにおいて、図８で示されてるように、過程Ａの
場合と異なる温度において−ＢＴストレス試験が行なわ
れる。図８の例においては、Ｔ＝２５℃の温度が用いら
れ、ゲート電圧は過程Ａと同一のＶG ＝−７Ｖに設定さ
れる。この条件の下で、過程Ａで述べられたのと同様の
手順で、しきい値電圧シフト量△Ｖthの経時変化が測定
される。
ンＴＦＴにおいて、図８で示されてるように、過程Ａの
場合と異なる温度において−ＢＴストレス試験が行なわ
れる。図８の例においては、Ｔ＝２５℃の温度が用いら
れ、ゲート電圧は過程Ａと同一のＶG ＝−７Ｖに設定さ
れる。この条件の下で、過程Ａで述べられたのと同様の
手順で、しきい値電圧シフト量△Ｖthの経時変化が測定
される。
【００７２】図９は、図１の条件における測定結果と図
８の条件における測定結果を示すグラフである。このグ
ラフにおいて、横軸は温度の逆数１０００／Ｔ（１／
Ｋ）を表わし、縦軸はしきい値電圧シフト量−△Ｖ
th（Ｖ）を表わしている。図９のグラフにおいても、試
験開始後にｔ0 ＝１０4 ｓｅｃの時間が経過したときの
結果を示している。左側の□印は図１の条件による結果
を示し、右側の□印は図８の条件による結果を示してい
る。過程Ｂで得られた電圧係数ｄと図９に基づいて、次
式（５）
８の条件における測定結果を示すグラフである。このグ
ラフにおいて、横軸は温度の逆数１０００／Ｔ（１／
Ｋ）を表わし、縦軸はしきい値電圧シフト量−△Ｖ
th（Ｖ）を表わしている。図９のグラフにおいても、試
験開始後にｔ0 ＝１０4 ｓｅｃの時間が経過したときの
結果を示している。左側の□印は図１の条件による結果
を示し、右側の□印は図８の条件による結果を示してい
る。過程Ｂで得られた電圧係数ｄと図９に基づいて、次
式（５）
【００７３】
【数２３】
【００７４】における温度係数φ0 を求めることができ
る。図９の例においては、ｑφ0 ＝０．２３ｅＶが得ら
れる。以後、このような温度係数φ0 を求める手順は過
程Ｃと呼ばれる。
る。図９の例においては、ｑφ0 ＝０．２３ｅＶが得ら
れる。以後、このような温度係数φ0 を求める手順は過
程Ｃと呼ばれる。
【００７５】過程Ｃにおいても、より多くの種々の温度
条件において試験を行なうことによって、温度係数φ0
の値をより正確に求め得ることは言うまでもない。ま
た、過程Ｃにおける複数の試験において、一定のゲート
電圧が用いられる限り、過程Ａのゲート電圧と異なる電
圧を用いてそれらの試験を行なってもよい。
条件において試験を行なうことによって、温度係数φ0
の値をより正確に求め得ることは言うまでもない。ま
た、過程Ｃにおける複数の試験において、一定のゲート
電圧が用いられる限り、過程Ａのゲート電圧と異なる電
圧を用いてそれらの試験を行なってもよい。
【００７６】以上の３つの過程Ａ，Ｂ，およびＣによっ
て、ポリシリコンＴＦＴの−ＢＴストレスによるしきい
値電圧シフト量△Ｖthを次式（６）で予測することがで
きる。
て、ポリシリコンＴＦＴの−ＢＴストレスによるしきい
値電圧シフト量△Ｖthを次式（６）で予測することがで
きる。
【００７７】
【数２４】
【００７８】ここで、ｔ0 は上述の例において１０4 ｓ
ｅｃであったが、ｔ0 として他の任意の適切な時間をも
設定し得ることは言うまでもない。さらに、過程ＢとＣ
におけるｔ0 の値が異なっていても、時間係数αがわか
っているので、しきい値電圧シフト量△Ｖthを求めるこ
とができる。
ｅｃであったが、ｔ0 として他の任意の適切な時間をも
設定し得ることは言うまでもない。さらに、過程ＢとＣ
におけるｔ0 の値が異なっていても、時間係数αがわか
っているので、しきい値電圧シフト量△Ｖthを求めるこ
とができる。
【００７９】さらに、過程Ａ，Ｂ，およびＣは任意の順
序で行なうことができる。上述の例では過程Ｂにおいて
求められた電圧係数ｄが過程Ｃにおいて用いられている
が、過程Ｃが先に実行される場合には、次式（７）
序で行なうことができる。上述の例では過程Ｂにおいて
求められた電圧係数ｄが過程Ｃにおいて用いられている
が、過程Ｃが先に実行される場合には、次式（７）
【００８０】
【数２５】
【００８１】で定義されるφE を求めた後に、過程Ｂに
よって求められた電圧係数ｄを用いてφE をφ0 に変換
すればよい。
よって求められた電圧係数ｄを用いてφE をφ0 に変換
すればよい。
【００８２】式（６）を用いれば、−ＢＴストレス状態
下で或る時間ｔだけ経過した後のしきい値電圧シフト量
△Ｖthを予測することができる。また、逆にしきい値電
圧シフト量△Ｖthが或る許容された値△Ｖthτになるま
での時間τ（ＴＦＴの寿命）を求めることが可能であ
る。式（６）に△Ｖth＝△Ｖthτおよびｔ＝τを代入し
てτについて解けば、次式（８）が得られる。
下で或る時間ｔだけ経過した後のしきい値電圧シフト量
△Ｖthを予測することができる。また、逆にしきい値電
圧シフト量△Ｖthが或る許容された値△Ｖthτになるま
での時間τ（ＴＦＴの寿命）を求めることが可能であ
る。式（６）に△Ｖth＝△Ｖthτおよびｔ＝τを代入し
てτについて解けば、次式（８）が得られる。
【００８３】
【数２６】
【００８４】ここで、β＝１／αである。すなわち、式
（８）において、ＴＦＴが機能的に問題を生じない範囲
として許容されるしきい値電圧シフト量△Ｖthτと、使
用されるゲート電圧ＶG と、温度Ｔとの値を式（８）に
入れてやれば、−ＢＴストレスの下におけるＴＦＴの寿
命τを求めることができる。
（８）において、ＴＦＴが機能的に問題を生じない範囲
として許容されるしきい値電圧シフト量△Ｖthτと、使
用されるゲート電圧ＶG と、温度Ｔとの値を式（８）に
入れてやれば、−ＢＴストレスの下におけるＴＦＴの寿
命τを求めることができる。
【００８５】なお、以上の信頼性評価方法は、単結晶の
ＭＯＳＦＥＴにも適用することができる。
ＭＯＳＦＥＴにも適用することができる。
【００８６】図１０は、上述の式（８）によるＴＦＴの
信頼性評価方法における手順を示すフロー図である。こ
の図によって、式（８）を利用するＴＦＴの信頼性評価
方法の手順が、視覚的により明らかに理解されよう。
信頼性評価方法における手順を示すフロー図である。こ
の図によって、式（８）を利用するＴＦＴの信頼性評価
方法の手順が、視覚的により明らかに理解されよう。
【００８７】以下において、上述の信頼性評価方法の変
形例の一例を説明する。たとえば、ＴＦＴ（ａ）につい
て時間係数α，電圧係数ｄ，温度係数φ0 およびＴＦＴ
の寿命に関する比例定数
形例の一例を説明する。たとえば、ＴＦＴ（ａ）につい
て時間係数α，電圧係数ｄ，温度係数φ0 およびＴＦＴ
の寿命に関する比例定数
【００８８】
【数２７】
【００８９】が既に求められている場合、他のＴＦＴ
（ｂ）の寿命を以下のようにして推定することができ
る。
（ｂ）の寿命を以下のようにして推定することができ
る。
【００９０】ＴＦＴ（ｂ）に関して、少なくとも１回の
−ＢＴストレス試験を行ない、或る時刻ｔ0 におけるし
きい値電圧シフト量△Ｖthb が求められる。そして、同
一条件におけるＴＦＴ（ａ）のしきい値電圧シフト量△
Ｖtha も求められる。ＴＦＴ（ａ）に関しては、式
（６）が既に決定されているので、△Ｖtha は式（６）
から求められてもよいし、実測によって求めてもよい。
−ＢＴストレス試験を行ない、或る時刻ｔ0 におけるし
きい値電圧シフト量△Ｖthb が求められる。そして、同
一条件におけるＴＦＴ（ａ）のしきい値電圧シフト量△
Ｖtha も求められる。ＴＦＴ（ａ）に関しては、式
（６）が既に決定されているので、△Ｖtha は式（６）
から求められてもよいし、実測によって求めてもよい。
【００９１】△Ｖthb およびそれと同一条件における△
Ｖtha が求められれば、それらの比を用いて、ＴＦＴ
（ｂ）の任意の条件におけるしきい値電圧シフト量およ
び寿命がそれぞれ次式（６ａ）および（８ａ）によって
表わされる。ただし、式（６ａ）および（８ａ）におけ
る係数β（＝１／α），ｄ，およびφ0 は、ＴＦＴ
（ａ）に関する値が用いられる。
Ｖtha が求められれば、それらの比を用いて、ＴＦＴ
（ｂ）の任意の条件におけるしきい値電圧シフト量およ
び寿命がそれぞれ次式（６ａ）および（８ａ）によって
表わされる。ただし、式（６ａ）および（８ａ）におけ
る係数β（＝１／α），ｄ，およびφ0 は、ＴＦＴ
（ａ）に関する値が用いられる。
【００９２】
【数２８】
【００９３】係数β，ｄおよびφ0 はＴＦＴの製造方法
に依存するので、ＴＦＴ（ａ）と（ｂ）の製造方法が著
しく異なる場合には、ＴＦＴ（ｂ）の寿命を正確に推定
することができないが、製造方法に大きな差がない場合
には、ＴＦＴ（ａ）について求められた式を利用して、
ＴＦＴ（ｂ）の寿命を式（８ａ）から容易に推定するこ
とができる。また、時間係数βは１回の−ＢＴストレス
試験で求めることができるので、ＴＦＴ（ｂ）自身につ
いての時間係数βを式（８ａ）において用いることによ
って、ＴＦＴ（ｂ）のより正確な寿命τを推定すること
ができる。
に依存するので、ＴＦＴ（ａ）と（ｂ）の製造方法が著
しく異なる場合には、ＴＦＴ（ｂ）の寿命を正確に推定
することができないが、製造方法に大きな差がない場合
には、ＴＦＴ（ａ）について求められた式を利用して、
ＴＦＴ（ｂ）の寿命を式（８ａ）から容易に推定するこ
とができる。また、時間係数βは１回の−ＢＴストレス
試験で求めることができるので、ＴＦＴ（ｂ）自身につ
いての時間係数βを式（８ａ）において用いることによ
って、ＴＦＴ（ｂ）のより正確な寿命τを推定すること
ができる。
【００９４】図１１は、式（８ａ）を用いてＴＦＴの寿
命を容易に推定する方法を図解したフロー図である。こ
の図によって、ＴＦＴ（ａ）に関する−ＢＴストレス試
験の結果を利用して他のＴＦＴ（ｂ）の寿命を容易に推
定し得る方法が、視覚的かつ明瞭に理解されよう。
命を容易に推定する方法を図解したフロー図である。こ
の図によって、ＴＦＴ（ａ）に関する−ＢＴストレス試
験の結果を利用して他のＴＦＴ（ｂ）の寿命を容易に推
定し得る方法が、視覚的かつ明瞭に理解されよう。
【００９５】ところで、或る予め定められた温度Ｔ0 以
外の温度におけるＴＦＴの寿命を予測する必要がないと
きは、前述の過程Ｃによって温度係数φ0 を求める必要
がない。このとき、ＴＦＴのしきい値電圧シフト量△Ｖ
thおよび寿命τは、次式（６ｂ）および（８ｂ）によっ
て求めることができる。
外の温度におけるＴＦＴの寿命を予測する必要がないと
きは、前述の過程Ｃによって温度係数φ0 を求める必要
がない。このとき、ＴＦＴのしきい値電圧シフト量△Ｖ
thおよび寿命τは、次式（６ｂ）および（８ｂ）によっ
て求めることができる。
【００９６】
【数２９】
【００９７】この場合のＴＦＴの寿命予測の手順は図１
２のフロー図において図解されている。
２のフロー図において図解されている。
【００９８】また、図１２の手順によって得られたＴＦ
Ｔ（ａ）に関する結果を利用して、他のＴＦＴ（ｂ）の
寿命を予測する方法の手順が図１３のフロー図において
図解されている。すなわち、同一条件におけるＴＦＴ
（ａ）とＴＦＴ（ｂ）のしきい値電圧シフト量△Ｖtha
および△Ｖthb を用いて、式（８ｂ）中の△Ｖth0 を△
Ｖth0 ・△Ｖthb ／△Ｖtha で置換えることによってＴ
ＦＴ（ｂ）の寿命τを求めることができる。
Ｔ（ａ）に関する結果を利用して、他のＴＦＴ（ｂ）の
寿命を予測する方法の手順が図１３のフロー図において
図解されている。すなわち、同一条件におけるＴＦＴ
（ａ）とＴＦＴ（ｂ）のしきい値電圧シフト量△Ｖtha
および△Ｖthb を用いて、式（８ｂ）中の△Ｖth0 を△
Ｖth0 ・△Ｖthb ／△Ｖtha で置換えることによってＴ
ＦＴ（ｂ）の寿命τを求めることができる。
【００９９】さらに、予め定められたゲート電圧ＶG0以
外の電圧においてＴＦＴの寿命を予測する必要がない場
合、前述の過程Ｂによって電圧係数ｄを求める必要がな
い。この場合、ＴＦＴのしきい値電圧シフト量△Ｖthお
よび寿命τは次式（６ｃ）および（８ｃ）によって求め
ることができる。
外の電圧においてＴＦＴの寿命を予測する必要がない場
合、前述の過程Ｂによって電圧係数ｄを求める必要がな
い。この場合、ＴＦＴのしきい値電圧シフト量△Ｖthお
よび寿命τは次式（６ｃ）および（８ｃ）によって求め
ることができる。
【０１００】
【数３０】
【０１０１】このような電圧係数ｄを求める必要がない
場合のＴＦＴの信頼性評価方法における手順が、図１４
のフロー図において図解されている。
場合のＴＦＴの信頼性評価方法における手順が、図１４
のフロー図において図解されている。
【０１０２】図１５は、図１４の手順によって得られた
ＴＦＴ（ａ）についての結果を利用して、他のＴＦＴ
（ｂ）の寿命を容易に予測する方法の手順をフロー図で
示している。すなわち、同一条件におけるＴＦＴ（ａ）
とＴＦＴ（ｂ）のしきい値電圧シフト量△Ｖtha および
△Ｖthb を用いて、式（８ｃ）中の△Ｖth0 を△Ｖth0
・△Ｖthb ／△Ｖtha で置換えることによってＴＦＴ
（ｂ）の寿命τを求めることができる。
ＴＦＴ（ａ）についての結果を利用して、他のＴＦＴ
（ｂ）の寿命を容易に予測する方法の手順をフロー図で
示している。すなわち、同一条件におけるＴＦＴ（ａ）
とＴＦＴ（ｂ）のしきい値電圧シフト量△Ｖtha および
△Ｖthb を用いて、式（８ｃ）中の△Ｖth0 を△Ｖth0
・△Ｖthb ／△Ｖtha で置換えることによってＴＦＴ
（ｂ）の寿命τを求めることができる。
【０１０３】以下において、特にＳＲＡＭのメモリセル
内において用いられるＴＦＴに関して、式（８）におけ
る許容しきい値電圧シフト量△Ｖthτの設定方法が説明
される。
内において用いられるＴＦＴに関して、式（８）におけ
る許容しきい値電圧シフト量△Ｖthτの設定方法が説明
される。
【０１０４】図１６において、ＳＲＡＭにおけるメモリ
セルの一例が等価回路図で示されている。ＳＲＡＭにお
けるメモリセルは、２つのドライバトランジスタ１２
ａ，１２ｂと２つの負荷トランジスタであるＴＦＴ１１
ａ，１１ｂを含むフリップフロップによってデータを記
憶する。図１６のメモリセルにおけるＨ（高レベル）ノ
ード側のＴＦＴ１１ａは、図１７（Ａ）に示されている
ような電圧状態となっている。図１７（Ａ）において示
されたＴＦＴの電圧状態は、図１７（Ｂ）に示された電
圧状態と等価である。すなわち、図１６におけるＴＦＴ
１１ａは−ＢＴストレス状態にあることがわかる。した
がって、比較的高い温度でかつ比較的大きな絶対値を有
するゲート電圧ＶG でデータを保持し続ければ、ＴＦＴ
１１ａのしきい値電圧Ｖthが時間とともに負電圧側にシ
フトし続ける。すなわち、ＴＦＴ１１ａのＯＮ電流が時
間とともに低下していくことになる。
セルの一例が等価回路図で示されている。ＳＲＡＭにお
けるメモリセルは、２つのドライバトランジスタ１２
ａ，１２ｂと２つの負荷トランジスタであるＴＦＴ１１
ａ，１１ｂを含むフリップフロップによってデータを記
憶する。図１６のメモリセルにおけるＨ（高レベル）ノ
ード側のＴＦＴ１１ａは、図１７（Ａ）に示されている
ような電圧状態となっている。図１７（Ａ）において示
されたＴＦＴの電圧状態は、図１７（Ｂ）に示された電
圧状態と等価である。すなわち、図１６におけるＴＦＴ
１１ａは−ＢＴストレス状態にあることがわかる。した
がって、比較的高い温度でかつ比較的大きな絶対値を有
するゲート電圧ＶG でデータを保持し続ければ、ＴＦＴ
１１ａのしきい値電圧Ｖthが時間とともに負電圧側にシ
フトし続ける。すなわち、ＴＦＴ１１ａのＯＮ電流が時
間とともに低下していくことになる。
【０１０５】−ＢＴストレスによるＴＦＴのしきい値電
圧ＶthのシフトとＯＮ電流の低下は、ＳＲＡＭを低消費
電力で駆動する場合に問題を生じる。ＳＲＡＭを低消費
電力で駆動する場合、たとえば１Ｍ〜４Ｍビットクラス
のＳＲＡＭにおいては、書込や読出は電源電圧ＶCC＝３
〜７Ｖで行なわれるが、ＶCC＝１．５Ｖのように低い電
圧においてもデータを保持することだけは可能でなくて
はならない。他のビット数を有するＳＲＡＭにおいて
も、書込と読出のできる電圧よりさらに低い電圧でデー
タが保持されなければならない。ところが、低電圧にお
けるデータの保持が、−ＢＴストレスによるしきい値電
圧Ｖthのシフトのために不可能になるという恐れがあ
る。
圧ＶthのシフトとＯＮ電流の低下は、ＳＲＡＭを低消費
電力で駆動する場合に問題を生じる。ＳＲＡＭを低消費
電力で駆動する場合、たとえば１Ｍ〜４Ｍビットクラス
のＳＲＡＭにおいては、書込や読出は電源電圧ＶCC＝３
〜７Ｖで行なわれるが、ＶCC＝１．５Ｖのように低い電
圧においてもデータを保持することだけは可能でなくて
はならない。他のビット数を有するＳＲＡＭにおいて
も、書込と読出のできる電圧よりさらに低い電圧でデー
タが保持されなければならない。ところが、低電圧にお
けるデータの保持が、−ＢＴストレスによるしきい値電
圧Ｖthのシフトのために不可能になるという恐れがあ
る。
【０１０６】ここで、電源電圧ＶCCがドライバトランジ
スタのしきい値電圧程度（０．６〜１．０Ｖ）の低電圧
である場合のメモリセルの動作を考える。図１６におい
て、Ｈノード側の負荷トランジスタであるＴＦＴ１１ａ
とドライバトランジスタ１２ａについて考えれば、ＴＦ
Ｔ１１ａはＯＮ状態にあり、ドライバトランジスタ１２
ａはＯＦＦ状態にあるが、それら２つのトランジスタの
電流値は低電圧において非常に接近している。この場合
に、−ＢＴストレスによってＴＦＴ１１ａのＯＮ電流が
減少すれば、ドライバトランジスタ１２ａのＯＦＦ電流
と同様のレベルに近づく。そうすれば、図１６における
Ｈノードの電位が低下し、Ｌ（低レベル）ノード側のＯ
Ｎ状態にあるドライバトランジスタ１２ｂのＯＮ電流が
減少する。その結果、Ｌノードの電位が上昇する。Ｌノ
ードの電位が上昇すれば、Ｈノード側のＴＦＴ１１ａの
ＯＮ電流がさらに減少し、ドライバトランジスタ１２ａ
のＯＦＦ電流が増加する傾向になる。したがって、Ｈノ
ードの電位がさらに低下する。このような変化が繰返さ
れれば、最終的には、保持されているデータが反転して
しまうという結果になる。
スタのしきい値電圧程度（０．６〜１．０Ｖ）の低電圧
である場合のメモリセルの動作を考える。図１６におい
て、Ｈノード側の負荷トランジスタであるＴＦＴ１１ａ
とドライバトランジスタ１２ａについて考えれば、ＴＦ
Ｔ１１ａはＯＮ状態にあり、ドライバトランジスタ１２
ａはＯＦＦ状態にあるが、それら２つのトランジスタの
電流値は低電圧において非常に接近している。この場合
に、−ＢＴストレスによってＴＦＴ１１ａのＯＮ電流が
減少すれば、ドライバトランジスタ１２ａのＯＦＦ電流
と同様のレベルに近づく。そうすれば、図１６における
Ｈノードの電位が低下し、Ｌ（低レベル）ノード側のＯ
Ｎ状態にあるドライバトランジスタ１２ｂのＯＮ電流が
減少する。その結果、Ｌノードの電位が上昇する。Ｌノ
ードの電位が上昇すれば、Ｈノード側のＴＦＴ１１ａの
ＯＮ電流がさらに減少し、ドライバトランジスタ１２ａ
のＯＦＦ電流が増加する傾向になる。したがって、Ｈノ
ードの電位がさらに低下する。このような変化が繰返さ
れれば、最終的には、保持されているデータが反転して
しまうという結果になる。
【０１０７】ここで、前述のＬノードの電位の上昇によ
るドライバトランジスタ１２ａのＯＦＦ電流の増加は、
図１８に示されているように、Ｌノードの電位が０．１
Ｖ上昇すれば、ＩD −ＶG 特性のサブスレッショルド係
数Ｓが約１００ｍＶ／ｄｅｃであるので、ＯＦＦ電流は
約１０倍に増加することがわかる。
るドライバトランジスタ１２ａのＯＦＦ電流の増加は、
図１８に示されているように、Ｌノードの電位が０．１
Ｖ上昇すれば、ＩD −ＶG 特性のサブスレッショルド係
数Ｓが約１００ｍＶ／ｄｅｃであるので、ＯＦＦ電流は
約１０倍に増加することがわかる。
【０１０８】以上の低電圧でＳＲＡＭを駆動する場合の
考察は、電源電圧ＶCCがドライバトランジスタのしきい
値電圧程度の低電圧である場合についてなされたが、実
際のメモリセルにおいては配線抵抗などによっても電圧
降下が生じるので、より高い電源電圧ＶCCを用いる場合
にも−ＢＴストレスによるＴＦＴの劣化が問題となり得
る。
考察は、電源電圧ＶCCがドライバトランジスタのしきい
値電圧程度の低電圧である場合についてなされたが、実
際のメモリセルにおいては配線抵抗などによっても電圧
降下が生じるので、より高い電源電圧ＶCCを用いる場合
にも−ＢＴストレスによるＴＦＴの劣化が問題となり得
る。
【０１０９】そこで、データの保持を保障し得る最低電
圧（１Ｍ〜４ＭビットクラスのＳＲＡＭにおいては１．
５Ｖ）において、Ｌノードの電位の上昇によるドライバ
トランジスタのＯＦＦ電流の増大が約１０倍まで許容さ
れると仮定し、その最低電圧におけるＴＦＴのＯＮ電流
がドライバトランジスタのＯＦＦ電流の１０倍以下にな
らなければデータが反転しないと仮定する。
圧（１Ｍ〜４ＭビットクラスのＳＲＡＭにおいては１．
５Ｖ）において、Ｌノードの電位の上昇によるドライバ
トランジスタのＯＦＦ電流の増大が約１０倍まで許容さ
れると仮定し、その最低電圧におけるＴＦＴのＯＮ電流
がドライバトランジスタのＯＦＦ電流の１０倍以下にな
らなければデータが反転しないと仮定する。
【０１１０】図１９は、−ＢＴストレスによるＴＦＴの
ＩD −ＶG 特性におけるシフトを示すグラフである。横
軸はゲート電圧ＶG （Ｖ）を表わし、縦軸はドレイン電
流Ｉ D を対数メモリで表わしている。破線による下側と
上側の水平線は、それぞれ、ＶCCが十分に高い時のドラ
イバトランジスタのＯＦＦ電流レベルとその１０倍の電
流レベルを表わしている。曲線１９Ａは−ＢＴストレス
前の特性を表わし、曲線１９Ｂは或る時間の−ＢＴスト
レス後においてデータを保持すべき最低の電圧１．５Ｖ
における電流値が電源電圧ＶCCの十分高いときにおける
ドライバトランジスタのＯＦＦ電流の１０倍に一致した
状態を表わしている。すなわち、ＴＦＴのＩD −ＶG 特
性が曲線１９Ｂより左側にシフトすれば、データの反転
の恐れが生じる。したがって、ＴＦＴの特性が曲線１９
Ｂへシフトするまでの時間をそのＴＦＴの寿命であると
定義することができる。
ＩD −ＶG 特性におけるシフトを示すグラフである。横
軸はゲート電圧ＶG （Ｖ）を表わし、縦軸はドレイン電
流Ｉ D を対数メモリで表わしている。破線による下側と
上側の水平線は、それぞれ、ＶCCが十分に高い時のドラ
イバトランジスタのＯＦＦ電流レベルとその１０倍の電
流レベルを表わしている。曲線１９Ａは−ＢＴストレス
前の特性を表わし、曲線１９Ｂは或る時間の−ＢＴスト
レス後においてデータを保持すべき最低の電圧１．５Ｖ
における電流値が電源電圧ＶCCの十分高いときにおける
ドライバトランジスタのＯＦＦ電流の１０倍に一致した
状態を表わしている。すなわち、ＴＦＴのＩD −ＶG 特
性が曲線１９Ｂより左側にシフトすれば、データの反転
の恐れが生じる。したがって、ＴＦＴの特性が曲線１９
Ｂへシフトするまでの時間をそのＴＦＴの寿命であると
定義することができる。
【０１１１】その場合、ＴＦＴのしきい値電圧Ｖthをド
ライバトランジスタのＯＦＦ電流の１０倍を定電流値と
する定電流法（或る一定の電流値を定めて、その電流値
を得るのに必要なゲート電圧をしきい値電圧Ｖthとする
方法）によってしきい値電圧Ｖthを定義すれば、許容さ
れるしきい値電圧のシフト量△Ｖthτは、次式（９） △Ｖthτ＝ＶCCL −｜Ｖth0 ｜ （９） によって表わすことができる。ここで、ＶCCL は、電源
電圧の下限を表わしている。図１９の場合、△Ｖthτ＝
１．５−｜−０．８｜＝０．７Ｖとなり、−ＢＴストレ
スによるしきい値電圧シフトが０．７Ｖ以下であれば、
データの反転の恐れがないと言える。したがって、低消
費電力で駆動されるＳＲＡＭの場合、−ＢＴストレス下
におけるＴＦＴの寿命は、上式（９）で定義された△Ｖ
thτの値を式（６）に入れることによって求めることが
できる。
ライバトランジスタのＯＦＦ電流の１０倍を定電流値と
する定電流法（或る一定の電流値を定めて、その電流値
を得るのに必要なゲート電圧をしきい値電圧Ｖthとする
方法）によってしきい値電圧Ｖthを定義すれば、許容さ
れるしきい値電圧のシフト量△Ｖthτは、次式（９） △Ｖthτ＝ＶCCL −｜Ｖth0 ｜ （９） によって表わすことができる。ここで、ＶCCL は、電源
電圧の下限を表わしている。図１９の場合、△Ｖthτ＝
１．５−｜−０．８｜＝０．７Ｖとなり、−ＢＴストレ
スによるしきい値電圧シフトが０．７Ｖ以下であれば、
データの反転の恐れがないと言える。したがって、低消
費電力で駆動されるＳＲＡＭの場合、−ＢＴストレス下
におけるＴＦＴの寿命は、上式（９）で定義された△Ｖ
thτの値を式（６）に入れることによって求めることが
できる。
【０１１２】さらに、以下において、高速で駆動される
ＳＲＡＭのメモリセルにおいて用いられるＴＦＴに関す
る許容しきい値電圧シフト量△Ｖthτの決定方法を説明
する。まず、図１６において、データの書込について考
える。データが書込まれるとき、アクセストランジスタ
１３ａ，１３ｂがＯＮ状態にされ、Ｈ状態になっている
ビット線１４ａ，１４ｂのうち、Ｌが書込まれるべきノ
ードに接続されたビット線だけが０Ｖにされる。しか
し、他方のＨ側のノードは完全に電源電圧ＶCCまで電圧
が上昇することはなく、アクセストランジスタのしきい
値電圧Ｖthに相当する量だけ電圧が低下する。このと
き、その電圧の低下に相当する部分は、ＴＦＴのＯＮ電
流によって補われる。したがって、−ＢＴストレスによ
ってＴＦＴのＯＮ電流が小さくなれば、Ｈ側ノードの充
電に要する時間が長くなる。そこで、ノードを充電する
ために要する許容時間を予め設定しておき、この許容時
間を超えないようにＴＦＴのＯＮ電流を維持する必要が
ある。たとえば、記憶ノードの容量が５ｆＦでアクセス
トランジスタのしきい値電圧がＶth＝１Ｖの場合に、そ
のノードを５ナノ秒で充電するためには、５ｆＦ×１Ｖ
／５ナノ秒＝１μＡ以上の電流が必要であることがわか
る。このような必要な最低限の電流値を規格電流値Ｉ1
と呼ぶことにする。
ＳＲＡＭのメモリセルにおいて用いられるＴＦＴに関す
る許容しきい値電圧シフト量△Ｖthτの決定方法を説明
する。まず、図１６において、データの書込について考
える。データが書込まれるとき、アクセストランジスタ
１３ａ，１３ｂがＯＮ状態にされ、Ｈ状態になっている
ビット線１４ａ，１４ｂのうち、Ｌが書込まれるべきノ
ードに接続されたビット線だけが０Ｖにされる。しか
し、他方のＨ側のノードは完全に電源電圧ＶCCまで電圧
が上昇することはなく、アクセストランジスタのしきい
値電圧Ｖthに相当する量だけ電圧が低下する。このと
き、その電圧の低下に相当する部分は、ＴＦＴのＯＮ電
流によって補われる。したがって、−ＢＴストレスによ
ってＴＦＴのＯＮ電流が小さくなれば、Ｈ側ノードの充
電に要する時間が長くなる。そこで、ノードを充電する
ために要する許容時間を予め設定しておき、この許容時
間を超えないようにＴＦＴのＯＮ電流を維持する必要が
ある。たとえば、記憶ノードの容量が５ｆＦでアクセス
トランジスタのしきい値電圧がＶth＝１Ｖの場合に、そ
のノードを５ナノ秒で充電するためには、５ｆＦ×１Ｖ
／５ナノ秒＝１μＡ以上の電流が必要であることがわか
る。このような必要な最低限の電流値を規格電流値Ｉ1
と呼ぶことにする。
【０１１３】ＳＲＡＭを高速で駆動する場合、低電圧で
動作させることはないので、図１９のようなグラフは役
に立たない。
動作させることはないので、図１９のようなグラフは役
に立たない。
【０１１４】図２０は、−ＢＴストレスによるＴＦＴの
ＩD −ＶG 特性の変化を示すグラフである。曲線２０Ａ
は初期特性を表わしており、｜ＶG ｜＝動作ＶCCのとき
のドレイン電流はＩD0で表わされている。曲線２０Ｂは
−ＢＴストレスによって負電圧方向にシフトした後にお
いて、｜ＶG ｜＝動作ＶCCのときのドレイン電流ＩDが
規格電流値Ｉ1 と等しくなったときの特性を表わしてい
る。すなわち、ＩD −ＶG 特性が曲線２０Ｂよりさらに
負電圧側にシフトすれば、ＴＦＴのＯＮ電流によって所
定の時間内に記憶ノードを充電することが不可能とな
る。
ＩD −ＶG 特性の変化を示すグラフである。曲線２０Ａ
は初期特性を表わしており、｜ＶG ｜＝動作ＶCCのとき
のドレイン電流はＩD0で表わされている。曲線２０Ｂは
−ＢＴストレスによって負電圧方向にシフトした後にお
いて、｜ＶG ｜＝動作ＶCCのときのドレイン電流ＩDが
規格電流値Ｉ1 と等しくなったときの特性を表わしてい
る。すなわち、ＩD −ＶG 特性が曲線２０Ｂよりさらに
負電圧側にシフトすれば、ＴＦＴのＯＮ電流によって所
定の時間内に記憶ノードを充電することが不可能とな
る。
【０１１５】したがって、ＴＦＴのしきい値電圧Ｖthを
規格電流値Ｉ1 を定電流値として定電流法によって決定
すれば、許容されるしきい値電圧のシフト量△Ｖthτ
は、次式（１０）で表わされる。
規格電流値Ｉ1 を定電流値として定電流法によって決定
すれば、許容されるしきい値電圧のシフト量△Ｖthτ
は、次式（１０）で表わされる。
【０１１６】 △Ｖthτ＝動作ＶCC−｜Ｖth0 ｜ （１０） また、許容されるしきい値電圧シフト量△Ｖthτは、次
のような近似式で表わすことも可能である。
のような近似式で表わすことも可能である。
【０１１７】図２０における初期特性２０Ａと規格電流
値Ｉ1 を示す直線との交点をＸとし、この点Ｘにおける
曲線２０Ａの傾きをＳとする。ここで、傾きＳはサブス
レッショルド係数と同じくｍＶ／ｄｅｃの単位で表わさ
れる。ドレインの初期電流値をＩD0とすれば、 △Ｖthτ≒（ｌｏｇＩD0−ｌｏｇＩ1 ）×Ｓ （１１） となる。上述の式（１０）または（１１）によって求め
られた許容しきい値電圧シフト量△Ｖthτの値を式
（６）へ入れることによって、高速で駆動されるＳＲＡ
Ｍ内のＴＦＴの−ＢＴストレス寿命を評価することがで
きる。
値Ｉ1 を示す直線との交点をＸとし、この点Ｘにおける
曲線２０Ａの傾きをＳとする。ここで、傾きＳはサブス
レッショルド係数と同じくｍＶ／ｄｅｃの単位で表わさ
れる。ドレインの初期電流値をＩD0とすれば、 △Ｖthτ≒（ｌｏｇＩD0−ｌｏｇＩ1 ）×Ｓ （１１） となる。上述の式（１０）または（１１）によって求め
られた許容しきい値電圧シフト量△Ｖthτの値を式
（６）へ入れることによって、高速で駆動されるＳＲＡ
Ｍ内のＴＦＴの−ＢＴストレス寿命を評価することがで
きる。
【０１１８】ところで、ＳＲＡＭは、市場に送り出され
る前にバーン・イン試験が行なわれる。このバーン・イ
ン試験は、予め半導体回路チップを高温かつ高電圧の状
態に維持することにより、不安定な半導体回路チップ内
に欠陥を生じさせ、それらの欠陥を含む半導体回路チッ
プを市場に送り出すことを避けるために行なわれるもの
である。
る前にバーン・イン試験が行なわれる。このバーン・イ
ン試験は、予め半導体回路チップを高温かつ高電圧の状
態に維持することにより、不安定な半導体回路チップ内
に欠陥を生じさせ、それらの欠陥を含む半導体回路チッ
プを市場に送り出すことを避けるために行なわれるもの
である。
【０１１９】バーン・イン試験には、スタティック・バ
ーン・イン試験とダイナミック・バーン・イン試験があ
る。ダイナミック・バーン・イン試験においては、高温
かつ高電圧の下でデータが周期的に書換えられる。他
方、スタティック・バーン・イン試験においては、デー
タは一定のまま保持され得る。
ーン・イン試験とダイナミック・バーン・イン試験があ
る。ダイナミック・バーン・イン試験においては、高温
かつ高電圧の下でデータが周期的に書換えられる。他
方、スタティック・バーン・イン試験においては、デー
タは一定のまま保持され得る。
【０１２０】簡単のために、スタティック・バーン・イ
ン試験の場合で説明すれば、Ｈの書込まれたノード側の
ＴＦＴは−ＢＴストレス状態となっているので、そのし
きい値電圧Ｖthは負電圧方向にシフトする。
ン試験の場合で説明すれば、Ｈの書込まれたノード側の
ＴＦＴは−ＢＴストレス状態となっているので、そのし
きい値電圧Ｖthは負電圧方向にシフトする。
【０１２１】図２１は、ＴＦＴのＩD −ＶG 特性のバー
ン・イン試験による変化を示すグラフである。曲線２１
ＡはＴＦＴの初期特性を示している。曲線２１Ｂは、ス
タティック・バーン・イン試験後のＨノード側における
ＴＦＴの特性を示している。このグラフにおけるような
スタティック・バーン・イン試験によるしきい値電圧シ
フトを式（６）によって予測し、予めそのシフト量だけ
ＴＦＴのしきい値電圧Ｖthを正電圧側にずらして設定し
ておけば、スタティック・バーン・イン試験によるしき
い値電圧シフトの問題を解決することができる。初期の
しきい値電圧Ｖ thは、ＴＦＴのチャンネル中の不純物濃
度を調節することによって制御し得る。
ン・イン試験による変化を示すグラフである。曲線２１
ＡはＴＦＴの初期特性を示している。曲線２１Ｂは、ス
タティック・バーン・イン試験後のＨノード側における
ＴＦＴの特性を示している。このグラフにおけるような
スタティック・バーン・イン試験によるしきい値電圧シ
フトを式（６）によって予測し、予めそのシフト量だけ
ＴＦＴのしきい値電圧Ｖthを正電圧側にずらして設定し
ておけば、スタティック・バーン・イン試験によるしき
い値電圧シフトの問題を解決することができる。初期の
しきい値電圧Ｖ thは、ＴＦＴのチャンネル中の不純物濃
度を調節することによって制御し得る。
【０１２２】ただし、−ＢＴストレス状態になるＴＦＴ
はＨノード側のものだけなので、スタティック・バーン
・イン試験が半分終了した時点で、全ビットのデータを
反転させて他方のＴＦＴのしきい値電圧Ｖthをもシフト
させてやる必要がある。すなわち、Ｌノード側のＴＦＴ
の特性は、バーン・イン試験によってほとんど変化しな
いことがわかっている。
はＨノード側のものだけなので、スタティック・バーン
・イン試験が半分終了した時点で、全ビットのデータを
反転させて他方のＴＦＴのしきい値電圧Ｖthをもシフト
させてやる必要がある。すなわち、Ｌノード側のＴＦＴ
の特性は、バーン・イン試験によってほとんど変化しな
いことがわかっている。
【０１２３】ついでながら、ダイナミック・バーン・イ
ン試験の場合には、Ｈ側とＬ側が交互に入れ替わるの
で、１つのＴＦＴに関しては、それがＨ側になる時間の
みを積算することによって、式（６）によるしきい値電
圧シフト量△Ｖthを考慮して初期のしきい値電圧Ｖthを
設定してやればよい。
ン試験の場合には、Ｈ側とＬ側が交互に入れ替わるの
で、１つのＴＦＴに関しては、それがＨ側になる時間の
みを積算することによって、式（６）によるしきい値電
圧シフト量△Ｖthを考慮して初期のしきい値電圧Ｖthを
設定してやればよい。
【０１２４】以下において、最大の−ＢＴストレス寿命
を実現し得る厚さのゲート酸化膜を有するＴＦＴについ
て説明する。−ＢＴストレスによって、正の固定電荷
を実現し得る厚さのゲート酸化膜を有するＴＦＴについ
て説明する。−ＢＴストレスによって、正の固定電荷
【０１２５】
【数３１】
【０１２６】は、ゲート酸化膜とチャンネルとの界面近
傍において、ゲート酸化膜内で生成する。ところで、固
定電荷の密度をＮSCで表わし、ゲート容量をＣOX＝εOX
／ｔOXで表わしたときのしきい値電圧シフト量△Ｖth0
は次式（１２）で表わすことができる。
傍において、ゲート酸化膜内で生成する。ところで、固
定電荷の密度をＮSCで表わし、ゲート容量をＣOX＝εOX
／ｔOXで表わしたときのしきい値電圧シフト量△Ｖth0
は次式（１２）で表わすことができる。
【０１２７】
【数３２】
【０１２８】ここで、εOXはＳｉＯ2 の誘電率を表わ
す。したがって、ゲート酸化膜の厚さｔOXが大きくなれ
ば、しきい値電圧シフト量△Ｖth0 はゲート酸化膜の厚
さｔOXに比例して大きくなることがわかる。しかし、式
（６）によれば、ゲート酸化膜の厚さｔOXが大きくなれ
ば、ゲート電圧ＶGの影響が小さくなるので、しきい値
電圧シフト量△Ｖthは小さくなることがわかる。
す。したがって、ゲート酸化膜の厚さｔOXが大きくなれ
ば、しきい値電圧シフト量△Ｖth0 はゲート酸化膜の厚
さｔOXに比例して大きくなることがわかる。しかし、式
（６）によれば、ゲート酸化膜の厚さｔOXが大きくなれ
ば、ゲート電圧ＶGの影響が小さくなるので、しきい値
電圧シフト量△Ｖthは小さくなることがわかる。
【０１２９】式（１２）を用いれば、式（６）と（８）
は、次式（６ｄ）および（８ｄ）となる。
は、次式（６ｄ）および（８ｄ）となる。
【０１３０】
【数３３】
【０１３１】ここで、温度ＴとＶG が一定であるとすれ
ば、式（６ｄ）から、しきい値電圧シフト量△Ｖthはゲ
ート酸化膜の或る厚さｔOXで最小となることがわかる。
また、式（８ｄ）から、ＴＦＴの−ＢＴストレス寿命τ
は、Ｔ，ＶG ，および△Ｖthτが一定であるとすれば、
ゲート酸化膜の或る厚さｔOXで最大となることがわか
る。
ば、式（６ｄ）から、しきい値電圧シフト量△Ｖthはゲ
ート酸化膜の或る厚さｔOXで最小となることがわかる。
また、式（８ｄ）から、ＴＦＴの−ＢＴストレス寿命τ
は、Ｔ，ＶG ，および△Ｖthτが一定であるとすれば、
ゲート酸化膜の或る厚さｔOXで最大となることがわか
る。
【０１３２】すなわち、式（８ｄ）をｔOXで微分してδ
τ／δｔOX＝０とすれば、 ｔOX＝ｑｄ｜ＶG ｜／２ｋＴ （１３） となる。これは、ゲート絶縁膜がこの厚さを有するとき
に−ＢＴストレス寿命τが最大となることを意味する。
τ／δｔOX＝０とすれば、 ｔOX＝ｑｄ｜ＶG ｜／２ｋＴ （１３） となる。これは、ゲート絶縁膜がこの厚さを有するとき
に−ＢＴストレス寿命τが最大となることを意味する。
【０１３３】たとえば、ＶG ＝−３．３Ｖで動作温度Ｔ
＝１２０℃におけるＴＦＴに関しては、上式（１３）か
ら、ｔOX＝１８５Åのときに−ＢＴストレス寿命が最大
となる。また、ＶG ＝−３．３Ｖで動作温度Ｔ＝７７℃
で用いられるＴＦＴは、ｔOX＝２０８Åの場合に−ＢＴ
ストレス寿命が最大になる。ただし、実際上は、上式
（１３）で得られる膜厚の±１０％以内の範囲であれ
ば、ＴＦＴの寿命がほぼ最大であると言える。
＝１２０℃におけるＴＦＴに関しては、上式（１３）か
ら、ｔOX＝１８５Åのときに−ＢＴストレス寿命が最大
となる。また、ＶG ＝−３．３Ｖで動作温度Ｔ＝７７℃
で用いられるＴＦＴは、ｔOX＝２０８Åの場合に−ＢＴ
ストレス寿命が最大になる。ただし、実際上は、上式
（１３）で得られる膜厚の±１０％以内の範囲であれ
ば、ＴＦＴの寿命がほぼ最大であると言える。
【０１３４】以上の説明において、ＴＦＴの動作温度と
は、ＴＦＴ自体の温度を意味する。言い換えれば、室温
の雰囲気で動作させられているＴＦＴであっても、半導
体チップが発熱してＴＦＴ自体の温度が７７℃になって
いれば、そのＴＦＴの動作温度は７７℃である。
は、ＴＦＴ自体の温度を意味する。言い換えれば、室温
の雰囲気で動作させられているＴＦＴであっても、半導
体チップが発熱してＴＦＴ自体の温度が７７℃になって
いれば、そのＴＦＴの動作温度は７７℃である。
【０１３５】
【発明の効果】以上のように、本発明によれば、ポリシ
リコンＴＦＴの−ＢＴストレスによるしきい値電圧シフ
トのメカニズムに基づいた式を利用してしきい値電圧シ
フト量および寿命を予測するので、正確かつ効率のよい
ＴＦＴの信頼性評価方法を提供することができる。
リコンＴＦＴの−ＢＴストレスによるしきい値電圧シフ
トのメカニズムに基づいた式を利用してしきい値電圧シ
フト量および寿命を予測するので、正確かつ効率のよい
ＴＦＴの信頼性評価方法を提供することができる。
【０１３６】また、本発明の信頼性評価方法を利用する
ことによって、バーン・イン条件を予め考慮してしきい
値電圧Ｖthが設定されたＴＦＴを提供することができ
る。
ことによって、バーン・イン条件を予め考慮してしきい
値電圧Ｖthが設定されたＴＦＴを提供することができ
る。
【０１３７】さらに、本発明の信頼性評価方法を利用す
ることによって、ＴＦＴが使用される−ＢＴストレス条
件に合わせて、最も長い寿命を実現し得る厚さを有する
ゲート絶縁膜を備えたＴＦＴを提供することができる。
ることによって、ＴＦＴが使用される−ＢＴストレス条
件に合わせて、最も長い寿命を実現し得る厚さを有する
ゲート絶縁膜を備えたＴＦＴを提供することができる。
【図１】ＴＦＴの−ＢＴストレス状態の一例を示す図で
ある。
ある。
【図２】−ＢＴストレスによるＴＦＴの特性のシフトを
示すグラフである。
示すグラフである。
【図３】ＴＦＴとバルクの単結晶ＭＯＳＦＥＴにおける
−ＢＴストレスによるしきい値電圧シフトの時間依存性
を示すグラフである。
−ＢＴストレスによるしきい値電圧シフトの時間依存性
を示すグラフである。
【図４】−ＢＴストレスによるＴＦＴのしきい値電圧シ
フトのメカニズムを説明するための図である。
フトのメカニズムを説明するための図である。
【図５】−ＢＴストレスにおける時間としきい値電圧シ
フト量との関係を示すグラフである。
フト量との関係を示すグラフである。
【図６】−ＢＴストレス条件のもう１つの例を示す図で
ある。
ある。
【図７】−ＢＴストレス試験におけるゲート電圧としき
い値電圧シフト量との関係を示すグラフである。
い値電圧シフト量との関係を示すグラフである。
【図８】−ＢＴストレス試験におけるさらにもう１つの
条件を示す図である。
条件を示す図である。
【図９】−ＢＴストレス試験における温度としきい値電
圧シフト量との関係を示すグラフである。
圧シフト量との関係を示すグラフである。
【図１０】式（６）を利用するＴＦＴの信頼性評価方法
の手順を示すフロー図である。
の手順を示すフロー図である。
【図１１】図１０の信頼性評価方法の結果を利用して他
のＴＦＴの信頼性評価を容易に行なう手順を示すフロー
図である。
のＴＦＴの信頼性評価を容易に行なう手順を示すフロー
図である。
【図１２】予め定められた温度においてのみ使用される
ＴＦＴの信頼性を評価する方法の手順を示すフロー図で
ある。
ＴＦＴの信頼性を評価する方法の手順を示すフロー図で
ある。
【図１３】図１２の信頼性評価方法によって得られた結
果を利用して他のＴＦＴの信頼性を容易に評価する手順
を示すフロー図である。
果を利用して他のＴＦＴの信頼性を容易に評価する手順
を示すフロー図である。
【図１４】或る定められたゲート電圧以外で用いられる
ことのないＴＦＴの信頼性評価方法の手順を示すフロー
図である。
ことのないＴＦＴの信頼性評価方法の手順を示すフロー
図である。
【図１５】図１４の信頼性評価方法によって得られた結
果を利用して他のＴＦＴの信頼性を容易に評価する手順
を示すフロー図である。
果を利用して他のＴＦＴの信頼性を容易に評価する手順
を示すフロー図である。
【図１６】ＳＲＡＭのメモリセルの一例を示す等価回路
図である。
図である。
【図１７】ＳＲＡＭにおけるメモリセル中のＴＦＴの−
ＢＴストレス状態を説明するための図である。
ＢＴストレス状態を説明するための図である。
【図１８】ＳＲＡＭにおけるメモリセル中のドライバト
ランジスタのＩD −ＶG 特性を示すグラフである。
ランジスタのＩD −ＶG 特性を示すグラフである。
【図１９】−ＢＴストレス前後におけるＴＦＴのＩD −
ＶG 特性を表わすグラフである。
ＶG 特性を表わすグラフである。
【図２０】−ＢＴストレス前後におけるＴＦＴのＩD −
ＶG 特性のもう１つの例を示すグラフである。
ＶG 特性のもう１つの例を示すグラフである。
【図２１】バーン・イン試験前後におけるＴＦＴのＩD
−ＶG 特性を表わすグラフである。
−ＶG 特性を表わすグラフである。
【図２２】ＴＦＴの一例を示す概略的な断面図である。
【図２３】ホットキャリアストレス条件の一例を示す図
である。
である。
【図２４】ゲート耐圧測定の一例を説明するための図で
ある。
ある。
１ 基板 ２ａ，２ｂ 絶縁膜 ３ ポリシリコン膜 ４ ソース／ドレイン領域 ５ チャンネル領域 ６ ゲート酸化膜 ７ ゲート電極 ８ アルミ配線 １１ａ，１１ｂ ＴＦＴからなる負荷トランジスタ １２ａ，１２ｂ ドライバトランジスタ １３ａ，１３ｂ アクセストランジスタ １４ａ，１４ｂ ビット線 １５ａ，１５ｂ ワード線
フロントページの続き (56)参考文献 特開 昭57−63839（ＪＰ，Ａ) 特開 平１−175263（ＪＰ，Ａ) Ａ．Ｖ．Ｇｅｌａｔｏｓ ａｎｄ Ｊ．Ｋａｎｉｃｋｉ，Ｂｉａｓ ｓｔｒ ｅｓｓ−ｉｎｄｕｃｅｄ ｉｎｓｔａｂ ｉｌｉｔｉｅｓ ｉｎ ａｍｏｒｐｈｏ ｕｓ ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ ／ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒ ｐｈｏｕｓ ｓｉｌｉｃｏｎ ｓｔｒｕ ｃｔ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔ ｔ．，1990年 ９月17日，Ｖｏｌ．57, Ｎｏ．12，ｐｐ．1197−1199 Ｙ．Ｆｕｊｉｍｏｔｏ，Ｓｔｕｄｙ ｏｆ ｔｈｅ Ｖｔｈ ｓｈｉｆｔ ｏ ｆ ｔｈｅ ｔｈｉｎ−ｆｉｌｍ ｔｒ ａｎｓｉｓｔｏｒ ｂｙ ｔｈｅ ｂｉ ａｓ ｔｅｍｐｅｒａｔｕｒｅ ｓｔｒ ｅｓｓ ｔｅｓｔ，ＩＢＭ Ｊ．ＲＥ Ｓ．ＤＥＶＥＲＯＰ．，Ｖｏｌ．36，Ｎ ｏ．１，ｐｐ．76−82 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/66 H01L 21/8238 H01L 27/092 H01L 29/00
Claims (7)
- 【請求項１】 シリコン薄膜のチャンネル層とシリコン
酸化膜のゲート絶縁膜を有するＴＦＴにおいて、ゲート
に負の任意の一定電圧ＶG を印加して任意の一定温度Ｔ
に保持される−ＢＴストレス状態におけるＴＦＴの信頼
性を以下の式を用いて評価する方法であって、 【数１】 ここで、△ＶthはＴＦＴのしきい値電圧シフト量、ｔは
時間、αは時間係数、ｑは電荷素量、ｄは電圧係数、ｋ
はボルツマン定数、ｔOXはゲート酸化膜の厚さ、φ0 は
温度係数、△ＶthτはＴＦＴの許容しきい値電圧シフト
量を表わし、またβ＝１／αであり、 少なくとも２回の−ＢＴストレス試験から得られるしき
い値電圧シフト量△Ｖthと時間ｔとの関係に基づいて、
式（３ａ）における時間係数αを決定するステップと、 異なるゲート電圧ＶG を用いた少なくとも２回の−ＢＴ
ストレス試験から得られるしきい値電圧シフト量△Ｖth
とゲート電圧ＶG との関係に基づいて、式（４ａ）にお
ける電圧係数ｄを決定するステップと、 異なる温度Ｔにおける少なくとも２回の−ＢＴストレス
試験から得られるしきい値電圧シフト量△Ｖthと温度Ｔ
との関係に基づいて、式（５ａ）における温度係数φ0
を決定するステップと、 式（３ａ），（４ａ）および（５ａ）の関係から得られ
る式（６）において、前記決定された時間係数α，電圧
係数ｄおよび温度係数φ0 を用いて比例定数 【数２】 を決定するステップと、 前記決定された比例定数ｃ2 とＴＦＴの許容しきい値電
圧シフト量△Ｖthτとから、式（６）を変形して得られ
る式（８）によってＴＦＴの寿命を求めるステップを含
むことを特徴とするＴＦＴの信頼性評価方法。 - 【請求項２】 ＴＦＴ（ａ）および（ｂ）のそれぞれの
−ＢＴストレス試験において、或る時刻ｔにおける温度
Ｔとゲート電界ＶG ／ｔOXが等しい条件でのＴＦＴ
（ａ）および（ｂ）のそれぞれのしきい値電圧シフト量
△Ｖtha と△Ｖthb を求め、ＴＦＴ（ａ）について求め
た式（８）における△Ｖth0 を△Ｖth0 ・△Ｖthb ／△
Ｖtha で置換えることによってＴＦＴ（ｂ）の寿命を推
定することを特徴とする請求項１に記載のＴＦＴの信頼
性評価方法。 - 【請求項３】 ＳＲＡＭのメモリセル中のＴＦＴに関
し、ＣＭＯＳインバータを形成するように組合わされる
バルクの単結晶トランジスタのＯＦＦ電流から決定され
るＴＦＴの電流値に基づいて、そのＴＦＴのしきい値電
圧を定電流法によって決定し、その決定された初期のし
きい値電圧と前記メモリセル内でのデータ保持を保障す
るために必要な下限電源電圧との差を△Ｖthτの値とし
て用いることを特徴とする請求項１に記載のＴＦＴの信
頼性評価方法。 - 【請求項４】 ＳＲＡＭのメモリセル中のＴＦＴに関
し、ＴＦＴの必要なＯＮ電流値に基づいてそのＴＦＴの
しきい値電圧を定電流法によって決定し、その決定され
た初期のしきい値電圧と動作電源電圧との差を△Ｖthτ
の値とすることを特徴とする請求項１に記載のＴＦＴの
信頼性評価方法。 - 【請求項５】 シリコン薄膜のチャンネル層とシリコン
酸化膜のゲート絶縁膜を有するＴＦＴにおいて、ゲート
に負の任意の一定電圧ＶG を印加して予め定められた一
定温度Ｔに保持される−ＢＴストレス状態におけるＴＦ
Ｔの信頼性を以下の式を用いて評価する方法であって、 【数３】 ここで、△ＶthはＴＦＴのしきい値電圧シフト量、ｔは
時間、αは時間係数、ｑは電荷素量、ｄは電圧係数、ｋ
はボルツマン定数、ｔOXはゲート酸化膜の厚さ、△Ｖth
τはＴＦＴの許容しきい値電圧シフト量を表わし、ま
た、β＝１／αであり、 少なくとも２回の−ＢＴストレス試験から得られるしき
い値電圧シフト量△Ｖthと時間ｔとの関係に基づいて、
式（３ａ）における時間係数αを決定するステップと、 異なるゲート電圧ＶG を用いた少なくとも２回の−ＢＴ
ストレス試験から得られるしきい値電圧シフト量△Ｖth
とゲート電圧ＶG との関係に基づいて、式（４ａ）にお
ける電圧係数ｄを決定するステップと、 式（３ａ）および（４ａ）の関係から得られる式（６
ｂ）において、前記決定された時間係数αおよび電圧係
数ｄを用いて比例定数 【数４】 を決定するステップと、 前記決定された比例定数ｃ2 とＴＦＴの許容しきい値電
圧シフト量△Ｖthτとから、式（６ｂ）を変形して得ら
れる式（８ｂ）によってＴＦＴの寿命を求めるステップ
を含むことを特徴とするＴＦＴの信頼性評価方法。 - 【請求項６】 ＴＦＴ（ａ）および（ｂ）のそれぞれの
−ＢＴストレス試験において、或る時刻ｔにおける温度
Ｔとゲート電界ＶG ／ｔOXが等しい条件でのＴＦＴ
（ａ）および（ｂ）のそれぞれのしきい値電圧シフト量
△Ｖtha と△Ｖthb を求め、ＴＦＴ（ａ）について求め
た式（８ｂ）における△Ｖth0 を△Ｖth0・△Ｖthb ／
△Ｖtha で置換えることによってＴＦＴ（ｂ）の寿命を
推定することを特徴とする請求項５に記載のＴＦＴの信
頼性評価方法。 - 【請求項７】 シリコン薄膜のチャンネル層とシリコン
酸化膜のゲート絶縁膜を有するＴＦＴにおいて、ゲート
に予め定められた負の一定電圧ＶG を印加して任意の一
定温度Ｔに保持される−ＢＴストレス状態におけるＴＦ
Ｔの信頼性を以下の式を用いて評価する方法であって、 【数５】 ここで、△ＶthはＴＦＴトランジスタのしきい値電圧シ
フト量、ｔは時間、αは時間係数、ｋはボルツマン定
数、φE は温度係数、△ＶthτはＴＦＴの許容しきい値
電圧シフト量を表わし、また、β＝１／αであり、 少なくとも２回の−ＢＴストレス試験から得られるしき
い値電圧シフト量△Ｖthと時間ｔとの関係に基づいて式
（３ａ）における時間係数αを決定するステップと、 異なる温度Ｔにおける少なくとも２回の−ＢＴストレス
試験から得られるしきい値電圧シフト量△Ｖthと温度Ｔ
との関係に基づいて式（５ｂ）における温度係数φE を
決定するステップと、 式（３ａ）および（５ｂ）の関係から得られる式（６
ｃ）において、前記決定された時間係数αおよび温度係
数φE を用いて比例定数 【数６】 を決定するステップと、 前記決定された比例定数ｃ2 とＴＦＴの許容しきい値電
圧シフト量△Ｖthτとから、式（６ｃ）を変形して得ら
れる式（８ｃ）によってＴＦＴの寿命を求めるステップ
を含み、 ＴＦＴ（ａ）および（ｂ）のそれぞれの−ＢＴストレス
試験において、或る時刻ｔにおける温度Ｔとゲート電界
Ｖ G ／ｔ OX が等しい条件でのＴＦＴ（ａ）および（ｂ）
のそれぞれのしきい値電圧シフト量△Ｖ tha と△Ｖ thb
を求め、ＴＦＴ（ａ）について求めた式（８ｃ）におけ
る△Ｖ th0 を△Ｖ th0 ・△Ｖ thb ／△Ｖ tha で置換える
ことによってＴＦＴ（ｂ）の寿命を推定する ことを特徴
とするＴＦＴの信頼性評価方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11179093A JP3342096B2 (ja) | 1993-05-13 | 1993-05-13 | Ｔｆｔの信頼性評価方法 |
| US08/781,254 US6020753A (en) | 1993-05-13 | 1997-01-10 | TFT and reliability evaluation method thereof |
| US09/437,091 US6204682B1 (en) | 1993-05-13 | 1999-11-09 | TFT and reliability evaluation method thereof |
| US09/765,339 US6339339B2 (en) | 1993-05-13 | 2001-01-22 | TFT and reliability evaluation method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11179093A JP3342096B2 (ja) | 1993-05-13 | 1993-05-13 | Ｔｆｔの信頼性評価方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002154405A Division JP2003037273A (ja) | 2002-05-28 | 2002-05-28 | Ｔｆｔ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06326315A JPH06326315A (ja) | 1994-11-25 |
| JP3342096B2 true JP3342096B2 (ja) | 2002-11-05 |
Family
ID=14570226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11179093A Expired - Fee Related JP3342096B2 (ja) | 1993-05-13 | 1993-05-13 | Ｔｆｔの信頼性評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3342096B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3444693B2 (ja) * | 1995-04-25 | 2003-09-08 | 三菱電機株式会社 | Ｔｆｔの信頼性評価方法 |
| US5838022A (en) * | 1995-04-25 | 1998-11-17 | Mitsubishi Denki Kabushiki Kaisha | Evaluating the lifetime and reliability of a TFT in a stress test using gate voltage and temperature measurements |
| JP2001007290A (ja) | 1999-06-24 | 2001-01-12 | Mitsubishi Electric Corp | 半導体装置、半導体装置の製造方法、および、通信方法 |
| JP2002073424A (ja) | 2000-08-31 | 2002-03-12 | Mitsubishi Electric Corp | 半導体装置、端末装置および通信方法 |
| JP2012059996A (ja) * | 2010-09-10 | 2012-03-22 | Elpida Memory Inc | 半導体装置の製造方法 |
| US9812188B2 (en) | 2015-02-25 | 2017-11-07 | Qualcomm Incorporated | Static random-access memory (SRAM) sensor for bias temperature instability |
| CN117686872B (zh) * | 2024-02-01 | 2024-05-14 | 深圳辰达半导体有限公司 | 一种碳化硅mos管可靠性评估方法及系统 |
-
1993
- 1993-05-13 JP JP11179093A patent/JP3342096B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| Ａ．Ｖ．Ｇｅｌａｔｏｓ ａｎｄ Ｊ．Ｋａｎｉｃｋｉ，Ｂｉａｓ ｓｔｒｅｓｓ−ｉｎｄｕｃｅｄ ｉｎｓｔａｂｉｌｉｔｉｅｓ ｉｎ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ／ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ ｓｔｒｕｃｔ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，１９９０年 ９月１７日，Ｖｏｌ．５７，Ｎｏ．１２，ｐｐ．１１９７−１１９９ |
| Ｙ．Ｆｕｊｉｍｏｔｏ，Ｓｔｕｄｙ ｏｆ ｔｈｅ Ｖｔｈ ｓｈｉｆｔ ｏｆ ｔｈｅ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｂｙ ｔｈｅ ｂｉａｓ ｔｅｍｐｅｒａｔｕｒｅ ｓｔｒｅｓｓ ｔｅｓｔ，ＩＢＭ Ｊ．ＲＥＳ．ＤＥＶＥＲＯＰ．，Ｖｏｌ．３６，Ｎｏ．１，ｐｐ．７６−８２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06326315A (ja) | 1994-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7268575B1 (en) | Method of NBTI prediction | |
| US6456535B2 (en) | Dynamic flash memory cells with ultra thin tunnel oxides | |
| US8681084B2 (en) | Semiconductor device, method for driving same, display device using same and personal digital assistant | |
| US6909138B2 (en) | P-channel dynamic flash memory cells with ultrathin tunnel oxides | |
| US8922236B2 (en) | Semiconductor memory device and method for inspecting the same | |
| Bleiker et al. | A four-state EEPROM using floating-gate memory cells | |
| JP3595796B2 (ja) | 半導体集積回路装置の寿命推定方法及びその管理方法 | |
| JP3342096B2 (ja) | Ｔｆｔの信頼性評価方法 | |
| US9496022B2 (en) | Semiconductor device including power management unit for refresh operation | |
| JP3444693B2 (ja) | Ｔｆｔの信頼性評価方法 | |
| US6587994B1 (en) | Hot-carrier degradation simulation of a semiconductor device | |
| US6204682B1 (en) | TFT and reliability evaluation method thereof | |
| US6653856B1 (en) | Method of determining reliability of semiconductor products | |
| US6339339B2 (en) | TFT and reliability evaluation method thereof | |
| CN100470801C (zh) | 半导体器件、液晶显示板、电子设备及制造器件的方法 | |
| US7019545B2 (en) | Method for monitoring quality of an insulation layer | |
| Lee et al. | Effects of channel type and doping on hysteresis in low-temperature poly-Si thin-film transistors | |
| US20100114543A1 (en) | Simulation method for transistor unsuitable for existing model | |
| Sakariya et al. | Accelerated stress testing of a-Si: H pixel circuits for AMOLED displays | |
| JP2003037273A (ja) | Ｔｆｔ | |
| JP2001085634A (ja) | 半導体記憶装置及びその試験方法 | |
| Henkels et al. | A 4-Mb low-temperature DRAM | |
| US6731130B1 (en) | Method of determining gate oxide thickness of an operational MOSFET | |
| JP4040446B2 (ja) | Ｍｉｓ型半導体層装置の評価方法 | |
| Yoo et al. | Novel a‐Si: H TFT pixel circuit for electrically stable top‐anode light‐emitting AMOLEDs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020806 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |