WO2009093360A1 - 回路シミュレータおよび回路シミュレーション方法 - Google Patents

回路シミュレータおよび回路シミュレーション方法 Download PDF

Info

Publication number
WO2009093360A1
WO2009093360A1 PCT/JP2008/069020 JP2008069020W WO2009093360A1 WO 2009093360 A1 WO2009093360 A1 WO 2009093360A1 JP 2008069020 W JP2008069020 W JP 2008069020W WO 2009093360 A1 WO2009093360 A1 WO 2009093360A1
Authority
WO
WIPO (PCT)
Prior art keywords
output power
load impedance
life
simulation
transistor
Prior art date
Application number
PCT/JP2008/069020
Other languages
English (en)
French (fr)
Inventor
Masahiro Tanomura
Kenichi Maruhashi
Hidenori Shimawaki
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to JP2009550421A priority Critical patent/JP5206693B2/ja
Publication of WO2009093360A1 publication Critical patent/WO2009093360A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Definitions

  • the present invention relates to a circuit simulator and a circuit simulation method for simulating a power amplifier used in the microwave and millimeter wave bands.
  • CMOS operation voltage has continued to decrease while CMOS speeding up and high frequency have progressed.
  • the operating voltage of the CMOS is limited from the viewpoint of reliability.
  • CMOS when the operating voltage of CMOS decreases from 1V to 0.7V, the output power decreases by 50% or more.
  • Patent Literature 1 and Patent Literature 2 which is a conventional technology, can predict the lifetime but cannot derive the output power.
  • An object of the present invention is to provide a circuit simulator and a circuit simulation method capable of designing a power amplifier that satisfies the above-described prior art and has a desired lifetime and has a desired output power.
  • the first invention provides a transistor input unit for inputting a model parameter of a transistor, and an output for calculating output power with reference to the transistor model parameter supplied from the transistor input unit.
  • a display unit that displays on the load impedance; and a load impedance extraction unit that extracts a desired load impedance by referring to the output power and life displayed on the load impedance on the display unit.
  • the present invention it is possible to design a power amplifier that satisfies the life and has the desired output power by having the display unit that displays both the life and the output power.
  • the second invention is further characterized in that the lifetime simulation unit calculates a lifetime using a substrate current on a load impedance.
  • the present invention by using the substrate current on the load impedance for derivation of the lifetime, it becomes possible not only to calculate the lifetime without performing a complicated lifetime calculation, but also to use the load impedance to The output power of the amplifier can be easily derived.
  • FIG. 1 It is a block diagram which shows the structure of the principal part of the circuit simulator of the 1st Embodiment of this invention. It is a flowchart which shows the process sequence performed with the circuit simulator of the 1st Embodiment of this invention. It is a figure displayed on the circuit simulator shown in FIG. It is a flowchart which shows the process sequence performed in the circuit simulator of the 2nd Embodiment of this invention. It is a figure which shows a load line. It is a figure which shows the board
  • FIG. 1 is a block diagram showing the configuration of the main part of the circuit simulator according to the first embodiment of the present invention.
  • the circuit simulator of this embodiment is a simulator realized by a computer system that operates according to a program, and is used for designing a power amplifier.
  • the main part of the circuit simulator is composed of an initial condition input unit 1, a target specification input unit 2, a simulation unit 3, a display unit 4, and a determination unit (load impedance extraction unit) 5. Yes.
  • the initial condition input unit 1 includes a transistor input unit 11 for inputting model parameters and reliability lifetime information of a transistor to be simulated, and supplies the transistor information to the simulation unit 3.
  • the target specification input unit 2 includes a target specification input unit 12 for inputting a specification value of the power amplifier, and supplies the specification value to the simulation unit 3.
  • the simulation unit 3 includes an operating voltage input unit 13, an output power simulation unit 14 that calculates output power, and a life simulation unit 15 that calculates life (reliability time), and displays a calculation result of output power and life. 4 is supplied.
  • the display unit 4 includes a display unit 16 that displays the output power and life calculation results on the load impedance, and supplies the display results to the determination unit 5.
  • the determination unit 5 includes a determination unit 17 that determines whether the target output power value is obtained within the load impedance that satisfies the life. If the target output power value is obtained, the target output power value and the load are determined. The impedance value is presented to the simulation user. When the target output power value cannot be obtained, the process returns to the target specification input unit 12 to reset the target output power value and reset the operating voltage.
  • the circuit simulator of the present embodiment is an example of the present invention, and its configuration and operation can be changed in a timely manner.
  • the output power is used as the specification value of the power amplifier, but it is also possible to simulate the efficiency, distortion, and gain, which are general indexes of the power amplifier, as the specification value.
  • FIG. 4 is a flowchart of the circuit simulator according to the second embodiment of the present invention.
  • the structure of the principal part of the circuit simulator of this embodiment is the same as that of FIG.
  • the initial condition input unit 1 includes a transistor input unit 11 for inputting model parameters and reliability lifetime information of a transistor to be simulated, and supplies the transistor information to the simulation unit 3.
  • the target specification input unit 2 includes a target specification input unit 12 for inputting a specification value of the power amplifier, and supplies the specification value to the simulation unit 3.
  • the simulation unit 3 includes an operating voltage input unit 13, an output power simulation unit 14 that calculates output power, a substrate current simulation unit 18 that calculates a substrate current on the load line (see FIGS. 5 and 6), and a substrate on the load line. It comprises a life simulation unit 19 that calculates the life (reliability time) from the current, and supplies the output power and life calculation results to the display unit 4.
  • the display unit 4 includes a display unit 16 that displays the calculation result of the output power and the life on the load impedance, and supplies the display result to the determination unit 5.
  • the determination unit 5 includes a determination unit 17 that determines whether the target output power value is obtained within the load impedance that satisfies the life. If the target output power value is obtained, the target output power value and the load are determined. The impedance value is presented to the simulation user. When the target output power value cannot be obtained, the process returns to the target specification input unit 12 to reset the target output power value and reset the operating voltage.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

　本発明の回路シミュレータは、トランジスタのモデルパラメータを入力するためのトランジスタ入力部と、前記トランジスタ入力部から供給されたトランジスタモデルパラメータを参照して、出力電力を計算する出力電力シミュレーション部と、前記トランジスタモデルパラメータを参照して、寿命を計算する寿命シミュレーション部と、前記出力電力シミュレーション部から供給された出力電力と前記寿命シミュレーション部から供給された寿命との等高線図を、負荷インピーダンス上に表示する表示部と、前記表示部で負荷インピーダンス上に表示された出力電力と寿命を参照して、所望の負荷インピーダンスを抽出する負荷インピーダンス抽出部と、を有することを特徴とする。

Description

回路シミュレータおよび回路シミュレーション方法
　本発明は、マイクロ波、ミリ波帯で用いる電力増幅器をシミュレーションする回路シミュレータおよび回路シミュレーション方法に関する。
　近年、ＣＭＯＳプロセス技術の微細化が加速し、ＣＭＯＳの高速化・高周波化が進展する一方で、ＣＭＯＳの動作電圧が低下し続けている。ＣＭＯＳの動作電圧は信頼性の観点から制限されていた。
　ＣＭＯＳで構成された電力増幅器では、ＣＭＯＳの動作電圧が低下すると、出力電力は２乗に比例して低下する。
　そのため、微細ＣＭＯＳでは、電力増幅器の出力電力を高くするために、信頼性で許容される範囲内で、たった０．１Ｖでも、その動作電圧を高くして使用したいという要求がある。
　例えば、ＣＭＯＳの動作電圧が１Ｖから０．７Ｖに低下することで、出力電力は５０％以上低下する。
　そのため、寿命を満たし、かつ、所望の出力電力を有する電力増幅器をシミュレーションする回路シミュレータが必要になる。このような回路シミュレータは、特許文献１および特許文献２で開示されている。
　しかしながら、従来技術である、特許文献１および特許文献２で開示されている、寿命を導出する回路シミュレータでは、寿命を予測することはできるが、出力電力を導出することはできなかった。
特開平０９－２８３５７７号公報 特開２００５－２５９７７７号公報
　本発明は、上述した従来技術の課題である、寿命を満たし、かつ、所望の出力電力を有する電力増幅器を設計することが可能な、回路シミュレータおよび回路シミュレーション方法を提供することを目的とする。
　上記目的を達成するために、第１の発明は、トランジスタのモデルパラメータを入力するためのトランジスタ入力部と、前記トランジスタ入力部から供給されたトランジスタモデルパラメータを参照して、出力電力を計算する出力電力シミュレーション部と、前記トランジスタモデルパラメータを参照して、寿命を計算する寿命シミュレーション部と、前記出力電力シミュレーション部から供給された出力電力と前記寿命シミュレーション部から供給された寿命との等高線図を、負荷インピーダンス上に表示する表示部と、前記表示部で負荷インピーダンス上に表示された出力電力と寿命を参照して、所望の負荷インピーダンスを抽出する負荷インピーダンス抽出部と、を有することを特徴とする。
　本発明によれば、寿命と出力電力を共に表示する表示部を有することで、寿命を満たし、かつ、所望の出力電力を有する電力増幅器を設計することが可能になる。
　第２の発明は、さらに、前記寿命シミュレーション部が、負荷インピーダンス上の基板電流を用いて寿命を計算することを特徴とする。
　本発明によれば、寿命の導出に負荷インピーダンス上の基板電流を用いることで、複雑な寿命計算をせずに、寿命を導出することが可能になるだけでなく、負荷インピーダンスを用いることで電力増幅器の出力電力を容易に導出することが可能になる。
本発明の第１の実施形態の回路シミュレータの主要部の構成を示すブロック図である。 本発明の第１の実施形態の回路シミュレータにて行われる処理手順を示すフローチャートである。 図１に示す回路シミュレータにて表示される図である。 本発明の第２の実施形態の回路シミュレータにて行われる処理手順を示すフローチャートである。 負荷線を示す図である。 負荷線上の基板電流を示す図である。
　以下に、本発明を実施するための最良の形態について図面を参照して説明する。
　（第１の実施形態）
　図１は、本発明の第１の実施形態の回路シミュレータの主要部の構成を示すブロック図である。
　本実施形態の回路シミュレータは、プログラムにより動作するコンピュータシステムにより実現されるシミュレータであって、電力増幅器の設計に用いられる。
　この回路シミュレータの主要部は、図１に示すように、初期条件入力部１、目標スペック入力部２、シミュレーション部３、表示部４、および、判定部（負荷インピーダンス抽出部）５から構成されている。
　図２に示すように、初期条件入力部１は、シミュレーションの対象となるトランジスタのモデルパラメータおよび信頼性寿命情報を入力するためのトランジスタ入力部１１からなり、トランジスタ情報をシミュレーション部３に供給する。
　目標スペック入力部２は、電力増幅器のスペック値を入力するための目標スペック入力部１２からなり、そのスペック値をシミュレーション部３に供給する。
　シミュレーション部３は、動作電圧入力部１３、出力電力を計算する出力電力シミュレーション部１４、および、寿命（信頼性時間）を計算する寿命シミュレーション部１５からなり、出力電力と寿命の計算結果を表示部４に供給する。
　表示部４は、図３に示すように、出力電力と寿命の計算結果を負荷インピーダンス上に表示する表示部１６からなり、その表示結果を判定部５に供給する。
　判定部５は、寿命を満たした負荷インピーダンス内で、目標出力電力値が得られているかを判定する判定部１７からなり、目標出力電力値が得られていれば、その目標出力電力値および負荷インピーダンスの値をシミュレーションの使用者に提示する。目標出力電力値が得られない場合は、目標スペック入力部１２に戻り、目標出力電力値の再設定、並びに、動作電圧の再設定を行う。
　本実施形態の回路シミュレータは、本発明の一例であり、その構成および動作は適時に変更することができる。例えば、本実施形態では、出力電力のみを電力増幅器のスペック値としているが、電力増幅器の一般的な指標である、効率、歪、利得をスペック値としてシミュレーションすることも可能である。
　（第２の実施形態）
　図４は、本発明の第２の実施形態の回路シミュレータのフローチャートである。なお、本実施形態の回路シミュレータの主要部の構成は、図１と同様である。
　図４に示すように、初期条件入力部１は、シミュレーションの対象となるトランジスタのモデルパラメータおよび信頼性寿命情報を入力するためのトランジスタ入力部１１からなり、トランジスタ情報をシミュレーション部３に供給する。
　目標スペック入力部２は、電力増幅器のスペック値を入力するための目標スペック入力部１２からなり、そのスペック値をシミュレーション部３に供給する。
　シミュレーション部３は、動作電圧入力部１３、出力電力を計算する出力電力シミュレーション部１４、負荷線上の基板電流（図５および図６参照）を計算する基板電流シミュレーション部１８、および、負荷線上の基板電流から寿命（信頼性時間）を計算する寿命シミュレーション部１９からなり、出力電力と寿命の計算結果を表示部４に供給する。
　表示部４は、出力電力と寿命の計算結果を負荷インピーダンス上に表示する表示部１６からなり、その表示結果を判定部５に供給する。
　判定部５は、寿命を満たした負荷インピーダンス内で、目標出力電力値が得られているかを判定する判定部１７からなり、目標出力電力値が得られていれば、その目標出力電力値および負荷インピーダンスの値をシミュレーションの使用者に提示する。目標出力電力値が得られない場合は、目標スペック入力部１２に戻り、目標出力電力値の再設定、並びに、動作電圧の再設定を行う。
　以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されものではない。本願発明の構成や詳細には、本願発明の範囲内で当業者が理解し得る様々な変更をすることができる。
　本出願は、２００８年１月２４日に出願された日本出願特願２００８－０１３６１６を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (4)

  1. 　トランジスタのモデルパラメータを入力するためのトランジスタ入力部と、
    　前記トランジスタ入力部から供給されたトランジスタモデルパラメータを参照して、出力電力を計算する出力電力シミュレーション部と、
    　前記トランジスタモデルパラメータを参照して、寿命を計算する寿命シミュレーション部と、
    　前記出力電力シミュレーション部から供給された出力電力と前記寿命シミュレーション部から供給された寿命との等高線図を、負荷インピーダンス上に表示する表示部と、
    　前記表示部で負荷インピーダンス上に表示された出力電力と寿命を参照して、所望の負荷インピーダンスを抽出する負荷インピーダンス抽出部と、を有することを特徴とする回路シミュレータ。
  2. 　前記寿命シミュレーション部が、負荷インピーダンス上の基板電流を用いて寿命を計算することを特徴とする、請求項１に記載の回路シミュレータ。
  3. 　トランジスタのモデルパラメータを入力するトランジスタ入力ステップと、
    　前記トランジスタ入力ステップで入力されたトランジスタモデルパラメータを参照して、出力電力を計算する出力電力シミュレーションステップと、
    　前記トランジスタモデルパラメータを参照して、寿命を計算する寿命シミュレーションステップと、
    　前記出力電力シミュレーションステップで計算された出力電力と前記寿命シミュレーションステップで計算された寿命との等高線図を、負荷インピーダンス上に表示する表示ステップと、
    　前記表示ステップで負荷インピーダンス上に表示された出力電力と寿命を参照して、所望の負荷インピーダンスを抽出する負荷インピーダンス抽出ステップと、を有することを特徴とする回路シミュレーション方法。
  4. 　前記寿命シミュレーションステップでは、負荷インピーダンス上の基板電流を用いて寿命を計算することを特徴とする、請求項３に記載の回路シミュレーション方法。
     
PCT/JP2008/069020 2008-01-24 2008-10-21 回路シミュレータおよび回路シミュレーション方法 WO2009093360A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009550421A JP5206693B2 (ja) 2008-01-24 2008-10-21 回路シミュレータおよび回路シミュレーション方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008013616 2008-01-24
JP2008-013616 2008-01-24

Publications (1)

Publication Number Publication Date
WO2009093360A1 true WO2009093360A1 (ja) 2009-07-30

Family

ID=40900876

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/069020 WO2009093360A1 (ja) 2008-01-24 2008-10-21 回路シミュレータおよび回路シミュレーション方法

Country Status (2)

Country Link
JP (1) JP5206693B2 (ja)
WO (1) WO2009093360A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012131863A1 (ja) * 2011-03-28 2012-10-04 富士通株式会社 設計支援方法、設計支援プログラムおよび設計支援装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283577A (ja) * 1996-04-11 1997-10-31 Mitsubishi Electric Corp フローティングｓｏｉ−ｍｏｓｆｅｔの寿命を予測する方法
JP2003188184A (ja) * 2001-12-21 2003-07-04 Hitachi Ltd 半導体装置のシミュレーション方法、劣化度の計算方法、劣化パラメータの計算方法、ならびに半導体装置の設計方法
JP2005259777A (ja) * 2004-03-09 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置の信頼性シミュレーション方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283577A (ja) * 1996-04-11 1997-10-31 Mitsubishi Electric Corp フローティングｓｏｉ−ｍｏｓｆｅｔの寿命を予測する方法
JP2003188184A (ja) * 2001-12-21 2003-07-04 Hitachi Ltd 半導体装置のシミュレーション方法、劣化度の計算方法、劣化パラメータの計算方法、ならびに半導体装置の設計方法
JP2005259777A (ja) * 2004-03-09 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置の信頼性シミュレーション方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012131863A1 (ja) * 2011-03-28 2012-10-04 富士通株式会社 設計支援方法、設計支援プログラムおよび設計支援装置
JPWO2012131863A1 (ja) * 2011-03-28 2014-07-24 富士通株式会社 設計支援方法、設計支援プログラムおよび設計支援装置

Also Published As

Publication number Publication date
JP5206693B2 (ja) 2013-06-12
JPWO2009093360A1 (ja) 2011-05-26

Similar Documents

Publication Publication Date Title
CN105572498A (zh) 一种电子产品可靠性加速试验方法
CN103677703A (zh) 电子设备及其音量调节方法
EP2458331A3 (en) Road estimation device and method for estimating road
CN108182097B (zh) 一种音量条的实现方法及装置
EP2696338A1 (en) Terminal and method for generating live image
JP5206693B2 (ja) 回路シミュレータおよび回路シミュレーション方法
US11144695B2 (en) Wafer characteristic prediction method and electronic device
CN105761590A (zh) 一种电网仿真培训系统及方法
AU2003256174A1 (en) Irregular mesh and embedded geometric description in a computer graphics system
CN103517297A (zh) 一种信号强度显示方法和装置
CN103853347A (zh) 基于移动终端重力感应横屏显示的信息发布方法
JP2007226567A (ja) 回路シミュレータおよび回路シミュレーションプログラム
CN105224192A (zh) 一种信息处理方法、装置及客户端
KR20140085750A (ko) 변압기 설계 시스템 및 그것의 변압기 용량 계산 방법
JP5602273B1 (ja) 電力系統シミュレータならびに電力系統のシミュレーションプログラムおよびシミュレーション方法
JP5262952B2 (ja) シミュレーションシステムおよびシミュレーション方法
JP2004294241A (ja) 電磁界強度算出装置、電磁界強度算出方法および電磁界強度算出プログラム
JP2011180267A (ja) 電子機器及びプログラム
CN106815344B (zh) 一种电子地图的放大裁剪方法及装置
JP7364382B2 (ja) 運転比較装置、運転比較方法およびプログラム
KR20150065313A (ko) 정현파 생성 장치 및 방법, 그를 이용한 피에조 엑츄에이터 구동 시스템
TW201839639A (zh) 電子系統層級的電池放電模擬
CN105702266A (zh) 电子装置及光盘驱动器托盘弹出方法
JP4541127B2 (ja) 電力制御情報管理装置
WO2022230268A1 (ja) 情報処理方法、情報処理装置、および、プログラム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08871231

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2009550421

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08871231

Country of ref document: EP

Kind code of ref document: A1