JP2005259777A - 半導体装置の信頼性シミュレーション方法 - Google Patents
半導体装置の信頼性シミュレーション方法 Download PDFInfo
- Publication number
- JP2005259777A JP2005259777A JP2004065622A JP2004065622A JP2005259777A JP 2005259777 A JP2005259777 A JP 2005259777A JP 2004065622 A JP2004065622 A JP 2004065622A JP 2004065622 A JP2004065622 A JP 2004065622A JP 2005259777 A JP2005259777 A JP 2005259777A
- Authority
- JP
- Japan
- Prior art keywords
- model
- substrate current
- drain
- vds
- isub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 実効チャンネル長依存性を持ち且つ少数のパラメータからなる基板電流モデルを新たに作成し、該モデルを使用することにより、十分な計算精度を保ちつつホットキャリア劣化シミュレーションにおけるパラメータ抽出を容易に行なえるようにする。
【解決手段】 基板電流Ｉｓｕｂを
Ｉｓｕｂ＝（Ａｉ／Ｂｉ）・（Ｖｄｓ−Ｖｄｓａｔ）・Ｉｄ・ｅｘｐ（−Ｂｉ・ｌｃ／（Ｖｄｓ−Ｖｄｓａｔ））
（但しＩｄ、Ｖｄｓ、ＶｄｓａｔはそれぞれＭＯＳトランジスタのドレイン電流、ドレイン電圧、飽和ドレイン電圧であり、ｌｃは特性長であり、Ａｉはモデルパラメータであり、Ｂｉは所定の定数である）で表される基板電流モデル式を用いて算出する際に、特性長ｌｃが実効チャンネル長Ｌｅｆｆのｍｃ１乗に比例する（但しｍｃ１は０．２以上で且つ０．３以下の値をとるモデルパラメータである）。
【選択図】 図７
【解決手段】 基板電流Ｉｓｕｂを
Ｉｓｕｂ＝（Ａｉ／Ｂｉ）・（Ｖｄｓ−Ｖｄｓａｔ）・Ｉｄ・ｅｘｐ（−Ｂｉ・ｌｃ／（Ｖｄｓ−Ｖｄｓａｔ））
（但しＩｄ、Ｖｄｓ、ＶｄｓａｔはそれぞれＭＯＳトランジスタのドレイン電流、ドレイン電圧、飽和ドレイン電圧であり、ｌｃは特性長であり、Ａｉはモデルパラメータであり、Ｂｉは所定の定数である）で表される基板電流モデル式を用いて算出する際に、特性長ｌｃが実効チャンネル長Ｌｅｆｆのｍｃ１乗に比例する（但しｍｃ１は０．２以上で且つ０．３以下の値をとるモデルパラメータである）。
【選択図】 図７
Description
本発明は、ＭＯＳ型トランジスタにより構成される半導体集積回路装置におけるＭＯＳ型トランジスタのホットキャリア劣化に起因する回路特性劣化をシミュレーションする方法に関し、特にシミュレーション精度の改善に関する。
半導体集積回路装置の高密度化、高集積化及び微細化の進行に伴い、それを構成するＭＯＳ（metal oxide semiconductor ）トランジスタの寸法の微細化は著しい。このＭＯＳトランジスタの寸法の微細化、その中でもチャンネル長の微細化によって、ＭＯＳトランジスタの信頼性上の大きな問題であるホットキャリア劣化現象が重要な問題となってきている。
このホットキャリア劣化現象は、ＭＯＳトランジスタのドレイン端において高電界により高エネルギーの電子及び正孔（以下、合わせて「ホットキャリア」と呼ぶ）が発生し、このホットキャリアがゲート酸化膜の特性を劣化させる現象である。このホットキャリア劣化には複数の劣化モードがあり、その中で基板電流最大条件の劣化モードではＮ型及びＰ型ＭＯＳトランジスタのいずれにおいてもドレイン電流が時間とともに減少する。その結果、回路の遅延時間が時間とともに増大するという劣化が生じる。この遅延時間の増大がある程度以上になると、半導体集積回路内での信号の入出力動作又は該回路と外部との間での信号の入出力動作の際にタイミングエラーが生じ、その結果、半導体集積回路が組み込まれているシステム全体の誤動作が引き起こされる。
このホットキャリア劣化に対して、従来、ＭＯＳトランジスタに対するＤＣ条件でのストレス加速実験を用いたホットキャリア信頼性評価が行なわれてきた。そして、ホットキャリア評価基準を満たすよう製造プロセスを最適化することにより製品の信頼性を向上させてきた。
しかしながら、近年、ＤＣ条件でのホットキャリア信頼性評価によっては従来のホットキャリア評価基準を満たすことが困難になっている。このため、半導体集積回路のホットキャリア劣化現象のシミュレーション（以下、「回路信頼性シミュレーション」と呼ぶ）を行ない、それにより製品の信頼性を向上させる技術が登場してきた。回路信頼性シミュレーションにおいては、回路シミュレータＳＰＩＣＥにより計算される各トランジスタの各端子の電圧や電流の計算値に基づいて、ホットキャリア寿命モデルと劣化後のＳＰＩＣＥパラメータとを用いてホットキャリア劣化後の回路動作のシミュレーションを行なう。
代表的な回路信頼性シミュレータとしては、米国カリフォルニア大学バークレー校が開発したＢＥＲＴ（非特許文献１参照）又はその市販版ＢＴＡＢＥＲＴがある。これらの回路信頼性シミュレーション技術を用いて半導体集積回路中の劣化・故障個所を予測し、該予測個所について設計時に対策を講じることによって、信頼性の作り込み又は信頼性設計が可能となる。
ＭＯＳトランジスタのホットキャリア劣化のシミュレーション方法としては、例えば非特許文献２に記載された方法がある。この方法を実施するための回路信頼性シミュレータで使用されるホットキャリア寿命モデルの特徴は次の通りである。
ＭＯＳトランジスタのホットキャリア劣化は、初期のドレイン電流Ｉｄに対するドレイン電流の変化量ΔＩｄの割合ΔＩｄ／Ｉｄ等により評価される。ＤＣ（直流）によるスタティックなホットキャリアストレス条件下において、ホットキャリア劣化率ΔＩｄ／Ｉｄは次式（１）によって表される。
ΔＩｄ／Ｉｄ＝Ａ・ｔn ・・・（１）
式（１）において、ｔはホットキャリアストレス時間を表し、符号Ａ及びｎはトランジスタの製造プロセスやストレス条件に依存する係数と考えられている。
式（１）において、ｔはホットキャリアストレス時間を表し、符号Ａ及びｎはトランジスタの製造プロセスやストレス条件に依存する係数と考えられている。
ドレイン電流の変化割合（ホットキャリア劣化率）が所定値（ΔＩｄ／Ｉｄ）f になるまでのストレス時間がトランジスタの寿命時間τであると考えれば、式（１）から次式（２）が得られる。
（ΔＩｄ／Ｉｄ）f ＝Ａ・τn ・・・（２）
式（２）を用いて、例えば（ΔＩｄ／Ｉｄ）f ＝１０％になるまでの時間ｔが寿命τと定義される。
式（２）を用いて、例えば（ΔＩｄ／Ｉｄ）f ＝１０％になるまでの時間ｔが寿命τと定義される。
また、非特許文献２によれば、ＭＯＳトランジスタの寿命τは、ホットキャリア寿命モデルを用いた以下の実験式（３）によって表される。
τ＝（（ΔＩｄ／Ｉｄ）f ）1/n ・Ｈ・Ｗ・Ｉｓｕｂ-m・Ｉｄm-1 ・・・（３）
式（３）において、Ｗはゲートの幅を示し、Ｈはトランジスタの製造条件に依存する係数であり、Ｉｓｕｂは基板電流を表し、ｍはインパクトイオン化及び界面準位生成に関係すると考えられている指数を表す。
式（３）において、Ｗはゲートの幅を示し、Ｈはトランジスタの製造条件に依存する係数であり、Ｉｓｕｂは基板電流を表し、ｍはインパクトイオン化及び界面準位生成に関係すると考えられている指数を表す。
劣化後のＭＯＳトランジスタのＩ−Ｖ特性については、ΔＩｄモデルを用いてシミュレーションすることができる。ΔＩｄモデルを用いたシミュレーション方法としては例えば非特許文献３に開示された方法がある。
ΔＩｄモデルにおいては、次式（４）に示すように、ストレス印加前のフレッシュなドレイン電流（初期のドレイン電流）Ｉｄにドレイン電流の劣化量ΔＩｄを加えることにより、劣化後のドレイン電流Ｉｄ’をシミュレートする。
Ｉｄ’＝Ｉｄ（Ｖｄｓ，Ｖｇｓ）＋ΔＩｄ（Ａｇｅ，Ｖｄｓ，Ｖｇｓ）・・・（４）
ここで、Ｉｄはドレイン電圧Ｖｄｓ及びゲート電圧Ｖｇｓの関数であり、ΔＩｄはドレイン電圧Ｖｄｓ及びゲート電圧Ｖｇｓの関数であると共にＡｇｅの関数である。このＡｇｅは、ホットキャリア寿命モデルにおけるホットキャリア・ストレス開始後の時間（ホットキャリアストレス時間）ｔまでのストレス量を表している。また、物理的には、時間ｔまでに発生したホットキャリアのうちＭＯＳトランジスタのダメージ発生に必要な臨界エネルギー以上のエネルギーを持ったホットキャリアの総量を表す。
ここで、Ｉｄはドレイン電圧Ｖｄｓ及びゲート電圧Ｖｇｓの関数であり、ΔＩｄはドレイン電圧Ｖｄｓ及びゲート電圧Ｖｇｓの関数であると共にＡｇｅの関数である。このＡｇｅは、ホットキャリア寿命モデルにおけるホットキャリア・ストレス開始後の時間（ホットキャリアストレス時間）ｔまでのストレス量を表している。また、物理的には、時間ｔまでに発生したホットキャリアのうちＭＯＳトランジスタのダメージ発生に必要な臨界エネルギー以上のエネルギーを持ったホットキャリアの総量を表す。
ＡＣ（交流）によるダイナミックなストレス条件下における回路中のＡｇｅを計算する際には、時間についての積分である次式（５）を用いる。
Ａｇｅ＝∫［（Ｗ・Ｈ）-1・Ｉｓｕｂm ・Ｉｄ1-m ］ｄｔ・・・（５）
ここで、式（５）における被積分関数は、式（３）で表される寿命を規格化したものの逆数になっている。
ここで、式（５）における被積分関数は、式（３）で表される寿命を規格化したものの逆数になっている。
シミュレーションの際に式（３）又は式（５）中のドレイン電流Ｉｄを計算するため、ＳＰＩＣＥモデルが使用される。このＳＰＩＣＥモデルの一例として、例えば非特許文献４に詳述されているＢＳＩＭ（Berkeley Short-Channel IGFET Model）法が用いられている。
また、シミュレーションの際に式（３）又は式（５）中の基板電流Ｉｓｕｂを決定するため、基板電流モデルが使用される。基板電流Ｉｓｕｂを計算する方法の一例が非特許文献５に開示されている。
この基板電流モデルは次式（６）によって表される。
Ｉｓｕｂ＝（Ａｉ／Ｂｉ）・（Ｖｄｓ−Ｖｄｓａｔ）・Ｉｄ・ｅｘｐ（−Ｂｉ・ｌｃ／（Ｖｄｓ−Ｖｄｓａｔ））・・・（６）
式（６）において、Ｖｄｓはドレイン電圧、Ｖｄｓａｔは飽和ドレイン電圧、Ａｉ及びＢｉは定数、ｌｃは特性長である。この特性長ｌｃは、ドレイン端における電界強度ピークの指数関数的減衰の長さを表す量であって、近似的に定数と考えられている。具体的には、特性長ｌｃは、ゲート酸化膜厚Ｔｏｘとドレイン接合深さＸｊとを用いて近似的に次式（７）によって表される。
式（６）において、Ｖｄｓはドレイン電圧、Ｖｄｓａｔは飽和ドレイン電圧、Ａｉ及びＢｉは定数、ｌｃは特性長である。この特性長ｌｃは、ドレイン端における電界強度ピークの指数関数的減衰の長さを表す量であって、近似的に定数と考えられている。具体的には、特性長ｌｃは、ゲート酸化膜厚Ｔｏｘとドレイン接合深さＸｊとを用いて近似的に次式（７）によって表される。
ｌｃ＝（εSi・Ｔｏｘ・Ｘｊ／εox）1/2 ・・・（７）
式（７）において、εSiはシリコンの誘電率、εoxはシリコン酸化膜の誘電率である。
式（７）において、εSiはシリコンの誘電率、εoxはシリコン酸化膜の誘電率である。
ドレイン接合深さＸｊが式（７）に現れるための必要条件は、ドレイン接合深さＸｊにおいてドレイン端の縦方向電界が無視できることである。式（７）を導出する方法の一例が非特許文献６に開示されている。式（７）によって表されるｌｃはＭＯＳトランジスタの各端子電圧及び実効チャンネル長には依存していないが、実際にはｌｃは各端子電圧及び実効チャンネル長に依存するため、前述の回路信頼性シミュレータＢＴＡＢＥＲＴにおいては、次式（８）〜（１０）のような、ドレイン電圧Ｖｄｓ依存性及び実効チャンネル長依存性を持つｌｃのモデル式が用いられている。
ｌｃ＝（ｌｃ０＋ｌｃ１・Ｖｄｓ）・（Ｔｏｘ）1/2 ・・・（８）
ｌｃ０＝ｌｃ００＋ｌｃ０１／Ｌｅｆｆ ・・・（９）
ｌｃ１＝ｌｃ１０＋ｌｃ１１／Ｌｅｆｆ ・・・（１０）
式（８）〜（１０）において、ｌｃ０及びｌｃ１はｌｃのＶｄｓ依存性を表すパラメータであり、Ｌｅｆｆは実効チャンネル長であり、ｌｃ００及びｌｃ０１はｌｃ０のチャンネル長依存性を表すパラメータであり、ｌｃ１０及びｌｃ１１はｌｃ１のチャンネル長依存性を表すパラメータである。
ｌｃ０＝ｌｃ００＋ｌｃ０１／Ｌｅｆｆ ・・・（９）
ｌｃ１＝ｌｃ１０＋ｌｃ１１／Ｌｅｆｆ ・・・（１０）
式（８）〜（１０）において、ｌｃ０及びｌｃ１はｌｃのＶｄｓ依存性を表すパラメータであり、Ｌｅｆｆは実効チャンネル長であり、ｌｃ００及びｌｃ０１はｌｃ０のチャンネル長依存性を表すパラメータであり、ｌｃ１０及びｌｃ１１はｌｃ１のチャンネル長依存性を表すパラメータである。
また、前述の回路信頼性シミュレータＢＴＡＢＥＲＴにおいては、次式（１１）のような、実効チャンネル長依存性を持つＡｉのモデル式が用いられている。
Ａｉ＝Ａｉ０＋Ａｉ１／Ｌｅｆｆ ・・・（１１）
式（１１）において、Ａｉ０及びＡｉ１はＡｉのチャンネル長依存性を表すパラメータである。
式（１１）において、Ａｉ０及びＡｉ１はＡｉのチャンネル長依存性を表すパラメータである。
式（８）〜（１１）を用いた基板電流モデルの一例が非特許文献７に記述されている。
以下、これらのパラメータｌｃ００、ｌｃ０１、ｌｃ１０、ｌｃ１１、Ａｉ０及びＡｉ１を実験値から抽出する方法について詳しく述べる。
図８は従来の基板電流モデルのパラメータを実験値から抽出する方法の説明図である。具体的には、図８は、従来の基板電流モデル式（６）及び（８）〜（１１）に含まれるパラメータｌｃ００、ｌｃ０１、ｌｃ１０、ｌｃ１１、Ａｉ０及びＡｉ１を求めるためのプロットを表している。図８において、縦軸は、ドレイン電流Ｉｄに対する基板電流Ｉｓｕｂの比Ｉｓｕｂ／Ｉｄを、ドレイン電圧Ｖｄｓと飽和ドレイン電圧Ｖｄｓａｔとの差Ｖｄｓ−Ｖｄｓａｔで除した値Ｉｓｕｂ／（Ｉｄ・（Ｖｄｓ−Ｖｄｓａｔ））の対数スケールを示し、横軸は、ドレイン電圧Ｖｄｓと飽和ドレイン電圧Ｖｄｓａｔとの差Ｖｄｓ−Ｖｄｓａｔの逆数１／（Ｖｄｓ−Ｖｄｓａｔ）を示している。また、２０は、ＭＯＳトランジスタの各ドレイン電圧ＶｄｓにおけるＩｓｕｂ測定及びＩｄ測定に基づく複数の測定点に関するデータであり、２１は、各ドレイン電圧Ｖｄｓにおける各測定点に関するデータに対してフィッティングされた直線である。ＭＯＳトランジスタのドレイン電流Ｉｄと基板電流Ｉｓｕｂとは、複数のドレイン電圧Ｖｄｓ、例えば４条件のドレイン電圧Ｖｄｓ（＝２．３Ｖ、２．７Ｖ、３．１Ｖ、３．５Ｖ）の下でゲート電圧Ｖｇｓを変化させることによって測定される。このとき、基板電圧Ｖｂｓ＝０Ｖとする。このドレイン電流Ｉｄ及び基板電流Ｉｓｕｂの測定結果から、飽和ドレイン電圧Ｖｄｓａｔをゲート電圧Ｖｇｓの関数として求める。この飽和ドレイン電圧Ｖｄｓａｔを求める方法の一例が非特許文献５に述べられている。そして、この飽和ドレイン電圧Ｖｄｓａｔを用いて各測定点に対して、Ｉｓｕｂ／（Ｉｄ・（Ｖｄｓ−Ｖｄｓａｔ））及び１／（Ｖｄｓ−Ｖｄｓａｔ）を求め、その結果を、縦軸をＩｓｕｂ／（Ｉｄ・（Ｖｄｓ−Ｖｄｓａｔ））の対数スケールとし且つ横軸を１／（Ｖｄｓ−Ｖｄｓａｔ）としてプロットする。
以上のように座標軸の設定を行なうと、式（６）より、ｌｃとＡｉとが一定の場合においては、各測定点のデータに対してフィッティングされた直線の切片（ｙ切片）はｌｎ（Ａｉ／Ｂｉ）（但しｌｎは自然対数を表す）となり、該直線の傾きは−Ｂｉ・ｌｃとなる。従って、これらのｌｎ（Ａｉ／Ｂｉ）の値及び−Ｂｉ・ｌｃの値からｌｃとＡｉとを求めることができる。また、各ドレイン電圧Ｖｄｓにおける測定点のデータに対しては、最小二乗法により式（６）及び式（８）のパラメータｌｃ０、ｌｃ１及びＡｉを求める。図８の直線２１は、このように求めた各パラメータを使用して式（６）及び式（８）に基づき各ドレイン電圧Ｖｄｓに対して計算された直線である。このようなプロットを実効チャンネル長の異なる複数のＭＯＳトランジスタに対して行なうことにより、各実効チャンネル長におけるパラメータパラメータｌｃ０、ｌｃ１及びＡｉを求める。
次に、前述のように求められた、各実効チャンネル長におけるパラメータｌｃ０、ｌｃ１及びＡｉから、パラメータｌｃ００、ｌｃ０１、ｌｃ１０、ｌｃ１１、Ａｉ０及びＡｉ１を抽出する方法について詳しく述べる。
図９は、パラメータｌｃ０の実効チャンネル長依存性を表すパラメータｌｃ００及びｌｃ０１を抽出する方法の説明図である。具体的には、図９は、従来の基板電流モデル式（９）に含まれるパラメータｌｃ００及びｌｃ０１を求めるためのプロットを表している。図９において、縦軸はｌｃ０を示し、横軸は実効チャンネル長Ｌｅｆｆの逆数１／Ｌｅｆｆを示す。また、図９において、２２はＭＯＳトランジスタの各実効チャンネル長Ｌｅｆｆに対して得られたパラメータｌｃ０のデータ、２３はデータ２２（各実効チャンネル長に対するパラメータｌｃ０のデータ）に対してフィッティングされた直線である。すなわち、ｌｃ０を縦軸とし、実効チャンネル長Ｌｅｆｆの逆数１／Ｌｅｆｆを横軸としてプロットを行なう。
以上のように座標軸の設定を行なうと、式（９）より、直線２３の切片（ｙ切片）はｌｃ００となり、直線２３の傾きはｌｃ０１となるので、パラメータｌｃ００及びｌｃ０１を求めることができる。同様にして、パラメータｌｃ１から、式（１０）に含まれるパラメータｌｃ１０及びｌｃ１１を求めることができる。
図１０は、パラメータＡｉの実効チャンネル長依存性を表すパラメータＡｉ０及びＡｉ１を抽出する方法の説明図である。具体的には、図１０は、従来の基板電流モデル式（１１）に含まれるパラメータＡｉ０及びＡｉ１を求めるためのプロットを表している。図１０において、縦軸はＡｉを示し、横軸は実効チャンネル長Ｌｅｆｆの逆数１／Ｌｅｆｆを示す。また、図１０において、２４はＭＯＳトランジスタの各実効チャンネル長Ｌｅｆｆに対して得られたパラメータＡｉのデータ、２５はデータ２４（各実効チャンネル長に対するパラメータＡｉのデータ）に対してフィッティングされた直線である。すなわち、Ａｉを縦軸とし、実効チャンネル長Ｌｅｆｆの逆数１／Ｌｅｆｆを横軸としてプロットを行なう。
以上のように座標軸の設定を行なうと、式（１１）より、直線２５の切片（ｙ切片）はＡｉ０となり、直線２５の傾きはＡｉ１となるので、パラメータＡｉ０及びＡｉ１を求めることができる。
図１１は、これらのパラメータを用いた基板電流Ｉｓｕｂの計算値と基板電流Ｉｓｕｂの実測値との一致の程度を示す図である。具体的には、図１１は、実効チャンネル長Ｌｅｆｆをパラメータとして、従来の基板電流モデルの実験式（６）及び（８）〜（１１）を用いた基板電流Ｉｓｕｂの計算値と基板電流Ｉｓｕｂの実測値とを比較した様子を表している。図１１において、縦軸は基板電流Ｉｓｕｂを示し、横軸はゲート電圧Ｖｇｓを示し、２６は基板電流Ｉｓｕｂの実測値であり、２７は図８〜図１０において求めたパラメータと式（６）及び（８）〜（１１）とを用いた基板電流Ｉｓｕｂの計算結果である。
図１２は、従来技術における基板電流モデルを用いて回路のホットキャリア劣化をシミュレートする方法の手順を示すフロー図である。図１２のフロー図に示す方法は、式（４）〜（６）及び（８）〜（１１）に従って、信頼性シミュレータがトランジスタのホットキャリア劣化をシミュレートするためのステップＳ１〜Ｓ４を含んでいる。
まず、ステップＳ１において、予め抽出されたストレス印加前のトランジスタパラメータによってフレッシュなドレイン電流がシミュレートされる。
次に、ステップＳ２において、式（６）及び（８）〜（１１）により表される基板電流モデル式と、図９及び図１０を用いて説明した方法によって決定されたパラメータｌｃ００、ｌｃ０１、ｌｃ１０、ｌｃ１１、Ａｉ０及びＡｉ１とに基づいて、各実効チャンネル長のＭＯＳトランジスタの基板電流Ｉｓｕｂがシミュレートされる。
次に、ステップＳ３において、式（５）に基づいて各トランジスタの劣化を表すＡｇｅが、回路中におけるドレイン電流Ｉｄ及び基板電流Ｉｓｕｂの関数を時間積分することにより計算される。このとき、ステップＳ１でシミュレートされたドレイン電流Ｉｄと、ステップＳ２でシミュレートされた基板電流Ｉｓｕｂとが使用される。
次に、ステップＳ４において、ステップＳ３で算出されたＡｇｅに基づいて式（４）を使用してトランジスタのホットキャリア劣化（具体的には劣化後のドレイン電流Ｉｄ’）がシミュレートされる。
R.H. Tu 他、Berkeley reliability tools - BERT、IEEE Trans. Compt.-Aided Des. Integrated Circuits & Syst.、アメリカ合衆国、1993年10月 、vol.12、no.10、p.1524-1534 Kuo 他、IEEE Trans. Electron Devices、アメリカ合衆国、1988年 7月、vol.35、p.1004-1011 Quader他、IEEE Trans. Electron Devices、アメリカ合衆国、1993年12月、vol.40、p.2245-2254 Sheu 他、IEEE J. Solid-State Circuits 、アメリカ合衆国、1987年 8月、vol.SC-22、p.558-566 Chan他、IEEE Electron Device Lett.、アメリカ合衆国、1984年12月、vol.EDL-5、p.505-507 Y.Taur他、Fundamentals of Modern VLSI Devices 、アメリカ合衆国、Cambridge University Press、1998年、p.154-158 BTA Technology,Inc、BTABERT User's Manual Version 2.31、アメリカ合衆国、BTA Technology, Inc.、1996年 9月12日、p.2-1〜2-3
R.H. Tu 他、Berkeley reliability tools - BERT、IEEE Trans. Compt.-Aided Des. Integrated Circuits & Syst.、アメリカ合衆国、1993年10月 、vol.12、no.10、p.1524-1534 Kuo 他、IEEE Trans. Electron Devices、アメリカ合衆国、1988年 7月、vol.35、p.1004-1011 Quader他、IEEE Trans. Electron Devices、アメリカ合衆国、1993年12月、vol.40、p.2245-2254 Sheu 他、IEEE J. Solid-State Circuits 、アメリカ合衆国、1987年 8月、vol.SC-22、p.558-566 Chan他、IEEE Electron Device Lett.、アメリカ合衆国、1984年12月、vol.EDL-5、p.505-507 Y.Taur他、Fundamentals of Modern VLSI Devices 、アメリカ合衆国、Cambridge University Press、1998年、p.154-158 BTA Technology,Inc、BTABERT User's Manual Version 2.31、アメリカ合衆国、BTA Technology, Inc.、1996年 9月12日、p.2-1〜2-3
しかしながら、従来のホットキャリア劣化のシミュレーション方法によると、基板電流モデル式（６）及び（８）におけるパラメータｌｃ０、ｌｃ１及びＡｉの実効チャンネル長依存性を表す式（９）〜（１１）が、単なる実効チャンネル長の逆数１／Ｌｅｆｆのみに関する一次式の近似式であって物理的基礎を持たない。このため、従来の基板電流モデルにおいて十分な計算精度を実現するためには、実効チャンネル長依存性を表すパラメータとしてｌｃ００、ｌｃ０１、ｌｃ１０、ｌｃ１１、Ａｉ０及びＡｉ１の６個のパラメータが必要となる。その結果、これら６個のパラメータを実験データから抽出し、該抽出結果から、シミュレータに与えられるモデルパラメータ・ファイルを作成するためには多大な時間が必要となってしまうという問題が生じる。
前記に鑑み、本発明は、実効チャンネル長依存性を持ち且つ少数のパラメータからなる基板電流モデルを新たに作成し、該モデルを使用することにより、計算精度を保ちつつホットキャリア劣化シミュレーションにおけるパラメータ抽出を容易に行なえるようにすることを目的とする。
前記の目的を達成するため、本発明に係る第１の半導体装置の信頼性シミュレーション方法は、半導体装置を構成するＭＯＳトランジスタの基板電流Ｉｓｕｂの予測値に基づいて半導体装置の信頼性シミュレーションを行なう方法であって、基板電流Ｉｓｕｂを
Ｉｓｕｂ＝（Ａｉ／Ｂｉ）・（Ｖｄｓ−Ｖｄｓａｔ）・Ｉｄ・ｅｘｐ（−Ｂｉ・ｌｃ／（Ｖｄｓ−Ｖｄｓａｔ））
（但しＩｄ、Ｖｄｓ、ＶｄｓａｔはそれぞれＭＯＳトランジスタのドレイン電流、ドレイン電圧、飽和ドレイン電圧であり、ｌｃは特性長であり、Ａｉはモデルパラメータであり、Ｂｉは所定の定数である）で表される基板電流モデル式を用いて算出する際に、特性長ｌｃが実効チャンネル長Ｌｅｆｆのｍｃ１乗に比例する（但しｍｃ１は０．２以上で且つ０．３以下の値をとるモデルパラメータである）。
Ｉｓｕｂ＝（Ａｉ／Ｂｉ）・（Ｖｄｓ−Ｖｄｓａｔ）・Ｉｄ・ｅｘｐ（−Ｂｉ・ｌｃ／（Ｖｄｓ−Ｖｄｓａｔ））
（但しＩｄ、Ｖｄｓ、ＶｄｓａｔはそれぞれＭＯＳトランジスタのドレイン電流、ドレイン電圧、飽和ドレイン電圧であり、ｌｃは特性長であり、Ａｉはモデルパラメータであり、Ｂｉは所定の定数である）で表される基板電流モデル式を用いて算出する際に、特性長ｌｃが実効チャンネル長Ｌｅｆｆのｍｃ１乗に比例する（但しｍｃ１は０．２以上で且つ０．３以下の値をとるモデルパラメータである）。
また、第１の半導体装置の信頼性シミュレーション方法において、モデルパラメータｍｃ１は０．２５であることが好ましい。
本発明に係る第２の半導体装置の信頼性シミュレーション方法は、半導体装置を構成するＭＯＳトランジスタの基板電流Ｉｓｕｂの予測値に基づいて半導体装置の信頼性シミュレーションを行なう方法であって、基板電流Ｉｓｕｂを
Ｉｓｕｂ＝（Ａｉ／Ｂｉ）・（Ｖｄｓ−Ｖｄｓａｔ）・Ｉｄ・ｅｘｐ（−Ｂｉ・ｌｃ／（Ｖｄｓ−Ｖｄｓａｔ））
（但しＩｄ、Ｖｄｓ、ＶｄｓａｔはそれぞれＭＯＳトランジスタのドレイン電流、ドレイン電圧、飽和ドレイン電圧であり、ｌｃは特性長であり、Ａｉはモデルパラメータであり、Ｂｉは所定の定数である）で表される基板電流モデル式を用いて算出する際に、モデルパラメータＡｉが実効チャンネル長ＬｅｆｆのＡｉ１乗に比例する（但しＡｉ１はモデルパラメータである）。
Ｉｓｕｂ＝（Ａｉ／Ｂｉ）・（Ｖｄｓ−Ｖｄｓａｔ）・Ｉｄ・ｅｘｐ（−Ｂｉ・ｌｃ／（Ｖｄｓ−Ｖｄｓａｔ））
（但しＩｄ、Ｖｄｓ、ＶｄｓａｔはそれぞれＭＯＳトランジスタのドレイン電流、ドレイン電圧、飽和ドレイン電圧であり、ｌｃは特性長であり、Ａｉはモデルパラメータであり、Ｂｉは所定の定数である）で表される基板電流モデル式を用いて算出する際に、モデルパラメータＡｉが実効チャンネル長ＬｅｆｆのＡｉ１乗に比例する（但しＡｉ１はモデルパラメータである）。
本発明によれば、基板電流モデルの式（６）におけるｌｃ及びＡｉに対して、物理的基礎を持つ実効チャンネル長依存性のモデル式が与えられるため、パラメータ数が少なく且つ高精度の基板電流モデルを実現できる。従って、この本発明に係る新たな基板電流モデルを使用することにより、十分な計算精度を維持しつつ、ホットキャリア劣化シミュレーションにおけるパラメータ抽出を容易に行なうことができる。
具体的には、従来の基板電流モデルにおいては式（９）〜（１１）に含まれる６個のパラメータｌｃ００、ｌｃ０１、ｌｃ１０、ｌｃ１１、Ａｉ０及びＡｉ１が必要であるのに対して、本発明の基板電流モデルにおいては、後述する式（２０）及び（２３）を使用する場合には２個のパラメータＡｉ０及びＡｉ１のみで十分であり、後述する式（２１）及び（２３）を使用する場合には３個のパラメータｍｃ１、Ａｉ０及びＡｉ１のみで十分である。その結果、ＭＯＳトランジタのホットキャリア劣化シミュレーションのためのパラメータ抽出を容易に行なうことができ、それにより、該パラメータ抽出及びそれに伴うモデルパラメータ・ファイル作成に要する時間を大幅に削減することができる。このため、ホットキャリア劣化のシミュレーション技術を広範囲に亘って応用できる。
本発明の一実施形態に係る半導体装置の信頼性シミュレーション方法、具体的にはＭＯＳトランジスタのホットキャリア劣化のシミュレーションを行なう方法においては、物理的基礎を持ち且つ実効チャンネル長依存性を持つ新たな基板電流モデルを作成し、該モデルを使用することにより、パラメータ抽出に伴う従来の問題点を解決するものである。
以下、まず、本発明の基板電流モデルにおける実効チャンネル長依存性の物理的基礎について図面を参照しながら説明し、続いて本発明の基板電流モデル式について説明する。
図１は本発明の基板電流モデルにおける物理的基礎の説明図である。具体的には、図１は、飽和領域で動作するＮチャンネル型ＭＯＳトランジスタのドレイン端におけるキャリアの分布を示している。尚、このキャリアはＮチャンネル型ＭＯＳトランジスタにおいては電子であるが、Ｐチャンネル型ＭＯＳトランジスタでは正孔となる。すなわち、以下の説明は、キャリア等の型や極性を入れ替えればＰチャンネル型ＭＯＳトランジスタにおいても同様に成立する。
図１に示すように、シリコン基板１上にゲート酸化膜３を介してゲート電極２が形成されている。シリコン基板１におけるゲート電極２の一側方にはドレイン領域４が設けられている。ゲート電極２にはゲート電圧Ｖｇｓが印加されている。ドレイン領域４にはドレイン電圧Ｖｄｓ（＞飽和ドレイン電圧Ｖｄｓａｔ）が印加されている。
飽和領域で動作するＭＯＳトランジスタのチャンネル５中のキャリアに対しては、該キャリアが速度飽和となる点６に達するまでは縦（垂直）方向電界の影響が支配的である一方、チャンネル５内の横（水平）方向電界強度が弱いため、チャンネル５中のキャリアはゲート酸化膜３の縦方向電界によりシリコン基板１の表面を流れる。しかし、該キャリアがドレイン領域４に近づくに従って横方向電界強度が増加し、それによりキャリアの移動速度の飽和が起こる。キャリアが速度飽和となる点６からドレイン領域４までの速度飽和領域では、キャリアは一定の飽和速度Ｖsat でドレイン領域４に向かって流れる。この速度飽和領域ではドレイン領域４に近づくに従って下向きの縦方向電界が減少する一方、横方向電界が増加する。このため、速度飽和領域内での電界強度は２次元的な分布を持ち、その結果、キャリアが速度飽和となる点６からドレイン領域４までの間のキャリア流経路７はシリコン基板１の表面から離れてドレイン接合深さＸｊと同程度の深さまで広がることとなる。また、速度飽和領域内でドレイン領域４にさらに近づくと、縦方向電界の向きが反転して上向きとなり、それによってキャリアの空乏化した領域８が形成される。
ところで、基板電流モデル式（６）に現れる特性長ｌｃに関する従来のモデル式（７）にドレイン接合深さＸｊが現れる理由は、ドレイン端の縦方向電界を無視しうる深さがドレイン接合深さＸｊに等しいと仮定しているからである。しかし、前述の速度飽和領域におけるキャリアの分布に基づいて考察すると、ドレイン端の縦方向電界を無視しうる深さはドレイン接合深さＸｊではなく、キャリアの空乏化した領域８の深さＸｄである。なぜなら、キャリア流経路７では横方向電界が支配的であるため、縦方向電界を無視できるからである。そこで、本発明の基板電流モデルにおいては、特性長ｌｃを次式（１２）のようにモデル化する。
ｌｃ＝（εSi・Ｔｏｘ・Ｘｄ／εox）1/2 ・・・（１２）
また、本発明に係る新たな基板電流モデルにおいては、以下に述べるように、式（６）中のｌｃ及びＡｉにおけるゲート電圧Ｖｇｓ及びドレイン電圧Ｖｄｓに対する依存性をモデル化する。ここで、ドレイン端においてはキャリア流経路７中のキャリア密度は一定であると仮定し、このキャリア密度をｎc （／ｃｍ3 ）とする。また、キャリアの空乏化した領域８においてはキャリア密度は近似的に０となり、さらにキャリア密度の減少分−ｎc に等しい電荷密度に相当する上向きの縦方向電界が発生すると仮定する。この上向きの縦方向電界は、ドレイン領域４の正電荷により生じたものである。これらの仮定に基づき、ドレイン端の縦方向電界は次式（１３）によって表される。
また、本発明に係る新たな基板電流モデルにおいては、以下に述べるように、式（６）中のｌｃ及びＡｉにおけるゲート電圧Ｖｇｓ及びドレイン電圧Ｖｄｓに対する依存性をモデル化する。ここで、ドレイン端においてはキャリア流経路７中のキャリア密度は一定であると仮定し、このキャリア密度をｎc （／ｃｍ3 ）とする。また、キャリアの空乏化した領域８においてはキャリア密度は近似的に０となり、さらにキャリア密度の減少分−ｎc に等しい電荷密度に相当する上向きの縦方向電界が発生すると仮定する。この上向きの縦方向電界は、ドレイン領域４の正電荷により生じたものである。これらの仮定に基づき、ドレイン端の縦方向電界は次式（１３）によって表される。
Ｅｘ（０）＝−ｑ・ｎc ・Ｘｄ／εSi・・・（１３）
式（１３）において、ｑは電気素量であり、ｎc はキャリア流経路７中のキャリア密度であり、Ｘｄはキャリアの空乏化した領域８の深さであり、εSiはシリコンの誘電率である。先に述べたように、キャリア流経路７中では横方向電界が支配的であって縦方向電界が無視できるため、キャリア流経路７中の電位φは深さ方向（Ｘ方向）には同電位になっている。この電位は、キャリアの空乏化した領域８における深さＸｄでの電位と等しい。この電位をφ（Ｘｄ）とすると、式（１３）から、ドレイン端の表面電位φ（０）は次式（１４）により表される。
式（１３）において、ｑは電気素量であり、ｎc はキャリア流経路７中のキャリア密度であり、Ｘｄはキャリアの空乏化した領域８の深さであり、εSiはシリコンの誘電率である。先に述べたように、キャリア流経路７中では横方向電界が支配的であって縦方向電界が無視できるため、キャリア流経路７中の電位φは深さ方向（Ｘ方向）には同電位になっている。この電位は、キャリアの空乏化した領域８における深さＸｄでの電位と等しい。この電位をφ（Ｘｄ）とすると、式（１３）から、ドレイン端の表面電位φ（０）は次式（１４）により表される。
φ（０）＝φ（Ｘｄ）−ｑ・ｎc ・Ｘｄ2 ／２εSi・・・（１４）
図２はドレイン端の縦方向電位分布を示している。図２に示すように、キャリア流経路７（Ｘ＞Ｘｄ）中の電位φは縦方向（深さ方向）には一定となっており、その値は、キャリアの空乏化した領域８における深さＸｄでの電位φ（Ｘｄ）に等しい。他方、キャリアの空乏化した領域８（Ｘ≦Ｘｄ）では表面に近づくにつれて電位φが減少し、ドレイン端表面における表面電位φ（０）は式（１４）で表される値となる。
図２はドレイン端の縦方向電位分布を示している。図２に示すように、キャリア流経路７（Ｘ＞Ｘｄ）中の電位φは縦方向（深さ方向）には一定となっており、その値は、キャリアの空乏化した領域８における深さＸｄでの電位φ（Ｘｄ）に等しい。他方、キャリアの空乏化した領域８（Ｘ≦Ｘｄ）では表面に近づくにつれて電位φが減少し、ドレイン端表面における表面電位φ（０）は式（１４）で表される値となる。
ここで、ドレイン端の表面電位φ（０）と、キャリアの空乏化した領域８における深さＸｄでの電位φ（Ｘｄ）との差φ（０）−φ（Ｘｄ）は、各端子電圧が一定である場合には、実効チャンネル長Ｌｅｆｆの大きさに関わらず、近似的に一定であると考えられる。このような条件においては、キャリアの空乏化した領域８の深さＸｄは、キャリア流経路７中のキャリア密度ｎc の関数として、次式（１５）のように表すことができる。
Ｘｄ＝（２εSi・（φ（Ｘｄ）−φ（０））／（ｑ・ｎc ））1/2 ・・・（１５）
また、キャリア流経路７中のキャリア密度ｎc の実効チャンネル長Ｌｅｆｆに対する依存性については以下のように考えることができる。
また、キャリア流経路７中のキャリア密度ｎc の実効チャンネル長Ｌｅｆｆに対する依存性については以下のように考えることができる。
実効チャンネル長が変化した場合にも、飽和領域で動作するＭＯＳトランジスタのドレイン端におけるキャリアの空乏化した領域８の深さＸｄが場所に依らず一定であると考えると、キャリアは、該深さＸｄからドレイン接合深さＸｊまでの間の一定の範囲を経路とすると考えられる。また、キャリアが速度飽和となる点６からドレイン領域４までの速度飽和領域では、キャリアは一定の飽和速度Ｖsat でドレイン領域４に向かって流れる。このため、キャリア流経路７中のキャリア密度ｎc とドレイン電流Ｉｄとは近似的に次式（１６）に示す関係で結ばれる。
Ｉｄ＝ｑ・Ｗ・（Ｘｊ−Ｘｄ）・ｎc ・Ｖsat ・・・（１６）
すなわち、キャリア密度ｎc はドレイン電流Ｉｄに比例する。一方、ドレイン電流Ｉｄは次式（１７）に表されるように実効チャンネル長Ｌｅｆｆに反比例する。
すなわち、キャリア密度ｎc はドレイン電流Ｉｄに比例する。一方、ドレイン電流Ｉｄは次式（１７）に表されるように実効チャンネル長Ｌｅｆｆに反比例する。
Ｉｄ∝１／Ｌｅｆｆ ・・・（１７）
また、式（１６）及び（１７）より、次式（１８）に表されるように、キャリア密度ｎc は実効チャンネル長Ｌｅｆｆに反比例する。
また、式（１６）及び（１７）より、次式（１８）に表されるように、キャリア密度ｎc は実効チャンネル長Ｌｅｆｆに反比例する。
ｎc ∝１／Ｌｅｆｆ ・・・（１８）
また、式（１５）及び（１８）より、キャリアの空乏化した領域８の深さＸｄは、次式（１９）に表されるように、実効チャンネル長Ｌｅｆｆの１／２乗に比例する。
また、式（１５）及び（１８）より、キャリアの空乏化した領域８の深さＸｄは、次式（１９）に表されるように、実効チャンネル長Ｌｅｆｆの１／２乗に比例する。
Ｘｄ∝（Ｌｅｆｆ）1/2 ・・・（１９）
従って、式（１２）及び（１９）より、次式（２０）に表されるように、特性長ｌｃは実効チャンネル長Ｌｅｆｆの１／４乗に比例する。
従って、式（１２）及び（１９）より、次式（２０）に表されるように、特性長ｌｃは実効チャンネル長Ｌｅｆｆの１／４乗に比例する。
ｌｃ∝（Ｌｅｆｆ）1/4 ・・・（２０）
但し、実際のｌｃについては、実効チャンネル長Ｌｅｆｆの１／４乗に厳密に比例するわけではないので、この１／４（つまり０．２５）を、次式（２１）に示すパラメータｍｃ１（但しｍｃ１は０．２以上で且つ０．３以下の値をとる）に置き換える。尚、パラメータｍｃ１の値は、後述するように、ｌｃの値に対してフィッティングを行なうことにより求められる。
但し、実際のｌｃについては、実効チャンネル長Ｌｅｆｆの１／４乗に厳密に比例するわけではないので、この１／４（つまり０．２５）を、次式（２１）に示すパラメータｍｃ１（但しｍｃ１は０．２以上で且つ０．３以下の値をとる）に置き換える。尚、パラメータｍｃ１の値は、後述するように、ｌｃの値に対してフィッティングを行なうことにより求められる。
ｌｃ∝（Ｌｅｆｆ）mc1 ・・・（２１）
本発明に係る新たな基板電流モデルにおいては、ｌｃとＬｅｆｆとの関係式（２０）又は（２１）を用いて、式（６）中のｌｃをモデル化する。
本発明に係る新たな基板電流モデルにおいては、ｌｃとＬｅｆｆとの関係式（２０）又は（２１）を用いて、式（６）中のｌｃをモデル化する。
他方、式（６）中のＡｉについては以下に述べるようにモデル化を行なう。本願発明者の研究によれば、Ａｉは従来技術のような定数ではなく、キャリアの空乏化した領域８の深さＸｄの関数である。ここで、前述のように、キャリアの空乏化した領域８の深さＸｄは、キャリア流経路７中のキャリア密度ｎc の関数である。また、キャリア密度ｎc は式（１８）のように実効チャンネル長Ｌｅｆｆの関数である。従って、本発明に係る新たな基板電流モデルにおいては、Ａｉを、実効チャンネル長Ｌｅｆｆの関数として、次式（２２）のように表す。
Ａｉ∝（Ｌｅｆｆ）Ai1 ・・・（２２）
また、Ａｉが各端子電圧に依存しない場合には、Ａｉ０を比例係数として、Ａｉを次式（２３）のように表す。
また、Ａｉが各端子電圧に依存しない場合には、Ａｉ０を比例係数として、Ａｉを次式（２３）のように表す。
Ａｉ∝Ａｉ０・（Ｌｅｆｆ）Ai1 ・・・（２３）
すなわち、本発明に係る新たな基板電流モデルを用いてＭＯＳトランジスタのホットキャリア劣化をシミュレートする方法においては、基板電流モデル式（６）において、ｌｃに関する新たな式（２０）又は（２１）と、Ａｉに関する新たな式（２２）又は（２３）を使用して、ホットキャリア劣化のシミュレーションを実行する。
すなわち、本発明に係る新たな基板電流モデルを用いてＭＯＳトランジスタのホットキャリア劣化をシミュレートする方法においては、基板電流モデル式（６）において、ｌｃに関する新たな式（２０）又は（２１）と、Ａｉに関する新たな式（２２）又は（２３）を使用して、ホットキャリア劣化のシミュレーションを実行する。
以下、本発明に係る新たな基板電流モデルを用いてＭＯＳトランジスタのホットキャリア劣化をシミュレートする方法、つまり本発明の一実施形態に係る半導体装置の信頼性シミュレーション方法について図面を参照しながら説明する。
まず、本発明に係る新たな基板電流モデルにおけるパラメータ（モデルパラメータ）ｍｃ１、Ａｉ０及びＡｉ１を実験値から抽出する方法について詳しく述べる。
図３は、本発明に係る新たな基板電流モデルのモデルパラメータを実験値から抽出する方法の説明図である。具体的には、図３は、本発明のモデル式（２１）に含まれるモデルパラメータｍｃ１を求めるためのプロットを表している。図３において、縦軸はパラメータｌｃの対数スケールを示し、横軸は実効チャンネル長Ｌｅｆｆの対数スケールを示す。また、図３において、１１は各実効チャンネル長Ｌｅｆｆにおけるパラメータｌｃの値であり、１２はデータ１１（各Ｌｅｆｆにおけるパラメータｌｃの値）に対してフィッティングされた直線であり、１３はデータ１１に対してフィッティングされた傾き１／４の直線である。
尚、各実効チャンネル長Ｌｅｆｆにおけるパラメータｌｃの値としては、例えば、従来技術における図８を用いて説明した方法においてドレイン電圧Ｖｄｓを一電圧、例えば実使用時の動作電圧の上限に固定して抽出したｌｃの値を使用する。この場合、図３の直線１２の傾きは０．２７であり、図３の直線１３の傾き、つまり本発明のモデル式（２０）の理論値１／４＝０．２５に近い。以上のように座標軸の設定を行なうと、図３の直線１２の傾きが式（２１）中のｍｃ１となる。
図４は、本発明に係る新たな基板電流モデルの実験式（２３）に含まれるパラメータＡｉ０及びＡｉ１を求めるためのプロットを表している。図４において、縦軸はパラメータＡｉの対数スケールを示し、横軸は実効チャンネル長Ｌｅｆｆの対数スケールを示す。また、図４において、１４は各実効チャンネル長ＬｅｆｆにおけるパラメータＡｉの値であり、１５はデータ１４（各ＬｅｆｆにおけるパラメータＡｉの値）に対してフィッティングされた直線である。尚、各実効チャンネル長ＬｅｆｆにおけるパラメータＡｉの値としては、例えば、従来技術における図８を用いて説明した方法においてドレイン電圧Ｖｄｓを一電圧、例えば実使用時の動作電圧の上限に固定して抽出したＡｉの値を使用する。
以上のように座標軸の設定を行なうと、式（２３）より、図４の直線１５の切片（ｙ切片）はｌｎ（Ａｉ０）（但しｌｎは自然対数を表す）となり、該直線の傾きはＡｉ１となるので、これらの値から式（２３）のＡｉ０及びＡｉ１を求めることができる。具体的には、本実施形態において、パラメータＡｉ０及びＡｉ１の値としてＡｉ０＝６．６２×１０6 ／ｃｍ及びＡｉ１＝０．４７１が求められた。
次に、モデル式（６）を用いて基板電流のシミュレーションを行なうために、式（６）中のｌｃ及びＡｉの計算に適合する形式にモデル式及びパラメータを改める方法について説明する。
まず、式（６）中のｌｃについては以下のように改める。すなわち、例えば従来技術における図８を用いて説明した方法により、対象となる製造プロセスの代表的な実効チャンネル長Ｌｅｆｆ０に対してパラメータｌｃ０及びｌｃ１を求める。そして、本発明のモデル式（２０）を使用する場合には、従来のモデル式（８）〜（１０）に代えて、モデル式（８）と本発明のモデル式（２０）とを組み合わせた次式（２４）〜（２６）を用いてシミュレーションを実施する。
ｌｃ＝（ｌｃ０’＋ｌｃ１’・Ｖｄｓ）・（Ｔｏｘ）1/2 ・（Ｌｅｆｆ）1/4
・・・（２４）
ｌｃ０’＝ｌｃ０／Ｌｅｆｆ０1/4 ・・・（２５）
ｌｃ１’＝ｌｃ１／Ｌｅｆｆ０1/4 ・・・（２６）
尚、パラメータｌｃ０及びｌｃ１を求めた実効チャンネル長Ｌｅｆｆ０においては、本発明のモデル式（２４）の計算結果と、従来技術のモデル式（８）の計算結果とは一致する。
・・・（２４）
ｌｃ０’＝ｌｃ０／Ｌｅｆｆ０1/4 ・・・（２５）
ｌｃ１’＝ｌｃ１／Ｌｅｆｆ０1/4 ・・・（２６）
尚、パラメータｌｃ０及びｌｃ１を求めた実効チャンネル長Ｌｅｆｆ０においては、本発明のモデル式（２４）の計算結果と、従来技術のモデル式（８）の計算結果とは一致する。
また、パラメータｌｃについて本発明のモデル式（２１）及びパラメータｍｃ１を使用する場合には、本発明のモデル式（２４）〜（２６）に代えて、モデル式（８）と本発明のモデル式（２１）とを組み合わせた次式（２７）〜（２９）を用いてシミュレーションを実施する。
ｌｃ＝（ｌｃ０’＋ｌｃ１’・Ｖｄｓ）・（Ｔｏｘ）1/2 ・（Ｌｅｆｆ）mc1
・・・（２７）
ｌｃ０’＝ｌｃ０／Ｌｅｆｆ０mc1 ・・・（２８）
ｌｃ１’＝ｌｃ１／Ｌｅｆｆ０mc1 ・・・（２９）
また、式（６）中のＡｉを表すモデル式としては、従来のモデル式（１１）に代えて、本発明のモデル式（２３）を用いてシミュレーションを実施する。
・・・（２７）
ｌｃ０’＝ｌｃ０／Ｌｅｆｆ０mc1 ・・・（２８）
ｌｃ１’＝ｌｃ１／Ｌｅｆｆ０mc1 ・・・（２９）
また、式（６）中のＡｉを表すモデル式としては、従来のモデル式（１１）に代えて、本発明のモデル式（２３）を用いてシミュレーションを実施する。
図５は、以上のようにして求められたパラメータを用いた、本発明に係る新たな基板電流モデルによる基板電流Ｉｓｕｂの計算値と基板電流Ｉｓｕｂの実測値との一致の程度を示す図である。具体的には、図５は、実効チャンネル長Ｌｅｆｆをパラメータとして、従来の基板電流モデルの実験式（６）並びに本発明に係る新たな基板電流モデル式（２３）及び（２４）を用いた基板電流Ｉｓｕｂの計算値と基板電流Ｉｓｕｂの実測値とを比較した様子を表している。図５において、縦軸は基板電流Ｉｓｕｂを示し、横軸はゲート電圧Ｖｇｓを示し、１６は基板電流Ｉｓｕｂの実測値であり、１７は図３及び図４において求めたパラメータと式（６）、（２３）及び（２４）とを用いた基板電流Ｉｓｕｂの計算結果である。
図５に示すように、本発明に係る新たな基板電流モデルによる基板電流Ｉｓｕｂの計算結果における実測値に対する誤差は、図１１に示す従来の基板電流モデルによる場合と同程度に小さい。
尚、本発明のモデル式（２４）に代えて本発明のモデル式（２７）を用いた場合、或いは本発明のモデル式（２３）に代えて本発明のモデル式（２２）を用いた場合にも同様の基板電流Ｉｓｕｂの計算結果が得られる。また、式（２２）又は（２３）及び式（２４）又は（２７）におけるパラメータｍｃ１、Ａｉ０及びＡｉ１を求める方法として、前述のようなプロットを用いる方法に代えて、該プロットと等価な数値計算を行なう方法、非線形最小二乗法を用いた数値反復計算によりパラメータを最適化する方法、又はこれらの方法を組み合わせた方法等を利用できる。また、パラメータｍｃ１、Ａｉ０及びＡｉ１を求めるための各方法の一部又は全部をプラグラムとしてパラメータ抽出ソフトウエアに組み込むことにより、パラメータｍｃ１、Ａｉ０及びＡｉ１の算出の一部又は全部を自動化することができる。
また、本発明に係る基板電流モデルおけるｌｃ及びＡｉの実効チャンネル長依存性を表すモデル式（２０）〜（２２）は、ｌｃ及びＡｉの各端子電圧依存性を表すモデル式とは独立している。従って、本発明に係る基板電流モデルおけるｌｃ及びＡｉの実効チャンネル長依存性を表すモデル式（２０）〜（２２）を、本実施形態で用いたモデル式（８）とは異なる他の各端子電圧依存性のモデル式と組み合わせることも可能である。この場合、式（２３）、（２４）又は（２７）は、モデル式（２０）〜（２２）と組み合わされる各端子電圧依存性のモデル式に従って変更される。但し、どのような各端子電圧依存性のモデル式を用いたとしても、特性長ｌｃは実効チャンネル長Ｌｅｆｆの１／４乗又はｍｃ１乗（但しｍｃ１は０．２以上で且つ０．３以下の値をとる）に比例し、パラメータＡｉは実効チャンネル長ＬｅｆｆのＡｉ１乗に比例する。
また、本発明に係る新たな基板電流モデルにおいて、ｌｃ及びＡｉの実効チャンネル長依存性をそれぞれ表す本発明のモデル式のうちのいずれか一方のみを使用し、他方については、それに代えて、本発明のモデル式とは異なる他のモデル式を用いてもよい。
図６は、本発明に係る新たな基板電流モデルを用いて回路のホットキャリア劣化をシミュレートする第１の方法、つまり本発明の一実施形態に係る半導体装置の信頼性シミュレーション方法の手順の一例を示すフロー図である。図６のフロー図に示す方法は、式（４）〜（６）、（２３）及び（２４）に従って、例えばプログラムされたコンピュータを用いた信頼性シミュレータが、トランジスタのホットキャリア劣化をシミュレートするためのステップＳ１１〜Ｓ１４を含んでいる。
まず、ステップＳ１１において、予め抽出されたストレス印加前のトランジスタパラメータによってフレッシュなドレイン電流Ｉｄがシミュレートされる。
次に、ステップＳ１２において、式（６）、（２３）及び（２４）により表される基板電流モデル式と、図４を用いて説明した方法によって決定されたパラメータＡｉ０及びＡｉ１とに基づいて基板電流Ｉｓｕｂがシミュレートされる。
次に、ステップＳ１３において、式（５）に基づいて各トランジスタの劣化を表すＡｇｅが、回路中におけるドレイン電流Ｉｄ及び基板電流Ｉｓｕｂの関数を時間積分することにより計算される。このとき、ステップＳ１１でシミュレートされたドレイン電流Ｉｄと、ステップＳ１２でシミュレートされた基板電流Ｉｓｕｂとが使用される。
次に、ステップＳ１４において、ステップＳ１３で算出されたＡｇｅに基づいて式（４）を使用してトランジスタのホットキャリア劣化（具体的には劣化後のドレイン電流Ｉｄ’）がシミュレートされる。
図７は、本発明に係る新たな基板電流モデルを用いて回路のホットキャリア劣化をシミュレートする第２の方法、つまり本発明の一実施形態に係る半導体装置の信頼性シミュレーション方法の手順の他例を示すフロー図である。図７のフロー図に示す方法は、式（４）〜（６）、（２３）及び（２７）に従って、例えばプログラムされたコンピュータを用いた信頼性シミュレータが、トランジスタのホットキャリア劣化をシミュレートするためのステップＳ２１〜Ｓ２４を含んでいる。
まず、ステップＳ１１と同様にステップＳ２１において、予め抽出されたストレス印加前のトランジスタパラメータによってフレッシュなドレイン電流Ｉｄがシミュレートされる。
次に、ステップＳ２２において、式（６）、（２３）及び（２７）により表される基板電流モデル式と、図３及び図４を用いて説明した方法によって決定されたパラメータｍｃ１、Ａｉ０及びＡｉ１とに基づいて基板電流Ｉｓｕｂがシミュレートされる。
次に、ステップＳ２３において、式（５）に基づいて各トランジスタの劣化を表すＡｇｅが、回路中におけるドレイン電流Ｉｄ及び基板電流Ｉｓｕｂの関数を時間積分することにより計算される。このとき、ステップＳ２１でシミュレートされたドレイン電流Ｉｄと、ステップＳ２２でシミュレートされた基板電流Ｉｓｕｂとが使用される。
次に、ステップＳ２４において、ステップＳ２３で算出されたＡｇｅに基づいて式（４）を使用してトランジスタのホットキャリア劣化（具体的には劣化後のドレイン電流Ｉｄ’）がシミュレートされる。
以上に説明したように、本実施形態によると、基板電流モデルの式（６）におけるｌｃ及びＡｉの実効チャンネル長依存性を表す本発明のモデル式（２０）〜（２２）は、ｌｃ及びＡｉの実効チャンネル長依存性を表す従来のモデル式（９）〜（１１）と異なり、物理的基礎を持つ。このため、本発明に係る新たな基板電流モデルのパラメータ数が少ないにも関わらず、本発明に係る新たな基板電流モデルによる基板電流の計算結果は高精度で実測値と一致する。また、本発明に係る新たな基板電流モデルのパラメータ数が少ないことにより、ＭＯＳトランジタのホットキャリア劣化シミュレーションのためのパラメータ抽出を容易に行なうことができ、それにより、該パラメータ抽出及びそれに伴うモデルパラメータ・ファイル作成に要する時間を大幅に削減することができる。このため、ホットキャリア劣化のシミュレーション技術を広範囲に亘って応用できる。
以上に説明したように、本発明の半導体装置の信頼性シミュレーション方法は、半導体集積回路のホットキャリア劣化現象のシミュレーション方法等に適用した場合に、実効チャンネル長依存性を持つモデル式のパラメータ抽出を容易に行なえ且つ十分な計算精度を保てるという効果が得られ有用である。
１ シリコン基板
２ ゲート電極
３ ゲート酸化膜
４ ドレイン領域
５ チャンネル
６ キャリアが速度飽和となる点
７ キャリア流経路
８ キャリアの空乏化した領域
１１ パラメータの値
１２ パラメータの値１１に対してフィッティングされた直線
１３ パラメータの値１１に対してフィッティングされた直線
１４ パラメータの値
１５ パラメータの値１４に対してフィッティングされた直線
１６ 基板電流の実測値
１７ 基板電流の計算結果
Ｘｄ キャリアの空乏化した領域８の深さ
Ｘｊ ドレイン接合深さ
ｎc キャリア流経路７中のキャリア密度
２ ゲート電極
３ ゲート酸化膜
４ ドレイン領域
５ チャンネル
６ キャリアが速度飽和となる点
７ キャリア流経路
８ キャリアの空乏化した領域
１１ パラメータの値
１２ パラメータの値１１に対してフィッティングされた直線
１３ パラメータの値１１に対してフィッティングされた直線
１４ パラメータの値
１５ パラメータの値１４に対してフィッティングされた直線
１６ 基板電流の実測値
１７ 基板電流の計算結果
Ｘｄ キャリアの空乏化した領域８の深さ
Ｘｊ ドレイン接合深さ
ｎc キャリア流経路７中のキャリア密度
Claims (3)
- 半導体装置を構成するＭＯＳトランジスタの基板電流Ｉｓｕｂの予測値に基づいて前記半導体装置の信頼性シミュレーションを行なう方法であって、
前記基板電流Ｉｓｕｂを
Ｉｓｕｂ＝（Ａｉ／Ｂｉ）・（Ｖｄｓ−Ｖｄｓａｔ）・Ｉｄ・ｅｘｐ（−Ｂｉ・ｌｃ／（Ｖｄｓ−Ｖｄｓａｔ））
（但しＩｄ、Ｖｄｓ、Ｖｄｓａｔはそれぞれ前記ＭＯＳトランジスタのドレイン電流、ドレイン電圧、飽和ドレイン電圧であり、ｌｃは特性長であり、Ａｉはモデルパラメータであり、Ｂｉは所定の定数である）で表される基板電流モデル式を用いて算出する際に、
前記特性長ｌｃが実効チャンネル長Ｌｅｆｆのｍｃ１乗に比例する（但しｍｃ１は０．２以上で且つ０．３以下の値をとるモデルパラメータである）ことを特徴とする半導体装置の信頼性シミュレーション方法。 - 前記モデルパラメータｍｃ１は０．２５であることを特徴とする請求項１に記載の半導体装置の信頼性シミュレーション方法。
- 半導体装置を構成するＭＯＳトランジスタの基板電流Ｉｓｕｂの予測値に基づいて前記半導体装置の信頼性シミュレーションを行なう方法であって、
前記基板電流Ｉｓｕｂを
Ｉｓｕｂ＝（Ａｉ／Ｂｉ）・（Ｖｄｓ−Ｖｄｓａｔ）・Ｉｄ・ｅｘｐ（−Ｂｉ・ｌｃ／（Ｖｄｓ−Ｖｄｓａｔ））
（但しＩｄ、Ｖｄｓ、Ｖｄｓａｔはそれぞれ前記ＭＯＳトランジスタのドレイン電流、ドレイン電圧、飽和ドレイン電圧であり、ｌｃは特性長であり、Ａｉはモデルパラメータであり、Ｂｉは所定の定数である）で表される基板電流モデル式を用いて算出する際に、
前記モデルパラメータＡｉが実効チャンネル長ＬｅｆｆのＡｉ１乗に比例する（但しＡｉ１はモデルパラメータである）ことを特徴とする半導体装置の信頼性シミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004065622A JP2005259777A (ja) | 2004-03-09 | 2004-03-09 | 半導体装置の信頼性シミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004065622A JP2005259777A (ja) | 2004-03-09 | 2004-03-09 | 半導体装置の信頼性シミュレーション方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005259777A true JP2005259777A (ja) | 2005-09-22 |
Family
ID=35085245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004065622A Pending JP2005259777A (ja) | 2004-03-09 | 2004-03-09 | 半導体装置の信頼性シミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005259777A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009093360A1 (ja) * | 2008-01-24 | 2009-07-30 | Nec Corporation | 回路シミュレータおよび回路シミュレーション方法 |
| US8326244B2 (en) | 2007-10-31 | 2012-12-04 | Nec Corporation | Power amplifier, and method of controlling power amplifier |
| WO2021180102A1 (zh) * | 2020-03-13 | 2021-09-16 | 长鑫存储技术有限公司 | 评估器件热载流子效应的方法 |
-
2004
- 2004-03-09 JP JP2004065622A patent/JP2005259777A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8326244B2 (en) | 2007-10-31 | 2012-12-04 | Nec Corporation | Power amplifier, and method of controlling power amplifier |
| WO2009093360A1 (ja) * | 2008-01-24 | 2009-07-30 | Nec Corporation | 回路シミュレータおよび回路シミュレーション方法 |
| JP5206693B2 (ja) * | 2008-01-24 | 2013-06-12 | 日本電気株式会社 | 回路シミュレータおよび回路シミュレーション方法 |
| WO2021180102A1 (zh) * | 2020-03-13 | 2021-09-16 | 长鑫存储技术有限公司 | 评估器件热载流子效应的方法 |
| US11860220B2 (en) | 2020-03-13 | 2024-01-02 | Changxin Memory Technologies, Inc | Method for evaluating hot carrier injection effect of device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8626480B2 (en) | Compact model for device/circuit/chip leakage current (IDDQ) calculation including process induced uplift factors | |
| JP4214775B2 (ja) | 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ | |
| US5825673A (en) | Device, method, and software products for extracting circuit-simulation parameters | |
| US9009638B1 (en) | Estimating transistor characteristics and tolerances for compact modeling | |
| JP2004200461A5 (ja) | ||
| US9898566B2 (en) | Method for automated assistance to design nonlinear analog circuit with transient solver | |
| CN102385650A (zh) | 建构模型参数与电参数之间的映射的方法 | |
| US8849643B2 (en) | Table-lookup-based models for yield analysis acceleration | |
| CN1667810A (zh) | 半导体装置的可靠性仿真方法 | |
| Li | An automatic parameter extraction technique for advanced CMOS device modeling using genetic algorithm | |
| JP5504506B2 (ja) | シミュレーション方法及びシミュレーション装置 | |
| JP4966331B2 (ja) | 半導体回路劣化シミュレーション方法およびコンピュータプログラム媒体 | |
| Yang et al. | Graph-Based Compact Model (GCM) for Efficient Transistor Parameter Extraction: A Machine Learning Approach on 12 nm FinFETs | |
| JP3820172B2 (ja) | 半導体装置の寿命推定方法および信頼性シミュレーション方法 | |
| McAndrew | Compact models for MOS transistors: successes and challenges | |
| JP2005259777A (ja) | 半導体装置の信頼性シミュレーション方法 | |
| US8122406B2 (en) | Generating models for integrated circuits with sensitivity-based minimum change to existing models | |
| Hu | Compact modeling for the changing transistor | |
| US8429592B2 (en) | N/P configurable LDMOS subcircuit macro model | |
| JP2006140284A (ja) | 半導体装置の信頼性シミュレーション方法及び信頼性シミュレータ | |
| Orshansky et al. | Efficient generation of pre-silicon MOS model parameters for early circuit design | |
| JP2005340340A (ja) | 半導体シミュレーション装置および半導体シミュレーション方法 | |
| Cilento et al. | Simulation of ESD protection devices in an advanced CMOS technology using a TCAD workbench based on an ESD calibration methodology | |
| JP2002076331A (ja) | シミュレーション方法 | |
| Nakayama et al. | A self-consistent non-quasi-static MOSFET model for circuit simulation based on transient carrier response |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081028 |