CN108256219A - 一种mos晶体管的器件失配模型的修正方法及系统 - Google Patents

一种mos晶体管的器件失配模型的修正方法及系统 Download PDF

Info

Publication number
CN108256219A
CN108256219A CN201810049422.6A CN201810049422A CN108256219A CN 108256219 A CN108256219 A CN 108256219A CN 201810049422 A CN201810049422 A CN 201810049422A CN 108256219 A CN108256219 A CN 108256219A
Authority
CN
China
Prior art keywords
mismatch
correlative
correlatives
geo
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810049422.6A
Other languages
English (en)
Other versions
CN108256219B (zh
Inventor
廖梦星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810049422.6A priority Critical patent/CN108256219B/zh
Publication of CN108256219A publication Critical patent/CN108256219A/zh
Application granted granted Critical
Publication of CN108256219B publication Critical patent/CN108256219B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种MOS晶体管的器件失配模型的修正方法及系统,所述方法包括如下步骤:确定MOS晶体管的工艺失配参数,并通过加入面积因子geo_fac对各工艺失配参数进行修正以得到各工艺失配参数的修正量;于工艺失配参数的阈值电压的修正计算中加入相关性系数alphavth;根据失配数据调节部分工艺失配参数,以使饱和电流idsat和阈值电压vth的失配只有部分相关性,本发明解决MOS晶体管的器件失配模型的提取问题。

Description

一种MOS晶体管的器件失配模型的修正方法及系统
技术领域
本发明涉及半导体器件失配技术领域,特别是涉及一种MOS晶体管的器件失配模型的修正方法及系统。
背景技术
在集成电路设计和生产过程中,由于不确定性、随机误差、梯度误差等原因,一些设计时完全相同的半导体器件生产后却存在偏差,这便称为半导体器件的失配(mismatch)。器件失配会引起器件结构参数和电学参数变化,从而极大地影响模拟电路的特性。随着半导体生产工艺发展,器件尺寸不断缩小,器件失配主要由随机误差造成,而这种随机误差通常是由集成电路生产工艺引起的。
SPICE(Simulation Program with Integrated Circuit Emphasis)是一款通用的集成电路仿真软件。由于器件失配对集成电路的影响很大,有必要通过软件仿真及早发现并加以修正。目前SPICE软件中缺少针对MOS晶体管的器件失配模型。
传统的失配模型中加入面积因子geo_fac,分别对阈值电压vth、沟道长度lef、沟道宽度wef、栅氧厚度tox进行修正得到阈值电压相关量dvthmis、沟道长度相关量dxlmis、沟道宽度相关量dxwmis、栅氧厚度相关量dtoxmis,面积因子geo_fac、阈值电压相关量dvthmis、沟道长度相关量dxlmis、沟道宽度相关量dxwmis、栅氧厚度相关量dtoxmis按下列公式进行计算:
面积因子 geo_fac=1/sqrt(count*lef*wef*1012)
阈值电压相关量 dvthmis=avth*geo_fac*agauss(0,1,1)
沟道长度相关量 dxlmis=adl*geo_fac*lef*agauss(0,1,1)
沟道宽度相关量 dxwmis=adw*geo_fac*wef*agauss(0,1,1)
栅氧厚度相关量 dtoxmis=atox*geo_fac*tox*agauss(0,1,1)
上述公式中,count、avth、adl、adw、atox分别为器件重复因子、阈值电压修正因子、沟道长度修正因子、沟道宽度修正因子、栅氧厚度修正因子,*为乘号,sqrt为开根号算子沟道长度lef、沟道宽度wef、栅氧厚度tox的单位为米(m)。agauss(nominal_val,abs_variation,sigma)函数是SPICE软件中的用绝对偏移量表征的正态分布函数,其中nominal_val为正态分布的期望值(nominal value),abs_variation为正态分布的绝对偏移量(absolute variation),sigma为正态分布的绝对偏移量的指定级别(specifiedlevel),agauss()函数的取值范围是从nominal_val-abs_variation到nominal_val+abs_variation,该正态分布的标准差为abs_variation/sigma,上述公式中agauss(0,1,1)为一分布在-1到+1范围内的期望值为0、标准方差1/1的随机数。
以这些修正量进行失配仿真得到阈值电压vth失配、饱和电流Idsat分布、长沟道阈值电压vtl的分布,其仿真结果如图1-3,具体数据如表1所示。
表1
从图1和图2来看,对常规大面积的器件,实测失配数据Mismatch Data与失配模型Mismatch model预测值间失配比较小,但从表1看长沟道器件在小面积和大面积时失配严重,如沟道宽度(Width)0.5um、沟道长度(Length)为10um时实测失配数据Mismatch Data为0.0175306,而失配模型Mismatch model预测值为0.00314,两者差异接近一个数量级,如沟道宽度(Width)10um、沟道长度(Length)为10um时实测失配数据Mismatch Data为0.003985,而失配模型Mismatch model预测值为0.000688,两者差异接近一个数量级,在图3中明显看出椭圆圈里的实测数据与模型预测数据相差很大,在0.1ULL工艺中,较强的口袋注入(pocket implant)导致长沟道器件的阈值电压vth失配较大,传统的失配模型不能正确预测长沟道器件的阈值电压vtl(恒定电流法算出的阈值电压)失配。
对此,一种改善的方法考虑在计算阈值vth失配(mismatch)相关量时修改面积因子公式,增加长度限制参数alphal对器件长度(length)进行尺寸限制,alphal根据数据可调,这版模型(model)长度限制参数alphal为3e-7(3×10-7),各相关量修改如下:
长度因子修正值 lefeff=min(lef,alphal)
面积因子修正值 geo_faceff=1/sqrt(count*lefeff*wef*1012)
阈值相关量 dvthmis=avth*geo_faceff*agauss(0,1,1)
由于饱和电流idsat和阈值电压vth的失配(mismatch)有强相关性,修改面积因子也会影响长沟道器件(long channel)的饱和电流idsat失配,如图4和图5所示,模型(model)不符合饱和电流idsat失配变化趋势(trend)。
发明内容
为克服上述现有技术存在的不足,本发明之目的在于提供一种MOS晶体管的器件失配模型的修正方法及系统,以在传统失配模型的基础上,建立针对MOS晶体管的器件失配模型,解决MOS晶体管的器件失配问题。
为达上述及其它目的,本发明提出一种MOS晶体管的器件失配模型的修正方法,包括如下步骤:
步骤一,确定MOS晶体管的工艺失配参数,并通过加入面积因子geo_fac对各工艺失配参数进行修正以得到各工艺失配参数的修正量;
步骤二,于工艺失配参数的阈值电压的修正计算中加入相关性系数alphavth;
步骤三,根据失配数据调节部分工艺失配参数,以使饱和电流idsat和阈值电压vth的失配只有部分相关性。
进一步地,于步骤一中,所述工艺失配参数包括阈值电压、沟道长度、沟道宽度、栅氧厚度、参数偏置电压、界面电容、迁移率、饱和速度。
进一步地,于步骤一中,通过加入面积因子geo_fac,分别对阈值电压、沟道长度、沟道宽度、栅氧厚度、参数偏置电压、界面电容、迁移率、饱和速度进行修正得到阈值电压相关量dvthmis、沟道长度相关量dxlmis、沟道宽度相关量dxwmis、栅氧厚度相关量dtoxmis、参数偏置电压voff相关量、界面电容cit相关量、迁移率u0相关量、饱和速度vsat相关量。
进一步地,所述阈值电压相关量dvthmis、沟道长度相关量dxlmis、沟道宽度相关量dxwmis、栅氧厚度相关量dtoxmis、参数偏置电压voff相关量、界面电容cit相关量、迁移率u0相关量、饱和速度vsat相关量通过如下公式获得:
面积因子geo_fac=1/sqrt(count*lef*wef*1012)
阈值电压相关量dvthmis=avth*geo_fac*agauss(0,1,1)
沟道长度相关量 dxlmis=adl*geo_fac*lef*agauss(0,1,1)
沟道宽度相关量 dxwmis=adw*geo_fac*wef*agauss(0,1,1)
栅氧厚度相关量dtoxmis=atox*geo_fac*tox*agauss(0,1,1)
界面电容相关量dcitmis=acit*geo_fac*agauss(0,1,1)
偏置电压相关量dvoffmis=avoff*geo_fac*agauss(0,1,1)
迁移率相关量 du0mis=au0*geo_fac*agauss(0,1,1)
饱和速度相关量dvsatmis=avsat*geo_fac*agauss(0,1,1)
其中,count、avth、adl、adw、atox分别为器件重复因子、阈值电压修正因子、沟道长度修正因子、沟道宽度修正因子、栅氧厚度修正因子,acit、avoff、au0、avsat分别为器件界面电容修正因子、偏置电压修正因子、迁移虑修正因子、饱和速度修正因子,*为乘号,sqrt为开根号算子沟道长度lef、沟道宽度wef、栅氧厚度tox的单位为米,agauss函数为绝对偏移量表征的正态分布函数。
进一步地,于步骤二中,阈值电压vth相关量公式修改如下:
dvthmis=avth*geo_fac*agauss(0,1,1)*alphavth
其中相关性系数alphavth的数值在0-1之间。
进一步地,于步骤三中,根据失配数据调节阈值电压vth相关量、偏置电压相关量voff、迁移率u0相关量、饱和速度vsat相关量、界面电容cit相关量和相关性系数alphavth,以使饱和电流idsat和阈值电压vth的失配只有部分相关性。
进一步地,所述方法还包括:
增加长度限制参数alphal对器件长度进行尺寸限制,并将其加入到面积因子中得到面积因子修改值;
将部分工艺失配参数中的面积因子变为面积因子修改值。
进一步地,将偏置电压voff相关量、界面电容cit相关量的计算公式中的面积因子更改为面积因子修改值。
进一步地,所述界面电容cit相关量、偏置电压voff相关量的计算公式更改如下:
界面电容相关量dcitmis=acit*geo_faceff*agauss(0,1,1)
偏置电压相关量dvoffmis=avoff*geo_faceff*agauss(0,1,1)。
为达到上述目的,本发明还提供一种MOS晶体管的器件失配模型的修正系统,包括:
失配参数确定单元,用于确定MOS晶体管的工艺失配参数,并通过加入面积因子geo_fac对各工艺失配参数进行修正以得到各工艺失配参数的修正量;
阈值电压修正调整单元,用于于工艺失配参数的阈值电压的修正计算中加入相关性系数alphavth;
调节单元,用于根据失配数据调节部分工艺失配参数,以使饱和电流idsat和阈值电压vth的失配只有部分相关性。
与现有技术相比,本发明一种MOS晶体管的器件失配模型的修正方法及系统通过在现有的失配模型基础上于阈值电压vth相关量公式中增加相关性系数,并增加参数偏置电压voff相关量、界面电容cit(界面态引起的电容)相关量、迁移率u0相关量,饱和速度vsat相关量等工艺失配参数,根据失配数据调节阈值电压vth相关量、偏置电压相关量voff、迁移率u0相关量、饱和速度vsat相关量、界面电容cit相关量和相关性系数alphavth,以使饱和电流idsat和阈值电压vth的失配只有部分相关性,实现了一种针对MOS晶体管的器件失配模型,解决了MOS晶体管的器件失配问题。
附图说明
图1为现有技术中大面积器件阈值电压Vth(vt1)失配示意图;
图2为现有技术中大面积器件饱和电流Idsat失配示意图;
图3为现有技术中长沟道器件阈值电压失配示意图;
图4为现有长沟道器件阈值电压Vth(vt1)失配示意图;
图5为现有长沟道器件饱和电流idsat失配示意图;
图6为本发明一种MOS晶体管的器件失配模型的修正方法的步骤流程图;
图7为本发明的阈值电压Vth(vt1)失配示意图;
图8为本发明的饱和电流Idsat失配示意图;
图9为本发明一种MOS晶体管的器件失配模型的修正系统的系统架构图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用,本说明书中的各项细节亦可基于不同观点与应用,在不背离本发明的精神下进行各种修饰与变更。
图6为本发明一种MOS晶体管的器件失配模型的修正方法的步骤流程图。如图6所示,本发明一种MOS晶体管的器件失配模型的修正方法,包括如下步骤:
步骤601,确定MOS晶体管的工艺失配参数,并通过加入面积因子geo_fac对各工艺失配参数进行修正以得到各工艺失配参数的修正量。在本发明具体实施例中,在现有的失配模型的基础上,增加参数偏置电压voff相关量、界面电容cit(界面态引起的电容)相关量、迁移率u0相关量,饱和速度vsat相关量等工艺失配参数,即所述工艺失配参数包括阈值电压、沟道长度、沟道宽度、栅氧厚度、参数偏置电压、界面电容(界面态引起的电容)、迁移率、饱和速度,即通过加入面积因子geo_fac,分别对阈值电压、沟道长度、沟道宽度、栅氧厚度、参数偏置电压、界面电容(界面态引起的电容)、迁移率、饱和速度进行修正得到阈值电压相关量dvthmis、沟道长度相关量dxlmis、沟道宽度相关量dxwmis、栅氧厚度相关量dtoxmis、参数偏置电压voff相关量、界面电容cit(界面态引起的电容)相关量、迁移率u0相关量,饱和速度vsat相关量。具体地,阈值电压相关量dvthmis、沟道长度相关量dxlmis、沟道宽度相关量dxwmis、栅氧厚度相关量dtoxmis、参数偏置电压voff相关量、界面电容cit(界面态引起的电容)相关量、迁移率u0相关量,饱和速度vsat相关量通过如下公式获得:
面积因子 geo_fac=1/sqrt(count*lef*wef*1012)
阈值电压相关量dvthmis=avth*geo_fac*agauss(0,1,1)
长度相关量 dxlmis=adl*geo_fac*lef*agauss(0,1,1)
宽度相关量 dxwmis=adw*geo_fac*wef*agauss(0,1,1)
栅氧厚度相关量dtoxmis=atox*geo_fac*tox*agauss(0,1,1)
界面电容相关量dcitmis=acit*geo_fac*agauss(0,1,1)
偏置电压相关量dvoffmis=avoff*geo_fac*agauss(0,1,1)
迁移率相关量 du0mis=au0*geo_fac*agauss(0,1,1)
饱和速度相关量dvsatmis=avsat*geo_fac*agauss(0,1,1
上述公式中,count、avth、adl、adw、atox分别为器件重复因子、阈值电压修正因子、沟道长度修正因子、沟道宽度修正因子、栅氧厚度修正因子,acit、avoff、au0、avsat分别为器件界面电容修正因子、偏置电压修正因子、迁移虑修正因子、饱和速度修正因子,*为乘号,sqrt为开根号算子沟道长度lef、沟道宽度wef、栅氧厚度tox的单位为米(m)。agauss(nominal_val,abs_variation,sigma)函数是SPICE软件中的用绝对偏移量表征的正态分布函数,其中nominal_val为正态分布的期望值(nominal value),abs_variation为正态分布的绝对偏移量(absolute variation),sigma为正态分布的绝对偏移量的指定级别(specified level),agauss()函数的取值范围是从nominal_val-abs_variation到nominal_val+abs_variation,该正态分布的标准差为abs_variation/sigma,上述公式中agauss(0,1,1)为一分布在-1到+1范围内的期望值为0、标准方差1/1的随机数。
步骤602,于工艺失配参数的阈值电压的修正计算中加入相关性系数alphavth,其中相关性系数alphavth的数值在0-1之间。具体地,阈值电压vth相关量公式修改如下:
dvthmis=avth*geo_fac*agauss(0,1,1)*alphavth
步骤603,根据失配(mismatch)数据调节阈值电压vth相关量、偏置电压相关量voff、迁移率u0相关量、饱和速度vsat相关量、界面电容cit相关量和相关性系数alphavth,以使饱和电流idsat和阈值电压vth的失配只有部分相关性。
优选地,本发明之MOS晶体管的器件失配模型的修正方法还包括如下步骤:
增加长度限制参数alphal对器件长度(length)进行尺寸限制,并将其加入到面积因子中得到面积因子修改值。具体地,面积因子修改值的计算公式如下:
长度因子修正值 lefeff=min(lef,alphal)
面积因子修正值 geo_faceff=1/sqrt(count*lefeff*wef*1012)
阈值相关量 dvthmis=avth*geo_faceff*agauss(0,1,1)
其中,长度限制参数alphal根据数据可调,在本发明具体实施例中,长度限制参数alphal为3e-7(程序中科学计数法,3×10-7)。
将部分工艺失配参数中的面积因子变为面积因子修改值。在本发明中,仅将偏置电压voff相关量、界面电容cit相关量的计算公式中的面积因子更改为面积因子修改值,具体如下:
界面电容相关量 dcitmis=acit*geo_faceff*agauss(0,1,1)
偏置电压相关量 dvoffmis=avoff*geo_faceff*agauss(0,1,1)。
本发明以该些工艺失配参数的修正量进行失配仿真得到阈值电压vth失配、饱和电流Idsat分布、长沟道阈值电压vtl的分布,其仿真结果如图7-图8,图中菱形块为实测失配数据(Mismatch Data),方形块为模型预测失配数据(Mismatch Model),具体数据如下表2和表3:
表2本发明阈值电压失配表
表3本发明饱和电流失配表
通过表2、表3、图7、图8可见,本发明的仿真数据与实测数据吻合度明显改善,两者在最差情况(长沟道)时的比值最高才2倍(W/L=10/10um时比值2.003),而现有技术在长沟道时两者比值均在5倍以上。
图9为本发明一种MOS晶体管的器件失配模型的修正系统的系统架构图。如图9所示,本发明一种MOS晶体管的器件失配模型的修正系统,包括:失配参数确定单元901、阈值电压修正调整单元902以及调节单元903。
失配参数确定单元901,用于确定MOS晶体管的工艺失配参数,并通过加入面积因子geo_fac对各工艺失配参数进行修正以得到各工艺失配参数的修正量。在本发明具体实施例中,在现有的失配模型的基础上,增加参数偏置电压voff相关量、界面电容cit(界面态引起的电容)相关量、迁移率u0相关量,饱和速度vsat相关量等工艺失配参数,即所述工艺失配参数包括阈值电压、沟道长度、沟道宽度、栅氧厚度、参数偏置电压、界面电容(界面态引起的电容)、迁移率、饱和速度,即通过加入面积因子geo_fac,分别对阈值电压、沟道长度、沟道宽度、栅氧厚度、参数偏置电压、界面电容(界面态引起的电容)、迁移率、饱和速度进行修正得到阈值电压相关量dvthmis、沟道长度相关量dxlmis、沟道宽度相关量dxwmis、栅氧厚度相关量dtoxmis、参数偏置电压voff相关量、界面电容cit(界面态引起的电容)相关量、迁移率u0相关量、饱和速度vsat相关量。具体地,阈值电压相关量dvthmis、沟道长度相关量dxlmis、沟道宽度相关量dxwmis、栅氧厚度相关量dtoxmis、参数偏置电压voff相关量、界面电容cit(界面态引起的电容)相关量、迁移率u0相关量、饱和速度vsat相关量通过如下公式获得:
面积因子 geo_fac=1/sqrt(count*lef*wef*1012)
阈值电压相关量dvthmis=avth*geo_fac*agauss(0,1,1)
长度相关量 dxlmis=adl*geo_fac*lef*agauss(0,1,1)
宽度相关量 dxwmis=adw*geo_fac*wef*agauss(0,1,1)
栅氧厚度相关量dtoxmis=atox*geo_fac*tox*agauss(0,1,1)
界面电容相关量dcitmis=acit*geo_fac*agauss(0,1,1)
偏置电压相关量dvoffmis=avoff*geo_fac*agauss(0,1,1)
迁移率相关量 du0mis=au0*geo_fac*agauss(0,1,1)
饱和速度相关量dvsatmis=avsat*geo_fac*agauss(0,1,1)
上述公式中,count、avth、adl、adw、atox分别为器件重复因子、阈值电压修正因子、沟道长度修正因子、沟道宽度修正因子、栅氧厚度修正因子,acit、avoff、au0、avsat分别为器件界面电容修正因子、偏置电压修正因子、迁移虑修正因子、饱和速度修正因子,*为乘号,sqrt为开根号算子沟道长度lef、沟道宽度wef、栅氧厚度tox的单位为米(m)。agauss(nominal_val,abs_variation,sigma)函数是SPICE软件中的用绝对偏移量表征的正态分布函数,其中nominal_val为正态分布的期望值(nominal value),abs_variation为正态分布的绝对偏移量(absolute variation),sigma为正态分布的绝对偏移量的指定级别(specified level),agauss()函数的取值范围是从nominal_val-abs_variation到nominal_val+abs_variation,该正态分布的标准差为abs_variation/sigma,上述公式中agauss(0,1,1)为一分布在-1到+1范围内的期望值为0、标准方差1/1的随机数。
阈值电压修正调整单元902,用于于工艺失配参数的阈值电压的修正计算中加入相关性系数alphavth,其中相关性系数alphavth的数值在0-1之间。具体地,阈值电压vth相关量公式修改如下:
dvthmis=avth*geo_fac*agauss(0,1,1)*alphavth
调节单元903,用于根据失配(mismatch)数据调节阈值电压vth相关量、偏置电压相关量voff、迁移率u0相关量、饱和速度vsat相关量、界面电容cit相关量和相关性系数alphavth,以使饱和电流idsat和阈值电压vth的失配只有部分相关性。
优选地,本发明之MOS晶体管的器件失配模型的修正系统还包括:
面积因子修正值计算单元,用于增加长度限制参数alphal对器件长度(length)进行尺寸限制,并将其加入到面积因子中得到面积因子修改值。具体地,面积因子修改值的计算公式如下:
长度因子修正值 lefeff=min(lef,alphal)
面积因子修正值 geo_faceff=1/sqrt(count*lefeff*wef*1012)
阈值相关量 dvthmis=avth*geo_faceff*agauss(0,1,1)
其中,长度限制参数alphal根据数据可调,在本发明具体实施例中,长度限制参数alphal为3e-7。
面积因子修改单元,用于将部分工艺失配参数中的面积因子变为面积因子修改值。在本发明中,仅将偏置电压voff相关量、界面电容cit相关量的计算公式中的面积因子更改为面积因子修改值,具体如下:
界面电容相关量 dcitmis=acit*geo_faceff*agauss(0,1,1)
偏置电压相关量dvoffmis=avoff*geo_faceff*agauss(0,1,1)。
综上所述,本发明一种MOS晶体管的器件失配模型的修正方法及系统通过在现有的失配模型基础上于阈值电压vth相关量公式中增加相关性系数,并增加参数偏置电压voff相关量、界面电容cit(界面态引起的电容)相关量、迁移率u0相关量,饱和速度vsat相关量等工艺失配参数,根据失配数据调节阈值电压vth相关量、偏置电压相关量voff、迁移率u0相关量、饱和速度vsat相关量、界面电容cit相关量和相关性系数alphavth,以使饱和电流idsat和阈值电压vth的失配只有部分相关性,实现了一种针对MOS晶体管的器件失配模型,解决了MOS晶体管的器件失配问题。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下,对上述实施例进行修饰与改变。因此,本发明的权利保护范围,应如权利要求书所列。

Claims (10)

1.一种MOS晶体管的器件失配模型的修正方法,包括如下步骤:
步骤一,确定MOS晶体管的工艺失配参数,并通过加入面积因子geo_fac对各工艺失配参数进行修正以得到各工艺失配参数的修正量;
步骤二,于工艺失配参数的阈值电压的修正计算中加入相关性系数alphavth;
步骤三,根据失配数据调节部分工艺失配参数,以使饱和电流idsat和阈值电压vth的失配只有部分相关性。
2.如权利要求1所述的一种MOS晶体管的器件失配模型的修正方法,其特征在于:于步骤一中,所述工艺失配参数包括阈值电压、沟道长度、沟道宽度、栅氧厚度、参数偏置电压、界面电容、迁移率、饱和速度。
3.如权利要求2所述的一种MOS晶体管的器件失配模型的修正方法,其特征在于:于步骤一中,通过加入面积因子geo_fac,分别对阈值电压、沟道长度、沟道宽度、栅氧厚度、参数偏置电压、界面电容、迁移率、饱和速度进行修正得到阈值电压相关量dvthmis、沟道长度相关量dxlmis、沟道宽度相关量dxwmis、栅氧厚度相关量dtoxmis、参数偏置电压voff相关量、界面电容cit相关量、迁移率u0相关量,饱和速度vsat相关量。
4.如权利要求3所述的一种MOS晶体管的器件失配模型的修正方法,其特征在于:所述阈值电压相关量dvthmis、沟道长度相关量dxlmis、沟道宽度相关量dxwmis、栅氧厚度相关量dtoxmis、参数偏置电压voff相关量、界面电容cit相关量、迁移率u0相关量、饱和速度vsat相关量通过如下公式获得:
面积因子geo_fac=1/sqrt(count*lef*wef*1012)
阈值电压相关量dvthmis=avth*geo_fac*agauss(0,1,1)
沟道长度相关量dxlmis=adl*geo_fac*lef*agauss(0,1,1)
沟道宽度相关量dxwmis=adw*geo_fac*wef*agauss(0,1,1)
栅氧厚度相关量dtoxmis=atox*geo_fac*tox*agauss(0,1,1)
界面电容相关量dcitmis=acit*geo_fac*agauss(0,1,1)
偏置电压相关量dvoffmis=avoff*geo_fac*agauss(0,1,1)
迁移率相关量du0mis=au0*geo_fac*agauss(0,1,1)
饱和速度相关量dvsatmis=avsat*geo_fac*agauss(0,1,1)
其中,count、avth、adl、adw、atox分别为器件重复因子、阈值电压修正因子、沟道长度修正因子、沟道宽度修正因子、栅氧厚度修正因子,acit、avoff、au0、avsat分别为器件界面电容修正因子、偏置电压修正因子、迁移虑修正因子、饱和速度修正因子,*为乘号,sqrt为开根号算子沟道长度lef、沟道宽度wef、栅氧厚度tox的单位为米,agauss函数为绝对偏移量表征的正态分布函数。
5.如权利要求4所述的一种MOS晶体管的器件失配模型的修正方法,其特征在于,于步骤二中,阈值电压vth相关量公式修改如下:
dvthmis=avth*geo_fac*agauss(0,1,1)*alphavth
其中相关性系数alphavth的数值在0-1之间。
6.如权利要求5所述的一种MOS晶体管的器件失配模型的修正方法,其特征在于:于步骤三中,根据失配数据调节阈值电压vth相关量、偏置电压相关量voff、迁移率u0相关量、饱和速度vsat相关量和相关性系数alphavth,以使饱和电流idsat和阈值电压vth的失配只有部分相关性。
7.如权利要求6所述的一种MOS晶体管的器件失配模型的修正方法,其特征在于,所述方法还包括:
增加长度限制参数alphal对器件长度进行尺寸限制,并将其加入到面积因子中得到面积因子修改值;
将部分工艺失配参数中的面积因子变为面积因子修改值。
8.如权利要求7所述的一种MOS晶体管的器件失配模型的修正方法,其特征在于:将偏置电压voff相关量、界面电容cit相关量的计算公式中的面积因子更改为面积因子修改值。
9.如权利要求8所述的一种MOS晶体管的器件失配模型的修正方法,其特征在于,所述界面电容cit相关量、偏置电压voff相关量的计算公式更改如下:
界面电容相关量dcitmis=acit*geo_faceff*agauss(0,1,1)
偏置电压相关量dvoffmis=avoff*geo_faceff*agauss(0,1,1)。
10.一种MOS晶体管的器件失配模型的修正系统,包括:
失配参数确定单元,用于确定MOS晶体管的工艺失配参数,并通过加入面积因子geo_fac对各工艺失配参数进行修正以得到各工艺失配参数的修正量;
阈值电压修正调整单元,用于于工艺失配参数的阈值电压的修正计算中加入相关性系数alphavth;
调节单元,用于根据失配数据调节部分工艺失配参数,以使饱和电流idsat和阈值电压vth的失配只有部分相关性。
CN201810049422.6A 2018-01-18 2018-01-18 一种mos晶体管的器件失配模型的修正方法及系统 Active CN108256219B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810049422.6A CN108256219B (zh) 2018-01-18 2018-01-18 一种mos晶体管的器件失配模型的修正方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810049422.6A CN108256219B (zh) 2018-01-18 2018-01-18 一种mos晶体管的器件失配模型的修正方法及系统

Publications (2)

Publication Number Publication Date
CN108256219A true CN108256219A (zh) 2018-07-06
CN108256219B CN108256219B (zh) 2021-08-06

Family

ID=62726984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810049422.6A Active CN108256219B (zh) 2018-01-18 2018-01-18 一种mos晶体管的器件失配模型的修正方法及系统

Country Status (1)

Country Link
CN (1) CN108256219B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113569516A (zh) * 2021-07-30 2021-10-29 上海华虹宏力半导体制造有限公司 一种获取任意比例数的bjt失配模型的方法及系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2306348A1 (en) * 2009-09-17 2011-04-06 Cadence Design Systems, Inc. Modeling and simulating device mismatch for designing integrated circuits
CN102385645A (zh) * 2010-09-03 2012-03-21 上海华虹Nec电子有限公司 电容的器件失配的修正方法
CN102385646A (zh) * 2010-09-03 2012-03-21 上海华虹Nec电子有限公司 Mos晶体管的器件失配的修正方法
CN102928763A (zh) * 2012-11-28 2013-02-13 杭州广立微电子有限公司 一种晶体管关键参数的可寻址测试电路及其测试方法
US8954908B1 (en) * 2013-07-10 2015-02-10 Cadence Design Systems, Inc. Fast monte carlo statistical analysis using threshold voltage modeling
CN104750900A (zh) * 2013-12-31 2015-07-01 上海华虹宏力半导体制造有限公司 具有尺寸可扩展性的jfet仿真方法
CN105302943A (zh) * 2015-09-27 2016-02-03 上海华力微电子有限公司 一种偏置电压显性相关的失配模型及其提取方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2306348A1 (en) * 2009-09-17 2011-04-06 Cadence Design Systems, Inc. Modeling and simulating device mismatch for designing integrated circuits
CN102385645A (zh) * 2010-09-03 2012-03-21 上海华虹Nec电子有限公司 电容的器件失配的修正方法
CN102385646A (zh) * 2010-09-03 2012-03-21 上海华虹Nec电子有限公司 Mos晶体管的器件失配的修正方法
CN102928763A (zh) * 2012-11-28 2013-02-13 杭州广立微电子有限公司 一种晶体管关键参数的可寻址测试电路及其测试方法
US8954908B1 (en) * 2013-07-10 2015-02-10 Cadence Design Systems, Inc. Fast monte carlo statistical analysis using threshold voltage modeling
CN104750900A (zh) * 2013-12-31 2015-07-01 上海华虹宏力半导体制造有限公司 具有尺寸可扩展性的jfet仿真方法
CN105302943A (zh) * 2015-09-27 2016-02-03 上海华力微电子有限公司 一种偏置电压显性相关的失配模型及其提取方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
XIAOBIN YUAN等: "Transistor Mismatch Properties in Deep-Submicrometer CMOS Technologies", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *
刘肃等: "MOS与双极型两级放大器的性能差异分析", 《电力电子技术》 *
康劲松等: "大功率IGBT的PSPICE 仿真模型", 《电气传动自动化》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113569516A (zh) * 2021-07-30 2021-10-29 上海华虹宏力半导体制造有限公司 一种获取任意比例数的bjt失配模型的方法及系统
CN113569516B (zh) * 2021-07-30 2024-02-27 上海华虹宏力半导体制造有限公司 一种获取任意比例数的bjt失配模型的方法及系统

Also Published As

Publication number Publication date
CN108256219B (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
CN109255160B (zh) 基于神经网络的单元延时预测方法和单元延时灵敏度计算方法
CN102385646B (zh) Mos晶体管的器件失配的修正方法
CN102142057A (zh) 应用于mosfet电学仿真的bsim4应力模型
CN101329695B (zh) 检测及建立应用于噪声的mos管模型的方法
CN102968538B (zh) Mos晶体管psp失配模型的建模方法
CN102385650A (zh) 建构模型参数与电参数之间的映射的方法
CN108256219A (zh) 一种mos晶体管的器件失配模型的修正方法及系统
CN105302943B (zh) 一种偏置电压显性相关的失配模型及其提取方法
Lallement et al. Modelling and characterization of non-uniform substrate doping
CN104090999A (zh) 一种sram中mos角模型的制作方法
KR19990083575A (ko) 반도체소자의시뮬레이션방법
CN101571884A (zh) Mosfet bsim3热载流子注入可靠性模型的建模方法
CN105226054B (zh) 一种通用失配模型及其提取方法
CN112733477B (zh) 一种基于误差函数精度补偿的GaN HEMT建模方法
US6581028B1 (en) Profile extraction method and profile extraction apparatus
US6490546B1 (en) Method for obtaining DC convergence for SOI FET models in a circuit simulation program
US8271254B2 (en) Simulation model of BT instability of transistor
Casademunt et al. Relaxation times of non-Markovian processes
US20050144576A1 (en) Design method for semiconductor circuit device, design method for semiconductor circuit, and semiconductor circuit device
US20050203719A1 (en) Method for simulating reliability of semiconductor device
CN108038322A (zh) 一种spice集中模型的建模方法及系统
KR100316314B1 (ko) 비정질화영역 결정방법 및 장치
CN105844006B (zh) 一种mosfet bsim4子电路器件模型及其建模方法
CN105760593B (zh) 一种mos晶体管nbti效应r-d模型参数提取方法
CN102385645B (zh) 电容的器件失配的修正方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant