CN105653745A - 版图验证测试向量的伪错自动构造方法 - Google Patents
版图验证测试向量的伪错自动构造方法 Download PDFInfo
- Publication number
- CN105653745A CN105653745A CN201410642414.4A CN201410642414A CN105653745A CN 105653745 A CN105653745 A CN 105653745A CN 201410642414 A CN201410642414 A CN 201410642414A CN 105653745 A CN105653745 A CN 105653745A
- Authority
- CN
- China
- Prior art keywords
- layer
- wrong
- pseudo
- test
- test vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及集成电路辅助设计软件工具中版图验证领域。在开发集成电路版图验证规则的过程中,测试向量的数量巨大,特别是对于伪错。例如,对于宽金属的间距检查,如果金属的宽度达不到宽金属的标准,即使间距违反最小间距,也是允许的。针对一条设计规则,伪错条件可能不止一个,这种情况下,伪错测例会很多,如果完全靠手工绘制版图,这工作量巨大,并且在处理组合条件时也很容易出错。本发明提出了版图验证测试向量的伪错自动构造方法,通过定义伪错约束,使用软件自动产生完整的测试向量。方法中只需要输入一个拓扑结构正确的版图,就可以自动构造出各种伪错组合的测试用例,大大降低了人工成本。
Description
技术领域
本发明涉及集成电路辅助设计软件工具中版图验证领域。
背景技术
每款集成电路芯片在批量制造前,都需要对版图进行设计规则检查(DesignRuleCheck),只有通过设计规则的验证才能保证流片的成功,这一步叫做版图验证(LayoutVerification)。版图验证工具,例如Calibre工具,会按一定的算法对版图进行几何约束检查,具有通用性,其一个输入是设计规则定义文件(DRCRuleFile),它描述了该工艺下具体的几何约束。不同的集成电路制造工艺会有不同的设计规则定义文件,随着新工艺的不断研制,工艺设计人员也需要开发相应的设计规则文件。
设计规则文件类似于软件编程语言,例如将一个图形与另一个图形进行“或”运算再计算与其它图形的间距。所以,其开发过程与开发一个软件产品类似,都需要一个验证测试过程,即,对于正确的版图,设计规则检查应该通过;反之,对于错误的版图,设计规则检查应该报错。测试规则检查应该通过的用例叫正例,测试规则检查不通过的用例叫反例,正例和反例共同组成了版图验证测试向量(TestPatternVector)。
这里的问题是,测试向量的数量很大,特别是要测试伪错(FalseError)的情况,例如,对于宽金属的间距检查,如果金属的宽度达不到宽金属的标准,即使间距违反最小间距,也是允许的。再例如,对于高压区内有源区间距的检查,如果两个有源区之一不在高压区内,即不在指定的标记层内,即使违反间距值也不应报错。上述两种情况,本应是正例,但如果设计规则检查报错了,说明设计规则文件编写有问题。这也是伪错测例的含义。针对一条设计规则,伪错条件可能不止一个,这种情况下,伪错测例会很多,如果完全靠手工绘制版图,这工作量巨大,并且在处理多个条件的组合时也很容易出错。
本发明提出了一种版图验证测试向量的伪错自动构造方法,通过定义伪错约束,使用软件自动产生完整的测试向量。方法中只需要输入一个拓扑结构正确的版图,就可以自动构造出各种伪错组合的测试用例,大大降低了人工成本。
本发明提出的自动构造方法,已经通过软件程序实现,经过实践,可以将原来1个人月的测试向量开发任务缩短到3人天,大大缩短了测试周期。
发明内容
本发明要解决的技术问题是自动构造版图测试向量,特别是伪错测试向量。
以附图1为例,要测试的物理约束规则是M1层和M2层的间距要大于等于0.8um,同时要求M1层的宽度要大于等于1um,M2层的宽度要大于等于2um(宽金属检查规则),并且M1层和M2层要同时被AA层和DNW层所包含,但不能处于PW层和MIM层所在的区域内(非高压区)。据此,对应的测试向量有:
1)正例:包含M1层,M2层,AA层和DNW层。DNW层包含AA层,M1层和M2层位于AA层内。M1的高度是1um,M2的高度是1.5um。M1和M2的间距是最小值0.8um。
2)反例:包含M1层,M2层,AA层和DNW层。DNW层包含AA层,M1层和M2层位于AA层内。M1的高度是1um,M2的高度是1.5um。M1和M2的间距是0.799um,比最小值0.8um刚好小一个步长0.001。
3)伪错1(M1高度不满足):包含M1层,M2层,AA层和DNW层。DNW层包含AA层,M1层和M2层位于AA层内。M1的高度是0.999um,比最小值刚好小0.001um,M2的高度是1.5um。M1和M2的间距是0.799um,比最小值0.8um刚好小一个步长0.001。
4)伪错2(M2高度不满足):包含M1层,M2层,AA层和DNW层。DNW层包含AA层,M1层和M2层位于AA层内。M1的高度是1um,M2的高度是1.499um,比最小值刚好小0.001um。M1和M2的间距是0.799um,比最小值0.8um刚好小一个步长0.001。
5)伪错3(不存在AA):包含M1层,M2层,DNW层。M1层和M2层位于DNW层内。M1的高度是1um,M2的高度是1.5um。M1和M2的间距是最小值0.799um,比最小值0.8um刚好小一个步长0.001。
6)伪错4(不存在DNW):包含M1层,M2层,AA层。M1层和M2层位于AA层内。M1的高度是1um,M2的高度是1.5um。M1和M2的间距是最小值0.799um,比最小值0.8um刚好小一个步长0.001。
7)伪错5(存在PW):包含M1层,M2层,AA层和DNW层,以及PW层。DNW层包含AA层,M1层和M2层位于AA层内,PW是最外层。M1的高度是1um,M2的高度是1.5um。M1和M2的间距是0.799um,比最小值0.8um刚好小一个步长0.001。
8)伪错6(存在MIM):包含M1层,M2层,AA层和DNW层,以及MIM层。DNW层包含AA层,M1层和M2层位于AA层内,MIM是最外层。M1的高度是1um,M2的高度是1.5um。M1和M2的间距是0.799um,比最小值0.8um刚好小一个步长0.001。
为了自动构造上述测试向量,首先需要给出一个包含全部图形层的版图单元(采用GDS格式文件),即要包括M1层,M2层,AA层,DNW层,PW层和MIM层。它们的具体大小尺寸不用关心,但保证它们间的拓扑结构是正确。这个模板版图是手工完成的。
再者,要定义好约束条件,包括检测条件和伪错条件。这是个文本文件。针对附图1的例子,约束条件有:
GDS文件和约束定义文件是伪错构造和测试向量生成引擎的输入。伪错构造和测试向量生成引擎首先读入版图GDS文件,构造各图形层间的拓扑结构关系。方法是采用基于边的扫描线算法,分别建立X方向上和Y方向上各边的关系。注意这里只需要考虑面对边的关系,即只有两条边在垂直方向上的投影有交叉时才建立它们间的关系。这样,大致有3种边到边的关系,分别是宽度,间距,和包含,如附图3所示。两边距离的缺省就使用GDS文件中画出的距离值,除非约束文件中有明确定义,例如上面给出的M1和M2的两个FIX值,即M1在X方向的宽度要为3um,M2在X方向的宽度要为4um。扫描后建立的关系集合具有正交性,即没有多余和重复的关系,仍两条边的距离都可以通过该关系集合计算出来。
接下来,伪错构造和测试向量生成引擎根据约束文件的定义来构造测试向量:
1)对于正例,调整CHECK指定的间距到最小值(或最大值),其它FALSE_ERROR的间距到最小值(或最大值),保留EXIST图形层,移除NON-EXIST的图形层,并保持其它图形层对边间距离不变。
2)对于反例,调整CHECK指定的间距到比最小值小一个步长(或比最大值大一个步长),其它FALSE_ERROR的间距到最小值(或最大值),保留EXIST图形层,移除NON-EXIST的图形层,并保持其它图形层对边间距离不变。
3)对于伪错测例,首先调整CHECK指定的间距到比最小值小一个步长(或比最大值大一个步长),即让CHECK值违反约束,然后按4)或5)处理。
4)对于违反值的伪错,调整FALSE_ERROR的距离值比规定的最小值小一个步长(或比最大值大一个步长),其它与正例相同;
5)对于EXIST图层伪错,移除该图形,其它与正例相同;
6)对于NON-EXIST图层伪错,增加该图形,其它与正例相同。
测试向量生成引擎具有在保持拓扑结构不变的情况下调整边间距离的能力。它对约束文件中定义的伪错条件进行遍历和组合,最终产生一组版图测试向量(GDS格式)。
最后,针对测试向量中的每一测试单元,运行设计规则验证程序(以Sysnopsys公司的Calibre工具为代表),对运行结果进行如下分析:
1)对于正例和伪错用例,设计规则验证应该通过,否则说明代测试的规则文件书写不正确,即将正确的情况认为是错误的;
2)对于反例,设计规则验证应该报错,否则也说明代测试的规则文件书写不正确,即没有检查出应有的错误情况。
本发明方法总结如附图2。
附图说明
图1:示例了一个典型的含伪错条件的测试用例。要测试的物理约束规则是M1层和M2层的间距要大于等于0.8um,同时要求M1层的宽度要大于等于1um,M2层的宽度要大于等于2um(宽金属检查规则),并且M1层和M2层要同时被AA层和DNW层所包含,但不能处于PW层和MIM层所在的区域内(非高压区)。
图2:示例了版图验证测试向量的伪错自动构造方法的流程。
图3:示例了拓扑关系中边对边的3种关系,包括宽度、间距、和包含。
具体实施方式:
参见附图2:
第一步:手工输入一个GDS版图单元,包含完整的图形层,各图形层间符合正确的拓扑结构关系,但不要求图形的尺寸正确。
第二步:手工编写约束文件,定义测试条件及伪错条件。伪错条件包括两种,一是距离大小值,二是图层是否存在。
第三步:由伪错构造及测试向量生成程序自动根据输入GDS文件和约束文件构造正例、反例、和伪错例的版图测试向量。
第四步:对每一测试用例及代测规则文件调用版图设计规则验证程序进行测试。
第五步:分析测试结果,正例和伪错例应全部通过,反例则应全部报错。
上述第三步到第五步已由计算机软件程序实现自动化构造过程。
Claims (1)
1.一种版图验证测试向量的伪错自动构造方法,其输入是拓扑结构正确的版图单元和定义伪错约束的文件。伪错构造程序使用扫描线算法从版图中提取边对边的拓扑关系,并遍历伪错约束,调整边对边的距离值,输出不同条件下包含正例、反例、及伪错用例的完整测试向量。本方法避免了完全依靠手工的测试向量开发过程。
具体步骤如下:
第一步:手工输入一个包含完整的图形层GDS版图单元。
第二步:手工编写约束文件,定义测试条件及伪错条件。
第三步:由测试向量生成程序自动构造正例、反例、和伪错例的版图测试向量。
第四步:对每一测试用例及代测规则文件调用版图设计规则验证程序进行测试。
第五步:分析测试结果,正例和伪错例应全部通过,反例则应全部报错。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410642414.4A CN105653745A (zh) | 2014-11-14 | 2014-11-14 | 版图验证测试向量的伪错自动构造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410642414.4A CN105653745A (zh) | 2014-11-14 | 2014-11-14 | 版图验证测试向量的伪错自动构造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105653745A true CN105653745A (zh) | 2016-06-08 |
Family
ID=56478769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410642414.4A Pending CN105653745A (zh) | 2014-11-14 | 2014-11-14 | 版图验证测试向量的伪错自动构造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105653745A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107563091A (zh) * | 2017-09-19 | 2018-01-09 | 天津蓝海微科技有限公司 | 一种pcell验证中连接性检查的方法 |
WO2021249129A1 (zh) * | 2020-06-09 | 2021-12-16 | 长鑫存储技术有限公司 | 集成电路版图设计规则文件检查工具及检查方法 |
US11983480B2 (en) | 2020-06-09 | 2024-05-14 | Changxin Memory Technologies, Inc. | Check tool and check method for design rule check rule deck of integrated circuit layout |
-
2014
- 2014-11-14 CN CN201410642414.4A patent/CN105653745A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107563091A (zh) * | 2017-09-19 | 2018-01-09 | 天津蓝海微科技有限公司 | 一种pcell验证中连接性检查的方法 |
CN107563091B (zh) * | 2017-09-19 | 2021-03-16 | 天津蓝海微科技有限公司 | 一种pcell验证中连接性检查的方法 |
WO2021249129A1 (zh) * | 2020-06-09 | 2021-12-16 | 长鑫存储技术有限公司 | 集成电路版图设计规则文件检查工具及检查方法 |
US11983480B2 (en) | 2020-06-09 | 2024-05-14 | Changxin Memory Technologies, Inc. | Check tool and check method for design rule check rule deck of integrated circuit layout |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10521538B2 (en) | Method and system for integrated circuit design with on-chip variation and spatial correlation | |
US8769475B2 (en) | Method, system and software for accessing design rules and library of design features while designing semiconductor device layout | |
US6804808B2 (en) | Redundant via rule check in a multi-wide object class design layout | |
US6871332B2 (en) | Structure and method for separating geometries in a design layout into multi-wide object classes | |
US6883149B2 (en) | Via enclosure rule check in a multi-wide object class design layout | |
TWI708140B (zh) | 用以驗證設計規則檢查疊組之測試佈局的自動產生技術 | |
US9898567B2 (en) | Automatic layout modification tool with non-uniform grids | |
US7707528B1 (en) | System and method for performing verification based upon both rules and models | |
US20130097573A1 (en) | Alignment net insertion for straightening the datapath in a force-directed placer | |
US8707230B1 (en) | Method and system for semiconductor simulation | |
CN105787145A (zh) | 一种提升模拟版图后端验证可靠性的方法 | |
US9934349B2 (en) | Method for verifying design rule checks | |
US20040064796A1 (en) | Correction of spacing violations between pure fill via areas in a multi-wide object class design layout | |
US20190354655A1 (en) | Methods, systems, and computer program products for generating semiconductor circuit layouts | |
CN105653745A (zh) | 版图验证测试向量的伪错自动构造方法 | |
US20240126970A1 (en) | Integrated circuit design system and method | |
US20140019931A1 (en) | Systems and methods for fixing pin mismatch in layout migration | |
CN103646031B (zh) | Drc文件的坐标数据对比方法 | |
US20130212548A1 (en) | Methods for analyzing design rules | |
US8954914B2 (en) | Graphical method and product to assign physical attributes to entities in a high level descriptive language used for VLSI chip design | |
CN112347735A (zh) | 标准单元的检测方法和生成方法、介质、及设备 | |
US8984468B1 (en) | Method to adaptively calculate resistor mesh in IC designs | |
JP2006058413A (ja) | マスクの形成方法 | |
CN104216235B (zh) | 图形预处理方法以及测量图形密度的方法 | |
Chan et al. | Benchmarking of mask fracturing heuristics |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160608 |
|
WD01 | Invention patent application deemed withdrawn after publication |