KR20080094081A

KR20080094081A - 제조 데이터 인덱싱을 위한 방법 및 장치

Info

Publication number: KR20080094081A
Application number: KR1020087021055A
Authority: KR
Inventors: 마이클 지. 맥킨타이어; 알렉스 비어벡; 찰리 리딩; 알프레도 브이. 헤레라
Original assignee: 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date: 2006-01-27
Filing date: 2007-01-25
Publication date: 2008-10-22
Also published as: JP2009524934A; TW200811912A; DE112007000254T5; TWI420567B; KR101331249B1; GB0815171D0; CN101416132A; CN101416132B; WO2007089494A1; US7583833B2; GB2450638A; US20070179663A1; DE112007000254B4

Abstract

데이터 저장을 위해 인덱스를 생성하는 방법, 장치 및 시스템이 제공된다. 제 1 세트의 데이터에 관련된 패턴이 판별된다. 상기 제 1 세트의 데이터가 저장된다. 제 2 세트의 데이터에 관련된 패턴과 상기 제 1 세트의 데이터에 관련된 패턴이 대응하는지가 판별된다. 상기 제 2 세트의 데이터에 관련된 패턴과 상기 제 1 세트의 데이터에 관련된 패턴이 대응한다는 판별에 응답하여, 상기 제 1 세트의 데이터에 관련된 인덱스가 상기 제 2 세트의 데이터에 상관된다.

데이터 인덱싱, 오류 패턴, 컴퓨팅 리소스, 제조 데이터

Description

제조 데이터 인덱싱을 위한 방법 및 장치{METHOD AND APPARATUS FOR MANUFACTURING DATA INDEXING}

일반적으로 본 발명은 반도체 제조분야에 관한 것이며, 좀더 상세하게는 데이터 저장 및/또는 데이터 검색(retrieval)의 효율을 개선시키기 위해서 제조 데이터를 인덱싱하는 방법 및 장치에 관한 것이다.

제조 산업에서의 비약적인 기술 발전의 결과, 많은 새롭고 혁신적인 제조 공정들이 등장했다. 오늘날의 제조 공정들(특히, 반도체 제조 공정들)은, 많은 수의 중요한 공정 스텝(step)들을 요구한다. 이들 공정 스텝들은 일반적으로 꼭 필요한 것들이며, 따라서 정교하게 조정된 다수의 입력들을 요구하는바, 이는 적절한 제조 공정 제어를 유지하기 위함이다. 패키지된 반도체 디바이스를 반도체 원재료(raw material)로부터 만들어 내기 위해서, 반도체 디바이스 제조 공정은 다수의 개별적인 공정 스텝을 요구한다. 반도체 물질을 초기에 성장시키는 것부터, 반도체 결정을 슬라이싱하여 개별 웨이퍼들로 만드는 것, 여러가지 생산 스테이지들(식각, 도핑, 이온 임플란트 등) 및 완료된 디바이스를 패키징하고 최종 테스트하는 것과 같은 다양한 공정들은, 서로 상이하며 또한 특화되어 있기 때문에, 이들 공정들은 상이한 제어 체계(schemes)를 갖는 상이한 생산 위치들(manufacturing locations)에 서 수행될 수 있다.

일반적으로, 일 세트의 공정 스텝들이 반도체 웨이퍼의 그룹에 대해서 수행되는바, 때때로 상기 반도체 웨이퍼의 그룹은 로트(lot)라고 지칭되기도 한다. 예를 들면, 반도체 웨이퍼 위에는, 다수의 상이한 물질들로 구성된 공정층(process layer)이 형성될 수 있다. 이후, 잘 알려진 포토리소그래피 기술을 이용하여, 패터닝된 포로레지스트층이 상기 공정층 위에 형성될 수 있다. 다음으로, 상기 패터닝된 포토레지스트층을 마스크로 이용하여 상기 공정층에 대해서 식각공정이 수행되는 것이 일반적이다. 이러한 식각 공정의 결과, 상기 공정층에는 다양한 피쳐들(features) 또는 객체들(objects)이 형성된다. 예컨대, 이러한 피쳐들은 트랜지스터의 게이트 전극 구조로 이용될 수도 있다. 또한, 많은 경우에 있어, 반도체 웨이퍼의 전기적인 영역들을 격리시키기 위해서, 트렌치 분리 구조가 반도체 웨이퍼의 기판에 형성된다. 이러한 분리 구조의 일례로서, 얕은 트렌치 분리(STI) 구조가 이용될 수 있다.

반도체 제조 설비(manufacturing facility) 내의 제조 툴들(manufacturing tools)은, 제조 프레임워크 또는 프로세싱 모듈들의 네트워크와 통신하는 것이 전형적이다. 일반적으로, 각각의 제조 툴은 장비 인터페이스(equipment interface)에 연결된다. 상기 장비 인터페이스는, 제조 네트워크가 연결되어 있는 머신 인터페이스에 연결되는바, 이에 의해 제조 툴과 제조 프레임워크 사이의 통신이 용이해진다. 일반적으로, 상기 머신 인터페이스는 진보된 공정 제어(Advanced Process Control : APC) 시스템의 일부가 될 수 있다. 상기 APC 시스템은 제어 스트립트를 초기화하는바, 이는 특정한 제조 공정을 수행하는데 필요한 데이터를 자동적으로 검색하는 소프트웨어 프로그램이 될 수도 있다.

도1은 전형적인 반도체 웨이퍼(105)를 도시한다. 일반적으로, 반도체 웨이퍼(105)는 그리드(grid)(150) 내에 정렬된 다수의 개별 반도체 다이(103)를 포함한다. 잘 알려진 포토리소그래피 공정들 및 장비들을 이용하여 패터닝된 포토레지스트층이, 패터닝될 예정인 하나 이상의 공정층들 위에 형성될 수 있다. 포토리소그래피 공정의 일부로서, 노광 공정이 스텝퍼에 의해서 진행되는바, 상기 노광 공정은 적용된 특정 포토마스크에 따라, 한번에 하나의 다이 또는 다수개의 다이(103)에 대해서 수행된다. 상기 패터닝된 포토레지스트층은, 예컨대 폴리실리콘층, 금속층 또는 절연물질층과 같은 하부층(또는, 하부층들)에 대한 식각공정(습식 또는 건식) 동안에 마스크로서 이용될 수 있는바, 이는 원하는 패턴을 상기 하부층에 전사시키기 위함이다. 상기 패터닝된 포토레지스트층은, 하부 공정층으로 복제될 다수의 피쳐들, 예컨대, 라인-타입 피쳐 또는 개구-타입 피쳐를 포함한다.

웨이퍼들을 공정처리하는 경우, 공정처리된 웨이퍼의 많은 부분들에 대해 매우 많은 계측 데이터 및/또는 테스트 데이터가 획득된다.

계측 분석에 관한 데이터 또는 웨이퍼의 부분들에 대한 테스팅 데이터는 매우 큰 데이터 베이스들에 저장된다. 이러한 데이터 베이스들은, 처리되어야만 하고 후속 검색을 위해서 체계화(organization)되어야만 하는 많은 양의 데이터를 축적할 수도 있다. 종종, 상당한 양의 제조 데이터를 획득한 이후에, 엄청나게 큰 양의 데이터가 저장 및 검색을 위해서 이용가능해질 수도 있다.

이제 도2를 참조하면, 종래기술에 따른 전형적인 공정 플로우의 순서도가 예시된다. 제조 시스템은 로트내의 웨이퍼들의 배치(batch)를 공정처리할 수 있다. 웨이퍼의 일부분들에 관한 제조 데이터 예컨대, 계측 데이터 또는 테스팅 결과가 획득된다(블록 220). 예를 들어, 메모리 어레이의 다양한 비트들에 관한 데이터가 획득될 수 있는바, 여기서 상기 데이터는 메모리 어레이 내의 특정 비트가 동작가능한 상태인지 또는 불능인 상태인지를 나타낼 수도 있다. 이후, 상기 시스템은 오류(failure) 데이터의 큰 비트맵들을 저장할 수 있다(블록 230). 상기 비트맵 또는 오류들의 다른 유형들에 관한 데이터를 저장하기 위해서는, 매우 큰 데이터베이스가 이용되는 것이 일반적이다. 이후, 제조 시스템은, 반도체 웨이퍼(105)에 대한 후속 프로세스를 보정하기 위해서, 저장된 상기 데이터를 분석할 수 있다(블록 240).

현재의 계측법에 관련된 문제점들은, 매우 큰 양의 데이터가 저장될 것을 요구하고 있는바, 이는 상당한 정도의 계산(또는, 컴퓨팅 : computing) 리소스 및 시간을 필요로 한다. 메모리 어레이 디바이스 내에서의 오류(failure) 비트들의 정확한 좌표들(coordinates) 또는 다이의 오류 영역들의 정확한 좌표들은 오류 분석을 수행함에 있어서 매우 중요하다. 오류 비트들 또는 다이 영역들의 좌표는, 제조공정 동안의 수율 분석에 있어서도 매우 중요하다. 따라서, 오류 비트들 또는 다이 영역들 각각에 관한 오류 데이터는 후속 검색을 위해서, 세심하게 저장되고 체계화된다. 그러므로, 비교적 작은 규모의 생산 라인인 경우에도, 오류 비트들을 저장 및 체계화하는 것은 매우 과중한 업무가 될 수 있다. 또한, 상기 데이터를 검색하 는 것 역시도, 상당한 정도의 계산 리소스와 처리 시간을 요구한다. 따라서, 거대한 데이터 베이스에 저장된 데이터를 검색 및 분석하는데 소요되는 시간때문에, 후속 공정들에 대한 보정이 지연될 수도 있다. 또한, 상기 오류 데이터를 저장, 체계화, 및 추적하기 위해서, 상당한 정도의 리소스들이 제조 시스템에서 사용되고 있다.

본 발명은, 전술한 바와 같은 문제점들로 인한 효과들 중 하나 이상을 극복하기 위한 것(또는, 적어도 감소시키기 위한 것)이다.

본 발명의 일 양상에 따르면, 데이터 저장을 위해 인덱스를 생성하는 방법이 제공된다. 제 1 세트의 데이터가 저장된다. 제 2 세트의 데이터에 관련된 패턴이 상기 제 1 세트의 데이터에 관련된 패턴에 대응하는가에 대한 판별이 수행된다. 제 2 세트의 데이터에 관련된 패턴이 제 1 세트의 데이터에 관련된 패턴에 대응하는지를 판별하는 것에 응답하여, 제 1 세트의 데이터에 관련된 인덱스가 제 2 세트의 데이터에 상관된다.

본 발명의 다른 양상에 따르면, 데이터 저장을 위해 인덱스를 생성하는 방법이 제공된다. 제조 물품(work piece)의 제 1 부분에 관한 제조 데이터가 수신된다. 제조 물품의 제 1 부분에 관한 데이터에 관련된 오류 패턴이 판별된다. 제조 물품의 제 1 부분에 관한 데이터가 저장된다. 제조 물품의 제 1 부분에 관한 데이터에 관련된 인덱스가 제공된다. 제조 물품의 제 2 부분에 관한 제조 데이터가 수신된다. 제조 물품의 제 2 부분에 관한 데이터에 관련되는 오류 패턴이, 제조 물품의 제 1 부분에 관한 데이터에 관련되는 오류 패턴에 대응하는지가 판별된다. 제조 물품의 제 1 부분에 관한 데이터에 관한 인덱스가, 제조 물품의 제 1 부분에 관한 데이터에 관련된다. 이러한 연관성(association)은, 제조 물품의 제 2 부분에 관련된 오류 패턴이 제조 물품의 제 1 부분에 관련된 오류 패턴에 대응한다는 판별에 기초한다.

본 발명의 다른 양상에 따르면, 데이터 저장을 위해 인덱스를 생성하는 방법이 제공된다. 제 1 제조 물품(work piece)에 관한 제조 데이터가 수신된다. 제 1 제조 물품에 관한 상기 데이터에 관련된 오류 패턴이 판별된다. 인덱스를 이용하여, 상기 제 1 제조 물품에 관한 데이터가 저장된다. 제 2 제조 물품에 관한 제조 데이터가 수신된다. 제조 물품의 제 1 부분에 관한 데이터에 관련된 인덱스가 제공된다. 제조 물품의 제 2 부분에 관한 제조 데이터가 수신된다. 제 2 제조 물품에 관한 데이터에 관련되는 오류 패턴이, 제 1 제조 물품에 관한 데이터에 관련되는 오류 패턴에 대응하는지가 판별된다. 제 1 제조 물품에 관한 제조 데이터에 대한 인덱스가, 제 2 제조 물품에 관한 데이터에 관련된다. 이러한 연관성은, 제 2 제조 물품에 관련된 오류 패턴이 제 1 제조 물품에 관련된 오류 패턴에 대응한다는 판별에 기초하며, 이에 의해, 제 1 제조 물품에 관한 데이터와 제 2 제조 물품에 관한 데이터를 대등화할 수 있다.

본 발명의 다른 양상에 따르면, 데이터 저장을 위해 인덱스를 생성하는 시스템이 제공된다. 상기 시스템은 제조 물품을 공정처리하는 프로세싱 툴을 포함하며, 제조 물품에 관한 제조 데이터를 획득하기 위한 측정 툴을 포함한다. 제조 데이터는 오류 패턴을 나타내는 계측 데이터 및 테스트 데이터 중 적어도 하나를 포함한다. 또한, 상기 시스템은, 제조 물품의 제 1 부분에 관련된 오류 패턴과 제조 물품의 제 2 부분에 관련된 오류 패턴을 판별하는 제어기를 포함한다. 또한, 상기 제어기는 제조 물품의 제 2 부분에 관련된 오류 패턴이 제조 물품의 제 1 부분에 관련된 오류 패턴에 대응하는지를 판별할 수 있다. 또한, 상기 제어기는, 상기 오류 패턴이 제조 물품의 제 2 부분에 관련된다는 판단에 기초하여, 제조 물품의 제 1 부분에 관련된 오류 패턴에 관한 데이터에 대한 인덱스를 제조 물품의 제 2 부분에 관련된 오류 패턴에 관한 데이터에 관련시킬 수 있다.

본 발명의 다른 양상에 따르면, 데이터 저장을 위해 인덱스를 생성하는 장치가 제공된다. 상기 장치는, 제 1 세트의 데이터에 관련된 패턴을 판별하는 수단; 제 1 세트의 데이터를 저장하는 수단; 제 2 세트의 데이터에 관련된 패턴이 제 1 세트의 데이터에 관련된 패턴에 대응하는지를 판별하는 수단; 및 제 2 세트의 데이터에 관련된 패턴이 제 1 세트의 데이터에 관련된 패턴에 대응한다는 판별에 응답하여, 상기 제 1 세트의 데이터에 관련된 인덱스와 제 2 세트의 데이터를 상관시키는 수단을 포함한다.

본 발명의 다른 양상에 따르면, 명령들이 인코딩된 컴퓨터 판독가능한 프로그램 저장 디바이스가 제공되는바, 이는 데이터 저장을 위해 인덱스를 생성하기 위한 것이다. 명령들이 인코딩된 컴퓨터 판독가능한 프로그램 저장 디바이스는, 컴퓨터에 의해 실행될 때 다음의 방법을 수행하는바, 상기 방법은, 제 1 세트의 데이터에 관련된 패턴을 판별하는 단계; 제 1 세트의 데이터를 저장하는 단계; 제 2 세트의 데이터에 관련된 패턴이 제 1 세트의 데이터에 관련된 패턴에 대응하는지를 판별하는 단계; 및 제 2 세트의 데이터에 관련된 패턴이 제 1 세트의 데이터에 관련된 패턴에 대응한다는 판별에 응답하여, 상기 제 1 세트의 데이터에 관련된 인덱스와 제 2 세트의 데이터를 상관시키는 단계를 포함한다.

본 발명은 첨부된 도면과 관련하여 제시된 하기의 설명을 통해 이해될 것이며, 상기 도면들에서 동일한 도면부호는 동일한 구성요소를 나타낸다.

도1은 반도체 제조 시스템에 의해 공정처리될 수 있는 통상적인 반도체 웨이퍼를 도시한다.

도2는 반도체 웨이퍼를 공정처리하기 위한 종래기술에 따른 방법의 순서도를 도시한 것이다.

도3은 본 발명의 예시적인 일실시예에 따른 시스템의 블록도를 도시한다.

도4는 본 발명의 예시적인 일실시예에 따라 복수의 오류 패턴들에 대한 양식화된 다이 레벨 도면을 예시한 것이다.

도5는 본 발명의 예시적인 일실시예에 따라 오류 패턴에 대한 양식화된 웨이퍼 레벨 도면을 예시한 것이다.

도6은 본 발명의 예시적인 일실시예에 따라 오류 패턴에 대한 양식화된 로트 레벨 도면을 예시한 것이다.

도7A는 본 발명의 예시적인 일실시예에 따라, 공정처리 중인 다수의 웨이퍼들에 대해서 제조 파라미터를 예시한 그래프이다.

도7B는 본 발명의 예시적인 일실시예에 따라, 시간에 대해서 제조 파라미터를 예시한 그래프이다.

도8은 본 발명의 예시적인 일실시예에 따른 방법의 단계들을 일례로 도시한 순서도이다.

도9는 본 발명의 예시적인 일실시예에 따라 도8의 데이터 인덱싱 프로세스를 수행하는 것을 좀더 상세히 도시한 순서도이다.

비록, 본 발명에 대해서는 다양한 수정예들 및 대안 형태들이 가능하지만, 이에 관한 특정한 실시예들이 일례로서 도면들에 도시되어 있으며 이하에서 상세히 설명된다. 그러나, 특정 실시예들에 대한 하기의 설명은, 본 발명을 개시된 특정한 형태에 한정시키고자 의도된 것이 아니며, 첨부된 특허청구범의에 정의된 바와 같이 본 발명의 사상 및 범위 내에서 모든 수정예들, 동등물 및 대안적 형태들을 모두 커버하도록 의도되었다는 점을 유의해야 한다.

이하에서, 본 발명의 실시예들이 설명된다. 명료함을 위하여, 실제 구현에서의 모든 특징들이 이 명세서에 기술되는 것은 아니다. 이러한 임의의 실제 구현예를 개발하는데 있어서, 개발자들의 특정한 목적(가령, 시스템과 관련된 제한사항 그리고 사업상의 제한 사항에 부합시키기 위해)을 달성하기 위해, 구현예별로 특정한 많은 사항들이 결정되어야만 한다는 점이 이해되어야 한다. 더 나아가, 이러한 개발 노력은 복잡하고 시간이 걸리는 일일 수 있지만, 그럼에도 불구하고 본 명세서에서 개시된 내용에 의해 도움을 받는 당업자에게는 이러한 개발 노력이 통상적 인 작업일 수도 있음이 이해되어야만 한다.

이하, 첨부된 도면을 참조하여 본 발명이 설명될 것이다. 다양한 구조, 컴퓨터, 공정 툴, 및 시스템들이 설명만을 위한 목적으로 도시되었으며, 그리고 당업자들에게 잘 알려진 상세한 내용으로 인해 본 발명의 의미를 모호하게 만들지 않기 위하여 상기 도면들에 개략적으로 묘사되어 있다. 그럼에도 불구하고, 상기 첨부된 도면들은 본 발명의 실시예들을 서술 및 설명하기 위해 포함된 것들이다. 본 명세서에서 이용되는 용어 및 구절들은, 관련기술의 당업자들에 의해 상기 용어 및 구절들이 이해되는 바와 일관된 의미를 갖도록 이해 및 해석되어야 한다. 용어 혹은 구절에 대한 특별한 정의 즉, 당업자들이 이해하는 바와 같은 일반적이고 통상적인 의미와는 다른 정의는, 본 명세서에서 상기 용어 혹은 구절을 일관적으로 사용하는 것에 내포되지는 않을 것이다. 용어 혹은 구절이 특별한 의미, 즉, 당업자들에 의해 이해되는 바와는 상이한 의미를 갖는 경우에는, 그러한 특정 정의는 상기 용어 혹은 구절의 특정 정의를 직접 및 간접적으로 제공하는 정의 방식으로 본 명세서에서 명시적으로 설명될 것이다.

본 발명의 부분들 및 이에 상응하는 상세한 설명은 소프트웨어, 또는 컴퓨터 메모리 내의 데이터 비트들 상에서 동작하는 알고리즘 및 심볼 표현의 견지에서 제공된다. 이러한 설명 및 표현은 당업자가 다른 당업자에게 자신의 작업의 실체를 효율적으로 전달하기 위한 것이다. 본 명세서에서 사용되는 용어인 알고리즘은, 일반적으로 이용되는 바와같이, 원하는 결과를 가져오는 단계들의 일관된(self-consistent) 시퀀스로 이해된다. 상기 단계들은 물리적인 양(quantity)에 대한 물 리적인 조작(manipulator)을 요구하는 것들이다. 통상적으로, 필수적인 것은 아니지만, 이러한 양들(quantities)은 광학적, 전기적, 또는 자기적 신호의 형태를 가질 수 있는바, 이들 신호들은 저장, 전달, 조합, 비교 및 다른 방법으로 조작될 수 있다. 기본적으로는 공통적으로 사용되기 때문에, 이러한 신호들을 비트들, 값들, 엘리먼트들, 심볼들, 캐릭터들, 텀들(terms), 숫자, 이와 유사한 것들로 지칭하는 것이 편리한 것으로 증명되었다.

그러나, 이러한 용어들 및 유사한 용어들 모두는 적절한 물리적인 양과 연관되어야 하고 단지 이러한 양에 제공된 편리한 라벨(label)이라는 것이 깊이 인식되어야 한다. 특별히 다르게 언급되지 않는한, 또는 논의로부터 명백한 것처럼, "프로세싱(processing)" 또는 "연산(computing)" 또는 "계산(calculating)" 또는 "판별(determining") 또는 "디스플레이(displaying)" 등과 같은 용어들은, 컴퓨터 시스템(또는, 유사한 전자 연산 디바이스)의 동작 및 프로세스들을 지칭하는 것인바, 이는 컴퓨터 시스템의 레지스터들 및 메모리들 내에서 물리적, 전자적 양으로 표현되는 데이터를, 컴퓨터 시스템의 메모리들 또는 레지스터들 또는 정보를 저장, 전송 또는 디스플레이하는 다른 유사한 장치 내에서 물리적인 양으로서 유사하게 표현되는 다른 데이터로 조작 및 변환한다.

반도체 제조와 관련해서, 많은 개별적인 공정들이 존재한다. 많은 경우에 있어서, 제조 물품들(work pieces)(예컨대, 반도체 웨이퍼(105), 반도체 디바이스들, 집적회로 등)은, 다수의 제조 공정 툴들을 단계별로 통과한다. 오류 데이터를 효율적인 방식으로 체계화하고 저장하기 위해서 본 발명의 실시예들이 제공되는바, 이 는 제조 데이터를 저장하기 위해 이용되는 데이터 베이스의 복잡성 및/또는 사이즈를 감소시키기 위함이다. 가령, 메모리 어레이에 관한 오류 비트 맵과 같은 오류 데이터는, 특정한 오류 패턴에 따라 체계화될 수도 있다. 일반적으로, 웨이퍼의 일부분들이 에러를 포함하고 있는 경우, 에러 패턴이 인식될 수도 있다. 이러한 에러 패턴은, 후속으로 공정처리되는 웨이퍼의 일부분들에서 반복될 수도 있으며 또는 다른 웨이퍼들의 일부분들에서 반복될 수도 있다. 이러한 패턴에 근거하여 오류 데이터가 체계화될 수 있다. 이후, 체계화된 상기 오류 데이터는 인덱스될 수 있다. 따라서, 본 발명의 일실시예에서, 오류 패턴 데이터는, 인덱싱 시스템에 따라 데이터베이스에 저장될 수 있다. 이후, 관련 데이터베이스는 오류 패턴들에 관한 데이터를 참고하는 인덱스들을 저장하도록, 체계화될 수 있다. 따라서, 오류 패턴이 인식되는 경우, 저장되었던 실제 오류 데이터를 검색하기 위해서, 상기 인덱스가 사용될 수 있다. 이러한 방식으로, 특정한 오류 패턴이 저장되는 횟수를, 상당한 정도로 통상적으로는 한번 발생할 때마다 한번씩으로, 감소시킬 수 있다. 따라서, 인식되어야 하고 그리고 이전에 저장된 오류 패턴과 상관되어야 하는 추가적인 오류 패턴들은 저장될 필요가 없게 되는바, 이는 저장 공간과 여타의 계산 리소스를 절약할 수 있게한다. 결과적으로, 본 발명의 일실시예에 따르면, 효과적인 방식으로 오류 데이터를 저장 및 검색할 수 있다.

계측 및/또는 테스팅 데이터를 획득하고 그리고 상기 데이터에 관한 패턴을 검출하기 위하여, 본 발명의 실시예들이 제공된다. 상기 패턴은, 웨이퍼 상의 특정한 다이 영역(들)에 관한 에러 패턴들 또는 메모리 어레이에서 메모리 위치들에 관 한 에러 패턴들을 포함한다. 후속으로 획득되는 계측 데이터/테스팅 데이터는, 이후에 분석되며 그리고 이전에 검출된 에러 패턴들과 비교된다. 에러 패턴들에 관한 데이터는, 에러 패턴들에 따라 인덱스될 수 있다. 관련된 데이터베이스가, 상기 인덱스 데이터를 저장하기 위해서 이용될 수 있다. 유사한 또 다른 에러 패턴을 후속으로 조우하게 되는 경우, 관련 데이터베이스로부터 인덱스 데이터가 획득될 수도 있다. 상기 관련 데이터베이스에서 인덱스들의 리스트를 검색함으로써, 이러한 획득이 수행될 수도 있다. 상기 인덱스 데이터는, 상기 에러 패턴에 대응하는 이전에 저장된 계측/테스트 데이터를 지시하는데에 이용될 수도 있다. 달리 말하면, 상기 매칭 인덱스는, 원래 저장된 데이터 뿐만 아니라 새롭게 획득된 데이터에도 관련(또는 상관)될 수 있다. 이러한 방식으로, 특정한 에러 패턴에 관한 일 세트의 실제 계측/테스트 데이터를 저장하고 그리고 후속 검색을 수행하기 위해 그 데이터를 관련-유형 데이터베이스에 인덱싱함으로써, 더 적은 양의 데이터가 저장될 수 있다. 이러한 방식으로, 유사한 에러 패턴들에 관한 각각의 데이터 세트는 저장될 필요가 없기 때문에 계측/테스트 데이터의 분석 효율을 증가시킬 수 있으며, 과도한 컴퓨팅 리소스에 대한 필요성을 감소시킬 수 있다.

이제 도3을 참조하면, 본 발명의 실시예들에 따른 시스템(300)이 도시되어 있다. 상기 시스템(300) 내의 공정 제어기(305)는, 다수의 공정 툴들(310)에 관련한 다양한 동작들을 제어할 수 있다. 또한, 상기 공정 제어기(305)는, 오류 패턴에 관한 검색된 데이터에 기초하여 피드백 및/또는 피드포워드 연결을 수행할 수 있다. 공정 툴들(310)은 다수의 챔버들(325)을 포함할 수 있는바, 이들 챔버들 각각 은 웨이퍼들을 공정처리할 수 있다. 또한, 상기 시스템(300)은, 가령, 공정처리된 반도체 웨이퍼(105)에 관한 계측 데이터, 테스팅 데이터, 성능 데이터, 수율 데이터 등과 같은 제조 데이터를 획득할 수 있다. 또한, 상기 시스템(300)은, 공정처리된 반도체 웨이퍼들(105)에 관한 다양한 유형의 계측 데이터를 획득할 수 있는 다수의 계측 툴들(360)을 포함한다. 또한, 상기 시스템(300)은, 테스팅 유닛(370)을 포함한다. 상기 테스팅 유닛(370)은 하나 이상의 테스팅 디바이스들을 포함할 있는바, 이들은 웨이퍼들, 웨이퍼 상의 다이 영역들, 메모리 어레이의 메모리 위치들, 집적회로 등등을 테스트할 수 있다.

또한, 상기 시스템(300)은 오류 검출 유닛(365)을 포함한다. 오류 검출 유닛(365)은, 공정처리된 웨이퍼의 일부분에 관련된 오류를 검출하기 위해서, 다양한 제조 데이터에 대한 분석을 수행할 수도 있다. 다양한 유형의 데이터 분석 기법이 오류 검출 유닛(365)에 의해 적용될 수도 있다. 예를 들어, 통계적 계산(statistical calculations), 임계치 비교(threshold comparison), 모델-데이터 비교 등등이 오류 검출 유닛(365)에 의해서 이용될 수 있는바, 이는 공정처리된 웨이퍼의 일부분에 관련된 오류 조건을 검출하기 위함이다.

또한, 상기 시스템(300)은 데이터베이스 유닛(340)을 포함한다. 상기 데이터베이스 유닛(340)은 가령, 제조-관련 데이터, 시스템(300)의 동작에 관한 데이터(예컨대, 공정 툴(310)의 상태, 반도체 웨이퍼(105)의 상태 등등)와 같은, 다양한 유형들의 데이터를 저장하기 위해서 제공된다. 제조 데이터는 계측 데이터, 웨이퍼 전기적 테스트(Wafer Electrical Test : WET)에 관한 데이터, 메모리 어레이 읽기/ 쓰기 테스트 등과 같은 테스트 데이터를 포함할 수도 있다. 또한, 상기 데이터베이스 유닛(340)은, 공정 툴(310)에 의해 수행되는 다수의 공정 런들(process runs)에 관련된 툴 상태 데이터를 저장할 수도 있다. 또한, 상기 데이터베이스 유닛(340)은, 툴 상태 데이터 및/또는 웨이퍼 공정처리에 관한 여타의 제조 데이터를 데이터베이스 저장유닛(345) 안에 저장하기 위한 데이터 베이스 서버(342)를 포함할 수도 있다.

더 나아가, 상기 시스템(300)은 관련 데이터베이스(345)를 포함할 수 있다. 상기 제조 데이터에 관한 인덱스 데이터는 관련 데이터베이스(345)에 저장될 수 있다. 일실시예에서, 특정 에러 패턴이 검출되었다라는 표시를 공정 제어기(305)가 수신하는 경우, 공정 제어기(305)는 상기 에러 패턴에 대응하는 인덱스를 검색하기 위해서, 관련 데이터베이스(345)를 스캔할 수 있다. 인덱스를 이용함으로써, 상기 에러 패턴에 관한 실제 데이터가 데이터베이스 유닛(340)으로부터 검색될 수도 있다. 검출된 에러 패턴에 매칭되는 인덱스가 발견되지 않은 경우, 상기 공정 제어기(305)는 새로운 인덱스를 생성하고 그리고 이에 해당하는 에러 패턴 데이터를 저장할 수 있다. 본 발명의 일실시예에서, 관련 데이터베이스(345)는 데이터베이스 유닛(340)과는 별도인 데이터베이스 엔티티일 수 있다. 또 다른 실시예에서, 상기 관련 데이터베이스(345)는 데이터베이스 유닛(340)의 일부가 될 수도 있다.

또한, 상기 시스템(300)은 패턴 분석기 유닛(380)을 포함한다. 상기 패턴 분석기 유닛(380)은, 계측 툴(350), 오류 검출 유닛(360) 및/또는 테스팅 소자(370)로부터의 데이터를 분석할 수 있다. 테스팅 데이터, 계측 데이터, 및/또는 오류 검 출 데이터에 기초하여, 상기 패턴 분석기 유닛(380)은 특정한 에러 패턴을 판별할 수 있다. 상기 에러 패턴은, 메모리 어레이의 로우(row)에서 나타나는 에러들, 일관된 에러 패턴을 갖는 다이의 소정 영역들, 하나의 로트내의 다수의 웨이퍼들에서 공통으로 나타나는 소정 다이 영역의 에러들과 같은, 웨이퍼 상의 다양한 기하학적인 패턴들에 관한 것일 수 있다.

또한, 상기 시스템(300)은 패턴 분류 유닛(390)을 포함한다. 패턴 분류 유닛(390)은, 패턴 분석기 유닛(380)에 의해서 검출되는 에러 패턴들에 대한 분석 및 분류(classification)를 수행할 수 있다. 상기 패턴 분류 유닛(390)은, 메모리 어레이의 로우(row), 웨이퍼의 다이 등에서 볼 수 있는 에러들의 소정 패턴과 같은, 특정한 에러 패턴 유형들을 해독할 수 있다. 시스템(300)에 의해 수행되는 패턴 검출 및 패턴 분류에 기초하여, 특정 에러 패턴에 관한 데이터에 대한 인덱스가 생성될 수 있다. 이후, 상기 데이터는 인덱스 관련성(relationship)을 이용하여 저장될 수도 있는바, 여기서 인덱스 데이터는 관련 데이터베이스(345)에 저장된다. 이러한 방식으로, 특정 에러 패턴에 대한 후속 검출은 시스템(300)에 의해서 인덱스될 수 있으며, 이전에 저장된 데이터 세트에 관계될 수 있다. 따라서, 인덱스된 에러 패턴들에 대한 특정 데이터 세트의 연관성(association)을 이용하기 때문에, 저장되어야하는 데이터의 양은 상당부분 감소할 수 있다.

공정 제어기(305), 오류 검출 유닛(365), 패턴 분석기 유닛(380), 및/또는 패턴 분류 유닛(390)은 소프트웨어 성분, 하드웨어 성분, 펌웨어 성분 및/또는 이들의 조합을 포함할 수도 있다. 더 나아가, 도3에서 블록들로 표시되는 다양한 구 성요소들은 시스템 통신 라인(315)을 통해 서로 통신할 수 있다. 상기 시스템 통신 라인(315)은, 컴퓨터 버스 링크, 전용 하드웨어 통신 링크, 텔레폰 시스템 통신 링크, 무선 통신 링크 및/또는 본 발명에서 개시된 내용의 수혜를 받는 해당 기술분야의 당업자들에 의해 구현될 수 있는 여타의 통신 링크가 될 수 있다.

이제 도4를 참조하면, 웨이퍼의 메모리 어레이 영역과 같은 다이 영역의 예시적인 레이아웃(layout)이 도시되어 있다. 도4는 다이 레벨 테스트 결과를 예시하는바, 공정처리된 웨이퍼의 영역내에 있는 통과(passing : P) 영역 또는 오류(failing : F) 영역을 나타낸다. 전기적 테스트, 메모리 리드 백(read back) 테스트, 계측 분석 등과 같은 다양한 테스트들이 수행되어 다이 영역을 분석할 수 있다. 도4에 도시된 바와 같이, 수직으로 위치한 3개의 오류(F) 섹션들을 포함하는 패턴은, 부분적인 컬럼 오류를 나타낼 수 있다. 이와 같은 특정한 부분적인 컬럼 오류 패턴은, 웨이퍼 상의 다른 다이들의 해당 영역들에서 반복될 수 있다. 또 다른 예시적인 패턴으로는, 대각선으로 패터닝된 오류(F) 영역을 들 수 있다. 또한, 로우의 일부분에 대한 오류 패턴도 검출될 수 있다. 더 나아가, 도4에 도시된 바와 같이, 하나의 컬럼 전체가 또는 하나의 로우 전체가 오류를 가질 수도 있다. 따라서, 메모리 읽기-쓰기 테스트, 전기적 테스트, 계측 분석 등등과 같은 다양한 테스트들에 근거한 다양한 오류 패턴들이 다이의 많은 영역들에서 검출될 수 있으며 그리고 오류 패턴들이 수립될 수 있다. 패턴 분석기 유닛(380)은, 도4에 도시된 바와 같은 대각선 패턴, 부분적 컬럼 패턴, 부분적 로우 패턴, 컬럼 패턴, 로우 패턴 등의 다양한 패턴들을 검출할 수 있으며, 상기 오류들을 특정 패턴에 연관시킬 수 있 다. 이후, 이들 패턴들은 패턴 분류 유닛(390)에 의해서 분류될 수 있다. 이러한 분류화를 이용함으로써, 오류 데이터는 인덱싱되고 그리고 저장될 수 있다. 실제 오류 데이터는 오직 한번만 저장될 수 있는바, 상기 오류 패턴들에 관한 각각의 인덱스가 저장될 수 있다. 이후, 후속으로 검출된 오류 패턴들이 인덱스될 수 있으며, 이전에 저장된 대응 에러 데이터에 참조될 수 있다.

이제 도5를 참조하면, 본 발명의 일실시예에 따른 웨이퍼-레벨 오류 패턴이 예시되어 있다. 도5에는 첫번째 웨이퍼 및 N번째 웨이퍼(여기서, N은 임의의 정수)가 도시되어 있다. 웨이퍼의 특정 영역들에 있는 오류가 인식될 수 있으며, 오류 패턴이 수립될 수 있다. 이들 오류 패턴들은 가령, 첫번째 웨이퍼 및 N번째 웨이퍼와 같은 많은 웨이퍼들에서 반복될 수 있다. 따라서, 첫번째 웨이퍼 상의 오류들에 관한 데이터가 인덱싱되고 저장된다면, N번째 웨이퍼에서 오류들을 검출하는 경우, 상기 첫번째 웨이퍼의 오류들에 관한 데이터를 추출하기 위해서 인덱싱 레퍼런스가 이용될 수 있다. 이 데이터는 N번째 웨이퍼의 오류들에 대해서도 적용가능하다. 따라서, N번째 웨이퍼의 오류들에 관한 세부사항들을 저장하기 위해서는, 첫번째 웨이퍼로부터 얻은 이전에 저장된 데이터를 가리키는 레퍼런스 인덱스만이 저장될 필요가 있으므로, 상당한 정도의 컴퓨팅 리소스들을 절약할 수 있다.

이제 도6을 참조하면, 하나의 로트의 다수의 웨이퍼들에 관한 로트-레벨(lot-level) 오류 패턴이 예시되어 있다. 도6에는 다수의 웨이퍼들(첫번째부터 6번째까지의 웨이퍼들, 즉 610, 620, 630, 640, 650, 660)이 도시되어 있는바, 이들 각각은, 예시된 웨이퍼들 중 몇몇에 대해서 공통적인 오류 영역을 포함한다. 예를 들어, 3번째 및 4번째 웨이퍼(630, 640)는 유사한 오류 패턴들을 포함할 수 있다. 이와 유사하게, 2번째, 5번째 및 6번째 웨이퍼(620, 650, 660)는 유사한 오류 패턴을 포함한다. 따라서, 로트 레벨 기반의 오류 패턴이 수립될 수 있다. 오류의 좌표들이 이용되어, 유사한 오류 패턴들을 구비한 웨이퍼들의 그룹에 관한 오류 데이터를 인덱싱할 수 있다. 다른 웨이퍼들 상에서 유사한 오류들을 조우하게 되는 경우, 에러들 그 자체에 대한 다양한 세부사항들을 저장하는 대신에, 이전에 저장된 데이터에 관한 오류 데이터를 가리키는 인덱스가 저장될 수 있다. 따라서, 로트 레벨 인덱싱 체계가 제공될 수 있는바, 여기서는 오직 소정 갯수의 에러 데이터 세트들만이 저장된다. 이는 하나의 웨이퍼로부터의 오류 데이터의 저장을 제공하는바, 또 다른 웨이퍼 상에서 유사하게 위치한 에러 패턴을 발견하는 경우, 원래(original) 웨이퍼에 관한 데이터가 2번째 웨이퍼에 관한 데이터인 것처럼 이용될 수도 있다.

이러한 방식으로, 하나의 인덱스는, 3번째 및 4번째 웨이퍼들(630, 640)에 관한 데이터에 대응하는 일 세트의 데이터를 참조할 수 있으며, 반면에 제 2 인덱스는 2번째, 5번째 및 6번째 웨이퍼들(620, 650, 660)에 관한 데이터에 대응하는 일 세트의 데이터를 참조할 수 있다. 첫번째 웨이퍼(즉, 로트 내의 다른 모든 웨이퍼들의 오류 패턴들과도 유사하지 않은 오류 패턴을 포함하고 있는 웨이퍼)(610)에 관한 데이터는, 그 자신의 고유한 인덱스를 지정받을 수 있다. 이러한 방식을 통해, 에러 데이터 무결성(integrity)을 여전히 유지하면서도, 상당한 정도의 컴퓨팅 리소스들이 효율적으로 절약될 수 있다.

이제 도7A를 참조하면, 로트내의 특정 웨이퍼들에 대한 파라미터 레벨의 도 면이 예시되어 있다. 다양한 공정 제어 파라미터들이 다수의 웨이퍼들에 대해서 매핑될 수 있다. 이러한 파라미터들의 일례로는 식각기의 파워 곡선, 연마판(polish plate) 상의 하향-압력(down-pressure), 디스펜스 컵(dispense cup)의 스핀 속도(spin speed), 포토리소그래피 공정의 조사(illumination) 파워 등등과 같은 것들을 들 수 있다. 특정 웨이퍼의 프로세싱에 관한 다른 파라미터들은, 식각공정에 관한 RF 곡선, 가스 유량(gas-flow rate) 등등을 포함할 수 있다. 하나의 일례로서, 식각기의 파워 곡선이 다양한 웨이퍼들에 대해서 매핑될 수도 있다. 일례로서, 다수의 웨이퍼들이 차례차례로 공정처리되는 경우, 웨이퍼 파워는 도7A의 램프-업 영역에서 도시된 것처럼 램프-업될 수 있다. 이후, 웨이퍼 파워는 도7A의 안정 영역에 의해 나타난 바와같이, 안정 기간에 도달할 수 있다. 이에 후속하여, 소정 갯수의 웨이퍼들을 공정처리한 이후, 상기 웨이퍼 파워 곡선은 램프 다운될 수 있다. 따라서, 파라미터 레벨 패턴이 다수의 웨이퍼들에 대해서 수립될 수 있다. 이러한 패턴은, 로트마다 유사할 수도 있다. 그러므로, 다양한 로트들에 관한 모든 파라미터 데이터 포인트들을 저장하는 대신에, 한 로트의 파워 곡선의 데이터 포인트들이 저장될 수 있으며, 다른 로트들에 대한 웨이퍼 파워 곡선 패턴은, 인덱스될 수 있으며 그리고 저장된 첫번째 로트에 관한 실제 데이터에 다시 참조될 수 있다. 파워 곡선의 다양한 슬로프 패턴들은, 수용가능한 정확도를 갖게 인덱스될 수도 있다. 이와 유사하게, 다른 파라미터들 역시 유사한 방식으로 매핑될 수 있다. 도7A에 도시된 파워 곡선은, 수많은 다이 영역들, 하나의 웨이퍼 내, 및/또는 웨이퍼 로트에 관한 다양한 파라미터들에도 적용될 수 있다.

이제 도7B를 참조하면, 웨이퍼 상의 특정 영역들에 관한 파라미터 레벨 그래프가, 다양한 시간 기간에 대해서 예시되어 있다. 일례로서, 식각기의 파워 곡선은, 반도체 웨이퍼(105)를 공정처리하는 때에 다양한 시간 기간들을 따라 관측될 수 있다.

예를 들어, 웨이퍼의 영역들이 차례차례로 공정처리되는 경우, 웨이퍼 파워는 도7B의 램프-업 영역에서 도시된 것처럼 램프-업될 수 있다. 이후, 웨이퍼 파워는 도7A의 안정 영역에 의해 나타난 바와같이, 소정의 시간 이후에 안정 기간에 도달할 수 있다. 이에 후속하여, 소정의 시간후에 상기 웨이퍼 파워 곡선은 램프 다운될 수 있다. 따라서, 하나의 웨이퍼 또는 로트내의 다수의 웨이퍼들의 다수의 영역들에 대해서 파라미터 레벨 패턴이 수립될 수 있다.

이제 도8을 참조하면, 본 발명의 예시적인 일실시예에 따른 방법의 순서도가 제공된다. 시스템(300)은 다수의 반도체 웨이퍼들을 공정처리할 수 있다(블록 810). 웨이퍼들에 대한 공정처리에 기초하여, 계측/테스트 데이터가 획득된다(블록 820). 이후, 상기 시스템(300)은 획득된 계측/테스트 데이터에 기초하여, 데이터 인덱싱 절차를 수행한다(블록 830). 획득된 계측/테스트 데이터에 대한 패턴 인식 및 패턴 분류를 수행하기 위해서 상기 데이터 인덱싱 절차가 제공된다. 블록 830의 데이터 인덱싱 절차에 관한 좀더 상세한 내용은 도9를 참조하여 하기에서 설명된다.

데이터 인덱싱 절차를 수행한 후, 상기 시스템(300)은 인덱스된 레퍼런스 데이터를 저장할 수 있다(블록 840). 이후, 저장된 인덱스된 데이터는 유사한 에러 패턴이 검출된 경우 후속 시간 기간에서 검색된다. 따라서, 유사한 에러 패턴들에 관한 제조 데이터는 검출, 해독 및 인덱스될 수 있으며, 이후 또 다른 에러 패턴들을 대체할 수 있다. 이러한 데이터에 근거하여, 프로세스에 대한 조정이 수행될 수 있다(블록 860). 따라서, 저장되어야할 데이터의 양을 감소시킬 수 있으면서도, 분석되고 있는 다수의 웨이퍼들에 대해 상세한 에러 데이터를 제공할 수 있다.

이제 도9를 참조하면, 도8의 블록 830의 데이터 인덱싱 절차를 수행하는 단계들에 대한 좀더 상세한 순서도가 예시된다. 시스템(300)은, 획득된 테스트 데이터 및/또는 계측 데이터를 프로세스할 수 있다(블록 910). 이 프로세스는 오류에 대한 로깅 세부사항(logging details), 오류들의 위치, 오류의 심각성 등등을 포함할 수 있다. 이후, 테스트/계측 데이터를 이용하여 패턴 분석이 수행될 수 있다 (블록 920). 상기 패턴 분석은, 오류/에러들에 관한 패턴의 특정 유형을 검출하는 것을 포함한다. 예를 들어, 상기 프로세스는, 다수의 웨이퍼들에 각각 대응하는 컬럼의 소정 부분이 오류 패턴을 포함하고 있는지를 판별하는 것을 포함할 수 도 있다.

이후, 시스템(300)은, 검출된 패턴이 이전에 검출되었었는지를 판별할 수 있다(블록 930). 상기 패턴이 이전에 검출되지 않았었다는 판별에 따라, 상기 시스템(300)은, 새롭게 발견된 오류 패턴에 대해 새로운 데이터베이스 인덱스 식별자를 생성할 수 있으며, 이를 현재의 샘플에 지정할 수 있다(블록 940). 새로운 데이터베이스 인덱스에 기초하여, 새로운 오류 패턴에 관한 상세 데이터가 패턴 인덱스 테이블에 저장될 수 있다(블록 950). 상기 패턴 인덱스 테이블은 다양한 패턴들에 관한 데이터를 포함할 수 있는바, 이는 오류들에 관한 특정 패턴에 따라 소팅(sorting)되고 그리고 인덱스된 것이다. 새로운 오류 패턴을 기록한 후, 저장된 데이터베이스 데이터에 관한 대응 인덱스가 기록되며 그리고 저장된다. 즉, 레퍼런스 인덱스로서 사용될 오류 패턴이 저장된다(블록 960). 따라서, 새로운 데이터베이스 인덱스 식별자를 생성한 후, 상기 새로운 오류 패턴 데이터가 인덱스 테이블에 저장되며 그리고 실제 해당 데이터를 후속으로 검색하기 위해서 오류 패턴 인덱스 그 자체가 저장된다.

패턴 분석을 수행함에 기초하여, 상기 검출된 패턴이 이전에 이미 검출되었었다고 판별되는 경우(블록 930), 이후 상기 시스템(300)은 이를 현재의 샘플에 지정하기 위해서 오류 패턴 인덱스의 이력을 검색할 수 있다(블록 970). 달리 말해서, 새롭게 발견된 오류 패턴과 이전에 검출된 오류 패턴이 매칭된다면, 상기 오류 패턴 인덱스가 복원된다. 더 나아가, 이후 상기 시스템(300)은 상기 오류 패턴 인덱스를 관련 데이터베이스에 기록 및 저장할 수 있다(블록 960). 상기 시스템(300)은, 인식된 오류 패턴에 대한 실제 데이터를 저장하지 않아도 된다. 그 대신에, 오류들의 인덱스와 저장된 특정 오류 패턴이 서로 매칭된다는 판별에 기초하여, 이전에 저장된 상세한 에러 데이터가 현재 발견된 오류들을 대체할 수 있다. 이러한 방식으로, 인덱싱 특징들에 기초하여, 다양한 에러 데이터의 세부사항들이 저장 및 검색되는바, 예를 들면, 저장된 제조 데이터를 실제로 검색하기 위해서, 오류 데이터를 인덱싱한 관련 데이터베이스를 이용할 수 있다.

본 발명의 실시예들을 이용하는 경우, 데이터 무결성을 희생하는 일 없이 오 류 패턴들에 대한 적절한 기록을 실질적으로 유지할 수 있으면서도, 매우 많은 양의 데이터를 저장해야할 필요성을 감소시킬 수 있다. 공정처리된 웨이퍼의 일부분에 관한 다양한 전기적/계측 데이터를 획득하기 위해 본 발명의 실시예들이 제공된다. 본 발명에서는, 패턴 인식 기법에 기초하여 웨이퍼 오류 데이터를 인덱싱하는 것이 제공된다. 오류 패턴들은 다수의 웨이퍼들 상에서 반복될 수 있다. 오류 패턴에 관한 데이터는 인덱스되고 그리고 저장될 수 있다. 유사한 에러 패턴들을 후속으로 검출하는 것은, 저장된 오리지널 데이터 세트를 가리키는 추가 인덱스들의 생성을 야기할 수도 있다. 따라서, 제 1 오류 패턴과 관련하여 저장된 데이터를 획득하는데에 상기 인덱싱 기능이 이용될 수도 있다. 데이터베이스로부터의 데이터는, 후속으로 검출된 오류 패턴들과 일치하는 것이 일반적이다. 따라서, 모든 오류 패턴들에 관한 데이터를 저장하지 않고서도, 오류 패턴들에 기초하는 레퍼런스 인덱스들을 이용함으로써, 많은 양의 에러 데이터가 제공될 수 있기에, 컴퓨팅 리소스들의 양을 감소시킬 수 있다. 결과적으로, 상대적으로 제한된 컴퓨터 리소스들을 요구하면서도, 웨이퍼 데이터에 대한 더 빠른 액세스가 제공될 수 있다. 본 발명의 실시예들에 따르면, 제조 데이터를 획득, 저장 및/또는 검색함에 있어서 효율성이 개선되기 때문에, 프로세스 생산량(output)에 영향을 줄 수 있다.

본 발명의 가르침에 따른 원리들은, 진보된 공정 제어(Advanced Process Control : APC) 프레임워크에도 구현될 수 있다. APC 프레임워크는 본 발명의 가르침에 따른 제어 전략이 구현될 수 있는, 바람직한 플랫폼이다. 몇몇 실시예들에서, APC 프레임 워크는 공장-전역(factory-wide) 소프트웨어 시스템이 될 수 있다. 그 러므로, 본 발명의 가르침에 따른 제어 전략들은, 공장 플로어(factory floor) 상의 임의의 반도체 제조 툴들에게 실질적으로 적용될 수 있다. 또한, APC 프레임워크는 원격 액세스를 허용하며 공정 성능에 대한 모니터링을 허용한다. 더 나아가, APC 프레임워크를 이용함으로써, 로컬 드라이브들(local drives)에 비해서 데이터 저장이 좀더 용이해지고, 좀더 유연해지며, 저비용으로 가능해진다. APC 프레임워크는 필요한 소프트웨어 코드를 기입함에 있어서 상당한 정도의 유연성을 제공할 수 있기 때문에, 좀더 정교한 유형의 제어를 가능케한다.

본 발명의 가르침에 따른 제어 전략을 APC 프레임워크에 적용하는 것은, 다수의 소프트웨어 구성요소들(software components)을 요구할 수 있다. APC 프레임워크 내의 구성요소들에 부가하여, 컴퓨터 스크립트(script)가, 제어 시스템에 수반되는 각각의 반도체 제조 툴들에 대해서 기입된다. 제조 시스템 내의 반도체 제조 툴이 반도체 제조 팹에서 개시되는 때에, 상기 반도체 제조 툴은, 공정 제어기(가령, 오버레이 제어기)에 의해 요구되는 동작(action)을 개시하기 위해서, 스크립트를 호출하는 것이 일반적이다. 일반적으로, 이들 스크립트들 내에서 제어 방법들이 정의 및 수행된다. 이들 스크립트들의 개발(development)은, 제조 시스템 개발의 상당 부분을 차지할 수 있다. 본 발명에 따른 원리들은 다른 유형들의 제조 프레임워크들에도 적용될 수 있다.

앞서 개시된 특정한 실시예들은 단지 예시적인 것으로, 본 발명은 본 명세서에 개시된 내용의 이점을 갖는 해당 기술분야의 당업자들에게 자명한 방식, 상이하지만 등가적인 방식으로 수정 및 실행될 수 있다. 또한, 하기의 특허청구범위에 기 술된 바를 제외하면, 여기에 도시한 구성 혹은 디자인의 세부사항에 대한 어떠한 제한도 없다. 따라서, 상기 설명된 특정 실시예들은 변경 혹은 수정될 수 있으며, 그러한 모든 변형예들은 본 발명의 범위내에 있다고 고려된다. 따라서, 본 명세서에서 보호받고자 하는 사항은 하기의 특허청구범위에 서술된 바와 같다.

Claims

제 1 세트의 데이터에 관련된 패턴을 판별하는 단계;

상기 제 1 세트의 데이터를 저장하는 단계;

제 2 세트의 데이터에 관련된 패턴과 상기 제 1 세트의 데이터에 관련된 패턴이 대응하는지를 판별하는 단계; 및

상기 제 2 세트의 데이터에 관련된 패턴과 상기 제 1 세트의 데이터에 관련된 패턴이 대응한다는 판별에 응답하여, 상기 제 1 세트의 데이터에 관련된 인덱스를 상기 제 2 세트의 데이터에 상관시키는 단계

를 포함하는 방법.
제 1 항에 있어서,

상기 제 2 세트의 데이터에 대한 분석에 기초하여, 후속 제조물품을 프로세싱하는 단계

를 더 포함하는 방법.
제 1 항에 있어서,

상기 제 2 세트의 데이터에 액세스하기 위한 요청을 수신하는 단계;

상기 요청에 응답하고 상기 인덱스에 기초하여, 상기 제 2 세트의 데이터의 동등물로서 상기 제 1 세트의 데이터를 제공하는 단계

를 더 포함하는 방법.
제 3 항에 있어서,

상기 제 2 세트의 데이터에 관련된 패턴과 상기 제 1 세트의 데이터에 관련된 패턴이 대응하는지를 판별하는 단계는,

반도체 웨이퍼(105)의 적어도 일부에 관련된 오류 패턴이 상기 제 1 세트의 데이터에 관계된 오류 패턴과 실질적으로 유사한지를 판별하는 것을 특징으로 하는 방법.
제 4 항에 있어서,

상기 제 2 세트의 데이터에 관련된 패턴과 상기 제 1 세트의 데이터에 관련된 패턴이 대응하는지를 판별하는 단계는,

제 2 비트 패턴 맵에 관련된 패턴이 제 1 비트 패턴 맵과 실질적으로 유사한지를 판별하는 것을 특징으로 하는 방법.
제 5 항에 있어서,

상기 제 2 비트 패턴 맵에 액세스하기 위한 요청이 수신된 때에, 상기 제 1 비트 패턴 맵을 지시하기 위해서 상기 인덱스를 사용하는 것을 특징으로 하는 방법.
제 1 항에 있어서,

상기 제 1 세트의 데이터를 제 1 데이터베이스(340)에 저장하고 그리고 상기 인덱스를 제 2 데이터베이스(345)에 저장하는 단계

를 더 포함하는 방법.
제 7 항에 있어서,

상기 인덱스를 상기 제 2 데이터베이스(345)에 저장하는 단계는,

상기 인덱스를 관련 데이터베이스(345)에 저장하는 것을 특징으로 하는 방법.
데이터 저장을 위해 인덱스를 생성하는 시스템으로서,

제조물품을 공정처리하는 공정 툴(310);

상기 제조물품에 관한 제조 데이터를 획득하기 위한 계측 툴(360, 370), 상기 제조 데이터는 오류 패턴을 나타내는 계측 데이터와 테스트 데이터 중에서 적어도 하나를 포함하며; 그리고

상기 제조물품의 제 1 부분에 관련된 오류 패턴과 상기 제조물품의 제 2 부분에 관련된 오류 패턴을 판별하는 제어기(305), 상기 제어기(305)는 상기 제조물품의 상기 제 2 부분에 관련된 오류 패턴이 상기 제조물품의 상기 제 1 부분에 관련된 오류 패턴에 대응하는지를 판별하고, 그리고 상기 제조물품의 상기 제 2 부분에 관련된 오류 패턴이 상기 제조물품의 상기 제 1 부분에 관련된 오류 패턴에 대 응한다는 판별에 기초하여 상기 제조물품의 상기 제 1 부분에 관련된 오류 패턴에 관한 데이터에 대한 인덱스를 상기 제 2 부분에 관련된 오류 패턴에 관한 데이터에 관련시킴;

를 포함하는 것을 특징으로 하는 인덱스를 생성하는 시스템.
컴퓨터에 의해 실행될 때 다음의 방법을 수행하는 명령들이 인코딩된 컴퓨터 판독가능한 프로그램 저장 디바이스에 있어서, 상기 방법은,

제 1 세트의 데이터에 관련된 패턴을 판별하는 단계;

상기 제 1 세트의 데이터를 저장하는 단계;

제 2 세트의 데이터에 관련된 패턴과 상기 제 1 세트의 데이터에 관련된 패턴이 대응하는지를 판별하는 단계; 및

상기 제 2 세트의 데이터에 관련된 패턴과 상기 제 1 세트의 데이터에 관련된 패턴이 대응한다는 판별에 응답하여, 상기 제 1 세트의 데이터에 관련된 인덱스를 상기 제 2 세트의 데이터에 상관시키는 단계

를 포함하는 컴퓨터 판독가능한 프로그램 저장 디바이스.