JP4057928B2 - 半導体パターン評価システム - Google Patents

半導体パターン評価システム Download PDF

Info

Publication number
JP4057928B2
JP4057928B2 JP2003033522A JP2003033522A JP4057928B2 JP 4057928 B2 JP4057928 B2 JP 4057928B2 JP 2003033522 A JP2003033522 A JP 2003033522A JP 2003033522 A JP2003033522 A JP 2003033522A JP 4057928 B2 JP4057928 B2 JP 4057928B2
Authority
JP
Japan
Prior art keywords
pattern
evaluated
shape
feature
feature amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003033522A
Other languages
English (en)
Other versions
JP2004247394A (ja
Inventor
麻紀 田中
千絵 宍戸
亮 中垣
裕治 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2003033522A priority Critical patent/JP4057928B2/ja
Priority to US10/648,231 priority patent/US7216311B2/en
Publication of JP2004247394A publication Critical patent/JP2004247394A/ja
Application granted granted Critical
Publication of JP4057928B2 publication Critical patent/JP4057928B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002Characteristic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体の製造工程においてウェーハ上に形成された回路パターンの加工結果の良否を評価する半導体パターン評価システムに関し、特に、半導体パターンにより形成されるデバイス回路の特性を推定することにより半導体パターンを評価する方法に適用して有効な技術に関する。
【0002】
【従来の技術】
従来の比較的ゲート長の長い半導体回路パターンにおいては、トランジスタの電気特性は、主にゲート配線部分の配線幅(ゲート長)に依存していた。このため、従来、半導体の製造プロセスにおいては、計測専用の電子顕微鏡(測長SEM)を用いてこのパターンの配線幅を計測・管理していた。
【0003】
しかし、近年急速にすすむ微細化に伴い、トランジスタの短チャネル化が進み、デバイス特性を決める形状パラメタは配線幅のみではなくなってきた。
【0004】
ここで、ゲート配線のパターン断面形状の違いについて説明する。
【0005】
図2は、ゲート配線パターンの形状および異常形状の説明図である。
【0006】
図2において、図2の(a)は、一般的に最も望ましいと考えられている形状を示しており、パターン側壁の傾斜角がほぼ垂直であり、かつ、パターン底部に裾引きなどを生じていない。
【0007】
これに対して、図2の(b)は順テーパの形状、図2の(c)は逆テーパの形状、図2の(d)は裾引きの形状を示しており、これらの形状は、製造プロセスの条件が不適切なために生じる形状異常である。
【0008】
ゲート長はパターン底部の寸法となるため、形状によらず底部の寸法を計測することが重要となる。
【0009】
また、ゲート工程では、この配線パターンをマスクとしてイオン打ち込みを行い、トランジスタのソース/ドレインを形成する。このため、パターン側壁の傾斜や裾引きの状態がイオン打ち込み工程の処理結果に影響を与え、その結果デバイス特性が変化することとなる。
【0010】
このように、パターンの立体形状評価は非常に重要であるが、従来の測長SEMでは配線パターンの幅やコンタクトホールの穴径など、2次元形状の寸法のみで、このような立体形状を評価することは困難であった。また、パターン形状の変化が原因となって、イオン打ち込みなど後の工程の結果が影響をうけるため、立体形状の変動とその結果形成されるデバイスの特性との関係については不明な点が多い。
【0011】
【発明が解決しようとする課題】
上記のように、微細化の進んだ製品では、従来の配線寸法だけではデバイス特性を補償することが困難となりつつある。これに対し、所望のデバイス特性を確保するために、パターンの立体形状のどの部分に着目してどの程度の精度で管理すべきかを明らかにする必要がある。
【0012】
しかし、従来の測長SEMではパターンの立体形状情報を取得することは困難であり、また、デバイス構造やプロセスが複雑になるにつれ、得られたパターンの立体情報のうち、どの形状がどのような特性に効くのかといったことを推定することも困難になるという問題点があった。
【0013】
これらの関係を明らかにできれば、プロセス管理のための基準が明確となり、安定な生産が可能となる。
【0014】
そこで、本発明の目的は、このようなパターンの立体形状情報を非破壊で得る手段を実現し、これらパターンの立体形状情報とデバイス特性の関係を評価する半導体パターン評価システムを提供することにあり、また、評価したデバイス特性に応じて、適切なプロセス管理や制御を行うプロセス監視方法及びパターン形成プロセス制御方法を提供することにある。
【0015】
【課題を解決するための手段】
第1の発明に係る半導体パターン評価システムは、被評価対象パターンの立体形状の特徴を特徴量として定量化する特徴量算出手段と、パターン立体形状の特徴量とその特徴量を有するパターンを含む回路のデバイス特性との関係を記録したデータベースと、特徴量算出手段により定量化された被評価対象パターン立体形状の特徴量及びデータベースに記録された情報に基づいて、被評価対象パターンにより形成されるデバイス回路の特性を推定するデバイス特性推定手段とを備えたものである。
【0016】
第2の発明に係る半導体パターン評価システムは、収束させた電子線を被評価対象パターン上に走査しながら照射する電子線照射手段と、電子線照射手段による電子線照射により被評価対象パターンから発生した2次電子を検出する2次電子検出手段と、2次電子検出手段により検出された2次電子信号波形を、信号量の変化量に基づいて複数の領域に分割し、その分割された領域の大きさに基づいて、被評価対象パターンの立体形状の特徴を特徴量として定量化する信号演算処理手段とを有する特徴量算出手段と、パターン立体形状の特徴量とその特徴量を有するパターンを含む回路のデバイス特性との関係を記録したデータベースと、特徴量算出手段により定量化された被評価対象パターン立体形状の特徴量及びデータベースに記録された情報に基づいて、被評価対象パターンにより形成されるデバイス回路の特性を推定するデバイス特性推定手段とを備えたものである。
【0017】
第3の発明に係る半導体パターン評価システムは、第2の発明の半導体パターン評価システムにおいて、2次電子検出手段は、電子線照射手段により照射される電子線と被評価対象パターン表面とのなす角が異なる複数の2次電子を検出するものである。
【0018】
第4の発明に係る半導体パターン評価システムは、第2又は第3の発明の半導体パターン評価システムにおいて、特徴量算出手段は、電子線照射手段による電子線照射により被評価対象パターンから発生した反射電子を検出する反射電子検出手段を有し、信号演算処理手段は、2次電子検出手段により検出された2次電子信号及び反射電子検出手段により検出された反射電子信号に基づいて、被評価対象パターン立体形状の特徴を特徴量として定量化するものである。
【0019】
第5の発明に係る半導体パターン評価システムは、第1、第2、第3又は第4の発明の半導体パターン評価システムにおいて、デバイス特性推定手段は、特徴量算出手段により定量化された被評価対象パターンの立体形状の特徴量と、データベースに記録されたパターン立体形状の特徴量との類似度を評価し、類似度の高い特徴量を有するパターンを含む回路のデバイス特性を、被評価対象パターンにより形成されるデバイス回路の特性として推定するものである。
【0020】
第6の発明に係る半導体パターン評価システムは、第1、第2、第3、第4又は第5の発明の半導体パターン評価システムにおいて、デバイス特性推定手段は、特徴量算出手段により算出された被評価対象パターン立体形状の特徴量に基づいて、被評価対象パターン立体形状を推定し、推定したパターン立体形状の内、任意の特定箇所のパターン立体形状特徴量に基づいて、被評価対象パターンにより形成されるデバイス回路の特性を推定するものである。
【0021】
第7の発明に係る半導体パターン評価システムは、第1、第2、第3、第4、第5又は第6の発明の半導体パターン評価システムにおいて、デバイス特性推定手段は、データベースに記録されたパターン立体形状の特徴量とその特徴量を有するパターンを含む回路のデバイス特性との関係を、回帰分析により関数で示し、その関数と特徴量算出手段により定量化された被評価対象パターンの立体形状の特徴量に基づいて、被評価対象パターンにより形成されるデバイス回路の特性を推定するものである。
【0022】
第8の発明に係る半導体パターン評価システムは、第1、第2、第3、第4、第5、第6又は第7の発明の半導体パターン評価システムにおいて、デバイス特性推定手段は、データベースに記録されたパターン立体形状の特徴量とその特徴量を有するパターンを含む回路のデバイス特性との関係を、回帰分析により求められた各パターン立体形状特徴量に対する各デバイス特性との関連の強さの情報で示し、その情報と特徴量算出手段により定量化された被評価対象パターンの立体形状の特徴量に基づいて、被評価対象パターンにより形成されるデバイス回路の特性を推定するものである。
【0023】
第9の発明に係るパターン形成プロセス制御方法は、予めパターン立体形状の特徴量とその特徴量を有するパターンを含む回路のデバイス特性との関係を記録し、所望のデバイス特性を実現するために必要なパターンの立体形状の目標値及び許容値を設定し、目標値と被評価パターンの立体形状特徴量との差及び許容値を用いて、パターン形成プロセスの制御を行うものである。
【0024】
第10の発明に係るプロセス監視方法は、予めパターン立体形状の特徴量とその特徴量を有するパターンを含む回路のデバイス特性との関係を記録し、その記録した情報に基づいて、所望のデバイス特性を実現するために必要なパターンの立体形状の許容値を設定し、算出した許容値及び被評価パターンの立体形状特徴量に基づいて、パターン形成プロセスの異常の有無を監視するものである。
【0025】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には同一の符号を付し、その繰り返しの説明は省略する。
【0026】
(実施の形態1)
この実施の形態では、基本形として、システム全体およびパターン形状とデバイス特性の関係のデータベース作成について説明する。
【0027】
図1は本発明の実施の形態1による半導体パターン評価システムの説明図であり、図1の(a)は、半導体パターン評価システムの一例を示す構成図、図1の(b)は、パターン立体形状の特徴量の説明図である。
【0028】
図において、半導体パターン評価システムは、データベース401、特徴量算出手段であるパターン立体形状評価手段1002、デバイス特性推定手段1003、デバイス特性推定結果表示手段1004から構成され、ゲートパターン形成工程1001の終了した半導体パターンを評価する。
【0029】
この実施の形態では、半導体回路パターンの立体形状情報と最終的なデバイス特性との関係を予めデータベース401に登録しておき、新たに加工されたウェーハのパターンについて立体形状評価を行い、データベース401を参照することにより形成されるデバイスの特性を推定する。ここでは、一般的なMOS型トランジスタについて、その性能を左右するゲートパターンを例に説明するが、現在盛んに研究開発が行われている他の方式の半導体デバイスについても、それぞれのデバイス構造に応じて、重要な工程で本発明の方式を応用することが可能である。
【0030】
まず、データベース401の作成方法について、図3を用いて説明する。
【0031】
図3は、本発明の実施の形態1におけるデータベース作成手順の説明図である。
【0032】
図において、デバイス特性評価手段1005では、半導体パターンのデバイス特性を評価している。
【0033】
はじめに、ゲートパターン形成工程1001の加工を終了したパターンのパターン立体形状の評価をパターン立体形状評価手段1002で実施し、立体形状を示す特徴量を算出する。ここで、立体形状の特徴量とは、例えば、図1の(b)に示すようなパターンのトップ部やボトム部などの所定高さにおける幅(W1,W2)や、コーナの丸まり具合(R)、側壁の傾斜角(θ)、パターン高さ(H)などを用いる。この特徴量の算出方法の詳細については後述する。
【0034】
次に、これら形状の特徴量評価を実施したパターンについてのデバイス特性を評価する。この評価は、全てのウェーハ製造工程を終了した後、デバイス特性評価手段1005により、テストを実施し、しきい値電圧、ドレイン電流、漏れ電流、遅延時間、動作速度などのデバイス特性を計測し、これらの計測結果を予め計測しておいた立体形状の特徴量群と組み合わせてデータベース401に記録する。このとき、他の欠陥検査装置等でゲートパターン形成以外に問題のあったチップのデータはノイズとなるので予め除いておくのが望ましい。
【0035】
また、このデータベース401の作成時には、実際の加工時に発生しうる形状変動を広く含むパターンのデータが含まれることが望ましい。そこで、例えば、露光装置の露光量やフォーカス、エッチング装置の面内均一性の条件などを変更したウェーハを作成し、各チップのパターンを評価するとよい。また、パターン形状とデバイス特性の関係は製品毎に異なるため、これらのデータベース401のデータは製品毎に作成する。
【0036】
次に、実際の評価手順について、図1を用いて説明する。
【0037】
まず、ゲートパターン形成工程1001の加工終了後、パターン立体形状評価手段1002により、パターン立体形状の評価を実施し、デバイス特定推定手段1003により、得られた立体形状情報群に基づいて、データベース401に記録された情報を参照することで、評価パターンを含む回路の最終的なデバイス特性を推定し、その結果をデバイス特性推定結果表示手段1004により表示する。
【0038】
また、このとき、デバイス特性を推定したパターンについても、全てのウェーハ製造工程を終了した後、デバイス特性評価手段1005により、テストを実施し、その結果をデータベース401に記録するようにしてもよい。
【0039】
図4は、本発明の実施の形態1におけるデータベース更新方法の説明図である。
【0040】
図において、パターン立体形状とデバイス特性の関係評価手段1006は、パターン立体形状評価手段1002で評価されたパターン立体形状の特徴量群とデバイス特性評価手段1005で評価されたデバイス特性を組み合わせてデータベース401を更新している。
【0041】
図4の例に示すように、これらの立体形状評価を実施したパターンについても、デバイス特性評価手段1005によるデバイス特定の評価結果をデータベース401に追加することで、さらにデータが蓄積され、デバイス特性の推定精度を向上することができる。
【0042】
このようにして、ゲートパターン形成時にデバイス特性を推定することが可能となれば、従来はデバイス特性評価後にしか行えなかった製品選別結果を推定することが可能となり、その後の生産計画を調整することが可能となる。
【0043】
さらに、デバイス特性の点から問題のあるウェーハを検知することができるため、不良の作り込みを確実に防ぐことができ、また、加工形状が望ましくない場合には、加工条件を変更することで、所望の性能の製品の生産量を調整することが可能となる。
【0044】
(実施の形態2)
この実施の形態では、実施の形態1で用いたパターンの立体形状を表す特徴量の算出手段の例について説明する。
【0045】
図5は本発明の実施の形態2における半導体パターン評価システムで用いるパターン立体形状評価手段の一例である測長SEM(CD−SEM)の構成を示すブロック図である。
【0046】
図において、パターン立体形状評価手段1002の一例である測長SEM200は、ウェーハ100、ステージ101、電子銃201、1次電子線202、コンデンサレンズ203、偏向器204、ExB偏向器205、対物レンズ206、2次電子検出器207、A/D変換器208、画像処理部300、記憶媒体301、表示装置302から構成されている。
【0047】
電子銃201より出た1次電子線202はコンデンサレンズ203で収束され、ビーム偏向器204、ExB偏向器205、対物レンズ206を経てステージ101上におかれたウェーハ100上に焦点を結んで照射される。そして、電子線が照射されると、ウェーハ100からは2次電子が発生する。
【0048】
試料ウェーハ100から発生した2次電子は、ExB偏向器205により偏向され、2次電子検出器207で検出される。
【0049】
偏向器204による電子線の2次元走査、あるいは偏向器204による電子線のX方向の繰り返し走査と、ステージ101によるウェーハのY方向の連続的な移動に同期して試料から発生する電子を検出することで、2次元の電子線像が得られる。
【0050】
2次電子検出器207で検出された信号はA/D変換器208によってディジタル信号に変換され、画像処理部300に送られる。
【0051】
画像処理部300はディジタル画像を一時記憶するための画像メモリと、画像メモリ上の画像からのラインプロファイルや特徴量の算出を行うCPUを有し、さらに、検出した画像あるいはラインプロファイルあるいは算出されたパターン形状情報などを保存するための記憶媒体301を有する。また、画像処理部300には表示装置302が接続され、必要な装置の操作、検出結果の確認等をグラフィカルユーザーインタフェースによって実現できるようになっている。
【0052】
次に、画像処理部300で行う立体形状情報の算出手順を図6から図9を用いて説明する。
【0053】
図6は本発明の実施の形態2におけるラインプロファイル処理の説明図であり、図6の(a)は電子線画像、図6の(b)は1ライン波形、図6の(c)はラインプロファイルを示している。図7は本発明の実施の形態2における断面形状の違いによるSEM画像のラインプロファイルの違いの説明図であり、図7の(a)は順テーパの断面形状、図7の(b)は裾引きの断面形状を示している。図8は本発明の実施の形態2における裾引き形状の立体形状特徴量算出方法の説明図、図9は本発明の実施の形態2における逆テーパ形状の立体形状特徴量算出方法の説明図である。
【0054】
まず、図6に示すように、S/Nを改善するために、図6の(a)に示すような、取得した電子線画像001について、各ラインの例えば、図6の(b)に示すような、1ライン波形002をNライン平均することにより、例えば図6の(c)に示すような滑らかなラインプロファイル003を作成する。
【0055】
このラインプロファイル003は、パターン側壁の形状に応じた信号量を示す。
【0056】
次に、この信号量とパターン断面形状の関係の詳細について説明する。
【0057】
パターン側壁部の信号量は傾斜角θに対して、1/cosθに比例して2次電子信号量は増大することが知られている。このため、図7の(a)に示すように、断面形状010に裾引きがなく、側壁全体が比較的高い傾斜角を保っている場合には、ラインプロファイル011はボトムエッジから急激に増加する。
【0058】
また、図7の(b)に示すように、断面形状020に裾引きがある場合には、比較的高傾斜角である上部022に比べ、裾引き部分023の2次電子信号量は小さくなる。そこで、これを利用して、以下の手順にて、断面形状情報を取得する。
【0059】
まず、図7の(b)に示す形状については、比較的信号量の小さい部分と大きい部分を分けることで、試料上面から観察したSEM像だけで、高傾斜角の部分022と裾引きの部分023を分ける。
【0060】
図8に示すように、得られたラインプロファイル021の1次微分波形025を作成すると、元のラインプロファイル021で急激に明るさが変化しているところで極値(DLP1、DLP2)を持つ波形となる。
【0061】
このため、これら極値DLP1、DLP2の間の部分が、側壁の中でも比較的傾斜角の高い部分022に相当する。そこで、この極値間の距離を傾斜角の特徴量Tとする。
【0062】
これに対して、エッジ部分の微分波形の外側の極値(DLP1)から微分波形がゼロになる点(DZ1)、すなわち下地と同じ明るさになる点までの間は、比較的傾斜角が低い裾引き部分を表すため、これらの距離を裾引きの特徴量Fとする。同様に、内側のピークとゼロ点との間の距離を測れば、パターントップ部分の丸みを示す指標として用いることができる。
【0063】
これに対し、図7の(a)に示す形状について特徴量を求めた結果では、図9に示すように、図8と比べてわかるように、傾斜角特徴量Tは、パターン高さHが一定であれば、tan(π−θ)に比例し、θが垂直に近づくほど値が小さくなる。そして、逆テーパでは側壁部分の情報がなくなり、エッジ効果による部分のみが検出されるため、傾斜角特徴量Tは一定値に留まる。
【0064】
これに対して、裾引きの特徴量Fは、裾引きが大きいほど大きな値をとる特徴量となる。なお、この傾斜角特徴量を元に側壁傾斜角を推定して新たな特徴量として用いても、もちろん良い。側壁傾斜角θは、以下の(式1)で求めることができる。
【0065】
θ=π−atan(T'/H) …… (式1)
これら、裾引きや傾斜角の特徴量は、左右のエッジで別々に計測するため、配線の両側が非対称なパターンについても、それを考慮した評価が可能である。
【0066】
また、図8および9において、配線パターン左右のエッジでDLP1の位置を求めてその間の距離を算出すれば、裾引きを除いたパターンボトム部の幅がわかる。また、DZ1間の距離を求めれば裾引きを考慮したボトム幅が、DLP2間の距離を求めればトップ部の幅が求められる。
【0067】
このような値を全て立体形状特徴量として用いることができる。
【0068】
なお、図6ではノイズ除去のためにライン加算平均を行ったが、この加算ライン数を少なくして、配線に沿った複数の箇所で幅を測ればラインエッジラフネスの計測も可能となり、これも形状特徴量のひとつとして用いることができる。このとき、もちろんパターンのトップやボトムなどのラインエッジラフネスを別々の特徴量として用いてもよい。
【0069】
この実施の形態では、1次微分の値を用いて、信号波形を高傾斜角部分と低傾斜角部分に分割したが、適当なしきい値を用いて信号量そのものの値により、プロファイル波形の領域分割を行っても同様の結果を得ることができる。
【0070】
従来の測長値では、パターンのどの部分の寸法を測っているのか明確ではなかったが、この実施の形態ではボトム部やトップ部などの配線幅を確実に計測することができる。
【0071】
また、これらの特徴量算出を用いれば、従来の測長SEMとほぼ同じスループットで立体形状を考慮したパターン評価が可能となる。
【0072】
さらに、これらの特徴量を用いて、実施の形態1の図1で示したパターン立体形状によるデバイス特性推定を実施すれば、従来はデバイス特性評価後にしか行えなかった製品選別結果を推定することが可能となり、その後の生産計画を調整することが可能となる。
【0073】
さらに、各形状特徴量の許容値をデバイス特性の許容値から設定できるため、デバイス特性の点から問題のあるウェーハを検知でき、不良の作り込みを確実に防ぐことができる。また、加工形状が望ましくない場合には、加工条件を変更することで、所望の性能の製品の生産量を調整可能となる。
【0074】
なお、この実施の形態では、パターン立体形状評価手段1002の一例として、SEMを用いた特徴量の算出手法の例を示したが、パターン立体形状評価手段1002としては、スキャッタロメトリやAFMなどを用いて、特徴量の算出を行うようにしても、もちろん良い。
【0075】
(実施の形態3)
実施の形態2では、パターン形状の特徴量をSEM画像から算出する手段について説明したが、この実施の形態では、パターンの断面形状を推定する手法と、その推定結果を用いて立体形状特徴量を算出する方法について説明する。
【0076】
デバイス特性に影響を与える形状パラメタは、プロセスによって変化するため、望ましくは、プロセスを把握しているエンジニアが設定するのが望ましい。そこで、パターンの立体形状のうち、どの部分の特徴量を用いて評価を行いたいのかをユーザが設定する手段について説明する。
【0077】
まず、図8および図9に示した実施の形態2で得られた特徴量を利用して、パターン断面形状の概略を推定する手法について説明する。
【0078】
まず、図8および図9に示したT、Fに対して、エッジ効果やSEM画像の分解能を考慮して、以下の(式2)および(式3)のような補正を行う。
【0079】
T’=T−ct …… (式2)
F’=F−cf …… (式3)
なお、ct 、cf は定数である。
【0080】
ct は、パターンが完全に垂直であっても観測されるエッジ部の幅であり、これは、主にパターントップ部のエッジ効果により決まる値であり、適当なサンプルで予め測定しておけばよい。
【0081】
また、cf は裾引きが全くない場合にも観測されるオフセット成分であり、これは、1次ビームのビーム径や、対象物内部で発生する2次電子の分布など、SEM画像の分解能に主に依存する。
【0082】
これらT'およびF'を用いて、1次微分の外側のピークDLP1を基準に外側F'かつ高さゼロ(下地と同じ高さ)の点EAと、内側T'かつ高さH(被加工膜上面と同じ高さ)の点EBを決める。この膜厚Hは成膜プロセスにより決まるものである。
【0083】
通常の生産ラインでは膜厚計などを用いて高精度に制御されているため、Hを既知の値として扱うことができる。Hの値は、実際に計測された測定対象ウェーハの膜厚計測結果を用いてもよいし、成膜時の仕様値を用いても良い。
【0084】
次に適当な高さhを仮定して、基準点(DLP1)に高さhの点ECを定める。これらの点EA、EB、ECをつなぐことで、図8および図9に示すように、おおよそのパターン断面形状を推定することができる。
【0085】
ここで、hはエッチング条件の切り替え箇所に相当する高さであり、予め、各ステップのエッチレートとレシピに設定した処理時間などから大まかな値を調べておけばよい。
【0086】
次に、このようにして得られた断面形状の推定結果をもとに、パターンの立体形状のうち、どの部分の特徴量を用いて評価を行いたいのかをユーザが設定する方法について、図10を用いて説明する。
【0087】
図10は本発明の実施の形態3による立体形状特徴量選択のためのグラフィカルユーザインターフェースの説明図である。
【0088】
図10の(a)では断面の構造(設計値をもとに材質と配線幅および膜厚により表示する)を構造図403として示し、幅、高さ、角度、コーナの丸み、ラインエッジラフネスといった計測形状と最大、最小、平均といった測定項目をボタン402で選択し、その後、計測箇所を構造図403の上でドラッグすることで断面プロファイルのうちどの部分を形状特徴量として用いるかを確定できるようにしている。図10の(a)では、複数の材質の膜が積層している構造の例を示しているが、このような積層構造のパターン形状の評価手法については後述する。
【0089】
また、図10の(b)は上面からのSEM画像を用いて計測位置を確定するための設定画面の例を示している。図10の(b)では、ゲート配線パターン405のうち、トランジスタを形成しているアクティブエリア406をマウスで選択(407)できるようになっている。
【0090】
トランジスタの特性を評価するためには、トランジスタの素子部分の寸法が重要であるから、対象デバイスに応じて計測範囲を設定することで、さらに特性評価精度を向上することができる。
【0091】
このようなグラフィカルユーザインターフェースを利用すれば、製造プロセスを熟知したエンジニアがデバイス特性に与える影響が大きいと推定される立体形状特徴量を自由に選択することが可能となる。
【0092】
なお、この実施の形態では、SEMを用いた断面形状推定手法の例を示したが、パターンの断面プロファイルの推定方法は、スキャッタロメトリやAFMなどを用いても、もちろん良い。
【0093】
このようにして、評価対象とする立体形状特徴量をユーザが自由に選択することにより、プロセスを把握しているエンジニアが、特に重要なパラメタを選択的に設定することが可能となる。
【0094】
立体形状とデバイス特性の関係が明確に確認できない場合にも、新たな形状特徴量を容易に加えることができるため、関係の深いパラメタを確実に判別することが可能となる。
【0095】
(実施の形態4)
実施の形態3では、2次電子画像のTop−down viewのみを用いて断面の立体形状を推定する方法について説明したが、この実施の形態では、異なる電子線画像を用いてさらに立体形状推定の精度を向上する手法について説明する。
【0096】
図11は本発明の実施の形態4における半導体パターン評価システムで用いるパターン立体形状評価手段の一例である測長SEMの構成を示すブロック図、図12は本発明の実施の形態4における波形処理の説明図である。
【0097】
図11において、この実施の形態で用いる測長SEM200は、XY平面内で移動可能で更にチルト機能を備えたチルトステージ102を有し、通常のtop−down view像の他、チルト像を得ることができる。
【0098】
チルト像においては、左側のレジスト側壁相当部は画素数が増し、右側の側壁相当部の画素数は減少する(チルトステージの傾斜が試料にとって右上がりの場合)。
【0099】
この実施の形態で着目するのは、画素数が増加する側のレジスト側壁相当部のラインプロファイルである。傾斜面を十分な広さで検出できれば、エッジ効果やビーム分解能の影響を避けることができるため、より高精度に形状特徴量を得ることができる。
【0100】
また、ポリメタルゲートなどの異種膜が多層積層されている多層膜の場合には、top−down view像では、側壁部に相当する画素数が少ないため、その境界位置の検出は困難であったが、図12に示すように、チルト画像を用いれば容易に境界を検出することができる。多層膜の境界位置を検出することができれば、それぞれの膜厚の情報を元に、実施の形態3と同様にパターンの断面形状を推定することもできる。
【0101】
また、top−down viewでは、図2の(c)に示すような逆テーパを、図2の(a)に示すような正常パターンと見分けるのは困難であったが、チルトにより傾斜角の特徴量にオフセットを加えることができ、逆テーパの検知が可能となる。
【0102】
また、この実施の形態においては、測長SEM200は、通常のtop−down view像、および、チルト像を取得し、ステレオ視の原理によりパターンの高さを算出することもできる。
【0103】
また、実施の形態1で説明した断面形状推定方法では、膜厚情報を利用していた。しかし、このような膜厚情報が得られない場合には高さも検出する必要があるが、この実施の形態では、パターンの絶対高さを直接検出できる。
【0104】
なお、ステージをチルトさせる代わりに電子光学系のカラムをチルトさせても、あるいは、照射電子線の偏向角度を変えることによって、試料への入射角度を変えるようにしても、もちろん良い。
【0105】
この実施の形態による立体形状評価を、実施の形態1と組み合わせて用いれば、これまでの実施の形態で述べたのと同様の効果に加え、チルト画像を用いることにより側壁部に相当する画素数が増すため、より精度の高い形状情報が得られ、ひいては、より正確な評価が可能となる。
【0106】
さらに、また、top−down viewでは計測不可能な逆テーパの計測も一定範囲について可能となる。
【0107】
(実施の形態5)
実施の形態3では上面から観察したSEM画像のみを用いる場合について、実施の形態4ではチルト像を組み合わせる方法について説明したが、この実施の形態では、反射電子画像を用いて立体形状情報を取得する方法について説明する。
【0108】
図13は本発明の実施の形態5における半導体パターン評価システムで用いるパターン立体形状評価手段の一例である測長SEMの構成を示すブロック図、図14は本発明の実施の形態5における検出波形の説明図である。
【0109】
図13において、この実施の形態で用いる測長SEMは、反射電子検出器209、210を有し、通常のtop−down view像の他、図14の(a)、図14の(b)に示すような陰影像を得ることができる。
【0110】
このような陰影像を取得した後、陰影像からパターンのエッジ部の傾斜強度を算出し、実施の形態1で用いた形状特徴量と組み合わせて用いることで、さらに精度の高い傾斜角の推定を行う。
【0111】
また、反射電子は2次電子に比べ、材質依存性が強いため、これを利用して異種の膜が積層された多層膜に対応することも可能となる。
【0112】
一般に、反射電子像は、対象物の原子番号に依存して、信号量が変化することが知られている。このため、傾斜角の違いだけではなく、材質の違いによっても信号量の変化が現れる。
【0113】
そこで、実施の形態4と同様に、この信号量の変化に着目して、材質の境目に応じてラインプロファイルを分割すれば、それぞれの膜厚の情報を元に、実施の形態1と同様にパターンの断面形状を推定することもできる。
【0114】
また、実施の形態4と同様に、反射電子のチルト像を用いてパターンの高さ検出や、側壁の特徴量を得てもよい。
【0115】
また、実施の形態1と組み合わせて用いることで、既に述べたのと同様の効果に加え、パターンエッジ部の傾斜強度という情報が加わるため、より正確なパターン評価が可能となる。
【0116】
(実施の形態6)
この実施の形態では、評価対象パターンの立体形状特徴量の組とデータベース401に記録された立体形状特徴量の組の類似度をパターンマッチングの要領で評価し、最も類似度の高い立体形状特徴量の組を持つパターンのデバイス特性値を結果として出力する手法について説明する。
【0117】
この実施の形態は、例えば、パターン幅や側壁傾斜角などの立体形状特徴量の組をS1 、S2 、・・・SN 、データベース401に記録されている立体形状特徴量の組をSi1、Si2、・・・、SiNとし(Nは使用する特徴量の数、iはデータベース401に記録されているパターンの番号)、以下の(式4)により、データiとの相違度Di を評価する。
【0118】
Figure 0004057928
ここで、SUM()はj=1、2、・・・Nについての総和をとる演算を示し、Wjは重み係数である。
【0119】
この重み係数Wj はそれぞれの形状特徴量の重要度に応じて適当な重みを与えるために用いる。長さと角度など、次元が異なる特徴量を組み合わせて利用する場合にも、これらの変換に重み係数を用いる。
【0120】
例えば、それぞれの立体形状特徴量の許容値を設定し、その許容値で正規化するといった方法で使用する。
【0121】
このようにして、データベース401に記録されている特徴量の組との相違度を計算し、最も相違度の小さいパターンiのデバイス特性を、被評価対象パターンのデバイス特性推定値として出力すればよい。ここで、相違度の値に適当なしきい値を設定しておき、相違度が大きい場合には、類似したパターンがなく測定不能と判定すればよい。
【0122】
この実施の形態によれば、比較的簡単な演算で、データベース401から被評価対象パターンのデバイス特性を推定することが可能となる。
【0123】
(実施の形態7)
この実施の形態では、複数の立体形状パラメタのうち、それぞれのデバイス特性に相関の強いパラメタを選択してそれらの関係をもとに新たに加工されたパターンのデバイス特性を推定する方法について説明する。
【0124】
図15は本発明の実施の形態7におけるパターン立体形状特徴量とデバイス特性の関係を示す説明図であり、図15の(a)は、パターン形状とデバイス特性の関係を回帰分析により求める説明図、図15の(b)は、回帰分析結果の表示方法の一例を示している。
【0125】
まず、ゲートパターンがある立体形状特徴量群をもつ場合のデバイス性能の推定は多変量解析の手法により行うことができる。
【0126】
例えば、図15の(a)に示すように、データベース401に記録したデータからパターン形状とデバイス特性の関係が得られていれば、これらの関係を回帰分析により求めることができる。
【0127】
このとき、それぞれの立体形状特徴量に対して回帰分析を実施し、変数減少法などの手法を用いて予測に有効ではない特徴量を除いて、対象のデバイス特性と関係のある特徴量だけを残すようにする。
【0128】
このようにして得られるデバイス特性と立体形状の関係について、各デバイス特性毎に各立体形状特徴量の関係の強さを表示しておき、その中から立体形状特徴量を選択すれば、その特徴量とデバイス特性の関係をグラフ表示するようにデータベース401内容の表示機能を付加しておけば便利である。
【0129】
その表示の一例としては、図15の(b)に示すような表示であり、図15の(b)の例では、対象とするデバイス特性パラメタを選択ボタン408により選択すると、そのデバイス特性に関連の強い立体形状特徴量の候補がその順番と共に、たとえば、図15の(b)の409に示すように画面右側に表示される。
【0130】
そして、表示された特徴量をポインティングデバイス404で選択すると、右下の断面形状の模式図に選択した特徴量が図示され、その選択された立体形状特徴量とデバイス特性の関係がグラフ表示410される。
【0131】
このように、データベース401に記録されたデータに対して回帰分析を用いることで、これら立体形状特徴量とデバイス特性の関係を数式で表すことが可能となる。
【0132】
なお、このとき、他の欠陥検査結果などのデータを元に、全プロセスのどこかで異常が確認されたチップのデータはノイズとなるので予め除去しておく。
【0133】
この実施の形態により、図15の(b)に示すように、解析結果をグラフで表示すれば、パターンのどのような形状がどの特性に効くのかを容易に確認することができる。
【0134】
そして、パターン形状とデバイス特性の関係をグラフで表示することで、どの形状が重要なのか、またそれぞれの形状特徴量がどの程度であれば変動してよいのかといった情報を容易に得ることができる。
【0135】
このような情報が得られれば、プロセスの管理に利用すべき形状特徴量の選択と、その許容値の設定を容易に行うことができ、また、このようにしてそれぞれのパターン形状特徴量に対して、デバイス性能を考慮した許容値を設定することができれば、それらの許容値を用いてプロセスの監視を行うことも可能となる。
【0136】
また、設定した許容値を外れた場合には、異常発生の旨とその外れ量を表示するようにしておけばよい。
【0137】
また、この実施の形態では、データベース401のデータ量が少なく、被評価対象パターンと同様の形状を有するパターンがない場合であっても、正しいデバイス性能推定を行うことが可能である。
【0138】
パターン立体形状特徴量とデバイス特性の関係が関数で表すことができれば、この関係を用いて、新たに加工したパターンのデバイス特性推定も容易に、かつ安定で高精度に行うことができ、また、データベース401の情報量が多くなった場合であっても、データベース量によらない時間で演算が可能となる。
【0139】
なお、この実施の形態では、回帰分析によるデータ処理は、データベース401に記録された情報に基づいて、デバイス特性推定手段1003で処理するようになっているが、あらかじめ、回帰分析によって求められた情報をデータベース401に記録し、その記録されたデータに基づいて、デバイス特性の推定を行ってもよい。
【0140】
(実施の形態8)
この実施の形態では、パターン評価結果の表示方法について説明する。
【0141】
図16は、本発明の実施の形態8におけるパターン立体形状特徴量とデバイス特性の関係の評価結果表示方法の説明図である。
【0142】
図16の(a)は、被評価対象ウェーハ内の各チップについて、デバイス特性選択ボックス411にて選択されたデバイス特性の推定値をマップに色などで表示したものである。
【0143】
図16の(a)に示すように、デバイス特性毎に表示したり、全ての特性が許容値に入っているか否かを表示したりする。所望の性能が得られるチップが、ウェーハ面内でどのように分布しているのか容易に確認でき、この結果からプロセスの問題点を明確にできる場合もある。
【0144】
また、図16の(b)は被評価対象ウェーハにより得られるデバイス特性の頻度分布を確認するための表示の例である。
【0145】
図16の(b)では、横軸はユーザが指定したデバイスパラメタを示し、左側の軸は、その特性と関係の強いパターンの立体形状特徴量を、右側の軸は頻度を示している。また、LLおよびULは下限および上限値を示している。
【0146】
このように表示することにより、どの程度の頻度で所望の性能を達成したチップがあるかが一目瞭然であり、また、所望の特性を実現するために、最も管理しなければならないパターン形状との関係やその管理値を知ることもできる。
【0147】
また、現在の被評価対象ウェーハの特性と所望の特性のずれを解消するためのパターン形状の変更量を知ることもできる。図16の(b)の例であれば、デバイス特性値を小さくする必要があるため、立体形状特徴量が大きくなるようにプロセスを制御すればよい。
【0148】
(実施の形態9)
実施の形態8でも説明したように、パターンの立体形状特徴量とデバイス特性の関係を評価することが可能となれば、これらの関係を用いて、所望のデバイス特性を実現するために必要なパターン形状の変化量を見積もることができる。
【0149】
そこで、本発明のパターン形状評価システムにより、各パターンの立体形状特徴量とプロセスパラメタの関係を予め評価しておけば、パターンの評価結果をもとに、プロセスの制御が可能となる。
【0150】
図17は、本発明の実施の形態9におけるパターン形成プロセス制御方法の説明図である。
【0151】
図において、パターン形状補正量算出手段1007は、デバイス特性推定手段1003からの情報に基づいて、パターン形状の補正量を算出して、その情報をゲートパターン形成工程1001にフィードバックする事により、所望のデバイス特性を得るためのプロセス条件変更を行っている。
【0152】
図17に示すように、デバイス特性推定手段1003により、パターン立体形状評価手段1002により評価された立体形状情報群に基づいて、データベース401に記録された情報を参照することで、評価パターンを含む回路の最終的なデバイス特性を推定した後、パターン形状補正量算出手段1007により、デバイス特性推定手段1003で推定されたデバイス特性と目標値とのずれ量を計算し、例えば、図15の(b)で示したようなパターン立体形状特徴量との関係式を用いて、パターン形状の補正量を算出する。
【0153】
そして、推定されたパターン形状補正量と予め調べてあるプロセスの条件、例えば、ホト工程の露光量やエッチング工程のエッチング時間などとの関係を用いて、所望のデバイス特性を得るためのプロセス条件変更をゲートパターン形成工程1001にて行う。
【0154】
このようにして、この実施の形態では、パターン形状評価システムを用いることで、所望のデバイス特性を得るためのパターン形成プロセス制御が可能となり、常に良好なパターン加工形状を維持することができる。
【0155】
(実施の形態10)
これまでの実施の形態を実現する際に、本発明のパターン形状評価システムは、例えば測長SEM200上にあってもよいし、他の立体形状計測装置上にあってもよいし、また、これらの立体形状計測装置とネットワークで接続されたシステム上にあってもよい。
【0156】
図18は、本発明の実施の形態10における製造ラインの構成例であり、各装置がネットワークで接続されている構成である。
【0157】
図において、立体形状装置(ここではSEM)200や各種製造装置、デバイス特性評価装置が全てネットワーク上でつながっており、これらは装置管理システム500およびQCデータ収集・解析システム501に接続され、装置管理システム500およびQCデータ収集・解析システム501により、各装置の動作の管理や、各装置からのデータの処理が行われ、着工来歴管理システム504によりウエーハの管理が行われている。
【0158】
また、異常監視システム502はこれらの異常を監視し、表示・連絡手段503を介して製造ライン管理者505は製造ラインの状態を容易に確認できるようになっている。
【0159】
この実施の形態では、例えば、図1におけるパターン立体形状評価手段1002の動作を、例えば、製造ライン内にある既存のSEM200を用いて実施し、SEM200内で評価されたパターン立体形状の特徴量を、ネットワークを介してQCデータ収集・解析システム501に送信し、QCデータ収集・解析システム501により、パターン立体形状の特徴量からデバイス特性を推定し、その推定結果から、パターン立体形状の許容値からパターン形成プロセスの異常を検出している。
【0160】
このように、SEM200などの装置や各システムが製造装置とネットワーク上でつながっているため、パターン形成プロセスの異常発生時には警告をライン管理者に速やかに連絡できると共に、関連する製造装置を登録しておけば、自動で着工を停止することも可能であり、不良の作り込みを防止することができる。
【0161】
なお、この実施の形態では、SEM200で、パターン立体形状の特徴量を評価し、QCデータ収集・解析システム501により、パターン立体形状の特徴量からデバイス特性を推定しているが、SEM200上で、半導体パターン評価システムの動作を実施してもよく、その場合、推定したデバイス特性を異常監視システム502に送信して、異常を監視するようにすればよい。
【0162】
【発明の効果】
以上のように、本発明によれば、特徴量算出手段により、被評価対象パターン立体形状の特徴を特徴量として定量化し、データベースにより、パターン立体形状の特徴量とその特徴量を有するパターンを含む回路のデバイス特性との関係を記録し、デバイス特性推定手段により、特徴量算出手段により定量化された被評価対象パターン立体形状の特徴量及び前記データベースに記録された情報に基づいて、被評価対象パターンにより形成されるデバイス回路の特性を推定するようにしたので、従来の寸法計測では見逃されていた立体形状の異常が定量的に評価可能となり、デバイス特性とパターン立体形状特徴量の関係が定量的に評価できる。
【0163】
このため、所望の性能を実現するためのプロセス管理が確実に行え、不良の作り込みが防げるようになり、さらにまた、安定で高精度なプロセスの制御の提供も可能となる。
【0164】
さらに、最終評価を待たずに、トランジスタの形成直後に被評価対象ウェーハにて取得可能なデバイスの特性分布を知ることができ、生産調整が可能となる。
【図面の簡単な説明】
【図1】(a),(b)は本発明の実施の形態1による半導体パターン評価システムの説明図である。
【図2】(a)〜(d)はゲート配線パターンの形状および異常形状の説明図である。
【図3】本発明の実施の形態1におけるデータベース作成手順の説明図である。
【図4】本発明の実施の形態1におけるデータベース更新方法の説明図である。
【図5】本発明の実施の形態2における半導体パターン評価システムで用いるパターン立体形状評価手段の一例である測長SEM(CD−SEM)の構成を示すブロック図である。
【図6】(a)〜(c)は本発明の実施の形態2におけるラインプロファイル処理の説明図である。
【図7】(a),(b)は本発明の実施の形態2における断面形状の違いによるSEM画像のラインプロファイルの違いの説明図である。
【図8】本発明の実施の形態2における裾引き形状の立体形状特徴量算出方法の説明図である。
【図9】本発明の実施の形態2における逆テーパ形状の立体形状特徴量算出方法の説明図である。
【図10】(a),(b)は本発明の実施の形態3による立体形状特徴量選択のためのグラフィカルユーザインターフェースの説明図である。
【図11】本発明の実施の形態4における半導体パターン評価システムで用いるパターン立体形状評価手段の一例である測長SEMの構成を示すブロック図である。
【図12】本発明の実施の形態4における波形処理の説明図である。
【図13】本発明の実施の形態5における半導体パターン評価システムで用いるパターン立体形状評価手段の一例である測長SEMの構成を示すブロック図である。
【図14】(a),(b)は本発明の実施の形態5における検出波形の説明図である。
【図15】(a),(b)は本発明の実施の形態7におけるパターン立体形状特徴量とデバイス特性の関係を示す説明図である。
【図16】(a),(b)は本発明の実施の形態8におけるパターン立体形状特徴量とデバイス特性の関係の評価結果表示方法の説明図である。
【図17】本発明の実施の形態9におけるパターン形成プロセス制御方法の説明図である。
【図18】本発明の実施の形態10における製造ラインの構成例である。
【符号の説明】
001…電子線画像、002…1ライン波形、003…ラインプロファイル、010…断面形状(順テーパ)、011…ラインプロファイル(順テーパ)、015…1次微分波形(順テーパ)、016…断面形状推定結果(順テーパ)、020…断面形状(裾引き)、021…ラインプロファイル(裾引き)、022…高傾斜角部分、023…裾引き部分、025…1次微分波形(裾引き)、026…断面形状推定結果(裾引き)、100…ウェーハ、101…ステージ、102…チルトステージ、120…ウェーハマップ、200…測長SEM、201…電子銃、202…1次電子線、203…コンデンサレンズ、204…偏向器、205…ExB偏向器、206…対物レンズ、207…2次電子検出器、208…A/D変換器、209…反射電子検出器、210…反射電子検出器、300…画像処理部、301…記憶媒体、302…表示装置、401…データベース、402…計測項目選択ボタン、403…計測箇所選択のための構造図、404…ポインティングデバイス、405…ゲート配線パターン、406…アクティブエリア、407…指定処理範囲、408…デバイス特性選択ボタン、409…(デバイス特性と関連の強い)立体形状特徴量表示ボタン、410…デバイス特性立体形状特徴量関係のグラフ、411・・・デバイス特性選択ボックス、500…装置管理システム、501…QCデータ収集・解析システム、502…異常監視システム、503…表示・連絡手段、504…着工来歴管理システム、505…製造ライン管理者、1001…ゲートパターン形成工程、1002…パターン立体形状評価手段(特徴量算出手段)、1003…デバイス特性推定手段、1004…デバイス特性推定結果表示手段、1005…デバイス特性評価手段、1006…パターン立体形状とデバイス特性の関係評価手段、1007…パターン形状補正量算出手段。

Claims (6)

  1. 収束させた電子線を被評価対象パターン上に走査しながら照射する電子線照射手段と、前記電子線照射手段による電子線照射により前記被評価対象パターンから発生した2次電子を検出する2次電子検出手段と、前記2次電子検出手段により検出された2次電子信号波形を、信号量の変化量に基づいて複数の領域に分割し、その分割された領域の大きさに基づいて、前記被評価対象パターンの立体形状の特徴を特徴量として定量化する信号演算処理手段とを有する特徴量算出手段と、
    パターン立体形状の特徴量とその特徴量を有するパターンを含む回路のデバイス特性との関係を記録したデータベースと、
    前記特徴量算出手段により定量化された前記被評価対象パターン立体形状の特徴量及び前記データベースに記録された情報に基づいて、前記被評価対象パターンにより形成されるデバイス回路の特性を推定するデバイス特性推定手段とを備え、
    前記デバイス特性推定手段は、前記特徴量算出手段により定量化された前記被評価対象パターンの立体形状の特徴量と、前記データベースに記録されたパターン立体形状の特徴量との類似度を評価し、類似度の高い特徴量を有するパターンを含む回路のデバイス特性を、前記被評価対象パターンにより形成されるデバイス回路の特性として推定することを特徴とする半導体パターン評価システム。
  2. 請求項1記載の半導体パターン評価システムにおいて、
    前記2次電子検出手段は、前記電子線照射手段により照射される電子線と前記被評価対象パターン表面とのなす角が異なる複数の2次電子を検出することを特徴とする半導体パターン評価システム。
  3. 請求項1又は2記載の半導体パターン評価システムにおいて、
    前記特徴量算出手段は、前記電子線照射手段による電子線照射により前記被評価対象パターンから発生した反射電子を検出する反射電子検出手段を有し、
    前記信号演算処理手段は、前記2次電子検出手段により検出された2次電子信号及び前記反射電子検出手段により検出された反射電子信号に基づいて、前記被評価対象パターン立体形状の特徴を特徴量として定量化することを特徴とする半導体パターン評価システム。
  4. 請求項1、2又は3記載の半導体パターン評価システムにおいて、
    前記デバイス特性推定手段は、前記特徴量算出手段により算出された前記被評価対象パターン立体形状の特徴量に基づいて、前記被評価対象パターン立体形状を推定し、推定したパターン立体形状の内、任意の特定箇所のパターン立体形状特徴量に基づいて、前記被評価対象パターンにより形成されるデバイス回路の特性を推定することを特徴とする半導体パターン評価システム。
  5. 請求項1、2、3又は4記載の半導体パターン評価システムにおいて、
    前記デバイス特性推定手段は、前記データベースに記録されたパターン立体形状の特徴量とその特徴量を有するパターンを含む回路のデバイス特性との関係を、回帰分析により関数で示し、その関数と前記特徴量算出手段により定量化された前記被評価対象パターンの立体形状の特徴量に基づいて、前記被評価対象パターンにより形成されるデバイス回路の特性を推定することを特徴とする半導体パターン評価システム。
  6. 請求項1、2、3、4又は5記載の半導体パターン評価システムにおいて、
    前記デバイス特性推定手段は、前記データベースに記録されたパターン立体形状の特徴量とその特徴量を有するパターンを含む回路のデバイス特性との関係を、回帰分析により求められた各パターン立体形状特徴量に対する各デバイス特性との関連の強さの情報で示し、その情報と前記特徴量算出手段により定量化された前記被評価対象パターンの立体形状の特徴量に基づいて、前記被評価対象パターンにより形成されるデバイス回路の特性を推定することを特徴とする半導体パターン評価システム。
JP2003033522A 2003-02-12 2003-02-12 半導体パターン評価システム Expired - Lifetime JP4057928B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003033522A JP4057928B2 (ja) 2003-02-12 2003-02-12 半導体パターン評価システム
US10/648,231 US7216311B2 (en) 2003-02-12 2003-08-27 System and method for evaluating a semiconductor device pattern, method for controlling process of forming a semiconductor device pattern and method for monitoring a semiconductor device manufacturing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003033522A JP4057928B2 (ja) 2003-02-12 2003-02-12 半導体パターン評価システム

Publications (2)

Publication Number Publication Date
JP2004247394A JP2004247394A (ja) 2004-09-02
JP4057928B2 true JP4057928B2 (ja) 2008-03-05

Family

ID=32820990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003033522A Expired - Lifetime JP4057928B2 (ja) 2003-02-12 2003-02-12 半導体パターン評価システム

Country Status (2)

Country Link
US (1) US7216311B2 (ja)
JP (1) JP4057928B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005017997A1 (en) * 2003-08-01 2005-02-24 Applied Materials Israel, Ltd. Charged particle beam inspection
US7408154B2 (en) * 2004-10-29 2008-08-05 Hitachi High-Technologies Corporation Scanning electron microscope, method for measuring a dimension of a pattern using the same, and apparatus for correcting difference between scanning electron microscopes
JP4749754B2 (ja) * 2005-04-12 2011-08-17 株式会社アドバンテスト 試験装置及び試験方法
JP4778778B2 (ja) * 2005-11-04 2011-09-21 株式会社日立ハイテクノロジーズ 半導体デバイスのモニタリング方法およびモニタリング装置
KR100677996B1 (ko) 2005-12-27 2007-02-02 동부일렉트로닉스 주식회사 포토리소그래피 공정의 제어 방법
US7583833B2 (en) * 2006-01-27 2009-09-01 Advanced Micro Devices, Inc. Method and apparatus for manufacturing data indexing
JP4920268B2 (ja) * 2006-02-23 2012-04-18 株式会社日立ハイテクノロジーズ 半導体プロセスモニタ方法およびそのシステム
JP4586051B2 (ja) 2007-08-03 2010-11-24 株式会社日立ハイテクノロジーズ 走査型電子顕微鏡
JP5203787B2 (ja) * 2008-04-17 2013-06-05 株式会社日立ハイテクノロジーズ データ解析装置
JP5254099B2 (ja) * 2009-03-23 2013-08-07 株式会社ニューフレアテクノロジー パターン寸法測定方法及び荷電粒子ビーム描画方法
EP2450850B1 (en) * 2009-07-01 2020-12-23 Nec Corporation System and method for extracting representative feature
JP5402458B2 (ja) * 2009-09-24 2014-01-29 凸版印刷株式会社 微細パターン測定方法及び微細パターン測定装置
JP5533045B2 (ja) * 2010-03-05 2014-06-25 凸版印刷株式会社 微細パターン測定方法及び微細パターン測定装置
JP5426637B2 (ja) * 2011-11-09 2014-02-26 株式会社アドバンテスト 半導体装置の製造方法及び半導体製造装置
US10955359B2 (en) * 2013-11-12 2021-03-23 International Business Machines Corporation Method for quantification of process non uniformity using model-based metrology
KR102410666B1 (ko) 2015-01-09 2022-06-20 삼성전자주식회사 반도체 소자의 계측 방법, 및 이를 이용한 반도체 소자의 제조방법
CN105241897B (zh) * 2015-09-17 2017-11-17 株洲硬质合金集团有限公司 硬质合金中wc晶粒三维形状的分析测试方法
JP7120873B2 (ja) * 2018-10-09 2022-08-17 株式会社日立製作所 計測装置及び試料の表面の計測方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900633A (en) * 1997-12-15 1999-05-04 On-Line Technologies, Inc Spectrometric method for analysis of film thickness and composition on a patterned sample
US6175947B1 (en) * 1998-04-20 2001-01-16 International Business Machines Corporation Method of extracting 3-D capacitance and inductance parasitics in sub-micron VLSI chip designs using pattern recognition and parameterization
US6909930B2 (en) * 2001-07-19 2005-06-21 Hitachi, Ltd. Method and system for monitoring a semiconductor device manufacturing process

Also Published As

Publication number Publication date
US7216311B2 (en) 2007-05-08
US20040156223A1 (en) 2004-08-12
JP2004247394A (ja) 2004-09-02

Similar Documents

Publication Publication Date Title
JP4057928B2 (ja) 半導体パターン評価システム
JP4920268B2 (ja) 半導体プロセスモニタ方法およびそのシステム
JP4220358B2 (ja) 半導体パターン計測方法
JP3841024B2 (ja) 立体形状測定装置及びエッチングの条件出し方法
JP4778778B2 (ja) 半導体デバイスのモニタリング方法およびモニタリング装置
US7335881B2 (en) Method of measuring dimensions of pattern
JP5103219B2 (ja) パターン寸法計測方法
JP3971937B2 (ja) 露光条件監視方法およびその装置並びに半導体デバイスの製造方法
KR101467987B1 (ko) 유사한 구조 엘리먼트들을 분류하는 cd 계측 시스템 및 방법
US20050100205A1 (en) Method for measuring three dimensional shape of a fine pattern
US20080197280A1 (en) Method and apparatus for measuring pattern dimensions
JP4240066B2 (ja) エッチングプロセス監視方法及びエッチングプロセス制御方法
JP4220335B2 (ja) 立体形状測定装置
JP4094327B2 (ja) パターン計測方法及びパターン計測装置、並びにパターン工程制御方法
US7230239B2 (en) Apparatus for inspecting three dimensional shape of a specimen and method of watching an etching process using the same
KR20050045892A (ko) Ic 공정을 모니터링하는 방법 및 시스템
JP2012173028A (ja) パターン形状計測方法及びその装置
JP4546500B2 (ja) パターン計測方法及びパターン計測装置、並びにパターン工程制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4057928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term