KR20050045892A

KR20050045892A - Ｉｃ 공정을 모니터링하는 방법 및 시스템

Info

Publication number: KR20050045892A
Application number: KR1020040091507A
Authority: KR
Inventors: 자우잭; 순다라라얀스리니바산
Original assignee: 헤르메스-마이크로비전 (타이완) 인코포레이티드
Priority date: 2003-11-10
Filing date: 2004-11-10
Publication date: 2005-05-17
Also published as: CN1645588A

Abstract

본 발명은 공정 균일성을 결정하기 위한 방법 및 시스템을 제공한다. 본 발명의 방법은 복수개의 샘플 영역을 선택하는 단계를 포함한다. 복수개의 샘플 영역은 복수개의 가공처리된 피처를 포함하며, 복수개의 샘플 영역의 각각은 복수개의 가공처리된 피처의 적어도 하나를 포함한다. 복수개의 가공처리된 피처의 각각은 적어도 하나의 제조 공정에서 생기게 된다. 또, 본 발명의 방법은 복수개의 샘플 영역과 각각 관련된 복수개의 전자 현미경 이미지를 획득하는 단계와, 복수개의 전자 현미경 이미지와 관련된 정보를 처리하는 단계와, 복수개의 샘플 영역에 대한 복수개의 제1 그레이스케일 값을 결정하는 단계를 포함한다. 또, 본 발명의 방법은 복수개의 제1 그레이스케일 값과 관련된 정보를 처리하는 단계와, 적어도 하나의 제조 공정이 균일한지 여부를 판정하는 단계를 포함한다.

Description

ＩＣ 공정을 모니터링하는 방법 및 시스템{METHOD AND SYSTEM FOR MONITORING IC PROCESS}

관련출원

본 출원은 2003년 11월 10일 출원된 미국 가출원 번호 제60/518,865호에 대하여 우선권을 주장하며, 그 내용을 인용하여 본 명세서에 포함되는 것으로 한다.

본 발명은 집적회로(IC: Integrated Circuit) 제조 기술에 관한 것이다. 더 구체적으로, 본 발명은 IC 공정의 균일성(uniformity)을 검사하는 방법 및 시스템을 제공한다. 단지 예로서만, 본 발명은 인라인 모니터링(inline monitoring)에 적용되어 왔다. 그러나 본 발명은 더 광범위한 적응성을 갖는다는 것을 알 수 있을 것이다.

집적회로(IC) 공정에서 꾸준히 계속해서 개발 및 연구되고 있는 것은 피처 크기(feature size)를 더욱 더 축소시키는 것이다. 치수를 축소하고 웨이퍼의 크기를 증가시킴으로써, 웨이퍼 전체를 통해 공정의 균일성을 유지하는 것이 중요하게 되었지만, 그만큼 균일성을 유지하는 것이 어려워졌다. 보다 진보된 웨이퍼 제조 공정에서는 공정 윈도우(process window)가 급격하게 협소해지고 있으며, 최신 기술에 대한 보상으로 평균 판매 가격이 상승하게 되는 경제적인 이유 때문에, 공정을 완벽하게 하기 위한 시간이 부족함으로 인해, 공정 편차가 발생할 수 있다.

공정 편차(process variation)는 여러 가지 형태로 나타날 수 있다. 장비 또는 공정의 이상(disturbance)이나 제한(limitation)에 의해 웨이퍼를 가로지르는 방향으로 공간 편차(spatial variation)가 생기게 된다. 이들 편차는 다이(die) 내에서의 차이를 패터닝하는 것에 의해 더 확대될 수 있다. 하나의 공정이 시작되고 나서 다른 공정이 시작되기 전에, 공정 처리가 진행 중이고 오프라인 동작(offline operation)인 동안의 정상 동작에서 수행되는 인라인 모니터링 등의 공정 제어를 달성하기 위해 웨이퍼 특성을 측정하는 방법이 많이 있다. 해당 공정의 인라인 제어를 유지하기 위해서는, 서로 다른 로트(lot) 및/또는 웨이퍼와 또한 다이 내부 뿐만 아니라 웨이퍼 내부 사이에서 시간 경과에 따른 편차를 이해할 필요가 있다. 다이 내에서 검사할 위치와 웨이퍼에서 어떤 다이를 검사할지를 결정하는 것은 신중한 계획과 섬세한 주의를 요구하는 것이다. 측정을 너무 조금하면 충분하지 못하게 되며, 측정을 너무 많이 하게 되면 데이터의 수집과 그 처리과정이 불필요하게 장황하게 된다. 때때로, 테스트 구조가 스크라이브 라인(scribe line) 상에 위치할 수 있으며, 검사할 적절한 피처(feature)를 결정하기 위해 이러한 테스트 구조에 의해 한가지 방법이 제공된다.

몇 가지 종래의 검사 프로토콜에는 공정 도구(process tool)의 한정조건에 대한 그리고 입자(particle)와 관련된 문제는 전혀 없다는 것을 확실하게 하기 위한 베어 웨이퍼 분석법(bare wafer analysis)이 포함된다. 이 분석법은 우선 공정 도구가 적절하게 작동하며 수율을 감소시키는(yield-killing) 입자의 발생원(source)으로서 작동하지 않는다는 것을 보장하기 위해 필요하게 된다. 이러한 분석에는 일반적으로 처리 및 패턴화된 웨이퍼를 눈으로 검사하고, 이어서 전자빔(e-beam)으로 검사하게 된다. 웨이퍼 레벨의 편차는 낮은 공간 주파수를 갖는 경향이 있으며 이는 장비 설계 및/또는 작동 한계에 의해 발생된다.

예를 들어, 유전체 에칭(dielectric etch)은 서브트랙티브 에칭(subtractive etch) 공정뿐만 아니라 이중상감 공정(dual damascene processing)의 필수 부분인 단위 공정이다. 진보된 반도체 제조 기술에 있어서, 이중상감 공정에서 비아홀(via hole) 및/또는 콘택트(contact) 등의 높은 어스펙트비(aspect ratio)를 갖는 구조에 대한 에칭 공정(etch process: 식각 공정이라고도 함)은, 그 작은 임계 치수(critical dimension) 때문에, 계속해서 개발되어 왔다. 공통적인 문제점으로서, 콘택트 및/또는 비아홀이 개방되지 못하는 것과, 웨이퍼 전면에 대한 에칭이 균일하지 못하게 되는 것 등이 있다. 예를 들어, 콘택트 에칭 공정에서의 결함(defect) 때문에, 집적회로가 동작하지 않을 수 있으며, 따라서 에칭 공정 파라미터를 제어, 모니터링 및 최적화하여 양호한 수율을 보장할 필요가 생기게 되는 것이다. 다른 예로서, 비아(via)에는 트렌치(trench)가 포함되는데, 이러한 트렌치에는 얇은 트렌치 분리, 즉 쉘로우 트렌치 아이솔레이션(shallow trench isolation)을 위해 이용되는 것 등이 있다.

전자빔 검사가 더 광범위하게 이용되기 전에, 종래의 CD-SEM(critical dimension scanning electron microscope) 기술은 홀 상단(hole top)의 임계 치수에 대한 홀 바닥의 임계 치수를 제공할 수 있었지만, 이러한 계측법은 콘택트홀의 전기적 특성에 대한 것만을 나타낼 뿐이었다. 정상적인 상태와 에칭된 상태를 구별하는 것이 가능하였다면, 그 구분은 우회적으로 이루어지기도 했으며, 이것은 신뢰성에 문제가 있었다. 다른 예로서, 연산 처리 파워와 관련된 주사전자 현미경(SEM: Scanning Electron Microscopy)에 기반을 둔 몇 개의 결함 검사 도구가 개방되지 않은 콘택트 및 비아홀 등의 결함을 검출하기 위해 사용되어 왔다. 그러나, 이러한 도구는 결함 있는 콘택트 및/또는 비아홀을 검출하는데는 도움이 될 수는 있지만, 웨이퍼 전면의 불균일성이나 에칭 편차에 대한 어떠한 정보도 제공할 수 없다는 한계가 있다. 또 다른 예로서, 유사한 원리를 이용하는 EB-Scope 기술이 이용되어 왔다. EB-Scope 기술에서는, 콘택트 또는 비아홀의 바닥부의 잔여 두께를 측정하기 위해 전자빔 유도형 기판 전류가 이용된다. 그러나 EB-Scope 기술은 속도가 느린 문제가 있으며, 그 장점 때문에 대중화되고 있으며 절연막 위에 형성한 반결정 실리콘을 기판으로 한 반도체인 실리콘 온 인슐레이터(SOI: silicon-on-insulator) 등의 변형 기판 상에서는 문제가 있다.

에칭 균일성을 모니터링함으로써 발견되는 동일한 문제점이 IC를 제조하는 동안 임의의 다른 단위 공정 이후의 웨이퍼에 존재하는 경우가 있다. 다른 예는 화학기계적 연마법(CMP: chemical mechanical polishing)이 될 것이다. 사실상, 공정 윈도우를 좁게 하고 웨이퍼 사이즈를 크게 하면, 에칭, 증착, CMP 및 전기도금(ECP: electrochemical plating) 등의 많은 집적회로 제조 공정에서 공정 편차가 생기게 된다.

따라서, IC 공정의 균일성을 모니터링하기 위한 기술을 개선할 필요성이 있게 된다.

본 발명은 집적회로(IC) 제조 기술에 관한 것이다. 더 구체적으로, 본 발명은 본 발명은 IC 공정의 균일성을 검사하는 방법 및 시스템을 제공한다. 본 발명은 단지 예로서만 인라인 모니터링에 적용되어 왔다. 그러나 본 발명은 더 광범위한 적응성을 갖는다는 것을 알 수 있을 것이다.

본 발명의 일실시예에 의하면, 본 발명의 공정 균일성을 결정하는 방법은 복수개의 샘플 영역을 선택하는 단계를 포함한다. 복수개의 샘플 영역은 복수개의 가공처리된 피처를 포함하고, 복수개의 샘플 영역의 각각은 복수개의 가공처리된 피처의 적어도 하나를 포함한다. 복수개의 가공처리된 피처의 각각은 적어도 하나의 제조 공정으로부터 생기게 된다. 또한, 본 발명의 방법은 복수개의 샘플 영역과 각각 관련된 복수개의 전자 현미경 이미지를 획득하는 단계와, 복수개의 전자 현미경 이미지와 관련된 정보를 처리하는 단계와, 복수개의 전자 현미경 이미지와 관련된 정보에 적어도 기초하여 복수개의 샘플 영역의 각각에 대한 복수개의 제1 그레이스케일 값을 결정하는 단계를 포함한다. 상기 복수개의 제1 그레이스케일 값의 각각은 상기 복수개의 가공처리된 피처의 적어도 하나와 관련되어 있다. 또한, 본 발명의 방법은 복수개의 제1 그레이스케일 값과 관련된 정보를 처리하는 단계와, 복수개의 제1 그레이스케일 값과 관련된 정보에 적어도 기초하여 적어도 하나의 제조 공정이 균일한지 여부를 판정하는 단계를 포함한다.

본 발명의 다른 실시예에 의하면, 공정 균일성을 결정하는 방법은 복수개의 샘플 영역을 선택하는 단계를 포함한다. 복수개의 샘플 영역은 복수개의 가공처리된 피처를 포함하고, 복수개의 샘플 영역의 각각은 복수개의 가공처리된 피처의 적어도 하나를 포함한다. 복수개의 가공처리된 피처의 각각은 적어도 하나의 제조 공정으로부터 생기게 된다. 또한, 본 발명의 방법은 복수개의 샘플 영역과 각각 관련된 복수개의 전자 현미경 이미지를 획득하는 단계와, 복수개의 전자 현미경 이미지와 관련된 정보를 처리하는 단계와, 복수개의 전자 현미경 이미지와 관련된 정보에 적어도 기초하여 복수개의 샘플 영역의 각각에 대한 복수개의 제1 그레이스케일 값을 결정하는 단계를 포함한다. 복수개의 제1 그레이스케일 값의 각각은 복수개의 가공처리된 피처의 적어도 하나와 관련되어 있다. 또한, 본 발명의 방법은 복수개의 제1 그레이스케일 값과 관련된 정보에 적어도 기초하여 제1 윤곽선 맵을 생성하는 단계와, 제1 윤곽선 맵과 관련된 정보를 처리하는 단계와, 제1 윤곽선 맵과 관련된 정보에 적어도 기초하여 적어도 하나의 제조 공정이 균일한지 여부를 판정하는 단계를 포함한다.

본 발명의 또 다른 실시예에 의하면, 공정 균일성을 결정하는 시스템은 복수개의 샘플 영역과 각각 관련된 복수개의 전자 현미경 이미지를 획득하도록 구성된 전자 현미경 시스템을 구비한다. 복수개의 샘플 영역은 복수개의 가공처리된 피처를 포함하며, 복수개의 샘플 영역의 각각은 복수개의 가공처리된 피처의 적어도 하나를 포함한다. 복수개의 가공처리된 피처의 각각은 적어도 하나의 제조 공정으로부터 각각 생기게 된다. 또한 본 발명의 시스템은 복수개의 전자 현미경 이미지와 관련된 정보를 처리하고, 복수개의 전자 현미경 이미지와 관련된 정보에 적어도 기초하여 복수개의 샘플 영역에 대한 복수개의 제1 그레이스케일 값을 결정하도록 구성된 처리 시스템을 구비한다. 복수개의 제1 그레이스케일 값의 각각은 상기 복수개의 가공처리된 피처의 적어도 하나와 관련된다. 또, 본 발명의 처리 시스템은 복수개의 제1 그레이스케일 값과 관련된 정보를 처리하고, 복수개의 제1 그레이스케일 값과 관련된 정보에 적어도 기초하여 적어도 하나의 제조 공정이 균일한지 여부를 판정하도록 구성된다.

본 발명의 또 다른 실시예에 의하면, 공정 균일성을 결정하는 시스템은 복수개의 샘플 영역과 각각 관련된 복수개의 전자 현미경 이미지를 획득하도록 구성된 전자 현미경 시스템을 구비한다. 복수개의 샘플 영역은 복수개의 가공처리된 피처를 포함하며, 복수개의 샘플 영역의 각각은 복수개의 가공처리된 피처의 적어도 하나를 포함한다. 복수개의 가공처리된 피처의 각각은 적어도 하나의 제조 공정으로부터 생기게 된다. 또한, 본 발명의 시스템은 복수개의 전자 현미경 이미지와 관련된 정보를 처리하고, 복수개의 전자 현미경 이미지와 관련된 정보에 적어도 기초하여 복수개의 샘플 영역에 대한 복수개의 제1 그레이스케일 값을 결정하도록 구성된 처리 시스템을 구비한다. 복수개의 제1 그레이스케일 값의 각각은 복수개의 가공처리된 피처의 적어도 하나와 관련되어 있다. 또한, 본 발명의 처리 시스템은 복수개의 제1 그레이스케일 값과 관련된 정보에 적어도 기초하여 제1 윤곽선 맵을 생성하고, 제1 윤곽선 맵과 관련된 정보를 처리하며, 제1 윤곽선 맵과 관련된 정보에 적어도 기초하여 적어도 하나의 제조 공정이 균일한지 여부를 판정하도록 구성된다.

본 발명에 의하면 종래 기술에 비해 많은 장점을 가질 수 있다. 예컨대, 본 발명의 실시예에 의하면, 다이 내, 웨이퍼 내, 로트 내의 웨이퍼간 및/또는 로트간의 특정 공정의 균일성 또는 편차 등의 공정 상태를 정확하게 모니터링하고 가시화하기 위해, 반도체 웨이퍼 측정 및 검사 기술을 제공한다. 본 발명의 실시예에 의하면, 배경에 대한 평균 그레이스케일 값, 가공처리된 피처에 대한 평균 그레이스케일 값 및 조정된 그레이스케일 값을 표현하는 윤곽선 맵(contour map)을 제공한다. 이러한 2차원의 윤곽선 맵은 웨이퍼 전면 및/또는 웨이퍼들간의 전체적인 공정 상태를 신뢰성 있게 나타내는 기능을 할 수 있다. 본 발명의 실시예에 의하면, 가공처리된 피처와 배경에 대한 그레이스케일 값뿐만 아니라 샘플 영역 이미지를 이용하는 신속한 가시적 표현을 제공한다. 예컨대, 가시적 표현은 윤곽선 구성의 형태를 취하며 웨이퍼 레벨의 편차를 명확하게 보여준다. 본 발명의 실시예에 의하면, 다이 내의 공정 균일성을 결정하기 위해 다이 내의 샘플 영역을 이용하거나, 웨이퍼 내의 공정 균일성을 결정하기 위해 웨이퍼 내의 지정된 샘플 영역을 이용한다. 본 발명의 실시예에 의하면, 공정 엔지니어는 통계적 및 정량적인 측정법에 의해 지원되는, 웨이퍼 전면의 공정 성능을 신속하게 확인할 수 있게 된다. 예를 들어, 전자빔 검사에 의해 많은 데이터가 생성될 수 있는데, 이러한 데이터는 그 용량이 너무 많아 처리하기에 곤란하고 그 중요 특성을 알기 어렵게 될 수 있다. 데이터를 신속하게 가시화하고 상대적으로 분석하는 것을 간단하게 행함으로써, 적절한 공정 보정이 적절한 시기에 이루어질 수 있다. 다른 예로서, 비용이 많이 드는 편위운동(excursion)이 행해지기 전에 가능한 빨리, 측정 동안 생길 수 있는 소정의 단서에 기초하여, 공정 장비의 수명 문제와 제한사항을 식별하는 것이 중요하다. 본 발명의 실시예에 의하면, 웨이퍼 표면을 샘플링하여 웨이퍼 표면 구역의 일부가 결함을 나타내는 맵을 제공하도록 검사할 수 있는 방법이 제공된다.

본 발명의 실시예에 의하면, 공정 균일성의 인라인 검사를 제공하며, 특정의 공정 단계 또는 단위 공정 동작에 대한 문제점을, 그 편리함을 위해 분리시킬 수 있다. 본 발명의 실시예에 의하면, 300mm의 웨이퍼에 대한 효율적인 검사 방법을 제공하며, 이에 따라 200mm의 웨이퍼 상에서의 다이의 개수보다 2배 반을 보유할 수 있게 된다. 본 발명의 실시예에 의하면, 구리 CMP를 완료한 후, 웨이퍼 내의 편차를 검출하기 위한 방법을 제공한다. 예를 들어, 웨이퍼의 소정 영역에 CMP 이후 잔류물이 남아 있을 수 있다. 다른 예로서, 콘택트 또는 비아홀에 대한 충전 공정이 부적절하게 실행되어, 그 결과로서 표면이나 내부에 불필요한 빈 공간이 생길 수 있다. 이러한 빈 공간은, 몇 가지 가능한 원인을 들어보면, CMP 패드의 에이징이나, 연마 공정 동안 행해지는 움직임과 관련된 문제 또는 부적절한 종말점 검출 알고리즘을 이용함으로써 생길 수 있다. 본 발명의 실시예에 의하면, 처리율, 샘플링 커버리지 및 분해능 사이에서의 바람직한 균형을 제공한다. 예컨대, 커버리지(coverage)는 전체 다이 영역에 대한 하나의 다이 내에서 샘플링된 영역의 비율에 따라 증가한다. 그러나, 소정의 분해능(해상도)에서 샘플링 비율이 높으면 소정의 시간 주기 동안 검사되는 웨이퍼의 개수만큼 측정되는 처리율이 감소될 수 있다. 본 발명의 실시예에 의하면, 픽셀 크기가 0.1㎛ 이하인 300mm의 웨이퍼 상에서 0.13㎛ 보다 작거나 이와 같은 설계 노드(design node)에 대한 효율적인 샘플링 기술을 제공한다.

본 발명의 다양한 추가적인 목적, 특징 및 장점은 이하의 상세한 설명과 첨부 도면을 참조하여 더 잘 이해할 수 있을 것이다.

[실시예]

본 발명은 집적회로(IC) 제조 기술에 관한 것이다. 더 구체적으로, 본 발명은 IC 공정의 균일성을 검사하는 방법 및 시스템을 제공한다. 본 발명은 단지 예로서만 인라인 모니터링(inline monitoring)에 적용되어 왔다. 그러나 본 발명은 더 광범위한 적응성을 갖는다는 것을 알 수 있을 것이다.

도 1은 본 발명의 실시예에 따라 IC 공정 균일성을 모니터링하기 위한 방법을 간략하게 나타낸 것이다. 도 1은 단지 예일 뿐이며, 청구의 범위를 부당하게 한정하여서는 안 된다. 당업자라면 많은 변형, 대체 및 변경이 가능하다는 것을 알 수 있을 것이다. 본 발명의 방법(100)은 샘플 영역을 선택하는 공정(110)과, 샘플 영역의 이미지를 획득하는 공정(120)과, 배경 그레이스케일 값(background gray scale value)을 결정하는 공정(130)과, 가공처리된 피처(processed feature; 가공 특징이라고도 함)에 대한 그레이스케일 값을 결정하는 공정(140)과, 공정의 균일성을 판정하는 공정(150)과, 공정 파라미터를 조정하는 공정(160)을 포함한다. 상기 설명은 상기 방법(100)에 대한 공정들 중 선택된 그룹을 이용하여 설명되었지만, 많은 대안, 변형 및 변경이 가능하다. 예컨대, 공정들 중 일부는 확장되기도 하고 조합되기도 한다. 상기 공정에 다른 공정이 삽입될 수도 있다. 본 실시예에 따라, 공정의 순서가 교체된 다른 공정의 순서로 변경될 수도 있다. 다른 예로서, 본 발명의 방법(100)에서 언급한 가공처리된 피처는 균일성 판정을 받아야 하는 피처이다. 이 가공처리된 피처에는 처리되었지만 관련 없는 피처는 포함하지 않는다. 이들 공정에 대한 추가의 상세한 설명은 본 명세서 전체를 통해 개시되어 있으며 이하 보다 구체적으로 설명한다.

공정 110에서, 임의의 샘플 영역이 선택된다. 동일 다이(die)에 상이한 샘플 영역이 위치할 수 있으며, 동일 웨이퍼 및/또는 상이한 웨이퍼 상에 상이한 다이가 위치할 수 있다. 하나의 예로서, 샘플 영역은 공정에서 유도되는 결함이 자주, 즉 공정 장비가 정상적으로 동작할 때보다 높은 비율로 발견되는 구역을 포함한다. 다른 예로서, 샘플 영역에 대해, 충실하지 못한 임시 설계, 지정된 테스트 구조 또는 높은 장애율(failure rate)과 관련되어 있는 구역의 위치에 따라 선택이 행해된다. 또 다른 예로서, 각 샘플 영역은 인접해 있거나 몇 개의 분리된 부분영역(sub-region)을 포함한다. 예컨대, 각 부분영역은 하나 이상의 관련 있는 가공처리된 피처를 포함한다. 다른 예에서, 각 샘플 영역은 하나 이상의 관련 있는 가공처리된 피처를 포함한다.

도 2는 본 발명의 실시예에 따라 선택된 샘플 영역을 단순화한 도면이다. 도 2는 단지 예일 뿐이며, 청구의 범위를 부당하게 한정하여서는 안 된다. 당업자라면 많은 변형, 대체 및 변경이 가능하다는 것을 알 수 있을 것이다. 도 2에 도시된 바와 같이, 웨이퍼(200)의 위 그리고 다이(210) 내에는, 하나의 샘플 영역(212)으로서 하나 이상의 특정 영역이 선택된다. 마찬가지로, 웨이퍼(200) 상의 다른 다이에 대해서도 샘플 영역이 선택된다. 예컨대, 이 샘플 영역은 자신들에 대응하는 다이에 대해서는 동일한 위치를 갖는다. 다른 예로서, 상이한 샘플 영역에 동일 및/또는 유사한 피처가 포함될 수 있으며, 이들 피처가 공정 균일성에 대한 검사를 받게 된다. 다른 예에서는, 리시피 파일(recipe file)을 작성하는 사용자가 샘플 영역을 규정하는데, 이 리시피 파일에 그 위치가 규정된다. 리시피 작성 동안에 웨이퍼 맵과 정렬 규칙에 대한 규정이 있게 된다.

공정 120에서, 주사 전자 현미경(SEM)을 이용하여 샘플 영역의 이미지가 획득된다. 예를 들어, 반도체 장치를 검사하기 위해 선택된 랜딩 에너지(landing energy)와 높은 분해능(high resolution)을 가진 SEM이 이용된다. SEM은 전자빔으로 웨이퍼를 조사하는 전자총과, 전자의 편향을 조절하는 편향기와, 웨이퍼가 위치하는 스테이지와, 이미지 검출기를 구비한다. 다른 예로서, 이미지 캡처를 위해 미국특허 제6392231호, 제6605805호 및 제6710342호에 개시된 SEM이 이용된다. 미국특허 제6392231호, 제6605805호 및 제6710342호를 인용하여 본 명세서에 포함되는 것으로 한다. 또 다른 예에서는, 처리율을 향상시키기 위해, SEM 이미지를 위해 선택된 애버리징(averaging), 랜딩 에너지, 픽셀 크기 및 사용된 빔 전류가 모두 최적화된다.

본 발명의 일시시예로서, SEM은 도 2에 도시된 것과 같이 일부 또는 모든 샘플 영역을 주사하고, SEM 이미지의 일부 또는 모두가 저장된다. 다른 예에서, 이미지의 시야각(field of view)은 변경이 가능하기는 하지만, 비교가 행해져야 하는 이미지들 또는 이미지 세트에 대해서는 동일하게 유지되어야 한다. 또 다른 예에서는, 패턴 인식과 자동화 분류 및 정렬에 기초하여 이미지화를 위한 샘플 영역을 자동으로 식별하기 위한 다양한 기술이 이용된다.

도 3은 본 발명의 실시예에 따른 SEM 이미지를 단순화한 도면이다. 도 3은 단지 예일 뿐이며, 청구의 범위를 부당하게 한정하여서는 안 된다. 당업자라면 많은 변형, 대체 및 변경이 가능하다는 것을 알 수 있을 것이다. 도 3에 도시된 바와 같이, 다양한 다이에 있는 샘플 영역에 대한 SEM의 이미지는 소프트웨어에 의해 자신들의 대응 다이에 부착된다. 예컨대, 샘플 영역(212)에 대한 이미지의 경우에는 다이(210)에 위치하게 된다. 이들 부착된 이미지는 전체 웨이퍼를 가로지르는 다이마다의 이미지 편차를 도식적으로 나타낸다. 다른 예에서, 각 샘플 영역은 몇 개의 부분영역으로 나누어지며, 각각의 부분영역에 대해 이미지가 캡처된다. 동일한 샘플 영역에 대응하는 이러한 하나 이상의 이미지는 해당 샘플 영역과 관련된 다이에 부착된다. 또 다른 예로서, 다양한 다이에서의 가공처리된 피처의 파형 표현이 그 피처에 대응하는 다이에 부착된다. 이 파형 표현은 관련된 피처 부근의 위치에 대한 신호 강도를 나타낼 수 있다. 다른 예로서, 다이 내에서, 웨이퍼 내의 다이 사이에서 및/또는 웨이퍼간의 공정 균일성을 가시화하기 위한 다른 방법이 이용될 수 있다.

공정 130에서, 배경 그레이스케일 값(background gray scale value)이 결정된다. 하나의 예로서, 각각의 측정된 SEM 이미지는 2개의 측정 가능한 그레이스케일 값을 표시하는데, 그 하나는 가공처리된 피처이고, 다른 하나는 배경이다. 예를 들어, 가공처리된 피처는 콘택트 및/또는 비아홀을 포함하고, 배경은 관련된 피처는 없지만 그 주변의 영역을 포함한다. 다른 예에서는, 각각의 측정된 SEM 이미지의 배경에 대한 평균 그레이스케일 수가 계산된다. 도 4는 본 발명의 실시예에 따라 배경 그레이스케일 값을 단순화하여 나타낸 도면이다. 도 4는 단지 예일 뿐이며, 청구의 범위를 부당하게 한정하여서는 안 된다. 당업자라면 많은 변형, 대체 및 변경이 가능하다는 것을 알 수 있을 것이다. 도 4에 도시된 바와 같이, 샘플 영역(212)에서의 배경 그레이스케일 값은 129이며, 샘플 영역(222)에서의 배경 그레이스케일 값은 130이다. 샘플 영역의 바깥쪽에 있는 영역의 경우에는, 해당 샘플 영역의 배경 그레이스케일 값으로부터 보간을 행함으로써 이들의 배경 그레이스케일 값이 결정된다. 이러한 보간(interpolation)은 선형 또는 비선형 모두 가능하며, 몇 개의 샘플 영역의 배경 그레이스케일 값을 고려할 수 있게 된다. 도 4에 도시된 것과 같이, 보간법에 의해 웨이퍼(200) 전면의 배경 그레이스케일 값을 나타내는 2차원 웨이퍼 맵이 생성된다. 다른 예에서는, 배경 그레이스케일 값을 색채로 표현한다. 각각의 색채가 각각의 그레이스케일 값의 범위에 대응하게 된다. 도 4a는 본 발명의 다른 실시예에 따른 배경 그레이스케일 값을 간략하게 나타내는 색채 도면이다. 도 4a는 단지 예일 뿐이며, 청구의 범위를 부당하게 한정하여서는 안 된다. 당업자라면 많은 변형, 대체 및 변경이 가능하다는 것을 알 수 있을 것이다.

공정 140에서, 가공처리된 피처에 대한 그레이스케일 값이 결정된다. 하나의 예로서, 각각의 측정된 SEM 이미지는 2개의 측정 가능한 그레이스케일 값을 나타내는데, 그 하나는 가공처리된 피처이고, 다른 하나는 배경이다. 예를 들어, 가공처리된 피처는 콘택트 및/또는 비아홀을 포함하고, 배경은 관련 피처가 없는 영역을 포함한다. 다른 예에서는, 각각의 측정된 SEM 이미지의 배경에 대한 평균 그레이스케일 수가 계산된다. 도 5는 본 발명의 실시예에 따라 배경 그레이스케일 값을 단순화하여 나타낸 도면이다. 도 5는 단지 예일 뿐이며, 청구의 범위를 부당하게 한정하여서는 안 된다. 당업자라면 많은 변형, 대체 및 변경이 가능하다는 것을 알 수 있을 것이다. 도 5에 도시된 바와 같이, 샘플 영역(212)에서의 배경 그레이스케일 값은 76이며, 샘플 영역(222)에서의 배경 그레이스케일 값은 74이다. 샘플 영역의 바깥쪽에 있는 영역의 경우에는, 해당 샘플 영역의 그레이스케일 값으로부터 보간을 행함으로써 이들의 그레이스케일 값이 결정된다. 이러한 보간은 선형 또는 비선형 모두 가능하며, 몇 개의 샘플 영역의 배경 그레이스케일 값을 고려할 수 있게 된다. 도 5에 도시된 것과 같이, 보간법에 의해 웨이퍼(200) 전면의 배경 그레이스케일 값을 나타내는 2차원 웨이퍼 맵이 생성된다. 그레이스케일 맵은 웨이퍼 상의 상이한 샘플 영역에서의 관련 피처간의 차이를 나타낸다. 다른 예로서, 배경 그레이스케일 값을 색채로 표현한다. 각각의 색채가 각각의 그레이스케일 값의 범위에 대응하게 된다. 도 5a는 본 발명의 다른 실시예에 따른 그레이스케일 값을 간략하게 나타내는 색채 도면이다. 도 5a는 단지 예일 뿐이며, 청구의 범위를 부당하게 한정하여서는 안 된다. 당업자라면 많은 변형, 대체 및 변경이 가능하다는 것을 알 수 있을 것이다.

공정 150에서, 가공처리된 피처에 대한 그레이스케일 값을 조정하여 공정 균일성이 결정된다. 하나의 예로서, 이 조정된 그레이스케일 값은 배경에 대한 그레이스케일 값과 가공처리된 피처에 대한 그레이스케일 값간의 차이가 된다. 예를 들어, 조정된 그레이스케일 값은 컴퓨터에서 계산되어 저장된다. 조정된 그레이스케일 값에서의 편차는 공정 편차를 나타낸다. 예컨대, 2개의 상이한 다이 및/또는 동일한 다이에서의 가공처리된 피처가 비교될 수 있다. 하나의 예로서, 비교된 피처는 공칭적(nominal)으로는 동일하고 정성적(qualitative)으로는 유사하다.

본 발명의 다른 실시예에 있어서, 배경에 대한 그레이스케일 값의 평균 및 표준 편차(standard deviation)와, 가공처리된 피처에 대한 그레이스케일 값의 평균 및 표준 편차와, 조정된 그레이스케일 값의 평균 및 표준 편차의 연산에 기초하여, 통계적 공정 균일성을 계산함으로써 이미지 데이터가 간략화된다. 하나의 예에 있어서는, 공정 균일성을 평균에 대한 표준 편차의 비율을 측정하여 퍼센트로 표시한다. 예컨대, 조정된 그레이스케일 값에 따라 표준 편차 및 평균이 연산된다. 상기 평균에 대한 표준 편차의 비율이 미리 정해진 소정 값보다 작거나 이와 같다면, 가공처리된 피처와 관련된 하나 또는 하나 이상의 제조 공정이 균일하게 된다. 만일 상기 비율이 미리 정해진 소정 값보다 크다면, 가공처리된 피처와 관련된 하나 또는 하나 이상의 제조 공정이 균일하지 않은 것으로 된다.

도 6은 본 발명의 실시예에 따라 가공처리된 피처에 대해 조정된 그레이스케일 값을 단순화하여 나타낸 도면이다. 도 6은 단지 예일 뿐이며, 청구의 범위를 부당하게 한정하여서는 안 된다. 당업자라면 많은 변형, 대체 및 변경이 가능하다는 것을 알 수 있을 것이다. 도 6에 도시된 바와 같이, 샘플 영역(212)에서의 조정된 그레이스케일 값은 53이며, 샘플 영역(222)에서의 조정된 그레이스케일 값은 56이다. 샘플 영역의 바깥쪽에 있는 영역의 경우에는, 도 4에 도시된 것과 같이 배경에 대한 이들 대응하는 그레이스케일 값과, 가공처리된 피처에 대한 이들 대응하는 그레이스케일 값으로부터 결정된다. 도 6에 도시된 것과 같이, 그 결과값으로서의 조정된 그레이스케일 값이 웨이퍼(200) 상의 2차원 윤곽선 맵(contour map)에 의해 가시화될 수 있다. 다른 예로서, 배경 그레이스케일 값이 색채로 표현된다. 각각의 색채가 각각의 그레이스케일 값의 범위에 대응하게 된다. 도 6a는 본 발명의 다른 실시예에 따른 조정된 그레이스케일 값을 간략하게 나타내는 색채 도면이다. 도 6a는 단지 예일 뿐이며, 청구의 범위를 부당하게 한정하여서는 안 된다. 당업자라면 많은 변형, 대체 및 변경이 가능하다는 것을 알 수 있을 것이다.

공정 160에 있어서, 공정의 성능효율(performance)을 향상시키기 위해 공정 파라미터가 조정된다. 예컨대, 공정 150에서 결정된 공정 균일성은 미리 정해진 소정의 허용도(tolerance)를 초과한다. 이에 따라, 이러한 불균일성을 감소시키기 위해 공정 파라미터가 조정된다. 다른 예에서는, 공정 엔지니어가 그레이스케일 값을, 가공처리된 피처의 용적(content), 치수 및/또는 표면형태(topography)에 대한 대용값(proxy)으로 이용하며, 이 값을, 만족스러운 것으로 증명된 가공처리된 피처의 대응하는 그레이스케일 값에 비교한다. 만일 이 비교에 의해 생기는 차이가 허용될 수 없는 값이 되면, 공정 파라미터를 조정하여 피처 특성을 향상시킨다.

상기 언급한 그리고 이하 더 강조하는 바와 같이, 도 1 내지 도 6(도 4a, 5a, 6a 포함)은 단지 예일 뿐이며, 청구의 범위를 부당하게 한정하여서는 안 된다. 당업자라면 많은 변형, 대체 및 변경이 가능하다는 것을 알 수 있을 것이다. 예컨대, 공정 130과 150은 건너뛰고, 공정 140에서 획득한 그레이스케일 값에 따라 공정 균일성을 결정한다. 하나의 예에 있어서, 미리 정해진 조건들 하에서 시간 경과에 따라 배경 그레이스케일 값이 안정적이라는 것을 확인한 후, 도 3에 도시된 것과 같은 웨이퍼 맵을, 허용 가능한 공정 균일성을 나타내는 히스토리컬 데이터(historical data)와 비교시킨다. 만일 웨이퍼 맵이 히스토리컬 데이터만큼 균일하지 않다면, 공정 균일성을 향상시키기 위해 해당 공정을 미세하게 조절 또는 조정할 필요가 있게 된다. 다른 예로서, 공정 110에서 선택된 샘플 영역은 공정 110 이전의 제조 단계 또는 공정 110 이후 공정 120 이전의 단계에서 처리된다. 본 발명의 방법(100)에서는 제조 단계의 균일성을 검사한다. 다른 예로서, 샘플 영역이 처리된 이후, 조정된 그레이스케일 값이 특정 세트의 조건에 의해 교정(calibrate)된다. 하나의 예로서, 에칭 공정 이후, 콘택트홀은 언더 에칭(under-etch)을 나타내는 교정된 그레이스케일 값을 나타낸다. 공정 엔지니어는 교정된 상관성(correlation)에 기초하여, 저스트 에칭(just-etch) 또는 약간의 오버 에칭(over-etch)을 달성하기 위해, 공정 파라미터를 조정할 수 있다. 추가로, 만족할만한 균일성 및/또는 공정 목표가 달성될 때까지, 본 발명의 방법(100)의 다른 공정과 파라미터 변경이 반복적으로 수행될 수 있다.

다른 실시예에 있어서, 본 발명의 방법(100)에서는 공정 120에서 헤르메스 마이크로비젼 인코포레이티드(Hermes Microvision, Inc.)에서 제작한 것과 같은 전자빔 검사 시스템 이외의 검사 시스템 및/또는 계측 시스템으로 이미지를 캡처한다. 예컨대, 이용되는 시스템은 CD-SEM, 결함 조사 SEM 또는 금속 두께 측정 시스템이 가능하다.

또 다른 실시예로서, 공정 변동(process fluctuation)을 모니터링하기 위하여 상이한 통계적 방법을 이용하여 다양한 유형의 그레이스케일 값을 분석하는 것이 가능하다. 그레이스케일 값의 유형에는 배경에 대한 그레이스케일 값, 가공처리된 피처 및 조정된 그레이스케일 값이 포함된다. 몇 가지 유형의 통계적 분석 방법이 이용될 수 있다. 예컨대, 웨이퍼 내에서 측정된 모든 데이터 포인트의 표준 편차를 모든 데이터 포인트의 평균으로 나눈 다음 퍼센트 값으로 표시하여 균일성을 측정할 수 있다. 다른 예에서는, 한정된 위치의 개수에 대한 검출된 결함의 개수 비율로서 균일성을 규정할 수 있다. 하나 이상의 통계적 측정 방법에 따라, 공정 인라인을 모니터링할 때 진행 여부, 즉 "진행할지" 아니면 "진행하지 않을지"를 결정할 수 있다. 또 다른 예로서, 만족할 정도로 가공처리된 피처와 상이한 종류의 결함이 자동 결함 분류(ADC: automatic defect classification) 트레이닝에 기초하여 식별이 가능하다. ADC는 머신 학습 알고리즘을 포함하고 있으며, 이를 이용하여 치수 및/또는 치수 비율 등의 정량적으로 측정 가능한 특성에 기초하여 결함 또는 피처를 식별할 수 있게 된다.

또 다른 예에서, 본 발명의 방법(100)에서는 샘플 영역을 선택하고, 샘플 영역의 이미지를 분석하며, 전체 웨이퍼 전면의 공정 균일성을 결정하는 샘플링 기술을 이용한다. 각 샘플 영역에는 하나의 연속 영역 또는 몇 개의 분리된 부분영역을 포함한다. 각각의 다이에 대해 샘플링된 구역은, 전체 다이 구역의 일정 비율이 되는 것이 일반적이다. 이 비율은 1% 이하로부터 99% 이상만큼 높은 수준까지 변경될 수 있다. 예컨대, 이 비율은 0.0001% 내지 100%의 범위가 된다.

도 7은 본 발명의 실시예에 따라 웨이퍼를 샘플링한 것을 단순화하여 나타낸 도면이다. 도 7은 단지 예일 뿐이며, 청구의 범위를 부당하게 한정하여서는 안 된다. 당업자라면 많은 변형, 대체 및 변경이 가능하다는 것을 알 수 있을 것이다. 도 7에 도시된 바와 같이, 다이 내의 샘플링된 구역(612)은 전체 다이 구역의 10% 이내이며, 다이(610)는 웨이퍼(630)상에 위치해 있다.

또 다른 실시예로서, 분해능(해상도), 커버리지(coverage) 및 처리율간의 보상관계(tradeoff)를 고려한 후에, 다이 내의 많은 유사한 위치에서 가능한 많이 통계적 분석을 수행한다. 각각의 위치는 샘플 영역 또는 샘플 영역의 부분영역으로서 이용된다. 본 발명의 방법(100)에 이용되는 샘플링 기술은 각각의 다이의 어느 하나의 구역이나 많은 연속 또는 불연속 구역을 주사함으로써 웨이퍼 레벨 또는 부분 웨이퍼 레벨(part-wafer level)에서 공정 이상(process anomaly)의 표시를 식별하기 위한 데이터가 충분하게 되는 공정을 포함한다. 공정 이상의 표시는 그 발생 원인이 되는 이상(anomaly) 또는 물리적 현상의 경향을 측정하고 이를 더 악화시키기 위해, 시간(time)과 관련하여 추적이 가능하다.

본 발명의 방법(100)에 의해 균일성이 연구될 수 있는 다양한 유형의 가공처리된 피처가 있다. 하나의 예로서, 본 발명의 방법(100)은 배경의 그레이스케일 값과 실질적으로 상이한 그레이스케일 값을 갖는 가공처리된 피처를 검사하는데 이용된다. 예를 들어, 가공처리된 피처의 그레이스케일 값은 배경에 대한 평균 그레이스케일 값에, 배경에 대한 그레이스케일 값의 표준 편차를, 더한 값보다는 크고 뺀 값보다 작게 된다. 다른 예로서, 가공처리된 피처에는 채워지지 않은(unfilled) 콘택트 및/또는 비아홀이 포함된다. 예컨대, 이러한 콘택트 및/비아홀은 다른 층 상에 위치시킨 유전체층에 대해 에칭을 함으로써 형성된다. 일 실시예로서, 상기 유전체층이 위치하는 다른 층은 도전성을 가질 수 있다. 공정(110)에서, 관련된 콘택트 및/비아홀을 포함하여 샘플 영역이 선택된다. 동일한 다이에 상이한 샘플 영역이 위치할 수도 있으며, 동일한 웨이퍼상의 상이한 다이에 및/또는 상이한 웨이퍼 상에 상이한 샘플 영역이 위치할 수 있다. 공정 120에 있어서, 선택된 랜딩 에너지를 이용하여 샘플 영역의 SEM 이미지가 취득된다. 선택된 랜딩 에너지에서는, 2차 하전 입자의 소정의 특성이 처리된 콘택트 및/또는 비아홀의 언더 에칭에 대해 민감하게 반응한다. 예컨대, 본 발명의 발명자들은, 250 eV 이상 또는 실질적으로 동일한 랜딩 에너지가 적절하게 최적화되면, 조절된 그레이스케일 값과 콘택트 및/또는 비아홀의 에칭 균일성간에 강한 상관관계를 가질 수 있다는 것을 발견했다.

공정 130에 있어서, 주사한 SEM 이미지에 기초하여 배경 그레이스케일 값이 결정된다. 이들 이미지는 2개의 측정 가능한 그레이스케일 특성을 제공할 수 있는데, 그 하나는 에칭된 콘택트 및/또는 비아홀이고 다른 하나는 주위 배경이다. 보간 방법을 이용하여 추가적인 배경 그레이스케일 값을 획득할 수 있다. 공정 140에서는, 주사한 SEM 이미지에 기초하여, 에칭된 콘택트 및/또는 비아홀에 대한 그레이스케일 값이 결정된다. 상기 설명한 바와 같이, 이들 이미지는 2개의 측정 가능한 그레이스케일 특성을 제공할 수 있는데, 그 하나는 에칭된 콘택트 및/또는 비아홀이고 다른 하나는 주위 배경이다. 가공처리된 피처에 대한 추가적인 그레이스케일 값이 보간법을 이용하여 획득될 수 있다.

공정 150에서는, 조정된 그레이스케일 값에 기초하여 공정 균일성이 결정된다. 이 조정된 그레이스케일 값은 배경에 대한 그레이스케일 값과 에칭된 콘택트 및/또는 비아홀에 대한 그레이스케일 값간의 차이가 된다. 이 가공처리된 피처에 대한 조정된 그레이스케일 값은 균일할 수도 균일하지 않을 수도 있다. 조정된 그레이스케일 값에서의 편차가 공정 편차(process variation)를 나타낸다. 예를 들어, 2개의 콘택트홀이 모두 언더 에칭되면, 콘택트홀에 동일한 두께의 절연체가 남게 된다. 이들 콘택트홀은 실질적으로 동일한 조정된 그레이스케일 값을 가져야 한다. 다른 예로서, 비교된 피처는 동일한 제조 공정을 거친 콘택트홀이다. 이 콘택트홀은 동일 또는 상이한 단면적을 가질 수 있다. 또 다른 예로서, 각각의 샘플 영역은 상이한 밀도의 콘택트홀 및/또는 상이한 치수의 콘택트홀을 포함한다.

다른 실시예에 있어서, 콘택트 및/또는 비아홀이 제조된 이후 특정 세트의 조건하에서, 조정된 그레이스케일 값이 교정된다. 예를 들어, 이러한 교정은 콘택트 및/또는 비아홀의 단면을 취하고, 대응하는 언더 에칭과 관련된 유전체 두께를 측정함으로써 달성된다. 이 유전체 두께는 조정된 그레이스케일 값의 특정 값 또는 특정 범위로 상관처리될 수 있다.

공정 160에 있어서, 조정된 그레이스케일 값의 불균일성이 미리 정해진 소정의 허용도를 초과하는 경우 공정 파라미터가 조정된다. 하나의 예에서는, 도 6에 도시된 바와 같이, 조정된 그레이스케일 값이 웨이퍼(200) 전면의 에칭 균일성 또는 편차를 명확하게 나타내는 윤곽선 맵으로 가시화될 수 있다. 웨이퍼(200)의 중심에서의 에칭율은 다른 위치에서의 에칭율과 크게 다르다. 상기 윤곽선 맵으로부터, 에칭 도구의 소정의 파라미터를 신속하게 조정 또는 미세하게 조절함으로써, 웨이퍼(200) 상에서 발견되는 임의의 불균일 에칭 문제 또는 이상(anomaly)을 치유할 수 있게 된다.

또 다른 실시예로서, 충전된(filled) 콘택트 및/또는 비아홀을 조사하는데, 본 발명의 방법(100)이 이용된다. 예컨대, 콘택트 및/또는 비아홀이 도전체층 상에 위치한 유전체층으로 에칭함으로써 형성된다. 이들 콘택트 및/또는 비아홀은 구리 및/또는 텅스텐 등의 도전성 재료로 채워지고, 화학기계적 연마법(CMP)에 의해 평탄화된다. 이들 충전된 홀에는, 검출이 가능한 적어도 2가지 유형의 문제가 있다. 그 한가지 문제는 비아홀 바닥부에 남아 있는 유전체 재료를 포함하는 홀 자체에 관한 것이다. 다른 문제는 충전 재료(filling material)에 관한 것으로서 각각의 상감 레벨에서 연마된 표면의 바람직하지 않은 특성 또는 부분적으로 둘러싼 빈 공간(enclosed void)을 포함한다. 예컨대, 구리 전기화학 도금(ECP)을 행한 후, 바람직하지 않은 충전 재료에 의해 트렌치에 불필요한 빈 공간이 생길 수 있다. 다른 예로서, CMP 공정의 불균일성에 의해 표면 피팅(surface pitting) 및/또는 빈 공간이 생길 수 있다. 또 다른 예로서, CMP 공정 이후 일부 잔여 재료가 남아 있을 수 있다. 또 다른 예로서, 금속선 사이에 구리의 미세 브리징(micro-bridging)이 생길 수 있다.

상기 문제점을 검출하고 검사 이전에 수행된 공정의 균일성을 모니터링하기 위하여, 본 발명의 방법(100)이 이용될 수 있다. 검사를 받게 되는 가공처리된 피처에는 충전된 콘택트 및/또는 비아홀과, 및/또는 금속선의 일부가 포함된다. 공정의 균일성을 결정하고 공정 파라미터를 최적화하기 위해 조정된 그레이스케일 값이 이용될 수 있다.

본 발명의 또 다른 실시예로서, 폴리 증착(poly deposition) 및 게이트 에칭(gate etch) 이후, 가공처리된 피처로서 트랜지스터 게이트를 검사하기 위해, 본 발명의 방법(100)이 이용된다. 예를 들어, 트랜지스터 게이트와 상호접속 이외의 영역에 바람직하지 않은 폴리실리콘이 남아 있을 수 있다. 폴리 필러(poly pillar) 등의 결함에 의해 공정 불균일이 생길 수 있으며, 이러한 불균일은 방법(100)에 의해 검출이 가능하다. 절연체로서 게이트 산화물을 제공하게 되면, 일반적으로 폴리 게이트(poly gate)가 전기적으로 "부동(floating)"인 상태로 될 것이다. 기판에 대해 단락된 게이트는 불균일성을 일으킬 수 있으며, 이는 본 발명의 방법(100)에 의해 검출이 가능하다. 이에 따라, 누설을 일으키는 게이트 산화물을 식별하여 치유할 수 있게 된다. 또 다른 예로서, 에칭 이후 또는 텅스텐 충전 및 CMP 이후, 자기정렬된 콘택트(self-aligned contact)의 검사에 의해 소정의 제조 공정과 관련하여 문제를 일으킬 수도 있다.

본 발명의 또 다른 실시예에 있어서, 가공처리된 피처가 그 표현 형태 또는 특이성에 따라 선택된다. 예컨대, 콘택트 에칭과 관련하여, 그 한가지 유형의 피처로서 빈번하게 발생하는 콘택트 치수 및 둘레를 가진 콘택트를 선택할 것이다. 이러한 피처는 그 표현 형태에 기초하여 선택된 것이다. 다른 예로서, 피처가 특이성에 따라 선택되는 것은 그 피처가 장애 지점(failure point)을 가지는 경우이다.

상기 설명한 바와 같이, 반도체 처리 공정에서는 상이한 로트 사이, 로트 내의 웨이퍼 사이, 웨이퍼 내의 다이 사이, 및/또는 다이 내의 영역 사이에서 편차가 생길 수 있다. 이러한 공정 편차를, 샘플 영역을 이미지화하고 분석함으로써 식별하기 위해, 본 발명의 실시예가 이용될 수 있다. 이들 샘플 영역은 적절하게 선택되어야 한다. 예컨대, 소정 위치에서의 소정 파라미터의 갑작스런 감소 또는 증가가 존재하는 경우, 이러한 변경을 명확히 반영하기 위해서는 이들 위치가 선택되어야 한다. 예컨대, 이러한 갑작스런 감소 또는 증가는 웨이퍼의 에지 또는 그 부근에서 발생할 수 있다. 다른 예로서, 미세 로딩(micro-loading) 등의 패터닝 변경 및 효과에 기인한 다이 내부의 편차(intra-die variation)를 검사하기 위해, 하나의 다이로부터 몇 개의 샘플 영역이 선택된다.

또 다른 실시예에 있어서, 공정 균일성을 용이하게 이해 가능한 형식으로 측정 및 표현하는, 반도체 웨이퍼 인라인 모니터링(semiconductor wafer inline monitoring)을 위해, 본 발명의 방법(100)이 이용된다. 예컨대, 공정 편차를 검출하기 위한 한가지 방법은 그 대응하는 다이 내에서 선택된 샘플 영역의 관련된 가공처리된 피처를 검사하는 것이다. 다른 예로서, 가공처리된 피처에 대한 그레이스케일 값과 배경에 대한 그레이스케일 값이 결정된다.

또 다른 실시예에 있어서, 콘택트홀을 형성하기 위해 적용되는 에칭 공정의 인라인 공정 모니터링을 위해, 본 발명의 방법(100)이 이용된다. 예를 들어, 이중상감 방법에 의한 에칭과 서브트랙티브 에칭 방법에는 콘택트 레벨에서의 에칭하는 것과 에칭된 홀을 텅스텐으로 충전하는 것이 포함된다. 이러한 에칭 동안, 몇 가지 문제가 생길 수 있다. 이러한 문제점들 중 어떤 것은 언더 에칭, 홀의 바닥부에 남은 에칭 잔여물 및 오버 에칭에 기인하여, 높은 어스펙트비를 갖는 콘택트홀의 바닥부에 잔여 유전체가 남는 문제가 포함된다. 다른 예로서, 본 발명의 방법(100)에서는 웨이퍼 다이 내의 하나 이상의 위치를 포함하는 샘플 영역을 선택하는 것과, 하나 이상의 위치에 자동으로 또는 수동으로 도달하기 위해 리시피에 위치 정보를 포함시키는 것이 포함된다. 또 다른 예로서, 관련 가공처리된 피처는 빈도가 높은 결함을 가진 피처이거나 의도적으로 설계된 피처이다.

본 발명의 일 실시예에 있어서, 본 발명의 방법(100)에는 이미지화하여 이미지를 수집하는 전자 현미경을 설정하는 것이 포함된다. 관련 가공처리된 피처의 이미지는 웨이퍼 전면에 걸쳐 획득되어, 다이의 위치 상에 웨이퍼의 2차원 표현으로 부착된다. 이를 정량적으로 표시하기 위해, 각각의 샘플 영역에서, 콘택트홀 등의 가공처리된 피처의 그레이스케일 값과 주위 배경에 대한 그레이스케일 값이 취해진다. 이들 그레이스케일 데이터를 이용하여, 배경 윤곽선 맵, 피처 윤곽선 맵 및 차이(difference) 윤곽선 맵이 모두, 예컨대 도 4, 5 및 6에 도시된 바와 같이, 계산되어 표현된다. 이들 2차원 윤곽선 맵은 선택된 피처에서의 공정 성능 및 배경의 균일성의 이해를 돕도록 구성되어 있다.

다른 실시예에 있어서, 충전된 트렌치, 콘택트홀 및 비아홀을 분석하기 위해, 본 발명의 방법(100)이 이용된다. 또 다른 예로서, 본 방법(100)에 대한 가공처리된 피처에는 도전체층 증착 및 에칭으로부터 생기는 게이트 구조가 포함된다. 예컨대, 게이트 누설, 기판 상에 남은 폴리 소립자(small poly particles) 등의 폴리 필러 및 폴리 피팅으로부터 공정 불균일이 생길 수 있으며, 이러한 것들은 모두 폴리 증착 및 에칭의 단위 공정에 사용되는 도구에서의 유출에 의해 생기는 것이다. 또 다른 예로서, 에칭 이후 또는 텅스텐 충전 및 CMP 이후에, 자기정렬 콘택트를 검사하기 위해, 본 발명의 방법(100)이 이용된다.

또 다른 실시예에 있어서, 반도체 웨이퍼 계측법 및 검사 방법에 의하면 공정 균일성을 효율적으로 측정 및 표현할 수 있다. 예를 들어, 본 발명의 방법(100)은 관련된 각각의 다이상의 그레이스케일 데이터를 수집하고, 전체 공정 균일성의 보강된 가시화를 위해 전체 데이터를 맵화(map)한다. 다른 예로서, 본 발명의 방법(100)은 높은 분해능을 가진 SEM을 이용하여 하나 이상의 선택된 위치에서 각각의 다이를 주사할 수 있다. 각각의 SEM 이미지에 대해, 가공처리된 피처의 그레이스케일 값 또는 조정된 그레이스케일 값이 계산 및 이용되어 균일성을 특정화할 수 있다. 이들 그레이스케일 값뿐만 아니라 배경의 그레이스케일 레벨은 2차원 또는 3차원 윤곽선 맵으로 표현되어 전체 에칭 균일성 또는 편차를 더 효율적으로 가시화할 수 있다. 또 다른 예로서, 다이 내의 여러 개의 영역이 이미지화된다. 이들 다중의 영역들은 하나 이상의 샘플 영역으로서 이용될 수 있다.

본 발명의 또 다른 실시예에 있어서, 반도체 웨이퍼를 검사하기 위해, 본 발명의 방법(100)과 같은 인라인 및 오프라인 공정 모니터링 방법이 제공된다. 본 방법은 복수개의 다이에 대한 단위 공정 동작이 완료된 이후 전자빔을 조사하여 실행된다. 각각의 다이에서의 가공처리된 피처의 위치는 사용자에 의해 선택되며, 배경은 가공처리된 피처를 둘러싸는 영역을 포함하지만 가공처리된 피처와는 명확히 다르다. 각각의 다이에서의 피처 위치가 주사되고, 각 위치에 대응하여 피처 및 배경에 대한 그레이스케일 이미지가 저장된다. 하나의 예로서, 각각의 샘플 영역은 하나 이상의 가공처리된 피처를 포함한다. 예컨대, 관련된 가공처리된 피처는 공정 설계에 기초하여 공칭적으로는 동일하다. 다른 예로서, 각각의 샘플 영역은 몇 개의 가공처리된 피처를 포함한다. 샘플 영역에 대한 그레이스케일 값은 모든 피처의 그레이스케일 값의 합계를 샘플 영역 내의 가공처리된 피처의 수로 나누어(dividing) 계산된 평균값이다.

본 발명의 또 다른 실시예에 있어서, 윤곽선 구성을 2차원으로 계산 및 표시하여 이미지 데이터를 처리한다. 이 윤곽선 구성은 가공처리된 피처의 그레이스케일 값, 배경의 그레이스케일 값 및 조정된 그레이스케일 값에 대한 다이의 위치를 각각 나타낸다. 또 다른 예로서, 윤곽선 구성을 3차원으로 계산 및 표시하여 이미지 데이터를 처리한다. 이 윤곽선 구성은 가공처리된 피처의 그레이스케일 값, 배경의 그레이스케일 값 및 조정된 그레이스케일 값에 대한 다이의 위치를 각각 나타낸다. 2차원이라는 것은 웨이퍼 상에서 (x, y) 또는 (r, θ)와 같이 다이의 위치를 나타내며, 다른 차원은 그레이스케일이다. 주석(annotation)에는 피처 크기의 표현이 포함되며, 웨이퍼는 원(circle)으로 표현된다.

본 발명의 또 다른 실시예에 있어서, 배경에 대한 그레이스케일 값의 평균 및 표준 편차와, 가공처리된 피처에 대한 그레이스케일 값의 평균 및 표준 편차와, 조정된 그레이스케일 값의 평균 및 표준 편차의 연산에 기초하여, 통계적 공정 균일성을 계산함으로써 이미지 데이터가 간략화된다. 하나의 예로서, 평균값에 대한 표준 편차의 비율에 의해 공정 균일성을 측정하고 이것을 퍼센트값으로 표현한다. 또 다른 예로서, 캡처된 이미지가 웨이퍼의 2차원 표시에 원으로 자동으로 부착됨으로써, 이를 보는 사람이 다이 위치 상에 부착된 이미지를 관찰하여 공정 균일성을 시각적으로 인식할 수 있게 된다.

본 발명의 방법은 집적회로를 제조하기 위한 다양한 공정의 균일성을 검사하는데 이용된다. 예를 들어, 본 방법은 비아홀 또는 콘택트홀에 대한 에칭 공정의 균일성을 검사하는데 이용된다. 에칭 공정이 완료된 후, 하나 이상의 충전되지 않은 콘택트홀, 비아 또는 트렌치를 포함하여 샘플 영역의 이미지가 캡처된다. 하나의 예로서, 비아(via)는 콘택트홀(contact hole)을 나타낸다. 다른 예로서, 비아는 쉘로우 트렌치 아이솔레이션에 이용되는 것과 같은 트렌치를 나타낸다. 또 다른 예로서, 본 방법은 금속 충전 및 연마 공정의 균일성을 검사하는데 이용된다. 콘택트홀을 채우기도 하는 금속층의 화학기계적 연마 공정 이후, 샘플 영역의 이미지가 캡처되며, 이들 영역에는 하나 이상의 충전된 홀, 비아 또는 트렌치가 포함될 수 있다. 금속층은 구리 및/또는 텅스텐을 포함할 수 있다. 또 다른 예로서, 본 방법은 폴리 에칭 공정의 균일성을 검사하는데 이용된다. 에칭 공정이 완료된 후, 샘플 영역의 이미지가 폴리실리콘 에칭으로부터 생기는 하나 이상의 폴리실리콘 게이트를 포함하여 캡처된다. 또 다른 예로서, 본 방법은 자기정렬된 콘택트 제조 공정의 균일성을 검사하는데 이용된다. 자기정렬된 제조 공정이 완료된 후, 샘플 영역의 이미지가, 텅스텐 충전 처리와 텅스텐 CMP 처리 이전과 이후에, 하나 이상의 자기정렬된 콘택트를 포함하여 캡처된다.

본 발명의 또 다른 실시예에 있어서, 본 발명의 방법(100)과 같은 인라인 및 오프라인 공정 모니터링 방법은 웨이퍼 전면에 대해 샘플링 기술을 이용한다. 본 방법은 복수개의 다이 상에서 단위 공정 동작 이후 전자빔을 조사하여 수행된다. 각각의 다이에서의 가공처리된 피처의 위치는 사용자에 의해 선택되며, 배경에는 가공처리된 피처를 둘러싸는 영역을 포함하지만 가공처리된 피처와는 명백히 다르다. 각각의 다이 상에서의 피처 위치가 주사되고, 이 각각의 위치에 대응하여 피처 및 배경에 대한 그레이스케일 이미지가 저장된다. 하나의 예로서, 각각의 샘플 영역은 하나 이상의 분리된 부분영역을 포함하며, 이들 부분영역 각각은 하나 이상의 가공처리된 피처를 커버한다. 다른 예로서, 특정의 다이 내에서 샘플링된 구역은 전체 다이 구역의 일정 비율이 되며, 이 비율은 1% 이하 내지 100% 까지의 범위를 갖는다. 예컨대, 이 비율은 0.0001% 내지 100%의 범위가 된다.

본 발명의 또 다른 실시예에 있어서, 본 발명의 방법(100) 등의 방법에서, 표면형태(topography), 치수 또는 용적 등의 소정의 피처 특징을 갖는 조정된 그레이스케일 값을 교정하고, 피처 특징과 조정된 그레이스케일 값 사이에 정량적으로 대응하는 관계를 설정한다. 예를 들어, 본 방법은 웨이퍼 내에서 또는 다이 내에서의 공정 편차를 검사하는데 이용될 수 있다. 다른 예로서, 본 방법은 원하는 피처 특징이 달성될 때까지 공정 파라미터를 반복적으로 최적화하는데 이용된다.

본 발명의 또 다른 실시예에 의하면, 공정 균일성을 결정하기 위한 시스템에는 복수개의 샘플 영역과 각각 관련된 복수개의 전자 현미경 이미지를 획득하도록 구성된 전자 현미경 시스템이 포함된다. 복수개의 샘플 영역은 복수개의 가공처리된 피처를 포함하며, 이들 복수개의 샘플 영역의 각각은 복수개의 가공처리된 피처 중 적어도 하나를 포함한다. 복수개의 가공처리된 피처의 각각은 적어도 하나의 제조 공정으로부터 생기게 된다. 또한, 본 시스템은 복수개의 전자 현미경 이미지와 관련된 정보를 처리하고, 복수개의 전자 현미경 이미지와 관련된 정보에 적어도 기초하여 복수개의 샘플 영역에 대한 복수개의 제1 그레이스케일 값을 결정하도록 구성된 처리 시스템을 포함한다. 상기 복수개의 제1 그레이스케일 값의 각각은 복수개의 가공처리된 피처의 적어도 하나에 관련되어 있다. 또한, 이 처리 시스템은 복수개의 제1 그레이스케일 값과 관련된 정보를 처리하고, 적어도 하나의 제조 공정이 균일한지 여부를 복수개의 제1 그레이스케일 값과 관련된 정보에 적어도 기초하여 판정하도록 구성된다. 하나의 예로서, 본 처리 시스템은 소프트웨어 및/또는 하드웨어를 포함한다. 다른 예로서, 본 처리 시스템은 본 발명의 방법(100)을 구현하는데 이용된다.

본 발명의 또 다른 실시예에 의하면, 공정 균일성을 판정하기 위한 시스템은 복수개의 샘플 영역과 각각 관련된 전자 현미경 이미지를 획득하도록 구성된 전자 현미경 시스템을 포함한다. 복수개의 샘플 영역은 복수개의 가공처리된 피처를 포함하며, 이들 복수개의 샘플 영역은 각각 복수개의 가공처리된 피처의 적어도 하나를 포함한다. 이들 복수개의 가공처리된 피처의 각각은 적어도 하나의 제조 공정으로부터 생기게 된다. 또한, 본 발명의 시스템은 복수개의 전자 현미경 이미지와 관련된 정보를 처리하고, 복수개의 전자 현미경 이미지와 관련된 정보에 적어도 기초하여 복수개의 샘플 영역에 대한 복수개의 제1 그레이스케일 값을 결정하도록 구성된 처리 시스템을 포함한다. 상기 복수개의 제1 그레이스케일 값의 각각은 복수개의 가공처리된 피처의 적어도 하나에 관련되어 있다. 또한, 이 처리 시스템은 복수개의 제1 그레이스케일 값과 관련된 정보에 적어도 기초하여 제1 윤곽선 맵을 생성하고, 제1 윤곽선 맵과 관련된 정보를 처리하며, 제1 윤곽선 맵과 관련된 정보에 적어도 기초하여 적어도 하나의 제조 공정이 균일한지 여부를 판정하도록 구성된다. 하나의 예로서, 본 처리 시스템은 소프트웨어 및/또는 하드웨어를 포함한다. 다른 예로서, 본 처리 시스템은 방법(100)을 구현하는데 이용된다.

본 발명은 종래 기술에 비해 여러 가지 장점을 가지고 있다. 본 발명의 일부 실시예에서는 다이 내, 웨이퍼 내, 로트 내의 웨이퍼간 및/또는 로트간의 특정 공정의 균일성 또는 편차 등의 공정 상태를 정확하게 모니터링하고 가시화하기 위해, 반도체 웨이퍼 측정 및 검사 기술을 제공한다. 본 발명의 소정 실시예에서는 배경에 대한 평균 그레이스케일 값, 가공처리된 피처에 대한 평균 그레이스케일 값 및 조정된 그레이스케일 값을 표현하는 윤곽선 맵(contour map)을 제공한다. 이러한 2차원의 윤곽선 맵은 웨이퍼 전면 및/또는 웨이퍼들간의 전체적인 공정 상태를 신뢰성 있게 나타내는 기능을 할 수 있다. 본 발명의 실시예에서는 다이 내의 공정 균일성을 결정하기 위해 다이 내의 샘플 영역을 이용하거나, 웨이퍼 내의 공정 균일성을 결정하기 위해 웨이퍼 내의 지정된 샘플 영역을 이용한다. 본 발명의 실시예에 의하면, 공정 엔지니어는 통계적 및 정량적인 측정법에 의해 지원되는, 웨이퍼 전면의 공정 성능을 신속하게 확인할 수 있게 된다. 예를 들어, 전자빔 검사에 의해 많은 데이터가 생성될 수 있는데, 이러한 데이터는 용량이 처리하기에 너무 많아서 그 중요성을 이해하기 어렵게 될 수 있다. 데이터를 신속하게 가시화하고 상대적으로 분석하는 것을 간단하게 행함으로써, 적절한 공정 보정이 적절한 시기에 이루어질 수 있다. 다른 예로서, 비용이 많이 드는 편위운동(excursion)이 행해지기 전에 가능한 빨리, 측정 동안 생길 수 있는 소정의 단서에 기초하여, 공정 장비의 수명 문제와 제한사항을 식별하는 것이 중요하다. 본 발명의 실시예에 의하면, 웨이퍼 표면을 샘플링하여 웨이퍼 표면 구역의 일부가 결함을 나타내는 맵을 제공하도록 검사할 수 있는 방법이 제공된다.

본 발명에 대해 특정의 실시예를 개시하고 있지만, 당업자라면 개시된 실시예와 등가인 다른 실시예가 가능하다는 것을 알 수 있을 것이다. 따라서, 본 발명은 특정의 예시된 실시예에 의해 한정되는 것이 아니며 첨부된 특허청구의 범위에 의해서만 제한될 뿐이라는 것을 이해하여야 한다.

도 1은 본 발명의 실시예에 따라 IC 공정 균일성을 모니터링하는 방법을 간략하게 나타낸 도면.

도 2는 본 발명의 실시예에 따라 선택된 샘플 영역을 간략하게 나타낸 도면.

도 3은 본 발명의 실시예에 따라 SEM 이미지를 간략하게 나타낸 도면.

도 4는 본 발명의 실시예에 따라 배경 그레이스케일 값을 간략하게 나타낸 도면.

도 4a는 본 발명의 다른 실시예에 따라 배경 그레이스케일 값을 간략하게 나타낸 색채 도면.

도 5는 본 발명의 실시예에 따라 가공처리된 피처에 대한 그레이스케일 값을 간략하게 나타낸 도면.

도 5a는 본 발명의 다른 실시예에 따라 가공처리된 피처에 대한 그레이스케일 값을 간략하게 나타낸 색채 도면.

도 6은 본 발명의 실시예에 따라 가공처리된 피처에 대한 조정된 그레이스케일 값을 간략하게 나타낸 도면.

도 6a는 본 발명의 다른 실시예에 따라 가공처리된 피처에 대한 조정된 그레이스케일을 간략하게 나타낸 색채 도면.

도 7은 본 발명의 실시예에 따라 웨이퍼를 샘플링한 것을 단순화하여 나타낸 도면.

<도면의 주요 부분에 대한 부호의 설명>

200 : 웨이퍼 210 : 다이

212 : 샘플 영역

Claims

공정 균일성을 결정하기 위한 방법에 있어서,

복수개의 샘플 영역을 선택하는 단계로서, 상기 복수개의 샘플 영역이 복수개의 가공처리된 피처를 포함하고, 상기 복수개의 샘플 영역의 각각이 상기 복수개의 가공처리된 피처의 적어도 하나를 포함하며, 상기 복수개의 가공처리된 피처의 각각이 적어도 하나의 제조 공정으로부터 생기는 것인 샘플 영역 선택 단계와;

상기 복수개의 샘플 영역과 각각 관련된 복수개의 전자 현미경 이미지를 획득하는 단계와;

상기 복수개의 전자 현미경 이미지와 관련된 정보를 처리하는 단계와;

상기 복수개의 전자 현미경 이미지와 관련된 정보에 적어도 기초하여 상기 복수개의 샘플 영역의 각각에 대한 복수개의 제1 그레이스케일 값을 결정하는 단계로서, 상기 복수개의 제1 그레이스케일 값의 각각이 상기 복수개의 가공처리된 피처의 적어도 하나와 관련되어 있는 것인 제1 그레이스케일 값 결정 단계와;

상기 복수개의 제1 그레이스케일 값과 관련된 정보를 처리하는 단계와;

상기 복수개의 제1 그레이스케일 값과 관련된 정보에 적어도 기초하여 상기 적어도 하나의 제조 공정이 균일한지 여부를 판정하는 단계

를 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
제1항에 있어서,

상기 복수개의 전자 현미경 이미지와 관련된 정보를 처리하는 단계는,

상기 복수개의 전자 현미경 이미지와 관련된 정보에 적어도 기초하여 상기 복수개의 샘플 영역의 각각에 대한 복수개의 배경 그레이스케일 값을 결정하는 단계와;

상기 복수개의 전자 현미경 이미지와 관련된 정보에 적어도 기초하여 상기 복수개의 샘플 영역의 각각에 대한 복수개의 제2 그레이스케일 값을 결정하는 단계로서, 상기 복수개의 제2 그레이스케일 값이 상기 복수개의 가공처리된 피처 중 적어도 하나와 관련된 것인 제2 그레이스케일 값 결정 단계

를 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
제2항에 있어서,

상기 복수개의 제1 그레이스케일 값을 결정하는 단계는, 상기 복수개의 제2 그레이스케일 값과 상기 복수개의 배경 그레이스케일 값 사이의 복수개의 차이를 결정하는 단계를 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
제2항에 있어서,

상기 복수개의 제2 그레이스케일 값과 관련된 정보에 적어도 기초하여 윤곽선 맵을 생성하는 단계를 추가로 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
제2항에 있어서,

상기 복수개의 배경 그레이스케일 값과 관련된 정보에 적어도 기초하여 윤곽선 맵을 생성하는 단계를 추가로 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
제1항에 있어서,

상기 복수개의 샘플 영역의 각각은 복수개의 분리된 부분영역을 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
제1항에 있어서,

상기 복수개의 샘플 영역은 웨이퍼 상에 위치하게 되며, 상기 웨이퍼는 복수개의 다이를 포함하고, 상기 복수개의 다이의 각각은 상기 복수개의 샘플 영역의 적어도 하나를 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
제1항에 있어서,

상기 복수개의 샘플 영역은 복수개의 웨이퍼 상에 위치하게 되며, 상기 복수개의 웨이퍼의 각각은 상기 복수개의 샘플 영역의 적어도 하나를 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
제1항에 있어서,

상기 복수개의 샘플 영역의 적어도 일부는 하나의 다이에 위치하게 되는 것을 특징으로 하는 공정 균일성 결정 방법.
제1항에 있어서,

상기 복수개의 전자 현미경 이미지를 획득하는 단계는 2차 전자 현미경을 이용하는 단계를 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
제10항에 있어서,

상기 2차 전자 현미경은 결함 검사 SEM, 결함 조사 SEM 및 CD-SEM을 포함하는 군으로부터 선택되는 것을 특징으로 하는 공정 균일성 결정 방법.
제1항에 있어서,

상기 복수개의 가공처리된 피처는 유전체층의 일부를 에칭함으로써 생기는 복수개의 비아를 포함하며, 상기 유전체층은 제1 도전체층의 제1 표면 상에 위치하게 되는 것을 특징으로 하는 공정 균일성 결정 방법.
제12항에 있어서,

상기 적어도 하나의 제조 공정이 균일한지 여부를 판정하는 단계는, 상기 복수개의 비아에 대한 에칭이 균일한지 여부를 판정하는 단계를 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
제12항에 있어서,

상기 복수개의 비아는 제2 도전체층으로 충전되어 있지 않은 것을 특징으로 하는 공정 균일성 결정 방법.
제14항에 있어서,

상기 적어도 하나의 제조 공정이 균일한지 여부를 판정하는 단계는, 상기 복수개의 비아가 동일한 깊이의 에칭과 관련되어 있는지 여부를 판정하는 단계를 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
제12항에 있어서,

상기 복수개의 비아는 제2 도전체층으로 충전되며,

상기 제2 도전체층은 화학기계적 연마 공정에 의해 평탄화되는 것을 특징으로 하는 공정 균일성 결정 방법.
제16항에 있어서,

상기 제2 도전체층은 구리와 텅스텐을 포함하는 군으로부터 선택된 적어도 하나의 재료를 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
제1항에 있어서,

상기 복수개의 가공처리된 피처는 도전체층을 증착 및 에칭해서 생기는 복수개의 트랜지스터 게이트를 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
제18항에 있어서,

상기 도전체층은 폴리실리콘을 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
제1항에 있어서,

상기 복수개의 가공처리된 피처는 복수개의 트랜지스터 접합부를 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
제1항에 있어서,

상기 복수개의 가공처리된 피처는 복수개의 자기정렬된 콘택트를 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
제1항에 있어서,

상기 복수개의 제1 그레이스케일 값과 관련된 정보를 처리하는 단계는, 상기 복수개의 제1 그레이스케일 값과 관련된 정보에 적어도 기초하여 윤곽선 맵을 생성하는 단계를 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
제22항에 있어서,

상기 윤곽선 맵은 복수개의 위치에 대응하는 복수개의 제3 그레이스케일 값과 관련된 정보를 포함하며,

상기 복수개의 제3 그레이스케일 값은 상기 복수개의 제1 그레이스케일 값을 포함하고,

상기 복수개의 위치는 상기 복수개의 샘플 영역을 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
제23항에 있어서,

상기 윤곽선 맵을 생성하는 단계는, 상기 복수개의 제1 그레이스케일 값과 관련된 정보에 적어도 기초하여 상기 복수개의 제3 그레이스케일 값의 적어도 일부를 결정하는 단계를 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
제24항에 있어서,

상기 복수개의 제3 그레이스케일 값의 적어도 일부를 결정하는 단계는, 상기 복수개의 제1 그레이스케일 값의 적어도 일부를 보간하는 단계를 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
제1항에 있어서,

상기 적어도 하나의 제조 공정이 균일한지 여부를 판정하는 단계는,

상기 복수개의 제1 그레이스케일 값과 관련된 정보에 적어도 기초하여 표준 편차와 평균값을 결정하는 단계와;

상기 평균값에 대한 상기 표준 편차의 비율을 결정하는 단계

를 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
제26항에 있어서,

상기 적어도 하나의 제조 공정이 균일한지 여부를 판정하는 단계는,

상기 비율 및 미리 정해진 소정의 값과 관련된 정보를 처리하는 단계와;

상기 비율이 상기 미리 정해진 소정의 값보다 작거나 같은 경우에 상기 적어도 하나의 제조 공정이 균일한 것으로 판정하는 단계와;

상기 비율이 상기 미리 정해진 소정의 값보다 큰 경우에 상기 적어도 하나의 제조 공정이 균일하지 않은 것으로 판정하는 단계

를 추가로 포함하는 것을 특징으로 공정 균일성 결정 방법.
제1항에 있어서,

상기 적어도 하나의 제조 공정이 균일한지 여부에 따라 하나 이상의 공정 파라미터를 조정하는 단계를 추가로 포함하며,

상기 하나 이상의 공정 파라미터는 상기 적어도 하나의 제조 공정에 관련되는 것을 특징으로 공정 균일성 결정 방법.
제1항에 있어서,

상기 복수개의 제1 그레이스케일 값의 각각을, 상기 복수개의 가공처리된 피처의 하나 이상의 특성에 관련된 복수개의 특성값으로 교정하는 단계를 추가로 포함하는 것을 특징으로 공정 균일성 결정 방법.
제29항에 있어서,

상기 복수개의 제1 그레이스케일 값의 각각을 교정하는 단계는, 상기 복수개의 제1 그레이스케일 값과 상기 복수개의 특성값 사이의 복수개의 대응 관계를 결정하는 단계를 포함하는 것을 특징으로 공정 균일성 결정 방법.
제1항에 있어서,

상기 복수개의 샘플 영역을 선택하는 단계는 웨이퍼로부터 복수개의 샘플 영역을 선택하는 단계를 포함하며,

상기 복수개의 샘플 영역의 전체 범위는 일정 비율만큼 승산한 웨이퍼의 전체 범위가 되는 것을 특징으로 공정 균일성 결정 방법.
제31항에 있어서,

상기 비율은 0.0001% 내지 100%의 범위를 갖는 것을 특징으로 공정 균일성 결정 방법.
공정 균일성을 결정하는 방법에 있어서,

복수개의 샘플 영역을 선택하는 단계로서, 상기 복수개의 샘플 영역이 복수개의 가공처리된 피처를 포함하고, 상기 복수개의 샘플 영역의 각각이 상기 복수개의 가공처리된 피처의 적어도 하나를 포함하며, 상기 복수개의 가공처리된 피처의 각각이 적어도 하나의 제조 공정으로부터 생기는 것인 샘플 영역 선택 단계와;

상기 복수개의 샘플 영역과 각각 관련된 복수개의 전자 현미경 이미지를 획득하는 단계와;

상기 복수개의 전자 현미경 이미지와 관련된 정보를 처리하는 단계와;

상기 복수개의 전자 현미경 이미지와 관련된 정보에 적어도 기초하여 상기 복수개의 샘플 영역의 각각에 대한 복수개의 제1 그레이스케일 값을 결정하는 단계로서, 상기 복수개의 제1 그레이스케일 값의 각각이 상기 복수개의 가공처리된 피처의 적어도 하나와 관련되어 있는 것인 제1 그레이스케일 값 결정 단계와;

상기 복수개의 제1 그레이스케일 값과 관련된 정보에 적어도 기초하여 제1 윤곽선 맵을 생성하는 단계와;

상기 제1 윤곽선 맵과 관련된 정보를 처리하는 단계와;

상기 제1 윤곽선 맵과 관련된 정보에 적어도 기초하여 상기 적어도 하나의 제조 공정이 균일한지 여부를 판정하는 단계

를 포함하는 것을 특징으로 하는 공정 균일성 결정 방법.
공정 균일성을 결정하는 시스템에 있어서,

복수개의 샘플 영역과 각각 관련된 복수개의 전자 현미경 이미지를 획득하도록 구성된 전자 현미경 시스템으로서, 상기 복수개의 샘플 영역이 복수개의 가공처리된 피처를 포함하고, 상기 복수개의 샘플 영역의 각각이 상기 복수개의 가공처리된 피처의 적어도 하나를 포함하며, 상기 복수개의 가공처리된 피처의 각각이 적어도 하나의 제조 공정으로부터 생기는 것인 전자 현미경 시스템과;

상기 복수개의 전자 현미경 이미지와 관련된 정보를 처리하고,

상기 복수개의 전자 현미경 이미지와 관련된 정보에 적어도 기초하여 상기 복수개의 샘플 영역에 대한 복수개의 제1 그레이스케일 값을 결정하며,

상기 복수개의 제1 그레이스케일 값과 관련된 정보를 처리하고,

상기 복수개의 제1 그레이스케일 값과 관련된 정보에 적어도 기초하여 상기 적어도 하나의 제조 공정이 균일한지 여부를 판정하도록 구성된 처리 시스템

을 구비하며,

상기 복수개의 제1 그레이스케일 값은 상기 복수개의 가공처리된 피처의 적어도 하나와 관련되어 있는 것을 특징으로 공정 균일성 결정 시스템.
제34항에 있어서,

상기 복수개의 전자 현미경 이미지와 관련된 정보의 처리는,

상기 복수개의 전자 현미경 이미지와 관련된 정보에 적어도 기초하여, 상기 복수개의 샘플 영역 각각에 대한 복수개의 배경 그레이스케일 값을 결정하고;

상기 복수개의 전자 현미경 이미지와 관련된 정보에 적어도 기초하여, 상기 복수개의 샘플 영역 각각에 대한 복수개의 제2 그레이스케일 값을 결정하는 것

을 포함하며,

상기 복수개의 제2 그레이스케일 값의 각각은 상기 복수개의 가공처리된 피처의 적어도 하나와 관련되는 것을 특징으로 공정 균일성 결정 시스템.
제35항에 있어서,

상기 복수개의 제1 그레이스케일 값의 결정은, 상기 복수개의 제2 그레이스케일 값과 상기 복수개의 배경 그레이스케일 값 사이의 복수개의 차이를 결정하는 것을 포함하는 것을 특징으로 공정 균일성 결정 시스템.
제35항에 있어서,

상기 처리 시스템은 상기 복수개의 제2 그레이스케일 값과 관련된 정보에 적어도 기초하여 윤곽선 맵을 생성하도록 구성되는 것을 특징으로 공정 균일성 결정 시스템.
제35항에 있어서,

상기 처리 시스템은 상기 복수개의 배경 그레이스케일 값과 관련된 정보에 적어도 기초하여 윤곽선 맵을 생성하도록 구성되는 것을 특징으로 공정 균일성 결정 시스템.
제34항에 있어서,

상기 복수개의 샘플 영역의 각각은 복수개의 분리된 부분영역을 포함하는 것을 특징으로 공정 균일성 결정 시스템.
제34항에 있어서,

상기 복수개의 샘플 영역은 웨이퍼 상에 위치하게 되며, 상기 웨이퍼는 복수개의 다이를 포함하고, 상기 복수개의 다이의 각각은 상기 복수개의 샘플 영역의 적어도 하나를 포함하는 것을 특징으로 하는 공정 균일성 결정 시스템.
제34항에 있어서,

상기 복수개의 샘플 영역은 복수개의 웨이퍼 상에 위치하게 되며, 상기 복수개의 웨이퍼의 각각은 상기 복수개의 샘플 영역의 적어도 하나를 포함하는 것을 특징으로 하는 공정 균일성 결정 시스템.
제34항에 있어서,

상기 복수개의 샘플 영역의 적어도 일부는 하나의 다이에 위치하게 되는 것을 특징으로 하는 공정 균일성 결정 시스템.
제34항에 있어서,

상기 전자 현미경 시스템은 2차 전자 현미경을 구비하는 것을 특징으로 하는 공정 균일성 결정 시스템.
제43항에 있어서,

상기 2차 전자 현미경은 결함 검사 SEM, 결함 조사 SEM 및 CD-SEM을 포함하는 군으로부터 선택되는 것을 특징으로 하는 공정 균일성 결정 시스템.
제34항에 있어서,

상기 복수개의 가공처리된 피처는 유전체층의 일부를 에칭함으로써 생기는 복수개의 비아를 포함하며, 상기 유전체층은 제1 도전체층의 제1 표면 상에 위치하게 되는 것을 특징으로 하는 공정 균일성 결정 시스템.
제45항에 있어서,

상기 적어도 하나의 제조 공정이 균일한지 여부의 판정은, 상기 복수개의 비아에 대한 에칭이 균일한지 여부를 판정하는 것을 포함하는 것을 특징으로 하는 공정 균일성 결정 시스템.
제45항에 있어서,

상기 복수개의 비아는 제2 도전체층으로 충전되어 있지 않은 것을 특징으로 하는 공정 균일성 결정 시스템.
제47항에 있어서,

상기 적어도 하나의 제조 공정이 균일한지 여부의 판정은, 상기 복수개의 비아가 동일한 깊이의 에칭과 관련되어 있는지 여부를 판정하는 것을 포함하는 것을 특징으로 하는 공정 균일성 결정 시스템.
제45항에 있어서,

상기 복수개의 비아는 제2 도전체층으로 충전되며,

상기 제2 도전체층은 화학기계적 연마 공정에 의해 평탄화되는 것을 특징으로 하는 공정 균일성 결정 시스템.
제49항에 있어서,

상기 제2 도전체층은 구리와 텅스텐을 포함하는 군으로부터 선택된 적어도 하나의 재료를 포함하는 것을 특징으로 하는 공정 균일성 결정 시스템.
제34항에 있어서,

상기 복수개의 가공처리된 피처는 도전체층을 증착 및 에칭해서 생기는 복수개의 트랜지스터 게이트를 포함하는 것을 특징으로 하는 공정 균일성 결정 시스템.
제51항에 있어서,

상기 도전체층은 폴리실리콘을 포함하는 것을 특징으로 하는 공정 균일성 결정 시스템.
제34항에 있어서,

상기 복수개의 가공처리된 피처는 복수개의 트랜지스터 접합부를 포함하는 것을 특징으로 하는 공정 균일성 결정 시스템.
제34항에 있어서,

상기 복수개의 가공처리된 피처는 복수개의 자기정렬된 콘택트를 포함하는 것을 특징으로 하는 공정 균일성 결정 시스템.
제34항에 있어서,

상기 복수개의 제1 그레이스케일 값과 관련된 정보의 처리는, 상기 복수개의 제1 그레이스케일 값과 관련된 정보에 적어도 기초하여 윤곽선 맵을 생성하는 것을 포함하는 것을 특징으로 하는 공정 균일성 결정 시스템.
제55항에 있어서,

상기 윤곽선 맵은 복수개의 위치에 대응하는 복수개의 제3 그레이스케일 값과 관련된 정보를 포함하며,

상기 복수개의 제3 그레이스케일 값은 상기 복수개의 제1 그레이스케일 값을 포함하고,

상기 복수개의 위치는 상기 복수개의 샘플 영역을 포함하는 것을 특징으로 하는 공정 균일성 결정 시스템.
제56항에 있어서,

상기 윤곽선 맵의 생성은, 상기 복수개의 제1 그레이스케일 값과 관련된 정보에 적어도 기초하여 상기 복수개의 제3 그레이스케일 값의 적어도 일부를 결정하는 것을 포함하는 것을 특징으로 하는 공정 균일성 결정 시스템.
제57항에 있어서,

상기 복수개의 제3 그레이스케일 값의 적어도 일부의 결정은, 상기 복수개의 제1 그레이스케일 값의 적어도 일부를 보간하는 것을 포함하는 것을 특징으로 하는 공정 균일성 결정 시스템.
제34항에 있어서,

상기 적어도 하나의 제조 공정이 균일한지 여부의 판정은,

상기 복수개의 제1 그레이스케일 값과 관련된 정보에 적어도 기초하여 표준 편차와 평균값을 결정하고;

상기 평균값에 대한 상기 표준 편차의 비율을 결정하는 것

을 포함하는 것을 특징으로 하는 공정 균일성 결정 시스템.
제59항에 있어서,

상기 적어도 하나의 제조 공정이 균일한지 여부의 판정은,

상기 비율 및 미리 정해진 소정의 값과 관련된 정보를 처리하고;

상기 비율이 상기 미리 정해진 소정의 값보다 작거나 같은 경우에 상기 적어도 하나의 제조 공정이 균일한 것으로 판정하며;

상기 비율이 상기 미리 정해진 소정의 값보다 큰 경우에 상기 적어도 하나의 제조 공정이 균일하지 않은 것으로 판정하는 것

을 추가로 포함하는 것을 특징으로 공정 균일성 결정 시스템.
제34항에 있어서,

상기 처리 시스템은 상기 적어도 하나의 제조 공정이 균일한지 여부에 따라 하나 이상의 공정 파라미터를 조정하도록 구성되며,

상기 하나 이상의 공정 파라미터는 상기 적어도 하나의 제조 공정에 관련되는 것을 특징으로 공정 균일성 결정 시스템.
제34항에 있어서,

상기 처리 시스템은 상기 복수개의 제1 그레이스케일 값의 각각을, 상기 복수개의 가공처리된 피처의 하나 이상의 특성에 관련된 복수개의 특성 값으로 교정하도록 구성되는 것을 특징으로 공정 균일성 결정 시스템.
제62항에 있어서,

상기 복수개의 제1 그레이스케일 값의 각각의 교정은, 상기 복수개의 제1 그레이스케일 값과 상기 복수개의 특성 값 사이의 복수개의 대응 관계를 결정하는 것을 포함하는 것을 특징으로 공정 균일성 결정 시스템.
제34항에 있어서,

상기 복수개의 샘플 영역은 웨이퍼로부터 선택되며,

상기 복수개의 샘플 영역의 전체 범위는 일정 비율만큼 승산한 웨이퍼의 전체 범위가 되는 것을 특징으로 공정 균일성 결정 시스템.
제64항에 있어서,

상기 비율은 0.0001% 내지 100%의 범위를 갖는 것을 특징으로 공정 균일성 결정 시스템.
공정 균일성을 결정하는 시스템에 있어서,

복수개의 샘플 영역과 각각 관련된 복수개의 전자 현미경 이미지를 획득하도록 구성된 전자 현미경 시스템으로서, 상기 복수개의 샘플 영역이 복수개의 가공처리된 피처를 포함하고, 상기 복수개의 샘플 영역의 각각이 상기 복수개의 가공처리된 피처의 적어도 하나를 포함하며, 상기 복수개의 가공처리된 피처의 각각이 적어도 하나의 제조 공정으로부터 생기는 것인 전자 현미경 시스템과;

상기 복수개의 전자 현미경 이미지와 관련된 정보를 처리하고,

상기 복수개의 전자 현미경 이미지와 관련된 정보에 적어도 기초하여 상기 복수개의 샘플 영역에 대한 복수개의 제1 그레이스케일 값을 결정하며,

상기 복수개의 제1 그레이스케일 값과 관련된 정보에 적어도 기초하여 제1 윤곽선 맵을 생성하고,

상기 제1 윤곽선 맵과 관련된 정보를 처리하며,

상기 제1 윤곽선 맵과 관련된 정보에 적어도 기초하여 상기 적어도 하나의 제조 공정이 균일한지 여부를 판정하도록 구성된 처리 시스템

을 구비하며,

상기 복수개의 제1 그레이스케일 값의 각각은 상기 복수개의 가공처리된 피처의 적어도 하나와 관련되어 있는 것을 특징으로 공정 균일성 결정 시스템.