CN116702691A - 半导体数据处理方法、装置、电子设备以及存储介质 - Google Patents
半导体数据处理方法、装置、电子设备以及存储介质 Download PDFInfo
- Publication number
- CN116702691A CN116702691A CN202310581643.9A CN202310581643A CN116702691A CN 116702691 A CN116702691 A CN 116702691A CN 202310581643 A CN202310581643 A CN 202310581643A CN 116702691 A CN116702691 A CN 116702691A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- determining
- hole
- preset
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000003860 storage Methods 0.000 title claims abstract description 12
- 238000003672 processing method Methods 0.000 title abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 219
- 239000002184 metal Substances 0.000 claims abstract description 219
- 238000000034 method Methods 0.000 claims abstract description 49
- 238000012545 processing Methods 0.000 claims abstract description 32
- 230000006870 function Effects 0.000 claims description 30
- 238000004590 computer program Methods 0.000 claims description 22
- 230000005856 abnormality Effects 0.000 claims description 4
- 238000013461 design Methods 0.000 abstract description 26
- 230000008901 benefit Effects 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 16
- 238000004891 communication Methods 0.000 description 15
- 238000004804 winding Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- AVPYQKSLYISFPO-UHFFFAOYSA-N 4-chlorobenzaldehyde Chemical compound ClC1=CC=C(C=O)C=C1 AVPYQKSLYISFPO-UHFFFAOYSA-N 0.000 description 1
- 102100036360 Cadherin-3 Human genes 0.000 description 1
- 101000714553 Homo sapiens Cadherin-3 Proteins 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001364 causal effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 102000004169 proteins and genes Human genes 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请涉及一种半导体数据处理方法、装置、电子设备以及存储介质，所述方法包括：基于版图数据，确定标准单元中的第一金属层；根据预设布线规则，在所述第一金属层的区域内确定通孔的位置信息；其中，所述预设布线规则根据所述第一金属层的尺寸以及预设通孔尺寸确定。本申请实施例提供的半导体数据处理方法，可以利用预设布线规则在第一金属层区域内直接且准确地确定通孔的位置信息。相较于现有技术中通过工程师反复尝试反复实验以确定通孔的放置位置的方式相比，节省了大量的人力物力，节省了处理资源且提高了处理效率。另外，由于预设布线规则是根据实际的设计需求设定的，因此确定的通孔放置位置更加准确，更加符合设计需求。
Description
技术领域
本申请涉及半导体技术领域，特别是涉及一种半导体数据处理方法、装置、电子设备以及存储介质。
背景技术
随着集成电路技术的不断发展，半导体器件特征尺寸不断缩小，使得器件版图趋于标准化，对于批量标准单元的处理逐渐成为版图设计提高效率的重点。例如，可以通过根据定义集成电路的数据布置标准单元并对布置的标准单元进行布线(routing)来生成集成电路的布局。
相关技术中，一般都是由工程师根据布线策略进行手动布线。上述布线的过程中要求工程师具备专业的技术素养和扎实的知识与经验，而且处理效率也比较低。而且，在布线的过程中会出现先生成的绕线阻挡了后生成的绕线，在布线完成后还需要对绕线反复修改。
因此，相关技术中亟需一种高效且准确的半导体数据处理方法。
发明内容
基于此，有必要针对上述技术问题，提供一种半导体数据处理方法、装置、电子设备以及存储介质，以解决现有技术中布线效率低的问题。
第一方面，本申请实施例提供一种半导体数据处理方法，所述方法包括：
基于版图数据，确定标准单元中的第一金属层；
根据预设布线规则，在所述第一金属层的区域内确定通孔的位置信息；其中，所述预设布线规则根据所述第一金属层的尺寸以及预设通孔尺寸确定。
本申请实施例提供的半导体数据处理方法，可以利用预设布线规则在第一金属层区域内直接且准确地确定通孔的位置信息。相较于现有技术中通过工程师反复尝试反复实验以确定通孔的放置位置的方式相比，节省了大量的人力物力，节省了处理资源且提高了处理效率。另外，由于预设布线规则是根据实际的设计需求设定的，因此确定的通孔放置位置更加准确，更加符合设计需求。
可选的，在本申请的一个实施例中，所述根据预设布线规则，在所述第一金属层的区域内确定通孔的位置信息，包括：
根据所述预设通孔尺寸以及所述第一金属层的尺寸，确定所述第一金属层的区域内可放置通孔的目标区域；
根据边界极限原则，在所述目标区域内确定至少一个通孔的候选位置信息；
基于预设通孔间距阈值，从至少一个所述候选位置信息中确定所述通孔的位置信息。
可选的，在本申请的一个实施例中，所述根据所述预设通孔尺寸以及所述第一金属层的尺寸，确定所述第一金属层的区域内可放置通孔的目标区域，包括：
根据所述版图数据，确定所述第一金属层的区域；
对所述第一金属层的区域进行划分，得到多个子区域；
根据所述预设通孔尺寸以及所述第一金属层的尺寸，确定多个所述子区域内可放置通孔的多个目标区域。
可选的，在本申请的一个实施例中，在所述根据预设布线规则，在所述第一金属层的区域内确定通孔的位置信息之后，所述方法还包括：
基于所述通孔的位置信息，确定第二金属层的放置位置；
根据所述第二金属层的放置位置，确定所述第二金属层与所述标准单元之间的布线方案。
可选的，在本申请的一个实施例中，所述根据所述第二金属层的放置位置，确定所述第二金属层与所述第一金属层之间的布线方案，包括：
根据所述通孔的通孔类型，确定所述第二金属层的功能类型；
根据所述功能类型与所述第二金属层的放置位置，确定所述第二金属层与所述标准单元之间的布线方案。
可选的，在本申请的一个实施例中，所述通孔类型按照下述方式确定：
基于所述版图数据，获取所述第一金属层的类型；
根据所述第一金属层的类型，确定所述通孔类型。
可选的，在本申请的一个实施例中，所述根据所述功能类型与所述第二金属层的放置位置，确定所述第二金属层与所述标准单元之间的布线方案，包括：
根据所述版图数据，确定所述标准单元的多个连接端口；所述连接端口包括至少一个输入端口、至少一个输出端口；
从所述多个连接端口中确定与所述功能类型相对应的目标连接端口；
根据最短路径原则，确定所述第二金属层与所述目标连接端口之间的布线方案。
可选的，在本申请的一个实施例中，所述根据所述第二金属层的放置位置，确定所述第二金属层与所述标准单元之间的布线方案之后，所述方法还包括：
在所述布线方案异常的情况下，重新确定所述通孔的位置信息并重新确定所述布线方案。
第二方面，本申请实施例还提供一种半导体数据处理装置，所述装置包括：
第一金属层确定模块，用于基于版图数据，确定标准单元中的第一金属层；
通孔位置确定模块，用于根据预设布线规则，在所述第一金属层的区域内确定通孔的位置信息；其中，所述预设布线规则根据所述第一金属层的尺寸以及预设通孔尺寸确定。
第三方面，本申请实施例还提供一种电子设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述各个实施例所述的方法的步骤。
第四方面，本申请实施例还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述各个实施例所述的方法的步骤。
第五方面，本申请实施例还提供一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现上述各个实施例所述的方法的步骤。
附图说明
图1示出根据本申请一实施例的场景示意图；
图2示出根据本申请一实施例的半导体数据处理方法的方法流程图；
图3为本申请一个实施例中提供的第一金属层各个顶点的示意图；
图4为本申请一个实施例提供的确定目标区域的示意图；
图5为本申请一个实施例提供的第一金属区域划分方式的示意图；
图6为本申请一个实施例提供的确定候选通孔位置的示意图；
图7为本申请另一个实施例提供的确定通孔位置的示意图；
图8为本申请一个实施例提供的筛选通孔位置的示意图；
图9为本申请一个实施例提供的输入端口输出端口的示意图；
图10为本申请一个实施例提供的确定布线方案的示意图；
图11为本申请一个实施例提供的两个标准单元互连的示意图；
图12示出根据本申请一实施例提供的一种半导体数据处理装置的模块结构示意图；
图13示出根据本申请一实施例的电子设备的模块结构示意图；
图14是本申请实施例提供的计算机程序产品的概念性局部视图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
以下将参考附图详细说明本申请的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换，这仅仅是描述本申请的实施例中对相同属性的对象在描述时所采用的区分方式。
应当理解，在本申请中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。
另外，为了更好的说明本申请，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本申请同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段未作详细描述，以便于凸显本申请的主旨。
本申请实施例提供的半导体数据处理方法可以应用于包括但不限于如图1所示的应用场景。如图1所示，该场景中包含终端101、以及半导体数据处理装置103。所述终端101中可以安装有电子设计自动化(Electronic Design Automation，EDA)软件。其中，所述电子设计自动化软件101可以利用计算机辅助设计(CAD)软件，完成超大规模集成电路芯片的功能设计、综合、验证等，并输出版图数据。所述版图数据的格式可以包括但不限于GDS、GDS.gz、OASIS、LEF/DEF、MEBES等等。所述版图数据可以包括集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。所述EDA软件可以包括多种类型，例如可以为Protel、AlTIumDesigner、OrCAD、PCAD、LSIIogic等等。所述终端101与所述半导体数据处理装置103可以进行通信，以将生成的版图数据发送至所述半导体数据处理装置103，由所述半导体数据处理装置103完成通孔位置的确定以及各个标准单元之间的布线，形成最终的集成电路版图数据。可以理解的是，所述半导体数据处理装置103可以将所述最终的集成电路版图数据发送至集成电路制造厂，所述集成电路制造厂可以根据所述最终的集成电路版图数据，制造符合要求的掩膜。
需要说明的是，所述半导体数据处理装置103可以是具有数据处理能力和数据收发能力的电子设备，所述电子设备可以是物理设备或物理设备集群，例如服务器、或服务器集群。当然，所述电子设备也可以是虚拟化的云设备，例如云计算集群中的至少一个云计算设备。除了电子设备，所述半导体数据处理装置103还可以包括非易失性计算机可读存储介质、计算机程序产品、芯片等多种形态。作为非易失性计算机可读存储介质、计算机程序产品、芯片，所述半导体数据处理装置103可以耦合于所述终端101的内部，使得所述终端101具备半导体数据处理的功能。所述终端可以包括但不限于智能手机、平板电脑、笔记本电脑、台式计算机等等。
下面结合附图对本申请所述的半导体数据处理方法进行详细的说明。虽然本申请提供了如下述实施例或附图所示的方法操作步骤，但基于常规或者无需创造性的劳动在所述方法中可以包括更多或者更少的操作步骤。在逻辑性上不存在必要因果关系的步骤中，这些步骤的执行顺序不限于本申请实施例提供的执行顺序。所述方法在半导体数据处理的过程中或者装置执行时，可以按照实施例或者附图所示的方法顺序执行或者并行执行(例如并行处理器或者多线程处理的环境)。
具体的，本申请提供的半导体数据处理方法的一种实施例如图2所示，所述方法可以包括：
S201：基于版图数据，确定标准单元中的第一金属层。
本申请实施例中，所述版图数据中的各层版图可以对应于不同的工艺步骤，每一层版图可以用不同的图案来表示，版图与所采用的制备工艺紧密相关。具体来说，所述版图数据可以包括多个图形数据。各个所述图像数据可以包括一个或多个基础几何图形，所述基础几何图形可以包括多边形、矩形、线条等等。所述版图数据中可以包含各个所述图形数据的位置信息，如各个所述基础几何图形的边、顶点的位置坐标。在本申请的一个实施例中，所述图形数据可以对应于一个或多个标准单元。所述标准单元为标准化之后的单元。标准单元是集成电路后端设计中的基础部分，可以预先将一些逻辑单元、时序单元、缓冲寄存器(buffer)等进行固化设计。这样，在进行集成电路布局的过程中，直接重复调用这些标准单元，而不需要每次重复设计。例如，对于一些“与非”、“或非”等简单的逻辑电路，可以将其进行标准化设计，在布局过程中使用到这些逻辑电路时，可以直接调用其对应的标准单元，从而大大提升布局效率。具体的，所述标准单元可以包括各种基本电路，诸如反相器、与门、与非门、或门、异或门和/或者或非门等等。在本申请的一个实施例中，所述标准单元可以是由完整的前中段层(AA，poly，implant，CT)以及后段层如第一金属层组成的逻辑门单元。在本申请的一个实施例中，由于所述版图数据中存储了各个图形数据的图例说明以及对应的位置信息，因此可以通过识别所述图例说明，确定所述标准单元中的第一金属层以及所述第一金属层的区域。例如，在一个示例中，可以通过所述第一金属层的各个顶点的位置信息对所述第一金属层进行定位，确定所述第一金属层所包含的区域。
S203：根据预设布线规则，在所述第一金属层的区域内确定通孔的位置信息；其中，所述预设布线规则根据所述第一金属层的尺寸以及预设通孔尺寸确定。
在实际的应用中，通孔层是集成电路制造中的关键层，不同的标准单元之间的连接一般通过通孔连接。例如，通过第一通孔可以实现A标准单元的第一金属层M1a和第二金属层M2a之间的连通，通过第二通孔可以实现B标准单元的第一金属层M1b和第二金属层M2b之间的连通，且所述M2a和所述M2b可以是同一层金属层。这样来看，通孔的放置位置的确定是至关重要的。一般，通孔位置的确定是由工程师根据自身的经验以及布线策略，确定通孔的放置位置。在这个过程中，需要通过不断反复的尝试才能确定最符合要求的通孔位置。这样不仅费时费力，在进行大批量标准单元之间的布线时更是不仅效率较低且需要占用大量的人力资源。因此，基于此，在本申请的一个实施例中，可以结合厂商的设计要求以及现有的布线策略，设置预设布线规则，将手工反复尝试确定通孔位置的方式转换为自动化确定通孔位置的方式，从而提高了处理效率。具体的，可以根据所述第一金属层的尺寸以及预设通孔尺寸确定所述预设布线规则。其中，所述预设通孔尺寸可以由用户根据掩膜版的尺寸以及实际的厂商需求进行设置，例如可以设置为50nm、40nm、20nm等等。而所述第一金属层的尺寸可以根据所述第一金属层的各个顶点的位置坐标确定。例如，在一个示例中，如图3所示，所述第一金属层的各个顶点的位置坐标分别为P(x1,y1)、Q(x2,y1)、W(x2,y2)、T(x3,y2)、S(x1,y3)、T(x4,y3)、U(x5,y4)、R(x3,y4)。当然，在本申请其他实施例中，为了确定更为准确的连线效果更佳的通孔位置，还可以根据通孔与所述第一金属层的内边距、第二金属层的绕线宽度、通孔与第二金属层的内边距、第二金属层之间的内外边距确定预设布线规则。可以理解的是，当设计需求出现变化的情况下，用户只需要改变设计规则中所涉及的参数信息如预设通孔尺寸等即可。在本申请的一个实施例中，可以根据所述预设布线规则确定通孔的多个候选位置信息，之后可以从多个候选位置中选取最符合设计要求的候选位置作为所述通孔的最终放置位置。具体来说，所述根据预设布线规则，在所述第一金属层的区域内确定通孔的位置信息，包括：
S301：根据所述预设通孔尺寸以及所述第一金属层的尺寸，确定所述第一金属层的区域内可放置通孔的目标区域；
S303：根据边界极限原则，在所述目标区域内确定至少一个通孔的候选位置信息；
S305：基于预设通孔间距阈值，从至少一个所述候选位置信息中确定所述通孔的位置信息。
本申请实施例中，可以先根据预先设置的所述通孔与所述第一金属层的内边距、所述预设通孔尺寸以及所述第一金属层的尺寸确定所述第一金属层的区域内可以放置通孔的目标区域。例如，在本申请的一个实施例中，可以首先根据所述通孔与所述第一金属层的内边距确定可以放置通孔的初始区域。例如，在一个示例中，如图4所示，在获取预先设置的所述通孔与所述第一金属层的内边距为0.05μm后，则可以将所述第一金属层M1的各条边向内收缩0.05μm得到所述初始区域C。由于所述通孔具有一定的宽度，因此在确定位置时还需要考虑在所述初始区域C内预留出一定的区域放置所述通孔。具体来说，可以根据所述预设通孔尺寸，进一步优化初始区域，确定所述第一金属层的区域内可放置通孔的目标区域。例如，如图4所示，在所述预设通孔尺寸为0.02μm的情况下，可以将所述初始区域C的各条边向内收缩0.02μm后得到所述目标区域V。在本申请的另一个实施例中，由于所述第一金属层的形状一般不是常规的形状如矩形、正方形等，而是多边形，为了更为简单地确定所述第一金属层的区域内可放置通孔的区域，可以将所述第一金属层进行划分，得到多个常规形状的子区域。具体的，在本申请的一个实施例中，所述根据所述预设通孔尺寸以及所述第一金属层的尺寸，确定所述第一金属层的区域内可放置通孔的目标区域，可以包括：
S401：根据所述版图数据，确定所述第一金属层的区域；
S403：对所述第一金属层的区域进行划分，得到多个子区域；
S405：根据所述预设通孔尺寸以及所述第一金属层的尺寸，确定多个所述子区域内可放置通孔的多个目标区域。
本申请实施例中，可以根据所述版图数据中存储的第一金属层的各个顶点或者各条边的位置信息，确定所述第一金属层的区域。之后，可以对所述第一金属层的区域进行划分，得到多个子区域。具体的，可以按照预设形状对所述金属层的区域进行划分，当然也可以根据所述第一金属层的形状自定义划分。例如，在一个示例中，如图5所示，可以将所述第一金属层M1的各个顶点的横坐标按照从大到小的顺序进行排列，之后可以在各个横坐标处沿纵向对所述第一金属层M1进行划分，得到多个子区域N。
本申请实施例中，在确定所述目标区域后，可以根据边界极限原则，在所述目标区域内确定至少一个通孔的候选位置信息。具体来说，可以在所述目标区域的边界位置处确定所述至少一个通孔的候选位置信息。其中，所述边界极限原则可以包括在所述第一金属层为矩形区域的情况下，可以在所述第一金属层的边界区域处放置通孔，这样最不容易产生设计规则问题，绕线成功率最高。例如，在一个示例中，如图6所示，在所述目标区域为目标区域V的情况下，所述通孔的候选位置信息可以为位置1、位置2、位置3。其中，所述侯选位置信息中所包含的位置坐标可以作为所述通孔的中心坐标。又如，在另一个示例中，如图7所示，在所述目标区域为多个子区域N的情况下，可以根据所述边界极限原则，在各个所述子区域N中确定所述通孔的候选位置信息。例如所述通孔的候选位置信息可以为位置4、位置5。在本申请的一个实施例中，由于在进行布线的过程中，通孔与通孔之间需要隔开尽可能大的距离，才能保证自动绕线的成功率。基于此，在确定多个候选位置信息后，可以根据所述预设通孔间距阈值，从至少一个所述候选位置信息中确定所述通孔的位置信息。其中，所述通孔间距阈值可以由用户根据实际的设计需求设置，例如可以设置为10nm、20nm、30nm等等。例如，在一个示例中，如图8所示，可以以位置1作为原点，以所述预设通孔间距阈值为半径画圆，若没有其他候选位置落在圆形区域内，则表示该位置1符合要求。可以理解的是，对其他候选位置依次进行上述过程的筛选，直至确定所述通孔的位置信息。可以理解的是，所述通孔的位置信息可以包含多个，即可以确定多个可以放置通孔的位置。
通过上述实施例，可以结合多种限制条件，准确且高效地确定所述通孔的位置信息，这样后续在进行布线的过程中可以提高布线的成功率，从而节约人力物力，也节省时间资源。
本申请实施例提供的半导体数据处理方法，可以利用预设布线规则在第一金属层区域内直接且准确地确定通孔的位置信息。相较于现有技术中通过工程师反复尝试反复实验以确定通孔的放置位置的方式相比，节省了大量的人力物力，节省了处理资源且提高了处理效率。另外，由于预设布线规则是根据实际的设计需求设定的，因此确定的通孔放置位置更加准确，更加符合设计需求。
在实际的应用中，集成电路的版图数据中可以包含多个标准单元，多个标准单元之间可以通过第二金属层互相连通，以完成信号之间的传输。而两个标准单元之间的连接本质上就是其中一个标准单元的输入端与另一个标准单元的输出端连接。在此基础上，需要在所述通孔上放置第二金属层，并确定所述第二金属层与所述标准单元之间的布线方案，即确定所述第二金属层与标准单元的输入端或者输出端之间的连接方案。具体来说，在本申请的一个实施例中，在所述根据预设布线规则，在所述第一金属层的区域内确定通孔的位置信息之后，所述方法还包括：
S501：基于所述通孔的位置信息，确定第二金属层的放置位置；
S503：根据所述第二金属层的放置位置，确定所述第二金属层与所述标准单元之间的布线方案。
本申请实施例中，所述第二金属层可以放置于所述通孔上，在确定所述通孔的位置信息后，可以在所述位置信息对应的位置处放置所述第二金属层。在本申请的一个实施例中，所述第二金属层可以与所述标准单元的输入端或者输出端连接，以接入外部的输入信号或者输出所述标准单元的信号。其中，为了后续保证后续多个标准单元互连操作的便捷性，可以预先设置所述标准单元的输入端和输出端的位置。例如，在本申请的一个实施例中，可以设置所述标准单元的左边界的中心位置为输入端的位置，以及设置所述标准单元的有边界的中心位置为输出端的位置。例如，在一个示例中，如图9所示，标准单元C1的上边界为y2，下边界为y1，左边界为x1，右边界为x2。输入端口的位置坐标可以设置为(x1，(y1+y2)/2)，输出端的位置坐标可以设置为(x2，(y1+y2)/2)。在本申请的一个实施例中，在确定所述第二金属层的放置位置以及所述标准单元的输入端和输出端的位置后，可以确定所述第二金属层和所述标准单元的布线方案。例如可以以所述放置位置和所述输入端的位置为起点和终点，以直线、折线或者曲线的方式连接所述终点和起点，即可确定所述布线方案。
在实际的应用中，通孔包含多种类型，例如可以用于输出信号的漏极通孔，或者可以用于接入信号的栅极通孔。而通孔的类型会决定放置于通孔上的第二金属层的功能类型。例如所述通孔的类型为漏极通孔，则所述第二金属层的功能类型也为漏极第二金属层(漏极M2)，这样所述第二金属层则需要与所述标准单元的输入端连接。具体来说，在本申请的一个实施例中，所述根据所述第二金属层的放置位置，确定所述第二金属层与所述标准单元之间的布线方案，可以包括：
S601：根据所述通孔的通孔类型，确定所述第二金属层的功能类型；
S603：根据所述功能类型与所述第二金属层的放置位置，确定所述第二金属层与所述标准单元之间的布线方案。
本申请实施例中，所述通孔的通孔类型可以包括栅极通孔、漏极通孔、源极通孔。在本申请的一个实施例中，所述通孔类型可以根据所述通孔所处的第一金属层类型确定。即位于不同类型的第一金属层区域内的通孔所对应的通孔类型不同。具体来说，在本申请的一个实施例中，所述通孔类型可以按照下述方式确定：
S701：基于所述版图数据，获取所述第一金属层的类型；
S703：根据所述第一金属层的类型，确定所述通孔类型。
本申请实施例中，所述第一金属层的类型可以根据所述版图数据直接确定，例如所述版图数据中可以直接存储有各层结构的类型如所述第一金属层的类型。其中，所述第一金属层的类型例如可以为栅极第一金属层(栅极M1)、源极第一金属层(源极M1)、漏极第一金属层(漏极M1)。当然，所述第一金属层的类型还可以根据所述第一金属层所处的连接层的类型确定。其中，所述连接层的类型可以包括栅极连接层、源极连接层、漏极连接层。其中，栅极可以用于外接输入信号，在所述连接层的类型为栅极连接层的情况下，所述第一金属层的类型为栅极M1，所述通孔类型可以为栅极通孔。漏极可以用于输出信号，在所述连接层的类型为漏极连接层的情况下，所述第一金属层的类型为漏极M1，所述通孔类型可以为漏极通孔。源极可以用于连接供电信号，在所述连接层的类型为源极连接层的情况下，所述第一金属层的类型为源极M1，所述通孔类型可以为源极通孔。
本申请实施例中，在确定所述通孔类型后，可以确定所述第二金属层的功能类型。例如，在所述通孔类型为栅极通孔的情况下，所述第二金属层为栅极第二金属层(栅极M2)，所述功能类型为输入类型；在所述通孔类型为漏极通孔的情况下，所述第二金属层为漏极第二金属层(漏极M2)，所述功能类型为输出类型。在确定所述功能类型后，可以从所述标准单元的多个连接端口中选取与所述功能类型相对应的端口，并确定所述第二金属层与该端口之间的布线方案。
通过上述实施例，可以根据连接层的类型确定第一金属层的类型，然后确定放置在所述第一金属层上的所述通孔的通孔类型，最后可以确定放置在所述通孔上的第二金属层的类型。通过这一系列的类型确定，可以清晰地确定所述第二金属层的功能或作用，即确定该第二金属层是用于接入信号还是用于输出信号，为后续确定第二金属层与标准单元之间的布线方案提供参考依据和辅助条件。
在实际的应用中，不同逻辑门类型的标准单元所包含的输入端口和输出端口的数量并不相同。例如，在所述标准单元为非门的情况下，所述标准单元可以包括一个输入端口、一个输出端口；而在所述标准单元为与非门的情况下，所述标准单元可以包括两个输入端口、一个输出端口。因此，在此基础上，需要先确定所述标准单元连接端口的类型以及数量，才能根据所述第二金属层的功能类型从中选取对应的连接端口，并确定最终的布线方案。具体来说，在本申请的一个实施例中，所述根据所述功能类型与所述第二金属层的放置位置，确定所述第二金属层与所述标准单元之间的布线方案，可以包括：
S801：根据所述版图数据，确定所述标准单元的多个连接端口；所述连接端口包括至少一个输入端口、至少一个输出端口；
S803：从所述多个连接端口中确定与所述功能类型相对应的目标连接端口；
S805：根据最短路径原则，确定所述第二金属层与所述目标连接端口之间的布线方案。
本申请实施例中，可以根据所述版图数据直接确定所述标准单元的多个连接端口的类型以及位置信息，也可以根据用户输入的相关信息确定所述类型以及位置信息。其中，所述连接端口可以包括输入端口、输出端口等。所述输入端口可以用于外接输入信号，所述输出端口可以输出信号。例如，在一个示例中，可以确定输入端口I的坐标为(x1，(y1+y2)/2)，输出端口O的坐标为(x2，(y1+y2)/2)。在确定所述多个连接端口后，可以从所述多个端口中选取与所述第二金属层相匹配的目标连接端口。所述相匹配可以包括所述输出端口与所述栅极M2相连接，所述输入端口与所述漏极M2相连接。例如，在一个示例中，如图10所示，所述标准单元C1的输入端口为输入端口I，输出端口为输出端口O，通孔V1a为栅极通孔，第二金属层M2a为栅极M2，通孔V1b为漏极通孔，第二金属层M2b为漏极M2。则所述第二金属层M2a相对应的目标连接端口为所述输出端口O，所述第二金属层M2b相对应的目标连接端口为所述输入端口I。最后，可以根据最短路径原则，确定所述第二金属层与所述目标连接端口之间的布线方案。即确定所述第二金属层与所述目标连接端口之间的最短路径。在本申请的一个实施例中，可以利用最短路径算法确定所述最短路径，所述最短路径算法例如可以包括狄克斯特拉(Dijkstra)算法、弗洛伊德(Floyd)算法、贝尔曼-福特(Bellman-Ford)算法等等。例如，在一个示例中，如图10所示，可以确定所述第二金属层M2a与所述输出端口O的布线方案为S1，所述第二金属层M2b与所述输入端口I的布线方案为S2。
需要说明的是，在所述标准单元为与非门(NAND2)、或非门(NOR2)的情况下，可以包含两个输入端口、一个输出端口。在确定布线方案的过程中，可以将两个输入端口串联作为一个输入端口，也可以将其中一个输入端口连接供电电源。
可以理解的是，在本申请的一个实施例中，可以按照上述各个实施例所述的半导体数据处理方法确定多个标准单元与所述第二金属层之间的布线方案，之后可以确定标准单元两两之间的互连方式。例如，在一个示例中，如图11所示，标准单元C1与标准单元C2可以通过第二金属层M2a互连。
通过上述实施例，可以根据第二金属层的功能类型，从多个连接端口中选取对应的目标连接端口，之后可以确定所述第二金属层与所述目标连接端口之间的布线方案，这样可以保证集成电路间信号的正常传输，确定的布线方案也更加符合实际的应用需求。
在本申请的一个实施例中，为了保证布线方案的正确性，避免出现合格率损失，甚至可靠性失效等严重的后果，可以对所述布线方案进行检查，确定所述布线方案是否满足设计要求。具体的，在本申请的一个实施例中，所述根据所述第二金属层的放置位置，确定所述第二金属层与所述标准单元之间的布线方案之后，所述方法还包括：
S901：在所述布线方案异常的情况下，重新确定所述通孔的位置信息并重新确定所述布线方案。
本申请实施例中，可以利用设计规则检查(Design Rules Check，DRC)检查所述布线方案是否符合设计要求。具体的，所述设计规则检查可检查线宽、线与线、线与元件焊盘、线与通孔、元件焊盘与通孔、通孔与通孔之间的距离是否合理。在本申请的一个实施例中，在所述检查结果为异常的情况下，可以返回异常提醒信息，并按照上述各个实施例所述的通孔位置确定方法重新确定所述通孔的位置信息。之后，可以重新确定放置于新通孔位置上的第二金属层与所述标准单元之间的布线方案。当然，在本申请其他实施例中个，检查结果为无法成功绕线的情况下，可以重新选取通孔位置并重新绕线。如果所有的通孔位置均无法绕线成功，则需要重新修改输入端口、输出端口的坐标并重新选取通孔并绕线。如果修改后的坐标仍无法满足绕线成功的要求，则需要人为评估该结构是否可以成功绕线。
应该理解的是，虽然如上所述的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上所述的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
基于同样的发明构思，本申请实施例还提供了一种用于实现上述所涉及的半导体数据处理方法的半导体数据处理装置。该装置所提供的解决问题的实现方案与上述方法中所记载的实现方案相似，故下面所提供的一个或多个半导体数据处理装置实施例中的具体限定可以参见上文中对于半导体数据处理方法的限定，在此不再赘述。
在一个实施例中，如图12所示，提供了一种半导体数据处理装置103，包括：
第一金属层确定模块1031，用于基于版图数据，确定标准单元中的第一金属层；
通孔位置确定模块1033，用于根据预设布线规则，在所述第一金属层的区域内确定通孔的位置信息；其中，所述预设布线规则根据所述第一金属层的尺寸以及预设通孔尺寸确定。
可选的，在本申请的一个实施例中，所述根据预设布线规则，在所述第一金属层的区域内确定通孔的位置信息，包括：
根据所述预设通孔尺寸以及所述第一金属层的尺寸，确定所述第一金属层的区域内可放置通孔的目标区域；
根据边界极限原则，在所述目标区域内确定至少一个通孔的候选位置信息；
基于预设通孔间距阈值，从至少一个所述候选位置信息中确定所述通孔的位置信息。
可选的，在本申请的一个实施例中，所述根据所述预设通孔尺寸以及所述第一金属层的尺寸，确定所述第一金属层的区域内可放置通孔的目标区域，包括：
根据所述版图数据，确定所述第一金属层的区域；
对所述第一金属层的区域进行划分，得到多个子区域；
根据所述预设通孔尺寸以及所述第一金属层的尺寸，确定多个所述子区域内可放置通孔的多个目标区域。
可选的，在本申请的一个实施例中，在所述根据预设布线规则，在所述第一金属层的区域内确定通孔的位置信息之后，所述装置还包括：
基于所述通孔的位置信息，确定第二金属层的放置位置；
根据所述第二金属层的放置位置，确定所述第二金属层与所述标准单元之间的布线方案。
可选的，在本申请的一个实施例中，所述根据所述第二金属层的放置位置，确定所述第二金属层与所述第一金属层之间的布线方案，包括：
根据所述通孔的通孔类型，确定所述第二金属层的功能类型；
根据所述功能类型与所述第二金属层的放置位置，确定所述第二金属层与所述标准单元之间的布线方案。
可选的，在本申请的一个实施例中，所述通孔类型按照下述方式确定：
基于所述版图数据，获取所述第一金属层的类型；
根据所述第一金属层的类型，确定所述通孔类型。
可选的，在本申请的一个实施例中，所述根据所述功能类型与所述第二金属层的放置位置，确定所述第二金属层与所述标准单元之间的布线方案，包括：
根据所述版图数据，确定所述标准单元的多个连接端口；所述连接端口包括至少一个输入端口、至少一个输出端口；
从所述多个连接端口中确定与所述功能类型相对应的目标连接端口；
根据最短路径原则，确定所述第二金属层与所述目标连接端口之间的布线方案。
可选的，在本申请的一个实施例中，所述根据所述第二金属层的放置位置，确定所述第二金属层与所述标准单元之间的布线方案之后，所述装置还包括：
在所述布线方案异常的情况下，重新确定所述通孔的位置信息并重新确定所述布线方案。
上述半导体数据处理装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
另外需说明的是，以上所描述的实施例仅仅是示意性的，其中所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。另外，本申请提供的装置实施例附图中，模块之间的连接关系表示它们之间具有通信连接，具体可以实现为一条或多条通信总线或信号线。
如图13所示，本申请的实施例还提供了一种电子设备1300，该电子设备1300包括：处理器以及用于存储处理器可执行指令的存储器；其中，所述处理器被配置为执行所述指令时实现上述方法。电子设备1300包括存储器1301、处理器1303、总线1305和通信接口1307。存储器1301、处理器1303和通信接口1307之间通过总线1305通信。总线1305可以是外设部件互连标准(peripheral component interconnect，PCI)总线或扩展工业标准结构(extended industry standard architecture，EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，图13中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。通信接口1307用于与外部通信。其中，处理器1303可以为中央处理器(central processing unit，CPU)。存储器1301可以包括易失性存储器(volatilememory)，例如随机存取存储器(random access memory，RAM)。存储器1301还可以包括非易失性存储器(non-volatile memory)，例如只读存储器(read-only memory，ROM)，快闪存储器，HDD或SSD。存储器1301中存储有可执行代码，处理器1303执行该可执行代码以执行前述各个实施例所述的方法。
本申请的实施例提供了一种非易失性计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。
本申请的实施例提供了一种计算机程序产品，包括计算机可读代码，或者承载有计算机可读代码的非易失性计算机可读存储介质，当所述计算机可读代码在电子设备的处理器中运行时，所述电子设备中的处理器执行上述方法。
在一些实施例中，所公开的方法可以实施为以机器可读格式被编码在计算机可读存储介质上的或者被编码在其它非瞬时性介质或者制品上的计算机程序指令。图14示意性地示出根据这里展示的至少一些实施例而布置的示例计算机程序产品的概念性局部视图，所述示例计算机程序产品包括用于在计算设备上执行计算机进程的计算机程序。在一个实施例中，示例计算机程序产品1400是使用信号承载介质1401来提供的。所述信号承载介质1401可以包括一个或多个程序指令1402，其当被一个或多个处理器运行时可以提供以上针对图1描述的功能或者部分功能。此外，图14中的程序指令1402也描述示例指令。
在一些示例中，信号承载介质1401可以包含计算机可读介质1403，诸如但不限于，硬盘驱动器、紧密盘(CD)、数字视频光盘(DVD)、数字磁带、存储器、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random Access Memory，RAM)等等。在一些实施方式中，信号承载介质1401可以包含计算机可记录介质1404，诸如但不限于，存储器、读/写(R/W)CD、R/W DVD、等等。在一些实施方式中，信号承载介质1401可以包含通信介质1405,诸如但不限于，数字和/或模拟通信介质(例如，光纤电缆、波导、有线通信链路、无线通信链路、等等)。因此，例如，信号承载介质1401可以由无线形式的通信介质1405(例如，遵守IEEE1402.11标准或者其它传输协议的无线通信介质)来传达。一个或多个程序指令1402可以是，例如，计算机可执行指令或者逻辑实施指令。在一些示例中，诸如针对图6描述的电子设备的计算设备可以被配置为，响应于通过计算机可读介质1403、计算机可记录介质1404、和/或通信介质1405中的一个或多个传达到计算设备的程序指令1402，提供各种操作、功能、或者动作。应该理解，这里描述的布置仅仅是用于示例的目的。因而，本领域技术人员将理解，其它布置和其它元素(例如，机器、接口、功能、顺序、和功能组等等)能够被取而代之地使用，并且一些元素可以根据所期望的结果而一并省略。另外，所描述的元素中的许多是可以被实现为离散的或者分布式的组件的、或者以任何适当的组合和位置来结合其它组件实施的功能实体。附图中的流程图和框图显示了根据本申请的多个实施例的装置、系统和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。
也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行相应的功能或动作的硬件(例如电路或ASIC(Application SpecificIntegrated Circuit，专用集成电路))来实现，或者可以用硬件和软件的组合，如固件等来实现。
尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其它变化。单个处理器或其它单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。
Claims (12)
1.一种半导体数据处理方法，其特征在于，所述方法包括：
基于版图数据，确定标准单元中的第一金属层；
根据预设布线规则，在所述第一金属层的区域内确定通孔的位置信息；其中，所述预设布线规则根据所述第一金属层的尺寸以及预设通孔尺寸确定。
2.根据权利要求1所述的方法，其特征在于，所述根据预设布线规则，在所述第一金属层的区域内确定通孔的位置信息，包括：
根据所述预设通孔尺寸以及所述第一金属层的尺寸，确定所述第一金属层的区域内可放置通孔的目标区域；
根据边界极限原则，在所述目标区域内确定至少一个通孔的候选位置信息；
基于预设通孔间距阈值，从至少一个所述候选位置信息中确定所述通孔的位置信息。
3.根据权利要求2所述的方法，其特征在于，所述根据所述预设通孔尺寸以及所述第一金属层的尺寸，确定所述第一金属层的区域内可放置通孔的目标区域，包括：
根据所述版图数据，确定所述第一金属层的区域；
对所述第一金属层的区域进行划分，得到多个子区域；
根据所述预设通孔尺寸以及所述第一金属层的尺寸，确定多个所述子区域内可放置通孔的多个目标区域。
4.根据权利要求1所述的方法，其特征在于，在所述根据预设布线规则，在所述第一金属层的区域内确定通孔的位置信息之后，所述方法还包括：
基于所述通孔的位置信息，确定第二金属层的放置位置；
根据所述第二金属层的放置位置，确定所述第二金属层与所述标准单元之间的布线方案。
5.根据权利要求4所述的方法，其特征在于，所述根据所述第二金属层的放置位置，确定所述第二金属层与所述第一金属层之间的布线方案，包括：
根据所述通孔的通孔类型，确定所述第二金属层的功能类型；
根据所述功能类型与所述第二金属层的放置位置，确定所述第二金属层与所述标准单元之间的布线方案。
6.根据权利要求5所述的方法，其特征在于，所述通孔类型按照下述方式确定：
基于所述版图数据，获取所述第一金属层的类型；
根据所述第一金属层的类型，确定所述通孔类型。
7.根据权利要求5所述的方法，其特征在于，所述根据所述功能类型与所述第二金属层的放置位置，确定所述第二金属层与所述标准单元之间的布线方案，包括：
根据所述版图数据，确定所述标准单元的多个连接端口；所述连接端口包括至少一个输入端口、至少一个输出端口；
从所述多个连接端口中确定与所述功能类型相对应的目标连接端口；
根据最短路径原则，确定所述第二金属层与所述目标连接端口之间的布线方案。
8.根据权利要求4所述的方法，其特征在于，所述根据所述第二金属层的放置位置，确定所述第二金属层与所述标准单元之间的布线方案之后，所述方法还包括：
在所述布线方案异常的情况下，重新确定所述通孔的位置信息并重新确定所述布线方案。
9.一种半导体数据处理装置，其特征在于，所述装置包括：
第一金属层确定模块，用于基于版图数据，确定标准单元中的第一金属层；
通孔位置确定模块，用于根据预设布线规则，在所述第一金属层的区域内确定通孔的位置信息；其中，所述预设布线规则根据所述第一金属层的尺寸以及预设通孔尺寸确定。
10.一种电子设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至8中任一项所述的方法的步骤。
11.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至8中任一项所述的方法的步骤。
12.一种计算机程序产品，包括计算机程序，其特征在于，该计算机程序被处理器执行时实现权利要求1至8中任一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310581643.9A CN116702691A (zh) | 2023-05-22 | 2023-05-22 | 半导体数据处理方法、装置、电子设备以及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310581643.9A CN116702691A (zh) | 2023-05-22 | 2023-05-22 | 半导体数据处理方法、装置、电子设备以及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116702691A true CN116702691A (zh) | 2023-09-05 |
Family
ID=87823042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310581643.9A Pending CN116702691A (zh) | 2023-05-22 | 2023-05-22 | 半导体数据处理方法、装置、电子设备以及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116702691A (zh) |
-
2023
- 2023-05-22 CN CN202310581643.9A patent/CN116702691A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6378121B2 (en) | Automatic global routing device for efficiently determining optimum wiring route on integrated circuit and global routing method therefor | |
| US11031385B2 (en) | Standard cell for removing routing interference between adjacent pins and device including the same | |
| WO2020103385A1 (zh) | Pcb设计版图的开短路检查方法、检测系统及电子设备 | |
| WO2000067163A2 (en) | Placement-based pin optimization method and apparatus for computer-aided circuit design | |
| US20170116367A1 (en) | Electromigration-aware integrated circuit design methods and systems | |
| JP4580006B2 (ja) | 半導体集積回路のマスクレイアウト設計データの検証方法 | |
| EP3239865A1 (en) | Method for analyzing ir drop and electromigration of ic | |
| US8261226B1 (en) | Network flow based module bottom surface metal pin assignment | |
| US8881089B1 (en) | Physical synthesis optimization with fast metric check | |
| CN115769217A (zh) | 半导体电路设计和单元引脚布置 | |
| US9940422B2 (en) | Methods for reducing congestion region in layout area of IC | |
| JP7097587B2 (ja) | 部品記号の極性記号検出方法、システム、コンピュータで読取可能な記憶媒体及びデバイス | |
| US20210124864A1 (en) | Power rail design method, apparatus and non-transitory computer readable medium thereof | |
| US11036913B2 (en) | Integrated circuit methods using single-pin imaginary devices | |
| US10831970B2 (en) | Layout of a memory cell of an integrated circuit | |
| CN116702691A (zh) | 半导体数据处理方法、装置、电子设备以及存储介质 | |
| US11586798B1 (en) | Avoiding electrostatic discharge events from cross-hierarchy tie nets | |
| US8555232B2 (en) | Wire routing using virtual landing pads | |
| TW201030546A (en) | System and method of connecting a macro cell to a system power supply | |
| US8132141B2 (en) | Method and apparatus for generating a centerline connectivity representation | |
| US20210264081A1 (en) | Methods of designing semiconductor devices, design systems performing the same and methods of manufacturing semiconductor devices using the same | |
| US10936773B1 (en) | Sink-based wire tagging in multi-sink integrated circuit net | |
| US10885260B1 (en) | Fin-based fill cell optimization | |
| CN111950228A (zh) | 布线方法、装置、设备及存储介质 | |
| JP2010287768A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |