CN105653824A - 一种调整芯片内部走线的方法及系统 - Google Patents
一种调整芯片内部走线的方法及系统 Download PDFInfo
- Publication number
- CN105653824A CN105653824A CN201610070334.5A CN201610070334A CN105653824A CN 105653824 A CN105653824 A CN 105653824A CN 201610070334 A CN201610070334 A CN 201610070334A CN 105653824 A CN105653824 A CN 105653824A
- Authority
- CN
- China
- Prior art keywords
- line
- chip internal
- internal cabling
- adjusting chip
- drained
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种调整芯片内部走线的方法及系统,该方法包括接收用户选中的需要调整的线以及位于线两侧的相邻的两排过孔;确定线的线宽w和数量n以及两排过孔的间距s,其中,w和s为正数,n为正整数;依据线的线宽w和数量n、两排过孔的间距s以及线孔关系式得到过孔与距离过孔最近的线之间的间距;依据过孔与距离过孔最近的线之间的间距以及当线的数量大于1时,线与线之间的预设间距t对线进行调整。本发明自动化程度高,大大减少了用户的工作量,极大地提高了效率。
Description
技术领域
本发明涉及芯片内部走线技术领域,特别是涉及一种调整芯片内部走线的方法及系统。
背景技术
随着科技的发展,BGA(BallGridArray,焊球阵列封装)的功能越来越强大,但相对应地BGA的布线环境也越来越恶劣,BGA的出线越来越困难,目前BGA区域的走线已经不能够完全按照依据阻抗设计的线宽线距来完成出线了,大多数要按照线宽为4mil,甚至是工厂加工能力的最小线宽来进行走线设计了。过孔也要根据BGA中pad与pad之间的间距来选择型号比较小的类型,从而增大内部走线的空间。
在BGA内部走线设计中,调整走线与走线,走线与过孔之间的间距,只能通过布线设计工程师一一计算每一排过孔与过孔之间的距离,然后再根据线宽以及走线的数量取计算,然后布线工程师再将计算得到的数值添加到规则管理器中,但是遇到过孔与过孔之间的间距不同的BGA,这种方法是行不通的,只能人工一点一点去调整,工作量大且效率低。
因此,如何提供一种工作量小且效率高的调整芯片内部走线的方法及系统是本领域技术人员目前需要解决的问题。
发明内容
本发明的目的是提供一种调整芯片内部走线的方法,自动化程度高,大大减少了用户的工作量,极大地提高了效率;本发明的另一目的是提供一种调整芯片内部走线的系统。
为解决上述技术问题,本发明提供了一种调整芯片内部走线的方法,包括:
接收用户选中的需要调整的线以及位于所述线两侧的相邻的两排过孔;
确定所述线的线宽w和数量n以及两排所述过孔的间距s,其中,w和s为正数,n为正整数;
依据所述线的线宽w和数量n、两排所述过孔的间距s以及线孔关系式得到过孔与距离所述过孔最近的线之间的间距;其中,所述线孔关系式为:
其中,t为当所述线的数量大于1时,线与线之间的预设间距;
依据所述过孔与距离所述过孔最近的线之间的间距以及当所述线的数量大于1时,线与线之间的预设间距t对所述线进行调整。
优选地,所述接收用户选中的需要调整的线以及位于所述线两侧的相邻的两排过孔前,该方法还包括:
当接收到用户发送的开始指令自动化工具的命令时,自动选取线和过孔两个因素。
优选地,t为4mil。
优选地,所述线的宽度w为4mil。
优选地,所述线的宽度w为3.45mil。
优选地,所述线的数量n为2。
优选地,所述线的数量n为1。
为解决上述技术问题,本发明还提供了一种调整芯片内部走线的系统,该系统包括:
接收单元,用于接收用户选中的需要调整的线以及位于所述线两侧的相邻的两排过孔;
参数确定单元,用于确定所述线的线宽w和数量n以及两排所述过孔的间距s,其中,w和s为正数,n为正整数;
线孔间距计算单元,用于依据所述线的线宽w和数量n、两排所述过孔的间距s以及线孔关系式得到过孔与距离所述过孔最近的线之间的间距;其中,所述线孔关系式为:
其中,t为当所述线的数量大于1时,线与线之间的预设间距;
调整单元,用于依据所述过孔与距离所述过孔最近的线之间的间距以及当所述线的数量大于1时,线与线之间的预设间距t对所述线进行调整。
优选地,该系统还包括:
因素确定单元,用于当接收到用户发送的开始指令自动化工具的命令时,自动选取线和过孔两个因素。
本发明提供了一种调整芯片内部走线的方法及系统,该方法包括在接收到用户选中的需要调整的线以及位于线两侧的相邻的两排过孔后会确定线的线宽w和数量n以及两排过孔的间距s,然后根据这些参数以及线孔关系式得到过孔与距离过孔最近的线之间的间距,最后依据得到的过孔与距离过孔最近的线之间的间距以及当线的数量大于1时,线与线之间的预设间距t对线进行调整,该方法实现了只需在刚开始时用户选中要调整的相邻的两排过孔以及两排过孔之间的线,后续过程中不再需要用户进行其他操作而会自动进行,自动化程度高,大大减少了用户的工作量,极大地提高了效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对现有技术和实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的一种调整芯片内部走线的方法的过程的流程图;
图2为本发明提供的一种弹出提示用户是否执行自动化工具的命令的界面图;
图3为本发明提供的一种自动化软件选择线和过孔两个因素时的界面图;
图4为本发明提供的一种PCB中某一BGA部分区域需要调整走线的界面图;
图5为本发明提供的一种用户框选某一线和过孔的界面图;
图6为本发明提供的一种调整后的某一BGA中线和过孔的排布图;
图7为本发明提供的一种调整芯片内部走线的系统的结构示意图。
具体实施方式
本发明的核心是提供一种调整芯片内部走线的方法,自动化程度高,大大减少了用户的工作量,极大地提高了效率;本发明的另一核心是提供一种调整芯片内部走线的系统。
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参照图1,图1为本发明提供的一种调整芯片内部走线的方法的过程的流程图,该方法包括:
步骤S101:接收用户选中的需要调整的线以及位于线两侧的相邻的两排过孔;
首先需要说明的是,本申请中提到的芯片可以是BGA,当然,也可以是其他芯片,本发明在此不做特别的限定。
可以理解的是,在实际操作过程中,用户可以在PCB板的电路图上框选出所有的两排过孔或者两排过孔中任意两个关于需要调整的线对应的过孔,通过这两个对应的过孔从而确定就可直接两个过孔所在的两排过孔。
作为优选地,接收用户选中的需要调整的线以及位于线两侧的相邻的两排过孔前,该方法还包括:
当接收到用户发送的开始指令自动化工具的命令时,自动选取线和过孔两个因素。
可以理解的是,在程序开始运行时,会弹出提示用户是否执行自动化工具的命令,请参照图2,图2为本发明提供的一种弹出提示用户是否执行自动化工具的命令的界面图,当用户点击是,也即当程序端接收到用户发送的开始指令自动化工具的命令时,程序会自动选取线和过孔两个因素。实际上,在PCB板的整个电路图上,除了线和过孔外,是还有其他很多因素的,而本申请中着重介绍对过孔之间的线的过程,因此需要选中线和过孔这两个因素。选择的过程可以是在程序中预先设计好,也即当程序执行,出现因素选择的界面时,对于线和过孔这两个因素已经选择好了,请参照图3,图3为本发明提供的一种自动化软件选择线和过孔两个因素时的界面图,程序会根据相关函数自动设计软件右侧的控制面板“Find”栏中会选择“VIAS”(也即过孔)和“Clinesegs”(也即线)两项,该种实现方式自动化程度高。当然,也可以是出现因素选择的界面时,由人为的来选择线和过孔这两个因素。对于具体选用哪种方式本发明在此不做特别的限定,根据实际情况来选择,本实施例中优选的是当接收到用户发送的开始指令自动化工具的命令时,自动选取线和过孔两个因素。
另外,在选择线和过孔这两个因素后,程序会后续会自动的对线和过孔进行相应计算和调整。
在确定线和过孔两个因素后,用户需要从需要调整的线中选择本次要调整的线和过孔,请参照图4,图4为本发明提供的一种PCB中某一BGA部分区域需要调整走线的界面图。
然后用户框选出需要进行调整的线以及位于线两侧的相邻的两排过孔。请参照图5,图5为本发明提供的一种用户框选某一线和过孔的界面图。
步骤S102:确定线的线宽w和数量n以及两排过孔的间距s,其中,w和s为正数,n为正整数;
程序在接收到用户选中的需要调整的线以及位于线两侧的相邻的两排过孔后,会自动根据相关函数获取线的线宽w和数量n以及两排过孔的间距s,其中,w和s为正数,n为正整数;
作为优选地,线的宽度w为4mil。
当然,这里的线的宽度w还可以为3.45mil,也可以为其他数值,本发明在此不做特别的限定,根据实际情况来定。
作为优选地,线的数量n为2。
当然,这里的线的数量n还可以为1,还可以为3,本发明在此不做特别的限定,根据实际情况来定。
步骤S103:依据线的线宽w和数量n、两排过孔的间距s以及线孔关系式得到过孔与距离过孔最近的线之间的间距;其中,线孔关系式为:
其中,t为当线的数量大于1时,线与线之间的预设间距;
作为优选地,t为4mil。
当然,t还可以为其他数值,本发明在此不做特别的限定,根据实际情况来定。当t=4mil时,则:
步骤S104:依据过孔与距离过孔最近的线之间的间距以及当线的数量大于1时,线与线之间的预设间距t对线进行调整。
可以理解的是,假设两排过孔之间有三条线,分别为线1、线2和线3,t=4mil,则得到s1后,按照第一排过孔、线1、线2、线3以及第二排过孔依次排列,则按照第一排过孔与线1之间的间距为s1,线1和线2以及线2和线3之间的间距均为4mil,线3和第二排过孔之间的间距为s1进行调整。
请参照图6,图6为本发明提供的一种调整后的某一BGA中线和过孔的排布图。
可以理解的是,本申请用CADENCEAXLSKILL语言开发了一款快速调整芯片内部走线的自动化工具。开始工作时,首先将Skill程式放入到布线工具安装文件中,执行该Skill程式,布线设计人员只需要框选每一排或者每一列中需要调整的线和位于线两端的相邻的两排过孔,即可将走线调整到两排孔的中心位置,省时省力,同时也大大增加了PCB设计的美观程度。
本发明提供了一种调整芯片内部走线的方法,该方法包括在接收到用户选中的需要调整的线以及位于线两侧的相邻的两排过孔后会确定线的线宽w和数量n以及两排过孔的间距s,然后根据这些参数以及线孔关系式得到过孔与距离过孔最近的线之间的间距,最后依据得到的过孔与距离过孔最近的线之间的间距以及当线的数量大于1时,线与线之间的预设间距t对线进行调整,该方法实现了只需在刚开始时用户选中要调整的相邻的两排过孔以及两排过孔之间的线,后续过程中不再需要用户进行其他操作而会自动进行,自动化程度高,大大减少了用户的工作量,极大地提高了效率。
请参照图7,图7为本发明提供的一种调整芯片内部走线的系统的结构示意图,该系统包括:
接收单元1,用于接收用户选中的需要调整的线以及位于线两侧的相邻的两排过孔;
参数确定单元2,用于确定线的线宽w和数量n以及两排过孔的间距s,其中,w和s为正数,n为正整数;
线孔间距计算单元3,用于依据线的线宽w和数量n、两排过孔的间距s以及线孔关系式得到过孔与距离过孔最近的线之间的间距;其中,线孔关系式为:
其中,t为当线的数量大于1时,线与线之间的预设间距;
调整单元4,用于依据过孔与距离过孔最近的线之间的间距以及当线的数量大于1时,线与线之间的预设间距t对线进行调整。
作为优选地,该系统还包括:
因素确定单元,用于当接收到用户发送的开始指令自动化工具的命令时,自动选取线和过孔两个因素。
对于该系统实施例中各单元的功能的具体介绍,请参照上述方法实施例,本发明在此不再赘述。
本发明提供了一种调整芯片内部走线的系统,该系统包括在接收到用户选中的需要调整的线以及位于线两侧的相邻的两排过孔后会确定线的线宽w和数量n以及两排过孔的间距s,然后根据这些参数以及线孔关系式得到过孔与距离过孔最近的线之间的间距,最后依据得到的过孔与距离过孔最近的线之间的间距以及当线的数量大于1时,线与线之间的预设间距t对线进行调整,该方法实现了只需在刚开始时用户选中要调整的相邻的两排过孔以及两排过孔之间的线,后续过程中不再需要用户进行其他操作而会自动进行,自动化程度高,大大减少了用户的工作量,极大地提高了效率。
需要说明的是,在本说明书中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个......”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其他实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种调整芯片内部走线的方法,其特征在于,包括:
接收用户选中的需要调整的线以及位于所述线两侧的相邻的两排过孔;
确定所述线的线宽w和数量n以及两排所述过孔的间距s,其中,w和s为正数,n为正整数;
依据所述线的线宽w和数量n、两排所述过孔的间距s以及线孔关系式得到过孔与距离所述过孔最近的线之间的间距;其中,所述线孔关系式为:
其中,t为当所述线的数量大于1时,线与线之间的预设间距;
依据所述过孔与距离所述过孔最近的线之间的间距以及当所述线的数量大于1时,线与线之间的预设间距t对所述线进行调整。
2.如权利要求1所述的调整芯片内部走线的方法,其特征在于,所述接收用户选中的需要调整的线以及位于所述线两侧的相邻的两排过孔前,该方法还包括:
当接收到用户发送的开始指令自动化工具的命令时,自动选取线和过孔两个因素。
3.如权利要求1所述的调整芯片内部走线的方法,其特征在于,t为4mil。
4.如权利要求1所述的调整芯片内部走线的方法,其特征在于,所述线的宽度w为4mil。
5.如权利要求1所述的调整芯片内部走线的方法,其特征在于,所述线的宽度w为3.45mil。
6.如权利要求1所述的调整芯片内部走线的方法,其特征在于,所述线的数量n为2。
7.如权利要求1所述的调整芯片内部走线的方法,其特征在于,所述线的数量n为1。
8.一种调整芯片内部走线的系统,其特征在于,该系统包括:
接收单元,用于接收用户选中的需要调整的线以及位于所述线两侧的相邻的两排过孔;
参数确定单元,用于确定所述线的线宽w和数量n以及两排所述过孔的间距s,其中,w和s为正数,n为正整数;
线孔间距计算单元,用于依据所述线的线宽w和数量n、两排所述过孔的间距s以及线孔关系式得到过孔与距离所述过孔最近的线之间的间距;其中,所述线孔关系式为:
其中,t为当所述线的数量大于1时,线与线之间的预设间距;
调整单元,用于依据所述过孔与距离所述过孔最近的线之间的间距以及当所述线的数量大于1时,线与线之间的预设间距t对所述线进行调整。
9.如权利要求8所述的调整芯片内部走线的系统,其特征在于,该系统还包括:
因素确定单元,用于当接收到用户发送的开始指令自动化工具的命令时,自动选取线和过孔两个因素。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610070334.5A CN105653824A (zh) | 2016-02-01 | 2016-02-01 | 一种调整芯片内部走线的方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610070334.5A CN105653824A (zh) | 2016-02-01 | 2016-02-01 | 一种调整芯片内部走线的方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105653824A true CN105653824A (zh) | 2016-06-08 |
Family
ID=56489046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610070334.5A Pending CN105653824A (zh) | 2016-02-01 | 2016-02-01 | 一种调整芯片内部走线的方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105653824A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108984912A (zh) * | 2018-07-19 | 2018-12-11 | 郑州云海信息技术有限公司 | 一种pcb设计自动调整线段间距的方法及系统 |
CN111383932A (zh) * | 2018-12-30 | 2020-07-07 | 浙江宇视科技有限公司 | 一种小间距bga自动出线方法及装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102802351A (zh) * | 2012-08-13 | 2012-11-28 | 深圳英飞拓科技股份有限公司 | 一种用于pcb设计的过孔削减焊盘及其方法 |
CN103593527A (zh) * | 2013-11-15 | 2014-02-19 | 浪潮电子信息产业股份有限公司 | 一种一键设置pcb板中不同类型布线规则bga的设计方法 |
CN104270903A (zh) * | 2014-10-13 | 2015-01-07 | 浪潮(北京)电子信息产业有限公司 | 一种实现pcb上锡的方法和装置 |
CN105069215A (zh) * | 2015-07-31 | 2015-11-18 | 中国人民解放军国防科学技术大学 | 一种基于宽线的双轨信号布线方法 |
-
2016
- 2016-02-01 CN CN201610070334.5A patent/CN105653824A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102802351A (zh) * | 2012-08-13 | 2012-11-28 | 深圳英飞拓科技股份有限公司 | 一种用于pcb设计的过孔削减焊盘及其方法 |
CN103593527A (zh) * | 2013-11-15 | 2014-02-19 | 浪潮电子信息产业股份有限公司 | 一种一键设置pcb板中不同类型布线规则bga的设计方法 |
CN104270903A (zh) * | 2014-10-13 | 2015-01-07 | 浪潮(北京)电子信息产业有限公司 | 一种实现pcb上锡的方法和装置 |
CN105069215A (zh) * | 2015-07-31 | 2015-11-18 | 中国人民解放军国防科学技术大学 | 一种基于宽线的双轨信号布线方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108984912A (zh) * | 2018-07-19 | 2018-12-11 | 郑州云海信息技术有限公司 | 一种pcb设计自动调整线段间距的方法及系统 |
CN108984912B (zh) * | 2018-07-19 | 2021-11-09 | 郑州云海信息技术有限公司 | 一种pcb设计自动调整线段间距的方法及系统 |
CN111383932A (zh) * | 2018-12-30 | 2020-07-07 | 浙江宇视科技有限公司 | 一种小间距bga自动出线方法及装置 |
CN111383932B (zh) * | 2018-12-30 | 2022-04-12 | 浙江宇视科技有限公司 | 一种小间距bga自动出线方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN117321601A (zh) | 一种集成电路的版图生成方法及装置 | |
JP6407316B2 (ja) | 複数のプリント基板を各実装ラインへと割り当てるための方法 | |
CN104002048B (zh) | 一种pcb板的钻孔路径设定方法 | |
CN105653824A (zh) | 一种调整芯片内部走线的方法及系统 | |
CN102043874B (zh) | 印刷电路板温升分析系统及方法 | |
CN110717310A (zh) | 一种电路布图的调整方法及装置 | |
CN115577664A (zh) | 一种可编程逻辑器件时钟信号布线的方法及装置 | |
CN105631075B (zh) | 一种标准单元优化方法及系统 | |
CN114239451A (zh) | 一种电源开关单元的连接关系优化方法和装置 | |
CN105760584A (zh) | 一种芯片的内部走线方法及系统 | |
CN104552439B (zh) | 印制线路板钻孔的加工方法 | |
CN105069216A (zh) | 一种fpga布线方法及装置 | |
CN109858080B (zh) | 一种应用于pcb设计中的等长布线方法、装置及存储介质 | |
CN103002458B (zh) | 基站选址方法及装置 | |
CN109492273B (zh) | 一种基于通孔的自动打孔方法 | |
CN101373488A (zh) | 印刷电路板的堆叠设计系统与方法 | |
CN115344969A (zh) | 基于卫星三维模型的电缆网路径规划方法及系统 | |
CN116056341A (zh) | 一种印制电路板的信号线的布线方法和布线系统 | |
CN114900966A (zh) | 电路板近孔背钻方法、电路板、通讯电子设备及加工装置 | |
CN114493025A (zh) | 基于线体平衡率的产线布局优化方法 | |
US20050086616A1 (en) | Method for printed circuit board panelization | |
CN109117572B (zh) | 一种基于电路原理图的符号图引脚的自动伸线打标记方法 | |
CN105744532A (zh) | 无线网络规划方法和装置 | |
CN114896941B (zh) | 一种时钟树的布局优化方法、优化装置和相关设备 | |
CN113435156B (zh) | 印刷电路板铜面数据间距调整和智能判断补铜桥的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160608 |