CN105069215A - 一种基于宽线的双轨信号布线方法 - Google Patents
一种基于宽线的双轨信号布线方法 Download PDFInfo
- Publication number
- CN105069215A CN105069215A CN201510465149.1A CN201510465149A CN105069215A CN 105069215 A CN105069215 A CN 105069215A CN 201510465149 A CN201510465149 A CN 201510465149A CN 105069215 A CN105069215 A CN 105069215A
- Authority
- CN
- China
- Prior art keywords
- wiring
- line
- wide line
- metal wire
- dual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种基于宽线的双轨信号布线方法，其步骤为：S1：将一对双轨信号线作为一根宽线进行布线；S2：根据每层金属线的原始线宽和原始间距，确定每层金属线变宽后的宽度；S3：编写自定义布线规则，在时钟树布线和信号线布线前使用该布线规则，得到宽线单端的布线结构；S4：导出具有宽线走线位置与方向信息的单端DEF文件，宽线的分割通过脚本处理实现，处理后的文件具有双轨布线信息；S5：将修改后的DEF文件再次导入设计中，得到双轨信号线的对称性布线结构。本发明具有易实现、设计复杂度低、具有电容对称性等优点。
Description
技术领域
本发明主要涉及到IC测试领域，特指一种基于宽线的双轨信号布线方法。
背景技术
由于电路的动态功耗与输出端的负载电容成正比，所以要实现功耗均衡就必须保证互补输出端拥有对称的电容负载。逻辑单元输出端的电容负载由互连线的寄生电容和扇出逻辑的输入电容组成。互连线的形状、长度以及互连线用的不同金属层都将导致寄生电容产生很大的差异。随着集成电路设计制造的工艺越来越复杂和工艺尺寸的不断减小，寄生电容的影响越来越大；同时，现有的EDA工具不支持双轨信号线的平行布线，给双轨模块的布局、布线带来了挑战。
全定制设计方法能够使双轨信号线拥有相同的布线方式，但这将增加电路设计的难度。采用半定制设计方法显然容易些，但仍要面对双轨布线的问题。为解决该问题，有从业者为此设计了一种专门面向双轨单元的新布线器。但开发设计新布线器的代价太大，而且这方面的技术也不够成熟。
如从业者SylvainGuilley提出了一种基于“后端复制”的布线方法。该方法是将布局阻塞层和布线阻塞层设置完成后，利用EDA工具在剩下的可布空间对单轨信号进行布局布线。编辑DEF文件将所有互连线复制平移到阻塞层，平移后的正逻辑单元替换为负逻辑单元，完成双轨信号线的对称布线。该方法的缺点是时钟树被复制为两份，增大会造成很大的功耗开销。
另有从业者乐大珩提出了一种基于布线阻塞层的双轨布线方法，该方法是将正、负单元当作整体布局。布线区域中第偶数个水平和垂直布线通道都被设置为布线阻塞层。布线完成后撤销布线阻塞层，将单轨信号线复制并分别平移一个布线间距即获得双轨布线结构。由于该方法将正、负单元作为一个整体，单元的高度需要被设计为标准单元的两倍，所以对工艺尺寸有要求。基于65nm及以下工艺不支持改变标准单元的高度，所以该方法也行不通。
发明内容
本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种易实现、设计复杂度低、具有电容对称性的基于宽线的双轨信号布线方法。
为解决上述技术问题，本发明采用以下技术方案：
一种基于宽线的双轨信号布线方法，其步骤为：
S1：将一对双轨信号线作为一根宽线进行布线；
S2：根据每层金属线的原始线宽和原始间距，确定每层金属线变宽后的宽度；
S3：编写自定义布线规则，在时钟树布线和信号线布线前使用该布线规则，得到宽线单端的布线结构；
S4：导出具有宽线走线位置与方向信息的单端DEF文件，宽线的分割通过脚本处理实现，处理后的文件具有双轨布线信息；
S5：将修改后的DEF文件再次导入设计中，得到双轨信号线的对称性布线结构。
作为本发明的进一步改进：所述步骤S1中，A、An为一对双轨单元间的互补信号连接线，将其作为一根宽线A，宽线A具有与互补信号线A、An相同的走线结构。
作为本发明的进一步改进：所述步骤S2中，每层金属线变宽后的宽度如下式(1)所示；
Wfat＝Woriginal+PITCH(1)
式(1)中，Wfat定义为经修改后变宽金属线的宽度，Woriginal定义为金属线原始宽度，PITCH定义为每层金属线的布线间距。
作为本发明的进一步改进：所述步骤S4中，导出具有宽线走线位置与方向信息的单端DEF文件后，使用自定义布线规则，就在DEF文件中看到关于此规则的相关说明。
作为本发明的进一步改进：所述步骤S4中导出具有宽线走线位置与方向信息的单端DEF文件后，利用脚本对金属线进行分割平移操作，对过孔和输入输出端口进行复制平移操作，对每根信号线的信息进行分拣处理，经过处理后的文件具有双轨布线信息。
与现有技术相比，本发明的优点在于：
1、本发明的基于宽线的双轨信号布线方法，位一种能够在使用最大限度现有DEA工具且不增加额外人工代价的情况下达到双轨信号对称布线的目的，设计复杂度低、具有电容对称性的基于宽线的双轨信号布线方法，尤其可以面向65nm工艺。
2、本发明的基于宽线的双轨信号布线方法，将双轨信号线伪装为一根线，顺利地利用了现有自动化工具完成其布线操作；利用脚本自动化处理具有单端宽线走线信息的DEF文件，大幅降低了人工代价，实现了自动化处理过程。
附图说明
图1是本发明方法的流程示意图。
图2是本发明在具体应用实例中进行金属线处理后的示意图。
图3是本发明在具体应用实例中进行过孔处理后的示意图。
图4是本发明在具体应用实例中进行输入输出端口处理后的示意图。
具体实施方式
以下将结合说明书附图和具体实施例对本发明做进一步详细说明。
如图1所示，本发明的基于宽线的双轨信号布线方法，其步骤为：
S1：将一对双轨信号线作为一根宽线进行布线；
S2：根据每层金属线的原始线宽和原始间距，确定每层金属线变宽后的宽度；
S3：编写自定义布线规则，在时钟树布线和信号线布线前使用该布线规则，得到宽线单端的布线结构；
S4：导出具有宽线走线位置与方向信息的单端DEF文件，宽线的分割通过脚本处理实现，处理后的文件具有双轨布线信息；
S5：将修改后的DEF文件再次导入设计中，得到双轨信号线的对称性布线结构。
具体应用时，在步骤S1中，A、An为一对双轨单元间的互补信号连接线，将其作为一根宽线A，宽线A具有与互补信号线A、An相同的走线结构。
具体应用时，在步骤S2中，每层金属线变宽后的宽度如下式(1)所示；
Wfat＝Woriginal+PITCH(1)
式(1)中，Wfat定义为经修改后变宽金属线的宽度，Woriginal定义为金属线原始宽度，PITCH定义为每层金属线的布线间距。
具体应用时，在步骤S4中，导出具有宽线走线位置与方向信息的单端DEF文件后，在使用自定义布线规则后可以在DEF文件中看到关于此规则的相关说明。
例如：
“NONDEFAULTRULES1”代表着下文是对非默认布线规则的描述，而“-CTS_ROUTING_RULE”表示该规则的名称，“+LAYERM2WIDTH300SPACING300”代表着M2层金属线的宽度为300nm，间距为300nm(默认M2层金属线的宽度为100nm，间距为100nm)。“ENDNONDEFAULTRULES”表示结束对非默认规则的描述。
NONDEFAULTRULES1；
-CTS_ROUTING_RULE
……
+LAYERM2
WIDTH300
SPACING300
……
+LAYERM7
WIDTH300
SPACING300
；
ENDNONDEFAULTRULES
下面列出了DEF文件中关于clk时钟树布线时部分信息，+NONDEFAULTRULECTS_ROUTING_RULE，代表着从此处开始使用自定义的布线规则，即使用宽线进行布时钟树走线。
-clk
(PINclk)
……
+NONDEFAULTRULECTS_ROUTING_RULE
+ROUTEDM3(20020100)(*20200)
……
在步骤S4中，进行脚本处理的具体流程为：
1)首先，确定使用自定义规则的位置，插入标志位，将其从标记处开始寻找。将“+NONDEFAULTRULECTS_ROUTING_RULE”删除，修改为从此处开始应用默认的布线规则。
2)然后，以金属线的中心点分割为上下或左右两部分。
3)最后，将从标志位开始的所有偶数行剪切出来复制到-clkn的下面。
经过脚本处理后，相应的信息变为如下两部分信息：
重新打开ICC软件，导入库文件和逻辑综合后的门级网表后，在布局之前将修改后的DEF文件导入该设计中，在GUI界面可以看出金属线分割移动后的变化效果，如图2所示。所有金属线处理后，宽线变为双轨信号线的走线，具有完全的对称性。因此，在金属线方面达到电容对称性的要求。
在具体应用实例中，上述DEF文件中关于过孔的部分描述如下所示：
NEWM3(20019600)VIA3W；
表示在芯片的(20019600)坐标处有一个VIA3的过孔。由于采用自定义布线规则时并未对过孔处理，过孔的相关信息仍然为默认的规则，所以布线后的过孔不可以进行分割处理。脚本的思想是复制平移，对过孔进行处理，处理后的相应部分的DEF文件变为：
NEWM3(10019600)VIA3W；
NEWM3(30019600)VIA3W；
把一个过孔复制为两个过孔，且位置发生对称性的变化。重新打开ICC软件，导入库文件和逻辑综合后的门级网表后，在布局之前将修改后的DEF文件导入该设计中，在GUI界面可以看出过孔复制移动后的变化效果，如图3所示。一个过孔复制为两个，且位置发生对称性的变化，具有完全的对称性。因此在过孔方面达到电容对称性的要求。
DEF文件中关于输入输出端口的描述与解释如下所示：
-clk+NETclk+DIRECTIONAINPUT+USECLOCK+LAYERM3(00)(340100)+PLACE(020050)N；
上面是列出clk端口的相关信息。“DIRECTIONAINPUT”表示该端口为输入端口，“LAYERM3(00)(340100)”表示clk用到的是金属三层，端口的大小是340x100。“PLACE(020050)”表示端口被放置在芯片的(020050)坐标处。采用自定义布线规则时并未对输入输出端口的位置与个数进行处理，端口的相关信息仍然为默认的单端端口的信息。因此布线后的端口不可以进行分割处理。脚本的思想是复制平移。经过脚本处理后，文件中关于clk端口信息的描述则变为:
-clk+NETclk+DIRECTIONAINPUT+USECLOCK+LAYERM3(00)(340100)+PLACE(020050)N；
-clkn+NETclkn+DIRECTIONAINPUT+USECLOCK+LAYERM3(00)(340100)+PLACE(019650)N；
重新打开ICC软件，导入库文件和逻辑综合后的门级网表后，在布局之前将修改后的DEF文件导入该设计中，在GUI界面可以看出输入输出端口复制移动后的变化效果，如图4所示。
所有端口经处理后，一个复制为两个，且位置发生对称性的变化，具有完全的对称性。因此在端口方面达到了电容对称性的要求。
利用脚本对金属线进行分割平移操作，对过孔和输入输出端口进行复制平移操作，对每根信号线的信息进行分拣处理，经过处理后的文件具有双轨布线信息。将金属线、过孔和输入输出端口进行对称性的处理后，面向双轨逻辑的设计便具有完全对称性，达到电容对称性的要求，从而实现了功耗均衡特性。
在具体应用实例中，步骤S5中将修改后的DEF文件再次导入设计，得到双轨信号线的对称性布线结构。本实施例的双轨信号是基于查找表的双轨预充电单元LBDL(Look-up-tableBasedDifferentialLogic)上的输入输出信号。在标准单元中，一般设定输入信号为A、B，输出信号为Z。在LBDL单元中，输入信号为(A，An)、(B，Bn)，输出信号为(Z，Zn)。(A，An)为信号A经过单轨专双轨电路产生的一对互补的双轨信号，(B，Bn)的得到同样如此。LBDL单元的输入输出信号均为本实施例中的双轨信号。
以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。
Claims (5)
1.一种基于宽线的双轨信号布线方法，其特征在于，步骤为：
S1：将一对双轨信号线作为一根宽线进行布线；
S2：根据每层金属线的原始线宽和原始间距，确定每层金属线变宽后的宽度；
S3：编写自定义布线规则，在时钟树布线和信号线布线前使用该布线规则，得到宽线单端的布线结构；
S4：导出具有宽线走线位置与方向信息的单端DEF文件，宽线的分割通过脚本处理实现，处理后的文件具有双轨布线信息；
S5：将修改后的DEF文件再次导入设计中，得到双轨信号线的对称性布线结构。
2.根据权利要求1所述的基于宽线的双轨信号布线方法，其特征在于，所述步骤S1中，A、An为一对双轨单元间的互补信号连接线，将其作为一根宽线A，宽线A具有与互补信号线A、An相同的走线结构。
3.根据权利要求1所述的基于宽线的双轨信号布线方法，其特征在于，所述步骤S2中，每层金属线变宽后的宽度如下式(1)所示；
Wfat＝Woriginal+PITCH(1)
式(1)中，Wfat定义为经修改后变宽金属线的宽度，Woriginal定义为金属线原始宽度，PITCH定义为每层金属线的布线间距。
4.根据权利要求1所述的基于宽线的双轨信号布线方法，其特征在于，所述步骤S4中，导出具有宽线走线位置与方向信息的单端DEF文件后，使用自定义布线规则，就在DEF文件中看到关于此规则的相关说明。
5.根据权利要求1或2或3或4所述的基于宽线的双轨信号布线方法，其特征在于，所述步骤S4中导出具有宽线走线位置与方向信息的单端DEF文件后，利用脚本对金属线进行分割平移操作，对过孔和输入输出端口进行复制平移操作，对每根信号线的信息进行分拣处理，经过处理后的文件具有双轨布线信息。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510465149.1A CN105069215A (zh) | 2015-07-31 | 2015-07-31 | 一种基于宽线的双轨信号布线方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510465149.1A CN105069215A (zh) | 2015-07-31 | 2015-07-31 | 一种基于宽线的双轨信号布线方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105069215A true CN105069215A (zh) | 2015-11-18 |
Family
ID=54498581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510465149.1A Pending CN105069215A (zh) | 2015-07-31 | 2015-07-31 | 一种基于宽线的双轨信号布线方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105069215A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105653824A (zh) * | 2016-02-01 | 2016-06-08 | 浪潮(北京)电子信息产业有限公司 | 一种调整芯片内部走线的方法及系统 |
| CN112668258A (zh) * | 2020-12-22 | 2021-04-16 | 北京华大九天科技股份有限公司 | 一种广义对齐的布线方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060038264A1 (en) * | 2004-08-18 | 2006-02-23 | Orion Electric Co., Ltd. | Printed circuit board |
| CN101350038A (zh) * | 2008-09-16 | 2009-01-21 | 中国人民解放军国防科学技术大学 | 一种异步分组密码算法协处理器的设计方法 |
-
2015
- 2015-07-31 CN CN201510465149.1A patent/CN105069215A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060038264A1 (en) * | 2004-08-18 | 2006-02-23 | Orion Electric Co., Ltd. | Printed circuit board |
| CN101350038A (zh) * | 2008-09-16 | 2009-01-21 | 中国人民解放军国防科学技术大学 | 一种异步分组密码算法协处理器的设计方法 |
Non-Patent Citations (1)
| Title |
|---|
| 乐大珩 等: ""一种抗DPA攻击的双轨信号平行布线方法", 《计算机工程与科学》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105653824A (zh) * | 2016-02-01 | 2016-06-08 | 浪潮(北京)电子信息产业有限公司 | 一种调整芯片内部走线的方法及系统 |
| CN112668258A (zh) * | 2020-12-22 | 2021-04-16 | 北京华大九天科技股份有限公司 | 一种广义对齐的布线方法 |
| CN112668258B (zh) * | 2020-12-22 | 2022-05-24 | 北京华大九天科技股份有限公司 | 一种广义对齐的布线方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8935639B1 (en) | Natively color-aware double patterning technology (DPT) compliant routing | |
| CN101587508B (zh) | 用于确定数据路径的路由的方法、系统及计算机程序产品 | |
| US8482114B2 (en) | Impedance optimized chip system | |
| US8881086B2 (en) | Integrated circuit devices and methods and apparatuses for designing integrated circuit devices | |
| CN103022032B (zh) | 标准单元库版图设计方法、布局方法及标准单元库 | |
| CN108399299A (zh) | 一种集成电路物理版图生成方法及装置 | |
| TWI598758B (zh) | 用於積體電路佈局產生的方法、裝置以及計算機程式產品 | |
| US20080092099A1 (en) | Analog and mixed signal ic layout system | |
| US8572542B2 (en) | Clock-tree structure and method for synthesizing the same | |
| US9785740B2 (en) | Computer implemented system and method for modifying a layout of standard cells defining a circuit component | |
| CN103366023A (zh) | 差分信号走线布线系统及方法 | |
| TW201109959A (en) | Multiple-power-domain static timing analysis | |
| US9977857B1 (en) | Method and circuit for via pillar optimization | |
| CN105975644A (zh) | 设计半导体集成电路的方法、系统及计算机程序产品 | |
| CN105069215A (zh) | 一种基于宽线的双轨信号布线方法 | |
| CN101389183A (zh) | 一种差分信号线的贯孔区域设计系统及方法 | |
| KR101698248B1 (ko) | 집적 회로의 제조 방법 및 레이아웃 | |
| US8015533B1 (en) | Method for matching timing on high fanout signal paths using routing guides | |
| CN107038276A (zh) | 物理设计中的电阻减小 | |
| US9064081B1 (en) | Generating database for cells routable in pin layer | |
| KR920007259A (ko) | 반도체 집적회로장치와 그 레이아웃 설계방법 및 레이아웃 설계장치 | |
| CN107180791A (zh) | 半导体装置及其设计方法 | |
| CN106250596A (zh) | 一种基于布线轨道的SoC芯片供电带设计优化方法 | |
| CN109582997A (zh) | 标准单元的布线方法及其相关的计算机系统和指令 | |
| CN104951594B (zh) | 集成电路的布线方法以及集成电路结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151118 |