CN102802351A - 一种用于pcb设计的过孔削减焊盘及其方法 - Google Patents

一种用于pcb设计的过孔削减焊盘及其方法 Download PDF

Info

Publication number
CN102802351A
CN102802351A CN2012102866461A CN201210286646A CN102802351A CN 102802351 A CN102802351 A CN 102802351A CN 2012102866461 A CN2012102866461 A CN 2012102866461A CN 201210286646 A CN201210286646 A CN 201210286646A CN 102802351 A CN102802351 A CN 102802351A
Authority
CN
China
Prior art keywords
design
pad
via hole
layer
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102866461A
Other languages
English (en)
Inventor
黄伟玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Infinova Ltd
Original Assignee
Shenzhen Infinova Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Infinova Ltd filed Critical Shenzhen Infinova Ltd
Priority to CN2012102866461A priority Critical patent/CN102802351A/zh
Publication of CN102802351A publication Critical patent/CN102802351A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种用于PCB设计的过孔削减焊盘方法,按照PCB设计中的布线换层的通孔种类,将多层板的内层孔周围的焊盘区宽度削减至0.05mm;方法能使得在1.0mm间距的BGA封装器件下的管脚从第三排起能够引出一对线,能够很好满足差分对布线的基本特征要求:即平行、等间距、对称及等长。本发明可以加大有效布线空间,改善电源平面层和地线平面层的完整性及负载能力,提升高速信号的质量,减少板层数,节约制造成本。

Description

一种用于PCB设计的过孔削减焊盘及其方法
技术领域:
本发明属于PCB设计领域,具体涉及一种采用过孔削减焊盘来实现高密度差分信号的布线、减少布线层数、改善信号质量的一种创新的方法。
背景技术:
随着大规模集成电路的应用普及,高密度PCB设计越来越普遍。如何节约电路板设计空间、减少布线层数、提升信号质量、节约制造成本、缩短产品上市时间、提高产品竞争优势,成为产品设计中必须考虑的因素,在影响PCB设计空间的诸多因素中,过孔(在线路板中,一条线路从板的一面跳到另一面,连接两条连线的孔也叫过孔)占据了宝贵的布线空间,如何减小过孔占据的空间,是一个值得探索的方向。在这种情况下,过孔削焊盘设计被提了出来。
在实际的案例应用中,采用的主芯片为1156Pin BGA封装,大小为35×35mm,34×34行列,管脚间距为1.0mm的设计中,由于该芯片在封装的外8排实现288对3Gbs差分信号线,基于芯片管脚间距为1.0mm的条件下,按传统的布线方法,因过孔的外焊盘在所有层都占据较大的布线空间,难以满足“等间距、平行”的差分布线要求(差分线的布线基本特征是:1)平行;2)等间距;3)对称;4)等长),从而导致芯片管脚端到封装外面将有一段差分线的阻抗不连续,从而影响信号的完整性。如果外8排的管脚全部引出走线,则至少需要9层布线层和5层参考平面层,共需要14层布线层才能完成布线,且这种叠层结构不能保证每层的信号层都有参考平面层,只是一种折衷的设计方案。如果需要满足更高的信号质量,则需要再增加4层参考平面层。芯片的规模越大,管脚的利用率越高,则需要更多的布线层数才能实现。
发明内容:
本发明所要解决的技术问题是:为了解决上述问题,本发明采用过孔削减焊盘以减少外焊盘占用的空间,使得差分信号线可以从BGA器件封装内部到器件外面都能以“成对、等间距、平行”方式走线,满足高速差分信号特性的要求。
本发明采用的技术方案是:本发明提供一种用于PCB设计的过孔削减焊盘方法,按照PCB设计中的布线换层的通孔种类,将多层板的内层孔周围的焊盘区宽度削减至0.05mm。
进一步地,该方法能使得在1.0mm间距的BGA封装器件下的管脚从第三排起能够引出一对线,能够很好满足差分对布线的基本特征要求:即平行、等间距、对称及等长。
进一步地,所述过孔的内径不变。
进一步地,所述过孔的外焊盘在当前的走线层中按常规设计。
进一步地,所述常规设计是过孔的外焊盘取钻孔直径的2倍。
进一步地,所述方法可用于0.5mm、0.6mm、0.62mm、0.65mm、0.8mm、1.0mm、1.27mm等间距的集成电路中。
本发明还提供一种PCB板,包括多层,该PCB板是采用上述方法设计的。
在实施例中,该PCB板为8层。
进一步地,该板的所有内层之一或者其中几个或者所有内层采用过孔削减焊盘。
按照本发明可以加大有效布线空间,改善电源平面层和地线平面层的完整性及负载能力,提升高速信号的质量,减少板层数,节约制造成本。
附图说明:
图1为本发明中过孔削减焊盘的示意图;
图2为本发明中一对差分信号经过两个削减焊盘过孔的示意图;
图3为本发明中采用了过孔削焊盘方法后的布线图;
图4为具体实施例中8层板的第3层采用了过孔削减焊盘的示意图;
图5为具体实施例中8层板的第3,6层采用了过孔削减焊盘的示意图;
图6为具体实施例中8层板的所有内层采用了过孔削减焊盘的示意图。
具体实施方式:
在BGA封装管脚间距为1.0mm的条件下,管脚焊盘取值为0.5~0.6mm,BGA器件封装的外两排管脚直接引线出来,宽度取值为0.127~0.152mm,走线到焊盘的安全距离为0.127~0.152mm。
从图1中可以看到传统的设计方法中过孔外焊盘一般取钻孔直径的2倍,则是图1的D2(0.5mm),采用过孔削减焊盘后为D1(0.3mm),每个过孔经过削减焊盘后能节约空间为(D2-D1)/2=0.1mm,保留的过孔焊盘区宽度为D1-d=0.05mm。这样,两个过孔间的空间就增加了D2-D1。节约的空间能多走一根信号线,而这样的两根平行走线恰好符合差分信号布线要求的“平行、等间距”特性,这样信号质量有了可靠的保证,同时还能节约布线所需要的布线层。
按传统的未采用削减焊盘过孔的设计,两个管脚间只能引出一根信号线,造成信号线出线需要多出接近一倍的布线层才能走通。采用削减焊盘设计后,能够增加宝贵的出线空间,使得两焊盘间能够有足够空间同时引出两根信号线。
下面根据图2详细介绍一对差分信号经过两个削减焊盘过孔的情形:
根据PCB叠层结构和100欧姆差分阻抗的要求,采用0.1143/0.2159/0.1143mm(4.5/8.5/4.5mil)的走线宽度和走线间距。
由于信号线之间需要保持一定的安全间距,未经削减焊盘前,差分对经过两个焊盘后,走线离过孔外焊盘的距离为(P-D2-W)/2-L=(1-0.5-0.2159)/2-0.1143=0.02775mm,考虑现有加工能力和保证信号质量的要求,此间距都不能满足设计要求。
经过削减焊盘后,计算此间距为(P-D1-W)/2-L=(1-0.3-0.2159)/2-0.1143=0.12775mm,此结果是可以满足加工能力和保证信号质量的要求。
图3为采用了过孔削焊盘方法后的布线图。按照PCB设计中的布线换层的通孔种类,将多层板的内层孔周围的焊盘区削减至0.05mm,使得在1.0mm间距的BGA封装器件下的管脚从第三排起能够引出一对线,能够很好满足差分对布线的基本特征要求:“平行、等间距、对称、等长”,能够很好地满足信号的阻抗的连续性要求。按常规通孔的设计模式,保证过孔内径不变,过孔的外焊盘在当前的走线层中按常规设计,其它内层按需要削减小至0.05mm后,加大有效布线空间,改善电源平面层和地线平面层的完整性及负载能力,提升高速信号的质量。在大规模0.65mm小间距的集成电路的方案中,在PCB设计中也能采用低成本这种通孔式过孔内层任一层削减焊盘技术,表层的出线线宽能达到0.1mm或以上,内层的出线线宽都能达到0.127mm,能够很好满足低成本的加工要求,同时有效减少PCB板的层数。
在器件BGA封装下的第三排开始打通孔,该通孔内径不变,过孔的外焊盘在当前的走线层中按常规设计(则是一般按内径与外径倍数关系,如内径0.25mm,外径则要取0.5mm),其它层按需要削减至0.05mm。
【具体实施例1】从附图4-6中可以看到该实施例中为8层板,在第三层和第六层的过孔焊盘宽度被削减为D1-d=0.05mm后,可以走出一对线,有效节约布板层数一半。该过孔削减焊盘方法在多层板的任一内层削减,做到可按布线的需要来适应变化。
从图4中可以看到这是在8层板的第3层采用了过孔削减焊盘,其它层按正常。
从图5中可以看到这是在8层板第3层和第6层采用了过孔削减焊盘,其它层按正常。
从图6中可以看到这是在8层板的所有内层采用了过孔削减焊盘,表层按正常。
从上附图中可以看到该技术具有灵活性,可以做到内层任意变化,达到节约贵宝空间,同时也考虑了生产可实现能力兼顾低成本下可实现。从而达到节约板层数、提高信号质量、节约产品的整体成本。
本方法涉及PCB设计中的过孔内层削减任一焊盘,该方法适用于大规模、多PIN数、BGA、小间距、高密度、高速信号、差分信号、信号完整性、多层板、大功率负载、器件管脚利用率高、低成本设计方案等等这些应用场合。
本方法在大规模多Pin数,1.0mm管脚间距下,可以引出一对线,可以节约布线板层数,很好满足高速差分对的布线特性要求,同时板层数也同比引出单根线的减少一倍。特别适合低成本要求、特别适合高速差分信号的应用场合、特别适合背板总线的应用场合。
本方法在大规模多Pin数,0.8mm管脚间距下,可以引出两根线,可以节约布线板层数,满足高密集的布线特性要求,同时板层数也同比引出单根线的减少一倍。特别适合低成本要求。
本方法在大规模0.65mm小间距的集成电路的方案中,在PCB设计中也能采用低成本这种通孔式过孔内层任一层削减焊盘技术,表层的出线线宽能达到0.1mm或以上,内层的出线线宽都能达到0.127mm,能够很好满足低成本的加工要求,同时有效减少PCB板的层数。
本方法在大规模多Pin数,0.5mm、0.6mm、0.62mm、0.65mm、0.8mm、1.0mm、1.27mm等间距的集成电路方案中,在PCB设计中采用这种通孔式过孔内层任一层削减焊盘技术后,电源和地线层可以保证较完整,同时提高电源的负载能力,起了较完整的平面层作用。
按照本发明可以加大有效布线空间,改善电源平面层和地线平面层的完整性及负载能力,提升高速信号的质量,减少板层数,节约制造成本。

Claims (9)

1.一种用于PCB设计的过孔削减焊盘方法,其特征在于,按照PCB设计中的布线换层的通孔种类,将多层板的内层孔周围的焊盘区宽度削减至0.05mm。
2.根据权利要求1所述的方法,其特征在于,该方法能使得在1.0mm间距的BGA封装器件下的管脚从第三排起能够引出一对线,能够很好满足差分对布线的基本特征要求:即平行、等间距、对称及等长。
3.根据权利要求1所述的方法,其特征在于,所述过孔的内径不变。
4.根据权利要求1所述的方法,其特征在于,所述过孔的外焊盘在当前的走线层中按常规设计。
5.根据权利要求4所述的方法,其特征在于,所述常规设计是过孔的外焊盘取钻孔直径的2倍。
6.根据权利要求1所述的方法,其特征在于,所述方法可用于0.5mm、0.6mm、0.62mm、0.65mm、0.8mm、1.0mm、1.27mm等间距的集成电路中。
7.一种PCB板,包括多层,其特征在于,该PCB板是采用权利要求1-6之一的方法设计的。
8.根据权利要求7所述的PCB板,其特征在于,该PCB板为8层。
9.根据权利要求7所述的PCB板,其特征在于,该板的所有内层之一或者其中几个或者所有内层采用过孔削减焊盘。
CN2012102866461A 2012-08-13 2012-08-13 一种用于pcb设计的过孔削减焊盘及其方法 Pending CN102802351A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012102866461A CN102802351A (zh) 2012-08-13 2012-08-13 一种用于pcb设计的过孔削减焊盘及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012102866461A CN102802351A (zh) 2012-08-13 2012-08-13 一种用于pcb设计的过孔削减焊盘及其方法

Publications (1)

Publication Number Publication Date
CN102802351A true CN102802351A (zh) 2012-11-28

Family

ID=47201279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102866461A Pending CN102802351A (zh) 2012-08-13 2012-08-13 一种用于pcb设计的过孔削减焊盘及其方法

Country Status (1)

Country Link
CN (1) CN102802351A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104102757A (zh) * 2013-04-15 2014-10-15 鸿富锦精密工业(深圳)有限公司 过孔设计系统
CN104519658A (zh) * 2013-09-30 2015-04-15 北大方正集团有限公司 一种电路板跳层盲孔的制作方法及电路板
WO2016070545A1 (zh) * 2014-11-05 2016-05-12 田艺儿 一种关于双排插针器件的pcb封装焊盘结构
CN105653824A (zh) * 2016-02-01 2016-06-08 浪潮(北京)电子信息产业有限公司 一种调整芯片内部走线的方法及系统
CN109413849A (zh) * 2018-11-20 2019-03-01 北京羽扇智信息科技有限公司 用于印刷电路板的孔盘及其制造方法、印刷电路板
CN113133219A (zh) * 2021-04-25 2021-07-16 无锡江南计算技术研究所 一种基于交错阵列封装ddr4信号分配方法、芯片
CN114071884A (zh) * 2021-11-12 2022-02-18 苏州浪潮智能科技有限公司 一种实现bga封装小型化出线的方法和pcb板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020112883A1 (en) * 2001-02-20 2002-08-22 International Business Machines Corporation Structure and method for replacing an electrical net
US20050077083A1 (en) * 2003-10-09 2005-04-14 Mattix Dwight W. Telescoping blind via in three-layer core
CN1756460A (zh) * 2004-09-30 2006-04-05 华为技术有限公司 一种高密球形触点阵列印制电路板走线的方法
CN101626011A (zh) * 2008-07-08 2010-01-13 矽品精密工业股份有限公司 具有无垫式导电迹线的封装用基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020112883A1 (en) * 2001-02-20 2002-08-22 International Business Machines Corporation Structure and method for replacing an electrical net
US20050077083A1 (en) * 2003-10-09 2005-04-14 Mattix Dwight W. Telescoping blind via in three-layer core
CN1756460A (zh) * 2004-09-30 2006-04-05 华为技术有限公司 一种高密球形触点阵列印制电路板走线的方法
CN101626011A (zh) * 2008-07-08 2010-01-13 矽品精密工业股份有限公司 具有无垫式导电迹线的封装用基板

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104102757A (zh) * 2013-04-15 2014-10-15 鸿富锦精密工业(深圳)有限公司 过孔设计系统
CN104102757B (zh) * 2013-04-15 2017-04-05 赛恩倍吉科技顾问(深圳)有限公司 过孔设计系统
CN104519658A (zh) * 2013-09-30 2015-04-15 北大方正集团有限公司 一种电路板跳层盲孔的制作方法及电路板
CN104519658B (zh) * 2013-09-30 2017-09-29 北大方正集团有限公司 一种电路板跳层盲孔的制作方法及电路板
WO2016070545A1 (zh) * 2014-11-05 2016-05-12 田艺儿 一种关于双排插针器件的pcb封装焊盘结构
CN105653824A (zh) * 2016-02-01 2016-06-08 浪潮(北京)电子信息产业有限公司 一种调整芯片内部走线的方法及系统
CN109413849A (zh) * 2018-11-20 2019-03-01 北京羽扇智信息科技有限公司 用于印刷电路板的孔盘及其制造方法、印刷电路板
CN113133219A (zh) * 2021-04-25 2021-07-16 无锡江南计算技术研究所 一种基于交错阵列封装ddr4信号分配方法、芯片
CN113133219B (zh) * 2021-04-25 2022-09-09 无锡江南计算技术研究所 一种基于交错阵列封装ddr4信号分配方法、芯片
CN114071884A (zh) * 2021-11-12 2022-02-18 苏州浪潮智能科技有限公司 一种实现bga封装小型化出线的方法和pcb板
CN114071884B (zh) * 2021-11-12 2023-08-22 苏州浪潮智能科技有限公司 一种实现bga封装小型化出线的方法和pcb板

Similar Documents

Publication Publication Date Title
CN102802351A (zh) 一种用于pcb设计的过孔削减焊盘及其方法
CN102790042B (zh) 半导体芯片堆叠构造
US20140078702A1 (en) Multilayer printed circuit board
CN102800644B (zh) Ddr信号布线封装基板以及ddr信号布线封装方法
CN108566724B (zh) Ddr存储器的布线板、印刷电路板及电子装置
CN112770492B (zh) 一种高速信号过孔的设计方法、系统及存储介质
CN104425000A (zh) 顺序串接式多芯片的内存结构
CN203733790U (zh) 一种内部去耦的集成电路封装
CN202587598U (zh) 一种焊盘结构及pcb板
CN203368919U (zh) 一种印刷电路板焊盘及球栅阵列封装印刷电路板
Xie et al. A 3D package design with cavity substrate and stacked die
CN104966708A (zh) 半导体封装结构
CN103943585A (zh) 主板及其芯片封装模块和母板
CN107889355B (zh) 一种电路板组件以及电子设备
CN203406280U (zh) 一种容量为512M×8bit的立体封装SDRAM存储器
US20240074055A1 (en) Substrates with continuous slot vias
CN105655303A (zh) 中介基板及其制法
CN212209482U (zh) Spi闪断存储器
CN219658706U (zh) 二次封装ssd设备
CN213907043U (zh) 一种印制电路板
CN214627484U (zh) 一种可提高布线密度的焊盘封装结构
CN203423171U (zh) 一种容量为2M×8bit的立体封装MRAM存储器
CN203423177U (zh) 一种容量为64M×48bit的立体封装SDRAM存储器
US20230061258A1 (en) Semiconductor devices including stacked dies with interleaved wire bonds and associated systems and methods
CN203423175U (zh) 一种容量为128M×16bit的立体封装SDRAM存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20121128