CN212209482U - Spi闪断存储器 - Google Patents

Abstract

本实用新型公开了一种SPI闪断存储器，包括：底板、引线框架、多个叠层PCB板、多片SPI闪存芯片及灌封层。其中引线框架设置于底板上，上面设置有多个用于与外部信号连接的引脚。多个所述叠层PCB板自上而下垂直叠放于底板上方，皆设有多个引线。多片所述SPI闪存芯片分别设置于多个叠层PCB板上，四片SPI闪存芯片的引脚分别与叠层PCB板上的多个引线电性连接。灌封层将多个叠层PCB板、底板及多片SPI闪存芯片灌封于内，引脚及引线皆部分露出于灌封层外引线及引脚之间通过镀于灌封层表面的金属镀层实现电性连接。根据上述技术方案的SPI闪存，布线简单，可以减少引脚数量，便于安装。同时采用立体封装，可以减少闪存的安装面积，节约安装空间。

Description

SPI闪断存储器

技术领域

本实用新型涉及存储器领域，特别涉及一种SPI闪断存储器。

背景技术

闪断存储器作为一种非易失性存储器，常用于存储不常变更的数据，对读写速率及次数没有太大需求。传统技术多采用多个并行接口的闪断存储器来实现容量和位宽的拓扑，尽管读写速度快，可读写次数多，但其具有大量的地址线及数据线需要连接，布线复杂。

实用新型内容

本实用新型旨在至少解决现有技术中存在的技术问题之一。为此，本实用新型提出一种SPI闪断存储器，采用多片SPI闪存芯片拓扑来满足容量需求，可以减少引脚数量，同时采用立体封装，可以节省安装空间。

根据本实用新型的实施例的SPI闪断存储器，底板；引线框架，设置于底板上，上面设置有多个用于与外部信号连接的引脚；多个叠层PCB板，自上而下垂直叠放于所述底板上，每个所述叠层PCB板上皆设有多个引线；多片SPI闪存芯片，每个所述叠层PCB板上至少设有一个所述SPI闪存芯片，四片所述SPI闪存芯片的引脚分别与所述叠层PCB板上的引线电性连接；灌封层，将所有所述叠层PCB板、所述底板及所有所述SPI闪存芯片灌封于内，所述引线框架的引脚及所述叠层PCB板上的引线部分露出于所述灌封层外；其中各所述叠层PCB板上的引线及所述引线框架上的引脚之间通过设置于所述灌封层表面的金属镀层实现电性连接。

根据本实用新型实施例的SPI闪断存储器，至少具有如下有益效果：采用若干使用SPI串行总线作为写入读取数据方式的SPI闪存芯片来拓扑成一定容量的闪存，没有地址线和数据线，可以极大地减少闪存的引脚数量。同时采用立体封装结构，可以减少闪存的安装面积。

根据本实用新型的一些实施例，所述叠层PCB板有两片，每片所述叠层PCB板上设有两片所述SPI闪存芯片，每片所述叠层PC板上均设有印制电路，所述印制电路用于同一片所述叠层PCB板上的所述SPI闪存芯片之间及所述SPI闪存芯片与所述引线之间的电性连接。

根据本实用新型的一些实施例，每片所述SPI闪存芯片的四路数据线、电源线和接地线分别对应并联于六个所述引线框架的引脚上，四片所述SPI闪存芯片的片选信号线分别单独连接于四个所述引线框架的引脚上。

根据本实用新型的一些实施例，所述引线架及所述灌封层的规格满足SOP18封装规格。

本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1为本实用新型实施例的SPI闪断存储器的结构示意图；

图2为本实用新型实施例的SPI闪存芯片的连接原理图；

图3为本实用新型实施例的叠层PCB板的结构示意图；

图4为本实用新型实施例的SPI闪断存储器的侧面示意图。

底板100，

引线框架200，

叠层PCB板300，引线310，

SPI闪存芯片400，

灌封层500，

金属镀层600，刻线610。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。

在本实用新型的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

本实用新型的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本实用新型中的具体含义。

参照图1，根据本实用新型实施例的SPI闪断存储器，包括底板100，设置于底板100上的引线框架200、多个叠层PCB板300及分别设置于多个叠层PCB板300上的多片SPI闪存芯片400，SPI闪存芯片400为带有串行外设接口的闪存芯片。多个叠层PCB板300自上而下垂直叠放于底板100上方，叠层PCB板300上设有若干引线310，引线310用于各叠层PCB板300之间的电性连接。引线框架200上设有多个用于与外部信号连接的引脚，设置于叠层PCB板300上的SPI闪存芯片400的需要与外部连接的引脚分别通过叠层PCB板300上的引线310与引线框架200上的引脚电性连接。底板100及多个叠层PCB板300叠放形成的立体结构被灌封层500灌封于内部，引线框架200的引脚及各叠层PCB板300上的引线310部分露出于灌封层500外，灌封层500表面设置有金属镀层600，金属镀层600将各叠层PCB板300上的引线310及引线框架200的引脚进行对应的电性连接。由于SPI闪存芯片400采用SPI通讯协议的串口进行数据的读取和写入操作，最少只需要一路数据写入的线，一路数据输出的线、一路片选信号线及用于供电和接地的线就可以实现对SPI闪存芯片400内数据的串行读出和写入操作，不具有繁多的地址线和数据线，易于布线，可以极大地减少引脚数量。采用立体封装的结构可以减少闪存的安装面积，便于安装。

在一些实施例中，采用4片容量分别为512Mb的SPI闪存芯片来构成一块512Mb的SPI闪存。4片闪存芯片400的连接方式参照图2所示，4片SPI闪存芯片400的4路用于数据读写的数据线D0至D3、用于供电的电源线VDD及用于接地的接地线VSS分别对应并联于引线框架200上的6个不同的引脚上，4片SPI闪存芯片400的片选信号线CE则分别单独连接到引线框架200上的4个不同的引脚上。外部设备可以通过四个片选信号CE0#至CE3#来选择对四片SPI闪存基片中的哪一片来进行读写操作。可以理解的是，每片叠层PCB板300上可以仅设置一片SPI闪存芯片400，也可以设置多个SPI闪存芯片400，同一片叠层PCB板300上的SPI闪存芯片400之间的连接通过印制电路实现，不同叠层PCB板300上的SPI闪存芯片400之间的连接通过引线310和金属镀层600实现。

可以理解的是，参照图4，金属镀层600上设有可以将金属镀层600分割成不同互不相连的区域的刻线610，与同一连续的金属镀层600接触的引线310及引脚之间电性连接，与不同金属镀层600接触的引线310及引脚之间绝缘，通过上面的方式可以在金属镀层600上刻画表面线路，使各叠层PCB板300的引线310之间和引线框架200的引脚之间可以按照一定规律连接。

下面参照图1至图4以一个具体实施例详细描述根据本实用新型实施例的SPI闪断存储器。值得理解的是，下述描述仅是示例性说明，而不是对实用新型的具体限制。

参照图1和图3，在本实施例中，SPI闪断存储器包括两片叠层PCB板300，每片叠层PCB板300上装有两片SPI闪存芯片400。闪存整体采用SOP规格中的SOP18封装规格，引线框架200相印地具有18个引脚，SOP封装具有较强的抗振动及抗冲击性能。四片SPI闪存芯片400按图2所示方式连接。叠层PCB板300的结构参照图3所示，具有18个铜带引线310，分别对称设置于叠层PCB板300的两侧边缘，18个引线310及2个SPI闪存基板分别设置在叠层PCB板300的两侧，18个引线310的一侧表面与灌封层500表面齐平，此时金属镀层600镀在灌封层500表面时即可与每个引线接触，将各引线310之间电性连接。在本实施例中，金属镀层600为镍合金层，可以将各叠层PCB板300的引线310连接的同时，还可以作为整个闪存额金属屏蔽层，屏蔽绝大多数的电磁信号干扰，还具有一定的抗辐射能力，可以满足航天行业标准。

参照图4，在本实施例中，金属镀层600上的刻线610方式如图所示，刻线610在金属镀层600上划出互不相连的18个矩形区域，对应18个引脚及每片叠层PCB板300上的18个引线310，每个矩形区域分别将同一纵列上的不同叠层PCB板300上的引线310电性连接。

根据本实用新型实施例的SPI闪断存储器，采用使用SPI串行总线作为数据写入或者读取方式的SPI闪存芯片来进行拓扑以满足容量需求，没有繁多的地址线和数据线，布线简单，可以减少引脚数量，便于安装。同时采用立体封装，可以减少闪存的安装面积，节约安装空间。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

上面结合附图对本实用新型实施例作了详细说明，但是本实用新型不限于上述实施例，在所述技术领域普通技术人员所具备的知识范围内，还可以在不脱离本实用新型宗旨的前提下作出各种变化。

Claims (5)

1.一种SPI闪断存储器，其特征在于，包括：

底板；

引线框架，设置于底板上，上面设置有多个用于与外部信号连接的引脚；

多个叠层PCB板，自上而下垂直叠放于所述底板上，每个所述叠层PCB板上皆设有多个引线；

多片SPI闪存芯片，每个所述叠层PCB板上至少设有一个所述SPI闪存芯片，四片所述SPI闪存芯片的引脚分别与所述叠层PCB板上的引线电性连接；

灌封层，将所有所述叠层PCB板、所述底板及所有所述SPI闪存芯片灌封于内，所述引线框架的引脚及所述叠层PCB板上的引线部分露出于所述灌封层外；

其中各所述叠层PCB板上的引线及所述引线框架上的引脚之间通过设置于所述灌封层表面的金属镀层实现电性连接。

2.根据权利要求1所述的SPI闪断存储器，其特征在于，所述叠层PCB板有两个，每个所述叠层PCB板上设有两片所述SPI闪存芯片，每片所述叠层PCB板上均设有印制电路，所述印制电路用于同一片所述叠层PCB板上的所述SPI闪存芯片之间及所述SPI闪存芯片与所述引线之间的电性连接。

3.根据权利要求1所述的SPI闪断存储器，其特征在于，每片所述SPI闪存芯片的四路数据线、电源线和接地线分别对应并联于六个所述引线框架的引脚上，四片所述SPI闪存芯片的片选信号线分别单独连接于四个所述引线框架的引脚上。

4.根据权利要求1所述的SPI闪断存储器，其特征在于，所述引线框架及所述灌封层的规格满足SOP18封装规格。

5.根据权利要求1所述的SPI闪断存储器，其特征在于，所述金属镀层为镍合金镀层。

Images