CN210110755U - 封装结构 - Google Patents
封装结构 Download PDFInfo
- Publication number
- CN210110755U CN210110755U CN201921351837.5U CN201921351837U CN210110755U CN 210110755 U CN210110755 U CN 210110755U CN 201921351837 U CN201921351837 U CN 201921351837U CN 210110755 U CN210110755 U CN 210110755U
- Authority
- CN
- China
- Prior art keywords
- substrate
- signal
- connecting part
- circuit
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
本申请提出一种封装结构，包括：基板，其第一侧设置有第一线路层、第二侧设置有第二线路层，第一线路层包括第一子线路和第二子线路，基板上还设置有导电插槽；具有第一信号连接部和第二信号连接部的芯片，设置在基板的第一侧，第一信号连接部通过第一子线路与导电插槽相连通，第二信号连接部通过第二子线路与第二线路层相连通；和具有第一连接部和第二连接部的电连接器，第一连接部插装在导电插槽内、并与导电插槽相连通，芯片上的第一信号通过第一信号连接部沿第一子线路、导电插槽和第一连接部传输给电连接器，最终自第二连接部向外传输，其传输路径短且电连接器和基板为连续结构，可有效提高第一信号传输质量。
Description
技术领域
本实用新型涉及半导体芯片封装测试领域，具体涉及一种封装结构。
背景技术
电连接器主要用于进行电信号的传输，电连接器焊接固定在线卡板上，集成电路芯片通过基板固定在线卡板上，集成电路芯片和电连接器通过基板和线卡板相连通，该线卡板上的电连接器再与其他线卡板上的电连接器进行连通，从而实现两个线卡板间的高速信号传输。
这种结构，集成电路芯片所产生的高速信号经过基板和线卡板传输给电连接器，再由电连接器向外传输，其传输路径长，而且电连接器和基板为不连续结构，造成高速信号传输损耗大，会降低高速信号传输质量；而且，电连接器占用了线卡板很大一部分面积，使得线卡板尺寸增大，制作成本增加。
实用新型内容
本实用新型实施例提供了一种封装结构，能够解决集成电路芯片所产生的高速信号传输路径很长，造成高速信号传输损耗大，会降低高速信号传输质量的问题。
本实用新型实施例提供的封装结构，包括：基板，其第一侧设置有第一线路层、第二侧设置有第二线路层，所述第一线路层包括第一子线路和第二子线路，所述基板上还设置有导电插槽；具有第一信号连接部和第二信号连接部的芯片，设置在所述基板的第一侧，所述第一信号连接部通过所述第一子线路与所述导电插槽相连通，所述第二信号连接部通过所述第二子线路与所述第二线路层相连通；和具有第一连接部和第二连接部的电连接器，所述第一连接部插装在所述导电插槽内、并与所述导电插槽相连通。
可选地，所述基板上设置有安装槽，所述导电插槽设置在所述安装槽的底壁上，所述电连接器沉入安装在所述安装槽内。
可选地，所述第一连接部为连接柱，所述第二连接部为线缆。
可选地，所述第一子线路上设置有第一焊球，所述第一信号连接部连接在所述第一焊球上。
可选地，所述第二线路层上设置有第二焊球。
可选地，所述导电插槽位于所述基板的第一侧。
可选地，所述芯片为集成电路芯片。
可选地，所述基板为有机基板、陶瓷基板、硅基板或玻璃基板。
可选地，所述第二子线路与所述第二线路层通过导电孔相连通。
可选地，第一信号为高速信号，所述第二信号为电源信号或低速信号。
本实用新型实施例和相关技术相比，具有如下有益效果：
本实用新型实施例的技术方案，将电连接器设置在线卡板上的技术方案改变为具有电连接器的封装结构的技术方案，即将电连接器设置在基板上，芯片上的第一信号通过第一信号连接部沿第一子线路、导电插槽和第一连接部传输给电连接器，最终自第二连接部向外传输，其传输路径短且电连接器和基板为连续结构，可有效提高第一信号传输质量；而且电连接器不设置在线卡板上，不再占用线卡板面积，能够降低线卡板的尺寸和制作成本。
附图说明
图1为本实用新型一个实施例所述的封装结构的剖视结构示意图；
图2为本实用新型另一个实施例所述的封装结构的剖视结构示意图。
其中，图1和图2中附图标记与部件名称之间的对应关系如下：
100基板，110第一线路层，120第二线路层，130导电插槽，140安装槽，200芯片，300电连接器，310第一连接部，320第二连接部，400第二焊球，500第一焊球。
具体实施方式
为使本实用新型的实用新型目的、技术方案和有益效果更加清楚明了，下面结合附图对本实用新型的实施例进行说明，需要说明的是，在不冲突的情况下，本申请中的实施例和实施例中的特征可以相互任意组合。
下面结合附图描述本实用新型实施例提供的封装结构。
实施例一
本实用新型实施例提供的封装结构，如图1所示，包括：基板100，其第一侧设置有第一线路层110、第二侧设置有第二线路层120，第一线路层110包括第一子线路和第二子线路，基板100上还设置有导电插槽130；具有第一信号连接部和第二信号连接部的芯片200，设置在基板100的第一侧，第一信号连接部通过第一子线路与导电插槽130相连通，第二信号连接部通过第二子线路与第二线路层120相连通；和具有第一连接部310和第二连接部320的电连接器300，第一连接部310插装在导电插槽130内、并与导电插槽130相连通，实现电连接器300与芯片200电连接，第二连接部320用于对外连接，以实现传输第一信号。
该封装结构，将电连接器设置在线卡板上的技术方案改变为具有电连接器的封装结构的技术方案，即将电连接器300设置在基板100上，芯片200上的第一信号通过第一信号连接部沿第一子线路、导电插槽130和第一连接部310传输给电连接器300，最终自第二连接部320向外传输，其传输路径短且电连接器和基板为连续结构，可有效提高第一信号的传输质量；而且电连接器300不设置在线卡板上，不再占用线卡板面积，能够降低线卡板的尺寸和制作成本。
其中，如图1所示，第一连接部310为连接柱，连接柱插入导电插槽130内；第二连接部320为线缆，第一信号可以通过线缆向外传输(线缆可以与其他电连接器连接，以此来实现第一信号的传输)；第一子线路、第二子线路和第二线路层120的材质可以为铜或银或金等。
再者，芯片200上设置有多个第一焊球500，第一信号连接部可以设置为通过第一焊球500与芯片200电连接，第二信号连接部也可以设置为通过第一焊球500与芯片200电连接，均可实现本申请的目的，第一焊球的材质可以为锡合金。
进一步地，如图1所示，第二线路层120上设置有第二焊球400，第二焊球400的材质可以为锡合金，第二焊球400可以放置于线卡板上，实现与线卡板进行电性连接，用于传输第二信号，实现线卡板与芯片200电连接。
具体地，芯片200可以为集成电路芯片，集成电路芯片可以为一个或多个，均可实现本申请的目的，其宗旨未脱离本实用新型的设计思想，在此不再赘述，均应属于本申请的保护范围内。
如集成电路芯片可以配置为与第一线路层110、第二线路层120以及导电插槽130一一对应等的方式。导电插槽130可以位于基板100的第一侧，导电插槽130也可以位于基板100的第二侧，基板100可以为有机基板、陶瓷基板、硅基板或玻璃基板等，以上均可实现本申请的目的，其宗旨未脱离本实用新型的设计思想，在此不再赘述，均应属于本申请的保护范围内。
优选地，第二子线路与第二线路层120配置为通过导电孔相连通，第一信号配置为高速信号，第二信号配置为电源信号或低速信号等。
实施例二
该实施例与实施例一的区别在于，如图2所示，基板100上设置有安装槽140，导电插槽130设置在安装槽140的底壁上，电连接器300沉入安装在安装槽140内，制成的封装结构结构紧凑且更美观，也可实现本申请的目的，其宗旨未脱离本实用新型的设计思想，在此不再赘述，均应属于本申请的保护范围内。
综上所述，本实用新型将电连接器设置在线卡板上的技术方案改变为具有电连接器的封装结构的技术方案，即将电连接器设置在基板上，芯片上的第一信号通过第一信号连接部沿第一子线路、导电插槽和第一连接部传输给电连接器，最终自第二连接部向外传输，其传输路径短且电连接器和基板为连续结构，可有效提高第一信号传输质量；而且电连接器不设置在线卡板上，不再占用线卡板面积，能够降低线卡板的尺寸和制作成本。
虽然本实用新型所揭示的实施方式如上，但其内容只是为了便于理解本实用新型的技术方案而采用的实施方式，并非用于限定本实用新型。任何本实用新型所属技术领域内的技术人员，在不脱离本实用新型所揭示的核心技术方案的前提下，可以在实施的形式和细节上做任何修改与变化，但本实用新型所限定的保护范围，仍须以所附的权利要求书限定的范围为准。
Claims (10)
1.一种封装结构，其特征在于，包括：
基板，其第一侧设置有第一线路层、第二侧设置有第二线路层，所述第一线路层包括第一子线路和第二子线路，所述基板上还设置有导电插槽；
具有第一信号连接部和第二信号连接部的芯片，设置在所述基板的第一侧，所述第一信号连接部通过所述第一子线路与所述导电插槽相连通，所述第二信号连接部通过所述第二子线路与所述第二线路层相连通；和
具有第一连接部和第二连接部的电连接器，所述第一连接部插装在所述导电插槽内、并与所述导电插槽相连通。
2.根据权利要求1所述的封装结构，其特征在于，所述基板上设置有安装槽，所述导电插槽设置在所述安装槽的底壁上，所述电连接器沉入安装在所述安装槽内。
3.根据权利要求1所述的封装结构，其特征在于，所述第一连接部为连接柱，所述第二连接部为线缆。
4.根据权利要求1至3中任一项所述的封装结构，其特征在于，所述第一子线路上设置有第一焊球，所述第一信号连接部连接在所述第一焊球上。
5.根据权利要求1至3中任一项所述的封装结构，其特征在于，所述第二线路层上设置有第二焊球。
6.根据权利要求1至3中任一项所述的封装结构，其特征在于，所述导电插槽位于所述基板的第一侧。
7.根据权利要求1至3中任一项所述的封装结构，其特征在于，所述芯片为集成电路芯片。
8.根据权利要求1至3中任一项所述的封装结构，其特征在于，所述基板为有机基板、陶瓷基板、硅基板或玻璃基板。
9.根据权利要求1至3中任一项所述的封装结构，其特征在于，所述第二子线路与所述第二线路层通过导电孔相连通。
10.根据权利要求1至3中任一项所述的封装结构，其特征在于，第一信号为高速信号，所述第二信号为电源信号或低速信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921351837.5U CN210110755U (zh) | 2019-08-15 | 2019-08-15 | 封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921351837.5U CN210110755U (zh) | 2019-08-15 | 2019-08-15 | 封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210110755U true CN210110755U (zh) | 2020-02-21 |
Family
ID=69531605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921351837.5U Active CN210110755U (zh) | 2019-08-15 | 2019-08-15 | 封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210110755U (zh) |
-
2019
- 2019-08-15 CN CN201921351837.5U patent/CN210110755U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100382290C (zh) | 具有最优化的线接合配置的半导体封装 | |
| CN105826300B (zh) | 半导体器件 | |
| CN101350318B (zh) | 电子封装及电子装置 | |
| CN206961822U (zh) | 芯片的封装结构及印刷电路板 | |
| US20030183930A1 (en) | Semiconductor device and semiconductor module | |
| CN104795380A (zh) | 一种三维封装结构 | |
| JP2001156251A (ja) | 半導体装置 | |
| CN210110755U (zh) | 封装结构 | |
| CN205543419U (zh) | 一种usb type-c母座dip和smt正反插连接器 | |
| CN205692826U (zh) | 芯片封装用垂直过渡连接器、基板结构 | |
| JP2008124072A (ja) | 半導体装置 | |
| CN214898946U (zh) | Pin针结构 | |
| CN105742274B (zh) | 芯片封装用垂直过渡连接器、基板结构及制作方法 | |
| CN105390477B (zh) | 一种多芯片3d二次封装半导体器件及其封装方法 | |
| CN217591218U (zh) | 一种封装结构 | |
| US9997445B2 (en) | Substrate interconnections for packaged semiconductor device | |
| CN205984937U (zh) | 一种容纳增大芯片的二极管 | |
| KR20010073345A (ko) | 적층 패키지 | |
| CN216563117U (zh) | 组件封装结构及具有其的光模块 | |
| CN204464262U (zh) | 一种三维叠层封装结构 | |
| CN217214715U (zh) | 一种半导体器件 | |
| CN216597626U (zh) | 新型3d围坝陶瓷基板 | |
| CN220189641U (zh) | 一种芯片封装体和电子装置 | |
| CN212676245U (zh) | 叠层板及无表面镀层的立体封装结构 | |
| CN212393005U (zh) | Mems麦克风及其封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |