CN212676245U - 叠层板及无表面镀层的立体封装结构 - Google Patents
叠层板及无表面镀层的立体封装结构 Download PDFInfo
- Publication number
- CN212676245U CN212676245U CN202021835689.7U CN202021835689U CN212676245U CN 212676245 U CN212676245 U CN 212676245U CN 202021835689 U CN202021835689 U CN 202021835689U CN 212676245 U CN212676245 U CN 212676245U
- Authority
- CN
- China
- Prior art keywords
- laminated
- plates
- stacked
- dimensional packaging
- laminated plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种叠层板及无表面镀层的立体封装结构及方法,其中叠层板至少一对角上设有定位孔,至少一边设有凹槽,凹槽内间隔设有多个半边焊盘。无表面镀层的立体封装结构包括叠层板堆叠结构及灌封层,叠层板堆叠结构包括多片上述叠层板自上而下堆叠而成,位于叠层板堆叠结构最下层的叠层板上设有若干引脚。叠层板之间设有多根引线,每根引线的两端分别与不同叠层板上的一个半边焊盘焊接。灌封层将叠层板堆叠结构灌封于内,引脚一端延伸至灌封层表面外。根据上述技术方案的无表面都城的立体封装结构通过采用上述叠层板,叠层板之间内部通过引线电性连接,灌封层表面无需镀上金属镀层,简化了生产工艺,并降低了材料成本。
Description
技术领域
本实用新型涉及芯片立体封装领域,特别涉及一种叠层板,还涉及由该叠层板形成的一种无表面镀层的立体封装结构。
背景技术
随着半导体技术的发展,集成电路工艺的升级,集成芯片的体积越来越小,将几个芯片立体封装形成一个个模块来节省安装空间,降低布线难度已经成为一种常用的技术手段。
现有的立体封装技术,叠层板之间通过引线桥与表面的金属镀层接触,再在金属镀层上刻线使金属镀层划分成互相独立的若干区域,实现叠层板之间的信号对应电性连接。由于金属镀层暴露于表面外,可能在生产过程中损坏而需要返工或报废,且金属镀层一般采用导电性能较好的金或银,成本较高。
实用新型内容
本实用新型旨在至少解决现有技术中存在的技术问题之一。为此,本实用新型提出一种叠层板,叠层板之间可以通过引线内部连接,降低使用该叠层板的立体封装结构的工艺难度及材料成本。
本实用新型还提出一种具有上述叠层板的无表面镀层的立体封装结构。
第一方面,根据本实用新型的实施例的叠层板,至少一对对角处设有定位孔,至少一边设有凹槽,所述凹槽内间隔设有多个半边焊盘。
根据本实用新型实施例的叠层板,至少具有如下有益效果:对角的定位孔便于堆叠时的定位,凹槽内的半边焊盘可以供引线焊接来实现叠层板之间的电性连接。半边焊盘设置于凹槽内可以一定程度上保护引线,半边焊盘还利于直接连接测试设备,来测试电装后的叠层板的电性能。利用上述叠层板形成的立体封装结构,叠层板之间通过半边焊盘焊接引线电性连接,无需在灌封层表面镀金属镀层,降低了工艺难度,节省了材料成本。
根据本实用新型的一些实施例,所述凹槽深度大于等于2mm。
根据本实用新型的一些实施例,所述半边焊盘的孔径大于等于0.2mm,所述半边焊盘的外盘宽度大于等于0.4mm。
根据本实用新型的一些实施例,相邻的所述半边焊盘之间的间距大于等于0.5mm。
第二方面,根据本实用新型的实施例的无表面镀层的立体封装结构,包括:叠层板堆叠结构,包括多片上述第一方面实施例所述的叠层板自上而下堆叠而成,位于所述叠层板堆叠结构最下层的所述叠层板上设有若干引脚;多根引线,每根引线的两端分别与不同所述叠层板上的一个半边焊盘焊接,用于所述叠层板之间的电性连接;灌封层,将所述叠层板堆叠结构灌封于内,所述引脚一端延伸至所述灌封层表面外。
根据本实用新型实施例的无表面镀层的立体封装结构,至少具有如下有益效果:叠层板之间内部电性连接,灌封层表面无金属镀层,制造工艺简单,材料成本低。
根据本实用新型的一些实施例,所述引线将相邻叠层板上位于同一纵列上的所述半边焊盘电性连接。
根据本实用新型的一些实施例,相邻的所述叠层板之间的间距大于等于 0.4mm。
根据本实用新型的一些实施例,所述引线具有弧度,所述引线的弧高小于等于2mm。
本实用新型的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本实用新型的实践了解到。
附图说明
本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1为本实用新型实施例的叠层板的俯视结构示意图;
图2为本实用新型实施例的叠层板的侧视结构示意图;
图3为本实用新型实施例的无表面镀层的立体封装结构的内部结构示意图;
图4为本实用新型实施例的无表面镀层的立体封装结构的侧视结构示意图;
图5为本实用新型实施例的无表面镀层的立体封装方法的流程图。
附图标记:
叠层板100,定位孔110,半边焊盘120,
引线200,
灌封层300,
引脚400。
具体实施方式
下面详细描述本实用新型的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本实用新型,而不能理解为对本实用新型的限制。
在本实用新型的描述中,需要理解的是,涉及到方位描述,例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
在本实用新型的描述中,若干的含义是一个或者多个,多个的含义是两个及两个以上,大于、小于、超过等理解为不包括本数,以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本实用新型的描述中,除非另有明确的限定,设置、安装、连接等词语应做广义理解,所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本实用新型中的具体含义。
参照图1及图2,根据本实用新型实施例的叠层板100,至少一对对角处设有定位孔110,至少一边设有凹槽,凹槽内间隔设有多个半边焊盘120。根据上述技术方案的叠层板100,叠层板100上的芯片或者器件可以与半边焊盘120电性连接,半边焊盘120由于为半开放式结构,便于连接测试仪器进行电测试。对角的定位孔110可以插入定位销,便于在叠层板100堆叠时上下叠层板100之间的垂直定位。使用上述叠层板100的立体封装结构,不同叠层板100之间可以通过在半边焊盘120上焊接引线200来实现叠层板100之间的电性连接,半边焊盘120的开放式结构也便于焊接引线200。半边焊盘120设置于定位孔110之间的凹槽内可以一定程度上保护引线200,防止生产过程中引线200断裂。使用上述技术方案的叠层板100的立体封装结构,叠层板100之间通过引线200连接半边焊盘120电性连接,立体封装结构的表面无需再镀上金属镀层,降低了工艺难度,同时节省了材料成本。
在一些实施例中,为了更好地保护引线200,叠层板100的凹槽深度在2mm 以上。为使引线200焊接更加牢固,半边焊盘120的孔径在0.2mm以上,半边焊盘120的外盘宽度在0.4mm以上。
参照图3及图4,根据本实用新型实施例的无表面镀层的立体封装结构,包括叠层板堆叠结构及灌封层300。叠层板堆叠结构包括多片上述叠层板100自上而下垂直堆叠而成,位于最下方的叠层板100上设有若干引脚400。叠层板100 之间通过引线200实现电性连接,引线200的两端分别焊接于不同叠层板100 上的一个半边焊盘120上。灌封层300将叠层板堆叠结构灌封于内,引脚400 的一端延伸至灌封层300表面外,用于与外部电路电性连接。可以理解的是,引线200可以为铜线或者漆包线等具有一定柔性的导体。
在一些实施例中,为了使灌封材料能较充分地流入到叠层板100之间,叠层板100的间距需在0.4mm以上。为了保证叠层板100之间有微小错位的情况下引线200不会断裂,引线200需要具有一定弧度,引线200的弧高需在2mm以下。
参照图5,根据本实用新型实施例的无表面镀层的立体封装结构,可以由如下无表面镀层立体封装方法制成,具体包括如下步骤:
叠层板电装:将芯片和/或元器件装配于叠层板100上,并将芯片及元器件与叠层板100上的半边焊盘120对应电性连接,并通过半边焊盘120对电装后的所述叠层板100进行电性能测试;
叠层板堆叠:通过将定位销插入到所述叠层板100上的定位孔110中实现多片叠层板100的垂直堆叠,形成叠层板堆叠结构;
叠层互联:将引线200两端分别焊接于相邻叠层板100上位于同一纵列的两个半边焊盘120上,实现叠层板100之间的电性连接;可以理解的是,引线200 可以通过波峰焊或者激光焊灯方式焊接于半边焊盘120上。
灌封:将叠层板堆叠结构灌封于灌封材料内,再将灌封材料烘干固化。
在一些实施例中,定位销可以为金属点位销或者树脂定位销。采用金属定位销,灌封后金属定位销可以从灌封层300中取出,金属定位销取出后会在定位孔 110处形成四个通孔,可以用于立体封装结构的机械固定,加强模块的安装稳固度。采用树脂定位销,灌封时树脂定位销会与灌封层300融为一体,适用于体积较小的模块的立体封装。
下面参考图1至图5以一个具体的实施例详细描述根据本实用新型实施例的叠层板100及无表面镀层的立体封装结构。值得理解的是,下述描述仅是示例性说明,而不是对实用新型的具体限制。
参照图1及图2,在本实施例中,叠层板100为矩形结构,叠层板100的四角设有圆形的定位孔110,每对定位孔110之间均设有矩形的凹槽,即叠层板100 的四边均设有矩形的凹槽。每个凹槽内部均等间距地设有多个半边焊盘120,形如锯齿状,每个半边焊盘120的孔径为0.2mm,半边焊盘120的外盘宽度为0.4mm,相邻半边焊盘120之间的间距为0.5mm。在本实施例中,矩形凹槽的深度为2mm。
参照图3及图4,在本实施例中,叠层板堆叠结构由四片上述叠层板100垂直堆叠而成,位于上方的三片叠层板100用于承载芯片和/或其他器件,位于最下方的叠层板100上阵列设有多个针形引脚400。在本实施例中,引线200使用漆包线,通过激光焊接的方式焊接于半边焊盘120上。相邻叠层板100的位于同一纵列的两个半边焊盘120均通过引线200电性连接,使引线200之间互相没有交叉,便于焊接,引线200的弧高为2mm。在本实施例中,灌封层300使用环氧树脂作为灌封材料。
根据本实用新型实施例的无表面镀层的立体封装结构,采用根据本实用新型实施例的叠层板,叠层板之间内部通过引线电性连接,灌封层外无需镀金属镀层,简化了制造工艺,并降低了材料成本。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
上面结合附图对本实用新型实施例作了详细说明,但是本实用新型不限于上述实施例,在所属技术领域普通技术人员所具备的知识范围内,还可以在不脱离本实用新型宗旨的前提下作出各种变化。
Claims (8)
1.一种叠层板,其特征在于,至少一对对角处设有定位孔,至少一边设有凹槽,所述凹槽内间隔设有多个半边焊盘。
2.根据权利要求1所述的叠层板,其特征在于,所述凹槽深度大于等于2mm。
3.根据权利要求1所述的叠层板,其特征在于,所述半边焊盘的孔径大于等于0.2mm,所述半边焊盘的外盘宽度大于等于0.4mm。
4.根据权利要求1所述的叠层板,其特征在于,相邻的所述半边焊盘之间的间距大于等于0.5mm。
5.一种无表面镀层的立体封装结构,其特征在于,包括:
叠层板堆叠结构,包括多片根据权利要求1至4任一项所述的叠层板自上而下堆叠而成,位于所述叠层板堆叠结构最下层的所述叠层板上设有若干引脚;
多根引线,每根引线的两端分别与不同所述叠层板上的一个半边焊盘焊接,用于所述叠层板之间的电性连接;
灌封层,将所述叠层板堆叠结构灌封于内,所述引脚一端延伸至所述灌封层表面外。
6.根据权利要求5所述的无表面镀层的立体封装结构,其特征在于,所述引线将相邻叠层板上位于同一纵列上的所述半边焊盘电性连接。
7.根据权利要求5所述的无表面镀层的立体封装结构,其特征在于,相邻的所述叠层板之间的间距大于等于0.4mm。
8.根据权利要求5所述的无表面镀层的立体封装结构,其特征在于,所述引线具有弧度,所述引线的弧高小于等于2mm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021835689.7U CN212676245U (zh) | 2020-08-28 | 2020-08-28 | 叠层板及无表面镀层的立体封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021835689.7U CN212676245U (zh) | 2020-08-28 | 2020-08-28 | 叠层板及无表面镀层的立体封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212676245U true CN212676245U (zh) | 2021-03-09 |
Family
ID=74820246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021835689.7U Active CN212676245U (zh) | 2020-08-28 | 2020-08-28 | 叠层板及无表面镀层的立体封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212676245U (zh) |
-
2020
- 2020-08-28 CN CN202021835689.7U patent/CN212676245U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7352058B2 (en) | Methods for a multiple die integrated circuit package | |
US7939920B2 (en) | Multiple die integrated circuit package | |
US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
KR19990025444A (ko) | 반도체 기판과 적층형 반도체 패키지 및 그 제조방법 | |
KR20010034154A (ko) | 다수의 기판층과 적어도 하나의 반도체 칩을 가진 반도체소자 및 그의 제조 방법 | |
JPH07335783A (ja) | 半導体装置及び半導体装置ユニット | |
US9029993B2 (en) | Semiconductor device including semiconductor chip mounted on lead frame | |
KR20010041593A (ko) | 다수의 반도체 칩을 포함하는 반도체 소자 | |
CN212676245U (zh) | 叠层板及无表面镀层的立体封装结构 | |
CN112002678A (zh) | 叠层板、无表面镀层的立体封装结构及方法 | |
JPH04280667A (ja) | 高集積半導体装置 | |
JP2007324294A (ja) | 半導体装置 | |
KR970007848B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
CN217134360U (zh) | 一种mcm芯片及mcm芯片的装载结构 | |
CN215600359U (zh) | Pop封装结构和pop封装堆叠结构 | |
KR200231862Y1 (ko) | 반도체 패키지 | |
KR100649864B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JPH04280696A (ja) | 高集積半導体装置 | |
JPH02229461A (ja) | 半導体装置 | |
JP5023982B2 (ja) | モジュールとこれを用いた電子機器 | |
KR0184075B1 (ko) | 홈이 형성된 패키지 몸체를 갖는 3차원 적층형 패키지 | |
KR20020028038A (ko) | 반도체 패키지의 적층 구조 및 그 적층 방법 | |
KR20000040734A (ko) | 적층형 마이크로 비지에이 패키지 | |
KR20040085348A (ko) | 칩 스택 패키지 | |
CN115472511A (zh) | 一种封装件及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |