CN112002678A - 叠层板、无表面镀层的立体封装结构及方法 - Google Patents
叠层板、无表面镀层的立体封装结构及方法 Download PDFInfo
- Publication number
- CN112002678A CN112002678A CN202010882924.4A CN202010882924A CN112002678A CN 112002678 A CN112002678 A CN 112002678A CN 202010882924 A CN202010882924 A CN 202010882924A CN 112002678 A CN112002678 A CN 112002678A
- Authority
- CN
- China
- Prior art keywords
- laminated
- plates
- laminated plate
- stacked
- free
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 238000003466 welding Methods 0.000 claims abstract description 11
- 238000009434 installation Methods 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 238000001035 drying Methods 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 3
- 238000011056 performance test Methods 0.000 claims description 3
- 238000000576 coating method Methods 0.000 abstract description 17
- 239000011248 coating agent Substances 0.000 abstract description 16
- 238000004382 potting Methods 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000005538 encapsulation Methods 0.000 abstract description 3
- WABPQHHGFIMREM-NOHWODKXSA-N lead-200 Chemical compound [200Pb] WABPQHHGFIMREM-NOHWODKXSA-N 0.000 description 12
- 238000007747 plating Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明公开了一种叠层板及无表面镀层的立体封装结构及方法，其中叠层板至少一对角上设有定位孔，至少一边设有凹槽，凹槽内间隔设有多个半边焊盘。无表面镀层的立体封装结构包括叠层板堆叠结构及灌封层，叠层板堆叠结构包括多片上述叠层板自上而下堆叠而成，位于叠层板堆叠结构最下层的叠层板上设有若干引脚。叠层板之间设有多根引线，每根引线的两端分别与不同叠层板上的一个半边焊盘焊接。灌封层将叠层板堆叠结构灌封于内，引脚一端延伸至灌封层表面外。根据上述技术方案的无表面都城的立体封装结构通过采用上述叠层板，叠层板之间内部通过引线电性连接，灌封层表面无需镀上金属镀层，简化了生产工艺，并降低了材料成本。
Description
技术领域
本发明涉及芯片立体封装领域，特别涉及一种叠层板，还涉及由该叠层板形成的一种无表面镀层的立体封装结构及方法。
背景技术
随着半导体技术的发展，集成电路工艺的升级，集成芯片的体积越来越小，将几个芯片立体封装形成一个个模块来节省安装空间，降低布线难度已经成为一种常用的技术手段。
现有的立体封装技术，叠层板之间通过引线桥与表面的金属镀层接触，再在金属镀层上刻线使金属镀层划分成互相独立的若干区域，实现叠层板之间的信号对应电性连接。由于金属镀层暴露于表面外，可能在生产过程中损坏而需要返工或报废，且金属镀层一般采用导电性能较好的金或银，成本较高。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种叠层板，叠层板之间可以通过引线内部连接，降低使用该叠层板的立体封装结构的工艺难度及材料成本。
本发明还提出一种具有上述叠层板的无表面镀层的立体封装结构及方法。
第一方面，根据本发明的实施例的叠层板，至少一对对角处设有定位孔，至少一边设有凹槽，所述凹槽内间隔设有多个半边焊盘。
根据本发明实施例的叠层板，至少具有如下有益效果：对角的定位孔便于堆叠时的定位，凹槽内的半边焊盘可以供引线焊接来实现叠层板之间的电性连接。半边焊盘设置于凹槽内可以一定程度上保护引线，半边焊盘还利于直接连接测试设备，来测试电装后的叠层板的电性能。利用上述叠层板形成的立体封装结构，叠层板之间通过半边焊盘焊接引线电性连接，无需在灌封层表面镀金属镀层，降低了工艺难度，节省了材料成本。
根据本发明的一些实施例，所述凹槽深度大于等于2mm。
根据本发明的一些实施例，所述半边焊盘的孔径大于等于0.2mm，所述半边焊盘的外盘宽度大于等于0.4mm。
根据本发明的一些实施例，相邻的所述半边焊盘之间的间距大于等于0.5mm。
第二方面，根据本发明的实施例的无表面镀层的立体封装结构，包括：叠层板堆叠结构，包括多片根据权利要求1至4任一项所述的叠层板自上而下堆叠而成，位于所述叠层板堆叠结构最下层的所述叠层板上设有若干引脚；多根引线，每根引线的两端分别与不同所述叠层板上的一个半边焊盘焊接，用于所述叠层板之间的电性连接；灌封层，将所述叠层板堆叠结构灌封于内，所述引脚一端延伸至所述灌封层表面外。
根据本发明实施例的无表面镀层的立体封装结构，至少具有如下有益效果：叠层板之间内部电性连接，灌封层表面无金属镀层，制造工艺简单，材料成本低。
根据本发明的一些实施例，所述引线将相邻叠层板上位于同一纵列上的所述半边焊盘电性连接。
根据本发明的一些实施例，相邻的所述叠层板之间的间距大于等于0.4mm。
根据本发明的一些实施例，所述引线具有弧度，所述引线的弧高小于等于2mm。
第三方面，根据本发明的实施例的无表面镀层的立体封装方法，包括：
叠层板电装：将芯片和/或元器件装配于叠层板上，并将所述芯片及元器件与叠层板上的半边焊盘对应电性连接，并通过所述半边焊盘对电装后的所述叠层板进行电性能测试；
叠层板堆叠：通过将定位销插入到所述叠层板上的定位孔中实现多片叠层板的垂直堆叠，形成叠层板堆叠结构；
叠层互联：将引线两端分别焊接于相邻所述叠层板上位于同一纵列的两个半边焊盘上，实现所述叠层板之间的电性连接；
灌封：将叠层板堆叠结构灌封于灌封材料内，再将所述灌封材料烘干固化。
根据本发明实施例的无表面镀层的立体封装方法，至少具有如下有益效果：节省了表面金属化步骤，降低了工艺难度，降低了材料成本。
根据本发明的一些实施例，所述定位销为金属定位销或者树脂定位销。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例的叠层板的俯视结构示意图；
图2为本发明实施例的叠层板的侧视结构示意图；
图3为本发明实施例的无表面镀层的立体封装结构的内部结构示意图；
图4为本发明实施例的无表面镀层的立体封装结构的侧视结构示意图；
图5为本发明实施例的无表面镀层的立体封装方法的流程图。
附图标记：
叠层板100，定位孔110，半边焊盘120，
引线200，
灌封层300，
引脚400。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个及两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
参照图1及图2，根据本发明实施例的叠层板100，至少一对对角处设有定位孔110，至少一边设有凹槽，凹槽内间隔设有多个半边焊盘120。根据上述技术方案的叠层板100，叠层板100上的芯片或者器件可以与半边焊盘120电性连接，半边焊盘120由于为半开放式结构，便于连接测试仪器进行电测试。对角的定位孔110可以插入定位销，便于在叠层板100堆叠时上下叠层板100之间的垂直定位。使用上述叠层板100的立体封装结构，不同叠层板100之间可以通过在半边焊盘120上焊接引线200来实现叠层板100之间的电性连接，半边焊盘120的开放式结构也便于焊接引线200。半边焊盘120设置于定位孔110之间的凹槽内可以一定程度上保护引线200，防止生产过程中引线200断裂。使用上述技术方案的叠层板100的立体封装结构，叠层板100之间通过引线200连接半边焊盘120电性连接，立体封装结构的表面无需再镀上金属镀层，降低了工艺难度，同时节省了材料成本。
在一些实施例中，为了更好地保护引线200，叠层板100的凹槽深度在2mm以上。为使引线200焊接更加牢固，半边焊盘120的孔径在0.2mm以上，半边焊盘120的外盘宽度在0.4mm以上。
参照图3及图4，根据本发明实施例的无表面镀层的立体封装结构，包括叠层板堆叠结构及灌封层300。叠层板堆叠结构包括多片上述叠层板100自上而下垂直堆叠而成，位于最下方的叠层板100上设有若干引脚400。叠层板100之间通过引线200实现电性连接，引线200的两端分别焊接于不同叠层板100上的一个半边焊盘120上。灌封层300将叠层板堆叠结构灌封于内，引脚400的一端延伸至灌封层300表面外，用于与外部电路电性连接。可以理解的是，引线200可以为铜线或者漆包线等具有一定柔性的导体。
在一些实施例中，为了使灌封材料能较充分地流入到叠层板100之间，叠层板100的间距需在0.4mm以上。为了保证叠层板100之间有微小错位的情况下引线200不会断裂，引线200需要具有一定弧度，引线200的弧高需在2mm以下。
参照图5，根据本发明实施例的无表面镀层的立体封装结构，可以由如下无表面镀层立体封装方法制成，具体包括如下步骤：
叠层板电装：将芯片和/或元器件装配于叠层板100上，并将芯片及元器件与叠层板100上的半边焊盘120对应电性连接，并通过半边焊盘120对电装后的所述叠层板100进行电性能测试；
叠层板堆叠：通过将定位销插入到所述叠层板100上的定位孔110中实现多片叠层板100的垂直堆叠，形成叠层板堆叠结构；
叠层互联：将引线200两端分别焊接于相邻叠层板100上位于同一纵列的两个半边焊盘120上，实现叠层板100之间的电性连接；可以理解的是，引线200可以通过波峰焊或者激光焊灯方式焊接于半边焊盘120上。
灌封：将叠层板堆叠结构灌封于灌封材料内，再将灌封材料烘干固化。
在一些实施例中，定位销可以为金属点位销或者树脂定位销。采用金属定位销，灌封后金属定位销可以从灌封层300中取出，金属定位销取出后会在定位孔110处形成四个通孔，可以用于立体封装结构的机械固定，加强模块的安装稳固度。采用树脂定位销，灌封时树脂定位销会与灌封层300融为一体，适用于体积较小的模块的立体封装。
下面参考图1至图5以一个具体的实施例详细描述根据本发明实施例的叠层板100及无表面镀层的立体封装结构。值得理解的是，下述描述仅是示例性说明，而不是对发明的具体限制。
参照图1及图2，在本实施例中，叠层板100为矩形结构，叠层板100的四角设有圆形的定位孔110，每对定位孔110之间均设有矩形的凹槽，即叠层板100的四边均设有矩形的凹槽。每个凹槽内部均等间距地设有多个半边焊盘120，形如锯齿状，每个半边焊盘120的孔径为0.2mm，半边焊盘120的外盘宽度为0.4mm，相邻半边焊盘120之间的间距为0.5mm。在本实施例中，矩形凹槽的深度为2mm。
参照图3及图4，在本实施例中，叠层板堆叠结构由四片上述叠层板100垂直堆叠而成，位于上方的三片叠层板100用于承载芯片和/或其他器件，位于最下方的叠层板100上阵列设有多个针形引脚400。在本实施例中，引线200使用漆包线，通过激光焊接的方式焊接于半边焊盘120上。相邻叠层板100的位于同一纵列的两个半边焊盘120均通过引线200电性连接，使引线200之间互相没有交叉，便于焊接，引线200的弧高为2mm。在本实施例中，灌封层300使用环氧树脂作为灌封材料。
根据本发明实施例的无表面镀层的立体封装结构，采用根据本发明实施例的叠层板，叠层板之间内部通过引线电性连接，灌封层外无需镀金属镀层，简化了制造工艺，并降低了材料成本。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。
Claims (10)
1.一种叠层板，其特征在于，至少一对对角处设有定位孔，至少一边设有凹槽，所述凹槽内间隔设有多个半边焊盘。
2.根据权利要求1所述的叠层板，其特征在于，所述凹槽深度大于等于2mm。
3.根据权利要求1所述的叠层板，其特征在于，所述半边焊盘的孔径大于等于0.2mm，所述半边焊盘的外盘宽度大于等于0.4mm。
4.根据权利要求1所述的叠层板，其特征在于，相邻的所述半边焊盘之间的间距大于等于0.5mm。
5.一种无表面镀层的立体封装结构，其特征在于，包括：
叠层板堆叠结构，包括多片根据权利要求1至4任一项所述的叠层板自上而下堆叠而成，位于所述叠层板堆叠结构最下层的所述叠层板上设有若干引脚；
多根引线，每根引线的两端分别与不同所述叠层板上的一个半边焊盘焊接，用于所述叠层板之间的电性连接；
灌封层，将所述叠层板堆叠结构灌封于内，所述引脚一端延伸至所述灌封层表面外。
6.根据权利要求5所述的无表面镀层的立体封装结构，其特征在于，所述引线将相邻叠层板上位于同一纵列上的所述半边焊盘电性连接。
7.根据权利要求5所述的无表面镀层的立体封装结构，其特征在于，相邻的所述叠层板之间的间距大于等于0.4mm。
8.根据权利要求5所述的无表面镀层的立体封装结构，其特征在于，所述引线具有弧度，所述引线的弧高小于等于2mm。
9.一种无表面镀层的立体封装方法，其特征在于，包括：
叠层板电装：将芯片和/或元器件装配于叠层板上，并将所述芯片及元器件与叠层板上的半边焊盘对应电性连接，并通过所述半边焊盘对电装后的所述叠层板进行电性能测试；
叠层板堆叠：通过将定位销插入到所述叠层板上的定位孔中实现多片叠层板的垂直堆叠，形成叠层板堆叠结构；
叠层互联：将引线两端分别焊接于相邻所述叠层板上位于同一纵列的两个半边焊盘上，实现所述叠层板之间的电性连接；
灌封：将叠层板堆叠结构灌封于灌封材料内，再将所述灌封材料烘干固化。
10.根据权利要求9所述的无表面镀层的立体封装方法，其特征在于，所述定位销为金属定位销或者树脂定位销。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010882924.4A CN112002678A (zh) | 2020-08-28 | 2020-08-28 | 叠层板、无表面镀层的立体封装结构及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010882924.4A CN112002678A (zh) | 2020-08-28 | 2020-08-28 | 叠层板、无表面镀层的立体封装结构及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112002678A true CN112002678A (zh) | 2020-11-27 |
Family
ID=73464392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010882924.4A Pending CN112002678A (zh) | 2020-08-28 | 2020-08-28 | 叠层板、无表面镀层的立体封装结构及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112002678A (zh) |
-
2020
- 2020-08-28 CN CN202010882924.4A patent/CN112002678A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7352058B2 (en) | Methods for a multiple die integrated circuit package | |
| US7939920B2 (en) | Multiple die integrated circuit package | |
| US7652381B2 (en) | Interconnect system without through-holes | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| KR20010034154A (ko) | 다수의 기판층과 적어도 하나의 반도체 칩을 가진 반도체소자 및 그의 제조 방법 | |
| JPH07335783A (ja) | 半導体装置及び半導体装置ユニット | |
| KR20080020373A (ko) | 적층 가능한 에프비지에이 타입 반도체 패키지와 이를이용한 적층 패키지 | |
| CN104769714A (zh) | 包括交替形成台阶的半导体裸芯堆叠的半导体器件 | |
| US6630727B1 (en) | Modularly expandable multi-layered semiconductor component | |
| US20040046005A1 (en) | Stack package and manufacturing method thereof | |
| CN212676245U (zh) | 叠层板及无表面镀层的立体封装结构 | |
| KR19990069438A (ko) | 칩 스택 패키지 | |
| CN112002678A (zh) | 叠层板、无表面镀层的立体封装结构及方法 | |
| JPH04280667A (ja) | 高集積半導体装置 | |
| JP2007324294A (ja) | 半導体装置 | |
| KR970007848B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| KR100256307B1 (ko) | 스택 칩 패키지 | |
| CN104112673A (zh) | 芯片封装基板及其制作方法 | |
| KR200231862Y1 (ko) | 반도체 패키지 | |
| CN217134360U (zh) | 一种mcm芯片及mcm芯片的装载结构 | |
| JPH04280696A (ja) | 高集積半導体装置 | |
| JPH02229461A (ja) | 半導体装置 | |
| KR100649864B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR0184075B1 (ko) | 홈이 형성된 패키지 몸체를 갖는 3차원 적층형 패키지 | |
| KR20000040734A (ko) | 적층형 마이크로 비지에이 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |