CN215600359U - Pop封装结构和pop封装堆叠结构 - Google Patents

Pop封装结构和pop封装堆叠结构 Download PDF

Info

Publication number
CN215600359U
CN215600359U CN202121709031.6U CN202121709031U CN215600359U CN 215600359 U CN215600359 U CN 215600359U CN 202121709031 U CN202121709031 U CN 202121709031U CN 215600359 U CN215600359 U CN 215600359U
Authority
CN
China
Prior art keywords
substrate
chip
pop
electrically connected
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202121709031.6U
Other languages
English (en)
Inventor
金国庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd, Shanghai Xianfang Semiconductor Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN202121709031.6U priority Critical patent/CN215600359U/zh
Application granted granted Critical
Publication of CN215600359U publication Critical patent/CN215600359U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

本实用新型提供一种POP封装结构和一种POP封装堆叠结构。POP封装结构包括：相对设置的第一基板和第二基板；第一基板上设置有第一芯片，第二基板上设置有第二芯片，第一芯片和第二芯片均设置于第一基板和第二基板之间，且第一芯片的背面与第二芯片的背面相对设置。本实用新型的POP封装结构的电连接选择形式更加多样化，更加自由，有利于多种封装结构的堆叠。且本实用新型的POP封装结构能够同时对两个基板中间的第一芯片和第二芯片形成保护，安全性高。

Description

POP封装结构和POP封装堆叠结构
技术领域
本实用新型涉及芯片封装技术领域，具体涉及一种POP封装结构和一种POP封装堆叠结构。
背景技术
作为目前封装高密度集成的主要方式，POP封装(Package On Package)得到越来越多的重视。芯片的堆叠是提高电子封装高密化的主要途径。POP封装实现了单个封装体内集成，对封装体二次堆叠封装的解决方式尚有所欠缺。
实用新型内容
基于上述问题本实用新型提供一种POP封装结构和一种POP封装堆叠结构，以提供一种POP封装的二次堆叠的解决方案。
本实用新型提供一种POP封装结构，包括：相对设置的第一基板和第二基板；第一基板上设置有第一芯片，第二基板上设置有第二芯片，第一芯片和第二芯片均设置于第一基板和第二基板之间，且第一芯片的背面与第二芯片的背面相对设置。
可选的，第一基板和第二基板之间通过焊球电性连接。
可选的，POP封装结构还包括塑封层，塑封层填充第一基板和第二基板之间的空间，塑封层包覆连接第一基板和第二基板的焊球，塑封层还包覆第一芯片和第二芯片。
可选的，第一基板设置有多个贯穿第一基板的第一通孔，第一通孔中填充有第一金属柱；各第一通孔朝向第二基板一侧设置有多个凸出于第一基板表面的金属触点；各第一通孔背向第二基板一侧表面设置有多个凸出于第一基板表面的金属触点；各第一金属柱分别连接两侧的金属触点；第二基板设置有多个贯穿第二基板的第二通孔，第二通孔中填充有第二金属柱；各第二通孔朝向第一基板一侧设置有多个凸出于第二基板表面的金属触点；各第二通孔背向第一基板一侧表面设置有多个凸出于第二基板表面的金属触点；各第二金属柱分别连接两侧的金属触点；
可选的，电性连接第一基板和第二基板的焊球一端连接第一基板朝向第二基板一侧的金属触点，另一端连接第二基板朝向第一基板一侧的金属触点。
可选的，第一芯片通过打线与第一基板电性连接；第二芯片通过打线与第二基板电性连接。
可选的，第一芯片通过打线分别电性连接位于第一芯片两侧的第一基板上最近的两个金属触点；第二芯片通过打线分别电性连接位于第二芯片两侧的第二基板上最近的两个金属触点。
可选的，第一基板背向第二基板一侧表面的金属触点上设置有焊球；或第二基板背向第一基板一侧表面的金属触点上设置有焊球。
本实用新型还提供一种POP封装堆叠结构，包括至少两个本实用新型的POP封装结构；相邻两个POP封装结构之间通过焊球电性连接。
可选的，电性连接两个POP封装结构的焊球分别连接一个POP封装结构的第一基板和另一个POP封装结构的第二基板。
本实用新型技术方案，具有如下优点：
1.本实用新型的POP封装结构，通过两个基板上的芯片均位于两个基板之间的设置，使得两个基板的外侧均可以与其他封装结构电连接，使得封装结构的电连接选择形式更加多样化，更加自由，有利于多种封装结构的堆叠；且本实用新型的POP封装结构能够同时对两个基板中间的第一芯片和第二芯片形成保护，安全性高。
2.本实用新型的POP封装堆叠结构，利用本实用新型的POP封装结构形成堆叠，封装结构与封装结构之间通过焊球实现电连接，可较好的实现多个POP封装结构的堆叠。
附图说明
为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型一实施例中的POP封装结构的示意图；
图2为本实用新型一实施例中的POP封装堆叠结构的示意图。
具体实施方式
下面将结合附图对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
参考图1，本实用新型提供一种POP封装结构P，包括：
相对设置的第一基板100和第二基板300。
第一基板100上设置有第一芯片200，第二基板300上设置有第二芯片400。第一芯片200和第二芯片400均设置于第一基板100和第二基板300之间，且第一芯片200的背面与第二芯片400的背面相对设置。
在本实施例中，第一基板100和第二基板300之间通过焊球500电性连接。
进一步的，POP封装结构P还包括塑封层600，塑封层600填充第一基板100和第二基板300之间的空间，塑封层600包覆连接第一基板100和第二基板300的焊球500，塑封层600还包覆第一芯片200和第二芯片400。
具体的，第一基板100设置有多个贯穿第一基板100的第一通孔，第一通孔中填充有第一金属柱；各第一通孔朝向第二基板300一侧设置有多个凸出于第一基板100表面的金属触点；各第一通孔背向第二基板300一侧表面设置有多个凸出于第一基板100表面的金属触点；各第一金属柱分别连接两侧的金属触点；第二基板设置有多个贯穿第二基板的第二通孔，第二通孔中填充有第二金属柱；各第二通孔朝向第一基板一侧设置有多个凸出于第二基板表面的金属触点；各第二通孔背向第一基板一侧表面设置有多个凸出于第二基板表面的金属触点；各第二金属柱分别连接两侧的金属触点。
电性连接第一基板100和第二基板300的焊球500一端连接第一基板100朝向第二基板300一侧的金属触点，另一端连接第二基板300朝向第一基板100一侧的金属触点。
进一步的，在本实施例中，第一芯片200通过打线与第一基板100电性连接；第二芯片400通过打线与第二基板300电性连接。
具体的，第一芯片200通过打线分别电性连接位于第一芯片200两侧的第一基板100上最近的两个金属触点；第二芯片400通过打线分别电性连接位于第二芯片400两侧的第二基板300上最近的两个金属触点。
此外，第一基板100背向第二基板300一侧表面的金属触点上设置有焊球；在其他一些实施例中，第二基板300背向第一基板100一侧表面的金属触点上设置有焊球。
本实施例的POP封装结构P，通过两个基板(第一基板100和第二基板300)上的芯片(第一芯片200和第二芯片400)均位于两个基板之间的设置，使得两个基板的外侧均可以与其他封装结构电连接，使得封装结构的电连接选择形式更加多样化，更加自由，有利于多种封装结构的堆叠。且本实用新型的POP封装结构通过两侧的基板和中间的塑封层，能够同时对两个基板中间的第一芯片和第二芯片形成保护，安全性高。
实施例2
参考图2，本实施例还提供一种POP封装堆叠结构，包括至少两个上述实施例1中的POP封装结构P。如本实施例中，包括两个POP封装结构P1和P2.
相邻两个POP封装结构P1和P2之间通过焊球电性连接。
具体的，电性连接两个POP封装结构P1和P2的焊球分别连接一个POP封装结构的第一基板和另一个POP封装结构的第二基板。在本实施例中，中间的焊球连接P1的第二基板和P2的第一基板。
本实施例的POP封装堆叠结构，利用本实用新型的POP封装结构P形成堆叠，封装结构与封装结构之间通过焊球实现电连接，可较好的实现多个POP封装结构的堆叠。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本实用新型创造的保护范围之中。

Claims (10)

1.一种POP封装结构，其特征在于，包括：
相对设置的第一基板和第二基板；
所述第一基板上设置有第一芯片，所述第二基板上设置有第二芯片，所述第一芯片和所述第二芯片均设置于所述第一基板和所述第二基板之间，且所述第一芯片的背面与所述第二芯片的背面相对设置。
2.根据权利要求1所述的POP封装结构，其特征在于，
所述第一基板和所述第二基板之间通过焊球电性连接。
3.根据权利要求2所述的POP封装结构，其特征在于，还包括：
塑封层，所述塑封层填充所述第一基板和所述第二基板之间的空间，所述塑封层包覆连接所述第一基板和所述第二基板的焊球，所述塑封层还包覆所述第一芯片和所述第二芯片。
4.根据权利要求1所述的POP封装结构，其特征在于，
所述第一基板设置有多个贯穿所述第一基板的第一通孔，所述第一通孔中填充有第一金属柱；各所述第一通孔朝向所述第二基板一侧设置有多个凸出于第一基板表面的金属触点；各所述第一通孔背向所述第二基板一侧表面设置有多个凸出于第一基板表面的金属触点；各所述第一金属柱分别连接两侧的金属触点；
所述第二基板设置有多个贯穿所述第二基板的第二通孔，所述第二通孔中填充有第二金属柱；各所述第二通孔朝向所述第一基板一侧设置有多个凸出于第二基板表面的金属触点；各所述第二通孔背向所述第一基板一侧表面设置有多个凸出于第二基板表面的金属触点；各所述第二金属柱分别连接两侧的金属触点。
5.根据权利要求4所述的POP封装结构，其特征在于，
电性连接所述第一基板和所述第二基板的焊球一端连接所述第一基板朝向所述第二基板一侧的金属触点，另一端连接所述第二基板朝向所述第一基板一侧的金属触点。
6.根据权利要求4所述的POP封装结构，其特征在于，
所述第一芯片通过打线与所述第一基板电性连接；
所述第二芯片通过打线与所述第二基板电性连接。
7.根据权利要求6所述的POP封装结构，其特征在于，
所述第一芯片通过打线分别电性连接位于所述第一芯片两侧的第一基板上最近的两个金属触点；
所述第二芯片通过打线分别电性连接位于所述第二芯片两侧的第二基板上最近的两个金属触点。
8.根据权利要求1-7中任一项所述的POP封装结构，其特征在于，
所述第一基板背向所述第二基板一侧表面的金属触点上设置有焊球；或所述第二基板背向所述第一基板一侧表面的金属触点上设置有焊球。
9.一种POP封装堆叠结构，其特征在于，
包括至少两个如权利要求1-8中任一项所述的POP封装结构；
相邻两个POP封装结构之间通过焊球电性连接。
10.根据权利要求9所述的POP封装堆叠结构，其特征在于，
电性连接两个POP封装结构的焊球分别连接一个POP封装结构的第一基板和另一个POP封装结构的第二基板。
CN202121709031.6U 2021-07-26 2021-07-26 Pop封装结构和pop封装堆叠结构 Active CN215600359U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202121709031.6U CN215600359U (zh) 2021-07-26 2021-07-26 Pop封装结构和pop封装堆叠结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202121709031.6U CN215600359U (zh) 2021-07-26 2021-07-26 Pop封装结构和pop封装堆叠结构

Publications (1)

Publication Number Publication Date
CN215600359U true CN215600359U (zh) 2022-01-21

Family

ID=79878987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202121709031.6U Active CN215600359U (zh) 2021-07-26 2021-07-26 Pop封装结构和pop封装堆叠结构

Country Status (1)

Country Link
CN (1) CN215600359U (zh)

Similar Documents

Publication Publication Date Title
US6441476B1 (en) Flexible tape carrier with external terminals formed on interposers
JP6033843B2 (ja) ２つ以上のダイのためのマルチダイフェイスダウン積層
US7829990B1 (en) Stackable semiconductor package including laminate interposer
JP2967344B2 (ja) 積層型半導体パッケージモジュール及び積層型半導体パッケージモジュールの製造方法
KR101078740B1 (ko) 스택 패키지 및 그의 제조방법
JP4580671B2 (ja) 半導体装置
US7642632B2 (en) Pad redistribution chip for compactness, method of manufacturing the same, and stacked package using the same
US10522515B2 (en) Computer modules with small thicknesses and associated methods of manufacturing
JPS582054A (ja) 半導体装置
CN104779218B (zh) 芯片封装结构
JP4445511B2 (ja) マルチチップ半導体装置
KR20080027586A (ko) 반도체 다이 모듈 및 반도체 패키지와 반도체 패키지 제조방법
CN110634848A (zh) 一种多芯片堆叠封装结构及其制作方法
JP3731420B2 (ja) 半導体装置の製造方法
CN215600359U (zh) Pop封装结构和pop封装堆叠结构
CN114334851A (zh) 一种扇出型封装结构及其制备方法
CN112928107A (zh) 一种半导体封装结构及其制造方法、半导体器件
JP4801133B2 (ja) 半導体装置
CN215069939U (zh) 一种pop封装结构
CN212676245U (zh) 叠层板及无表面镀层的立体封装结构
CN210136865U (zh) 一种晶圆级封装结构
JP2001156248A (ja) 半導体装置
CN218730936U (zh) 三维封装结构
JP2002033443A (ja) 半導体モジュール
CN115172330A (zh) 一种芯片三维堆叠封装结构及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant