CN115172330A - 一种芯片三维堆叠封装结构及其制造方法 - Google Patents

一种芯片三维堆叠封装结构及其制造方法 Download PDF

Info

Publication number
CN115172330A
CN115172330A CN202210980550.9A CN202210980550A CN115172330A CN 115172330 A CN115172330 A CN 115172330A CN 202210980550 A CN202210980550 A CN 202210980550A CN 115172330 A CN115172330 A CN 115172330A
Authority
CN
China
Prior art keywords
chip
layer
substrate
interconnection
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210980550.9A
Other languages
English (en)
Inventor
刘燚
殷翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN202210980550.9A priority Critical patent/CN115172330A/zh
Publication of CN115172330A publication Critical patent/CN115172330A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种芯片三维堆叠封装结构及其制造方法。芯片三维堆叠封装结构包括：基板；位于基板表面的第一芯片；第一芯片倒装于基板表面；第一芯片具有多个第一互联接脚；位于第一芯片正面的重布线层；位于重布线层背向第一芯片表面的第二芯片；第二芯片正装于重布线层，第二芯片具有多个第二互联接脚，第二互联接脚通过重布线层连接第一芯片的第一互联接脚；第一芯片还具有多个引出接脚，引出接脚通过重布线层引出至重布线层背向第一芯片一侧表面，并进一步互联连接至基板。

Description

一种芯片三维堆叠封装结构及其制造方法
技术领域
本发明涉及芯片封装技术领域，具体涉及一种芯片三维堆叠封装结构及其制造方法。
背景技术
传统芯片封装大多采用平铺的方式在基板表面将芯片与元器件互联，芯片与表面贴装元器件平铺排列，导致受贴片工艺和布线的限制，封装尺寸大，系统集成度低，基板设计复杂，走线路程长，线路损耗大。这样难以满足芯片封装领域小型化、高集成度、低损耗、高芯片功率的发展需求。
发明内容
本发明提供一种芯片三维堆叠封装结构及其制造方法，以缩短器件间走线路程，降低线路损耗，提高芯片封装结构的集成度。
本发明提供一种芯片三维堆叠封装结构，包括：基板；位于基板表面的第一芯片；第一芯片倒装于基板表面；第一芯片具有多个第一互联接脚；位于第一芯片正面的重布线层；位于重布线层背向第一芯片表面的第二芯片；第二芯片正装于重布线层，第二芯片具有多个第二互联接脚，第二互联接脚通过重布线层连接第一芯片的第一互联接脚；第一芯片还具有多个引出接脚，引出接脚通过重布线层引出至重布线层背向第一芯片一侧表面，并进一步互联连接至基板。
可选的，引出接脚通过重布线层引出至重布线层背向第一芯片一侧表面，并进一步通过键合线互联连接至基板。
可选的，重布线层包括重叠设置的多层绝缘介质层，以及多层金属互联层；各金属互联层分别与各绝缘介质层同层设置。
可选的，引出接脚引出至重布线层背向第一芯片的表面的位置，位于第一互联接脚引出至重布线层背向第一芯片的表面的位置的外侧。
可选的，重布线层表面还设置有表面贴装元器件，表面贴装元器件通过重布线层互联连接第一芯片的互联接脚。
可选的，表面贴装元器件的水平位置位于第二芯片和引出接脚引出至重布线层背向第一芯片的表面的位置之间。
可选的，芯片三维堆叠封装结构还包括：封装层；封装层设置于基板表面，封装层包覆第一芯片、第二芯片、表面贴装元器件以及键合线；金属球；金属球设置于基板背向第一芯片一侧的表面，金属球通过基板中的金属层电连接键合线。
本发明还提供一种芯片三维堆叠封装结构的封装方法，包括以下步骤：提供第一芯片，第一芯片具有多个互联接脚；形成重布线层，在第一芯片正面形成重布线层；贴装第二芯片，在重布线层背向第一芯片一侧表面正装贴装第二芯片；第二芯片具有多个第二互联接脚，第二互联接脚通过重布线层连接第一芯片的第一互联接脚；键合至基板，将第一芯片-重布线层-第二芯片的互联结构，贴于基板表面；第一芯片背面贴装于基板；第一芯片还具有多个引出接脚，引出接脚通过重布线层引出至重布线层背向第一芯片一侧表面，并进一步互联连接至基板。
可选的，芯片三维堆叠封装结构的封装方法还包括以下步骤：贴装表面贴装元器件，在第二芯片贴装于重布线层之后，将表面贴装元器件贴装于重布线层背向第一芯片一侧表面；表面贴装元器件通过重布线层互联连接第一芯片的互联接脚。
可选的，芯片三维堆叠封装结构的封装方法还包括以下步骤：形成封装层，封装层形成于基板表面，封装层包覆第一芯片、第二芯片、表面贴装元器件以及键合线；金属植球，在基板背向第一芯片一侧的表面形成金属球，金属球通过基板中的金属层电连接键合线。
本发明的有益效果在于：
本发明提供的芯片三维堆叠封装结构，通过第一芯片倒装于基板，在第一芯片正面设置重布线层，在重布线层表面直接贴装第二芯片，第二芯片通过重布线层与第一芯片互联，实现了多芯片的对面封装，相比于平铺器件的传统封装形式，节省了整体的封装结构体积，降低了器件之间的互联线路路程长度，降低线路损耗，提高芯片封装结构的集成度。适用于多芯片协同处理微系统。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术的一种芯片封装结构的结构示意图；
图2为本发明一实施例的芯片三维堆叠封装结构的结构示意图；
图3为图2中A处的结构放大示意图；
图4-图11为本发明一实施例的芯片三维堆叠封装结构的制造方法中各个步骤中的状态示意图。
具体实施方式
参考图1，一种现有技术的芯片封装结构，包括：基板400，第一芯片100、第二芯片200、表面贴装元器件500平铺在基板400表面，通过基板和基板表面的走线实现互联，再通过封装层700封装。这样的芯片封装结构，受贴片工艺和布线的限制，封装尺寸大，系统集成度低，基板设计复杂，走线路程长，线路损耗大。这样难以满足芯片封装领域小型化、高集成度、低损耗、高芯片功率的发展需求。
因此本发明提供一种芯片三维堆叠封装结构及其制造方法，以缩短器件间走线路程，降低线路损耗，提高芯片封装结构的集成度。
本发明提供一种芯片三维堆叠封装结构，包括：基板；位于基板表面的第一芯片；第一芯片倒装于基板表面；第一芯片具有多个第一互联接脚；位于第一芯片正面的重布线层；位于重布线层背向第一芯片表面的第二芯片；第二芯片正装于重布线层，第二芯片具有多个第二互联接脚，第二互联接脚通过重布线层连接第一芯片的第一互联接脚；第一芯片还具有多个引出接脚，引出接脚通过重布线层引出至重布线层背向第一芯片一侧表面，并进一步互联连接至基板。
本发明还提供一种芯片三维堆叠封装结构的封装方法，包括以下步骤：提供第一芯片，第一芯片具有多个互联接脚；形成重布线层，在第一芯片正面形成重布线层；贴装第二芯片，在重布线层背向第一芯片一侧表面正装贴装第二芯片；第二芯片具有多个第二互联接脚，第二互联接脚通过重布线层连接第一芯片的第一互联接脚；键合至基板，将第一芯片-重布线层-第二芯片的互联结构，贴于基板表面；第一芯片背面贴装于基板；第一芯片还具有多个引出接脚，引出接脚通过重布线层引出至重布线层背向第一芯片一侧表面，并进一步互联连接至基板。
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例
参考图2-图11，本实施例提供一种芯片三维堆叠封装结构，包括：
基板400；
位于基板400表面的第一芯片100；第一芯片100倒装于基板400表面；第一芯片100具有多个第一互联接脚；
位于第一芯片正面的重布线层300；
位于重布线层300背向第一芯片表面100的第二芯片200；第二芯片200正装于重布线层，第二芯片200具有多个第二互联接脚，第二互联接脚通过重布线层300连接第一芯片100的第一互联接脚；
第一芯片100还具有多个引出接脚101，引出接脚101通过重布线层300引出至重布线层300背向第一芯片100一侧表面，并进一步互联连接至基板400。
进一步的，引出接脚101通过重布线层300引出至重布线层300背向第一芯片100一侧表面，并进一步通过键合线600互联连接至基板400。
进一步的，重布线层包括重叠设置的多层绝缘介质层，以及多层金属互联层；各金属互联层分别与各绝缘介质层同层设置。具体的，参考图3，重布线层300包括多层层叠设置的绝缘介质层312、322、332，以及多层金属互联层311、321、331。各金属互联层各自与相邻层的金属互联层接触连接。金属互联层311与绝缘介质层312同层设置；金属互联层321与绝缘介质层322同层设置；金属互联层331与绝缘介质层332同层设置。此外，重布线层300背向第一芯片100一侧表面还设置有表面金属互联层341，用于与第二芯片200或表面贴装器件500接触实现电连接。重布线层300背向第一芯片100一侧表面还设置有表面键合触点/触盘342，用于作为键合线600的键合接入点。
进一步的，引出接脚101引出至重布线层300背向第一芯片100的表面的位置，位于第一互联接脚101引出至重布线层300背向第一芯片100的表面的位置的外侧。
进一步的，重布线层300表面还设置有表面贴装元器件500，表面贴装元器件500通过重布线层300互联连接第一芯片100的互联接脚。表面贴装元器件500包括有源器件和无源器件。
进一步的，表面贴装元器件500的水平位置位于第二芯片200和引出接脚100引出至重布线层300背向第一芯片100的表面的位置之间。
进一步的，芯片三维堆叠封装结构还包括：
封装层700；封装层700设置于基板400表面，封装层700包覆第一芯片100、第二芯片200、表面贴装元器件500以及键合线600。
金属球800；金属球800设置于基板400背向第一芯片100一侧的表面，金属球800通过基板400中的金属层800电连接键合线600。进而电连接第一芯片100的引出接脚101，从而实现芯片和器件在基板400背向第一芯片100一侧的扇出。
本实施例提供的芯片三维堆叠封装结构，通过第一芯片100倒装于基板400，在第一芯片100正面设置重布线层300，在重布线层300表面直接贴装第二芯片200，第二芯片200通过重布线层300与第一芯片100互联，实现了多芯片的对面封装，相比于平铺器件的传统封装形式(如图1的形式)，节省了整体的封装结构体积，降低了器件之间的互联线路路程长度，降低线路损耗，提高芯片封装结构的集成度。另外第一芯片和第二芯片的互联接脚的分布通常都不是规则排布，如果第一芯片与第二芯片不采用面对面贴装，采用同向堆叠贴装(即第一芯片和第二芯片的朝向相同)，则只能采用芯片堆叠打线互联。这样的话将造成键合线之间出线交叉，会极大增加工艺难度甚至会由于接脚的排布位置过于复杂而无法实现全部接脚的键合连接。因此本发明通过重布线层300，将第一芯片100的互联接脚引到第二芯片200互联接脚的位置，有利于贴装工艺，可避免键合线工艺复杂甚至难以实施的问题。
适用于多芯片协同处理微系统。
本实施例还提供一种上述的芯片三维堆叠封装结构的封装方法，包括以下步骤：
步骤S1：参考图4，提供第一芯片100，第一芯片100具有多个互联接脚。
步骤S2：参考图5，形成重布线层300，在第一芯片100正面形成重布线层300。
步骤S3：参考图6，贴装第二芯片200，在重布线层300背向第一芯片100一侧表面正装贴装第二芯片200；第二芯片200具有多个第二互联接脚，第二互联接脚通过重布线层300电连接第一芯片的第一互联接脚.
步骤S5：参考图8和图9，键合至基板400，将第一芯片100-重布线层300-第二芯片200的互联结构，贴装于基板400表面；第一芯片100背面贴装于基板400；第一芯片100还具有多个引出接脚101，引出接脚101通过重布线层300引出至重布线层300背向第一芯片100一侧表面，并进一步互联连接至基板400。
其中，重布线层300包括重叠设置的多层绝缘介质层，以及多层金属互联层；各金属互联层分别与各绝缘介质层同层设置。具体的，参考图3，重布线层300包括多层层叠设置的绝缘介质层312、322、332，以及多层金属互联层311、321、331。重布线层300的形成过程中依次先形成一层绝缘介质层和金属互联层，再形成更高一层的绝缘介质层和金属互联层。同一层的金属互联层和绝缘介质层的先后形成顺序，可依实际需要选择。
进一步的，还包括步骤S4：参考图7，贴装表面贴装元器件500，在第二芯片200贴装于重布线层300之后，将表面贴装元器件500贴装于重布线层300背向第一芯片100一侧表面；表面贴装元器件500通过重布线层300互联连接第一芯片100的互联接脚。
进一步的，还包括以下步骤：
步骤S6：参考图10，形成封装层700，封装层700形成于基板400表面，封装层700包覆第一芯片100、第二芯片200、表面贴装元器件500以及键合线600。
步骤S7：参考图11，金属植球，在基板400背向第一芯片100一侧的表面形成金属球800，金属球800通过基板400中的金属层电连接键合线600。进而电连接第一芯片100的引出接脚101，从而实现芯片和器件在基板400背向第一芯片100一侧的扇出。
本发明已通过实施例说明如上，相信本领域技术人员已可通过上述实施例了解本发明。显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种芯片三维堆叠封装结构，其特征在于，包括：
基板；
位于基板表面的第一芯片；所述第一芯片倒装于所述基板表面；所述第一芯片具有多个第一互联接脚；
位于所述第一芯片正面的重布线层；
位于所述重布线层背向所述第一芯片表面的第二芯片；所述第二芯片正装于所述重布线层，所述第二芯片具有多个第二互联接脚，所述第二互联接脚通过所述重布线层连接所述第一芯片的所述第一互联接脚；
所述第一芯片还具有多个引出接脚，所述引出接脚通过所述重布线层引出至所述重布线层背向所述第一芯片一侧表面，并进一步互联连接至所述基板。
2.根据权利要求1所述的芯片三维堆叠封装结构，其特征在于，
所述引出接脚通过所述重布线层引出至所述重布线层背向所述第一芯片一侧表面，并进一步通过键合线互联连接至所述基板。
3.根据权利要求2所述的芯片三维堆叠封装结构，其特征在于，
所述重布线层包括重叠设置的多层绝缘介质层，以及多层金属互联层；各金属互联层分别与各绝缘介质层同层设置。
4.根据权利要求3所述的芯片三维堆叠封装结构，其特征在于，
所述引出接脚引出至所述重布线层背向所述第一芯片的表面的位置，位于所述第一互联接脚引出至所述重布线层背向所述第一芯片的表面的位置的外侧。
5.根据权利要求4所述的芯片三维堆叠封装结构，其特征在于，
所述重布线层表面还设置有表面贴装元器件，所述表面贴装元器件通过所述重布线层互联连接所述第一芯片的所述互联接脚。
6.根据权利要求5所述的芯片三维堆叠封装结构，其特征在于，
所述表面贴装元器件的水平位置位于所述第二芯片和所述引出接脚引出至所述重布线层背向所述第一芯片的表面的位置之间。
7.根据权利要求5所述的芯片三维堆叠封装结构，其特征在于，还包括：
封装层；所述封装层设置于所述基板表面，所述封装层包覆所述第一芯片、所述第二芯片、所述表面贴装元器件以及所述键合线；
金属球；所述金属球设置于所述基板背向所述第一芯片一侧的表面，所述金属球通过所述基板中的金属层电连接所述键合线。
8.一种芯片三维堆叠封装结构的封装方法，其特征在于，包括以下步骤：
提供第一芯片，所述第一芯片具有多个第一互联接脚；
形成重布线层，在所述第一芯片正面形成重布线层；
贴装第二芯片，在所述重布线层背向所述第一芯片一侧表面正装贴装第二芯片；所述第二芯片具有多个第二互联接脚，所述第二互联接脚通过所述重布线层电连接所述第一芯片的所述第一互联接脚；
键合至基板，将所述第一芯片-重布线层-第二芯片的互联结构，贴装于基板表面；所述第一芯片背面贴装于所述基板；所述第一芯片还具有多个引出接脚，所述引出接脚通过所述重布线层引出至所述重布线层背向所述第一芯片一侧表面，并进一步互联连接至所述基板。
9.根据权利要求8所述的芯片三维堆叠封装结构的封装方法，其特征在于，还包括以下步骤：
贴装表面贴装元器件，在所述第二芯片贴装于所述重布线层之后，将表面贴装元器件贴装于所述重布线层背向所述第一芯片一侧表面；所述表面贴装元器件通过所述重布线层互联连接所述第一芯片的所述互联接脚。
10.根据权利要求9所述的芯片三维堆叠封装结构的封装方法，其特征在于，还包括以下步骤：
形成封装层，所述封装层形成于所述基板表面，所述封装层包覆所述第一芯片、所述第二芯片、所述表面贴装元器件以及所述键合线；
金属植球，在所述基板背向所述第一芯片一侧的表面形成金属球，所述金属球通过所述基板中的金属层电连接所述键合线。
CN202210980550.9A 2022-08-16 2022-08-16 一种芯片三维堆叠封装结构及其制造方法 Pending CN115172330A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210980550.9A CN115172330A (zh) 2022-08-16 2022-08-16 一种芯片三维堆叠封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210980550.9A CN115172330A (zh) 2022-08-16 2022-08-16 一种芯片三维堆叠封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN115172330A true CN115172330A (zh) 2022-10-11

Family

ID=83479292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210980550.9A Pending CN115172330A (zh) 2022-08-16 2022-08-16 一种芯片三维堆叠封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN115172330A (zh)

Similar Documents

Publication Publication Date Title
KR100871382B1 (ko) 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
CN107994011B (zh) 半导体封装体和制造半导体封装体的方法
TWI599009B (zh) 半導體晶片封裝元件，半導體模組，半導體封裝元件之製造方法及半導體模組之製造方法
US9917073B2 (en) Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package
KR20180055566A (ko) 관통 실리콘 비아 기술을 적용한 반도체 패키지 및 제조 방법
CN111052366A (zh) 具有保护机制的半导体装置及其相关系统、装置及方法
CN114121926A (zh) Nand封装架构的重叠管芯堆叠
CN101290929B (zh) 堆栈式芯片封装结构
CN110634848A (zh) 一种多芯片堆叠封装结构及其制作方法
CN115513168A (zh) 封装结构、封装结构的制备方法和电子设备
CN115172330A (zh) 一种芯片三维堆叠封装结构及其制造方法
CN114334851A (zh) 一种扇出型封装结构及其制备方法
CN112928107A (zh) 一种半导体封装结构及其制造方法、半导体器件
CN112908971A (zh) 一种半导体封装结构及其制造方法、半导体器件
KR100891538B1 (ko) 칩 스택 패키지
CN113169143B (zh) 半导体封装结构及其封装方法
CN113851451B (zh) 一种基于可塑性基板的芯片3d堆叠的封装结构及其制造方法
CN215600359U (zh) Pop封装结构和pop封装堆叠结构
CN210136865U (zh) 一种晶圆级封装结构
KR100851108B1 (ko) 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
CN105720036A (zh) 封装结构及其制法
CN116959999A (zh) 一种芯片封装结构及其制作方法
KR100955938B1 (ko) 메모리 모듈
TW202401693A (zh) 一種層疊式封裝
CN113192946A (zh) 一种三维堆叠芯片封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination