CN112928107A - 一种半导体封装结构及其制造方法、半导体器件 - Google Patents

一种半导体封装结构及其制造方法、半导体器件 Download PDF

Info

Publication number
CN112928107A
CN112928107A CN202110118547.1A CN202110118547A CN112928107A CN 112928107 A CN112928107 A CN 112928107A CN 202110118547 A CN202110118547 A CN 202110118547A CN 112928107 A CN112928107 A CN 112928107A
Authority
CN
China
Prior art keywords
layer
metal layer
interconnection structure
adapter plate
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110118547.1A
Other languages
English (en)
Inventor
胡文华
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd, Shanghai Xianfang Semiconductor Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN202110118547.1A priority Critical patent/CN112928107A/zh
Publication of CN112928107A publication Critical patent/CN112928107A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种封装结构和半导体器件。半导体封装结构包括：第一封装单元，第一封装单元包括：塑封层；第一互联结构层，第一互联结构层位于塑封层一侧表面，第一互联结构层包括第一金属层；第二互联结构层，第二互联结构层位于塑封层背向第一互联结构层一侧表面，第二互联结构层包括第二金属层；第一芯片，第一芯片位于第一互联结构层朝向塑封层一侧的表面，第一芯片连接第一金属层，塑封层包覆第一芯片；转接板，转接板位于塑封层中，转接板延展的平面垂直于第一互联结构层且垂直于第二互联结构层，转接板内具有转接板金属层，转接板金属层分别连接第一金属层和第二金属层。

Description

一种半导体封装结构及其制造方法、半导体器件
技术领域
本发明涉及半导体封装技术领域，具体涉及一种半导体封装结构及其制造方法、半导体器件。
背景技术
对于多层堆叠的半导体封装结构，通常使用多个导电柱实现堆叠芯片之间的互联。导电柱一般通过对介质层钻孔后填入金属，或通过电镀方法直接形成导电柱再封装。由于激光钻孔和电镀工艺的限制，实现互联的导电柱尺寸和导电柱之间的间距都较大，使得导电柱及其周围的间隔区域占据了较大的空间和面积，影响封装结构的小型化。
发明内容
因此，本发明提供一种半导体封装结构及其制造方法、半导体器件，以解决半导体封装结构导电柱及其周围的间隔区域占据空间和面积较大，影响封装结构的小型化的问题。
本发明提供一种半导体封装结构，第一封装单元，第一封装单元包括：塑封层；第一互联结构层，所述第一互联结构层位于所述塑封层一侧表面，所述第一互联结构层包括第一金属层；第二互联结构层，所述第二互联结构层位于所述塑封层背向所述第一互联结构层一侧表面，所述第二互联结构层包括第二金属层；第一芯片，所述第一芯片位于所述第一互联结构层朝向所述塑封层一侧的表面，所述第一芯片连接所述第一金属层，所述塑封层包覆所述第一芯片；转接板，所述转接板位于所述塑封层中，所述转接板延展的平面垂直于所述第一互联结构层且垂直于所述第二互联结构层，所述转接板内具有转接板金属层，所述转接板金属层分别连接所述第一金属层和所述第二金属层。
可选的，所述转接板包括板体，所述板体具有相对的第一表面和第二表面，所述第一表面和所述第二表面分别为所述板体各个表面中面积最大的两个表面，所述第一表面垂直于所述第一互联结构层且垂直于所述第二互联结构层；所述第二表面垂直于所述第一互联结构层且垂直于所述第二互联结构层；所述第一表面具有相对的第一底边和第一顶边，所述第一表面在所述第一底边一侧设置有多个第一底边接脚，所述多个第一底边接脚连接所述第一金属层；所述第一表面在所述第一顶边一侧设置有多个第一顶边接脚，所述多个第一顶边接脚连接所述第二金属层；所述转接板金属层连接所述多个第一底边接脚和所述多个第一顶边接脚；所述第二表面具有相对的第二底边和第二顶边，所述第二表面在所述第二底边一侧设置有多个第二底边接脚，所述多个第二底边接脚连接所述第一金属层；所述第二表面在所述第二顶边一侧设置有多个第二顶边接脚，所述多个第二顶边接脚连接所述第二金属层；所述转接板金属层连接所述多个第二底边接脚和所述多个第二顶边接脚。
可选的，所述多个第一底边接脚平行于所述第一底边排列，所述多个第一顶边接脚平行于所述第一顶边排列。
可选的，所述多个第二底边接脚平行于所述第二底边排列，所述多个第二顶边接脚平行于所述第二顶边排列。
可选的，所述第一芯片为多个，分别设置在所述转接板的所述第一表面一侧和所述转接板的所述第二表面一侧。
可选的，半导体封装结构还包括：第二芯片，所述第二芯片贴装于所述第一封装单元，所述第二芯片位于所述第二互联结构层背向所述第一芯片一侧表面。
可选的，半导体封装结构还包括：第二封装单元，所述第二封装单元位于所述第一封装单元的第二互联结构层背向所述第一芯片一侧，所述第二封装单元包括第三芯片，所述第三芯片电性连接所述第二金属层。
可选的，所述第一表面还设置有多个接点，所述第二表面还设置有多个接点，所述转接板金属层连接所述第一表面的多个接点和所述第二表面的多个接点；所述第一表面设置有第四元件，所述第四元件通过所述第一表面的接点连接所述转接板金属层；和/或，所述第二表面设置有第四元件，所述第四元件通过所述第二表面的接点连接所述转接板金属层；
可选的，所述第四元件为无源器件或芯片。
本发明还提供一种半导体封装结构的制造方法，包括以下步骤：形成第一封装单元；所述形成第一封装单元的步骤包括：形成塑封层；形成第一互联结构层，所述第一互联结构层位于所述塑封层一侧表面，所述第一互联结构层包括第一金属层；形成第二互联结构层，所述第二互联结构层位于所述塑封层背向所述第一互联结构层一侧表面，所述第二互联结构层包括第二金属层；贴装第一芯片，所述第一芯片位于所述第一互联结构层朝向所述塑封层一侧的表面，所述第一芯片连接所述第一金属层，所述塑封层包覆所述第一芯片；设置转接板，所述转接板位于所述塑封层中，所述转接板延展的平面垂直于所述第一互联结构层且垂直于所述第二互联结构层，所述转接板内具有转接板金属层，所述转接板金属层分别连接所述第一金属层和所述第二金属层。
可选的，所述转接板包括板体，板体具有相对的第一表面和第二表面，所述第一表面和所述第二表面分别为所述板体各个表面中面积最大的两个表面，所述第一表面垂直于所述第一互联结构层且垂直于所述第二互联结构层；所述第二表面垂直于所述第一互联结构层且垂直于所述第二互联结构层；所述第一表面具有相对的第一底边和第一顶边，所述半导体封装结构的制造方法包括还包括以下步骤：在所述第一表面的所述第一底边一侧形成多个第一底边接脚，所述多个第一底边接脚连接所述第一金属层；在所述第一表面的所述第一顶边一侧设置有多个第一顶边接脚，所述多个第一顶边接脚连接所述第二金属层；所述转接板金属层连接所述多个第一底边接脚和所述多个第一顶边接脚；所述第二表面具有相对的第二底边和第二顶边，所述半导体封装结构的制造方法还包括以下步骤：在所述第二表面的所述第二底边一侧设置有多个第二底边接脚，所述多个第二底边接脚连接所述第一金属层；在所述第二表面的所述第二顶边一侧设置有多个第二顶边接脚，所述多个第二顶边接脚连接所述第二金属层；所述转接板金属层连接所述多个第二底边接脚和所述多个第二顶边接脚。
可选的，所述形成第一封装单元的步骤为：提供第一基板，在所述第一基板上形成多个金属凸点；将所述转接板的多个第一底边接脚和多个第二底边接脚通过所述多个金属凸点焊接至所述第一基板；将所述第一芯片贴装至所述第一基板；形成所述塑封层，所述塑封层包覆所述第一芯片和所述转接板；减薄所述塑封层至所述转接板背向所述第一基板一侧表面与所述塑封层背向所述第一基板一侧表面平齐；形成所述第二互联结构层，所述第二互联结构层覆盖所述塑封层背向所述第一基板一侧表面和所述转接板背向所述第一基板一侧表面；在所述第二互联结构层背向所述第一芯片一侧表面贴装第二基板，去除所述第一基板；形成所述第一互联结构层，所述第一互联结构层覆盖所述第一芯片背向所述第二互联结构层一侧表面、所述转接板背向所述第二互联结构层一侧表面和所述塑封层背向所述第二互联结构层一侧表面；在所述第一互联结构层背向所述塑封层一侧形成焊球，所述焊球连接所述第一金属层。
可选的，半导体封装结构的制造方法还包括以下步骤：在所述第一表面形成多个接点，在所述第二表面形成多个接点，所述转接板金属层连接所述第一表面的多个接点和所述第二表面的多个接点；将第四元件贴装至所述第一表面，所述第四元件通过所述第一表面的接点连接所述转接板金属层；和/或，将第四元件贴装至所述第二表面，所述第四元件通过所述第二表面的接点连接所述转接板金属层；
可选的，所述半导体封装结构的制造方法还包括以下步骤：将第二芯片贴装于所述第一封装单元，所述第二芯片位于所述第二互联结构层背向所述第一芯片一侧表面；
可选的，所述半导体封装结构的制造方法还包括以下步骤：将第二封装单元与所述第一封装单元焊接，所述第二封装单元位于所述第一封装单元的第二互联结构层背向所述第一芯片一侧，所述第二封装单元包括第三芯片，所述第三芯片电性连接所述第二金属层。
本发明还提供一种半导体器件，包括：如上所述的半导体封装结构。
本发明技术方案，具有如下优点：
1.本发明的半导体封装结构，通过转接板垂直于第一互联结构层且垂直于第二互联结构层的设置，使得转接板立置于第一互联结构层和第二互联结构层之间的塑封层中，通过转接板取代原先多个导电柱的连接多层金属互联层的作用，立置的转接板在实现连接功能的基础上，一方面转接板可以实现比多个导电柱更密集更多层的布线；另一方面立置的转接板由于线层紧密，因而无需多个导电柱之间的间隔区，同时板体也可设置得比导电柱更窄，从而占据的空间和面积相比多个导电柱的形式更小。
2.本发明的半导体封装结构，通过第一底边接脚和第二底边接脚连接至第一金属层，第一顶边接脚和第二顶边接脚连接至第二金属层，并且转接板金属层连接多个第一底边接脚、多个第一顶边接脚，多个第二底边接脚及多个第二顶边接脚的设置，一方面实现了转接板的立置，另一方面实现了第一互联层和第二互联层之间的连接。相比多个导电柱的设置，一方面转接板可以实现比多个导电柱更密集更多层的布线；另一方面立置的转接板由于线层紧密，因而无需多个导电柱之间的间隔区，同时板体也可设置得比导电柱更窄，从而占据的空间和面积相比多个导电柱的形式更小。进一步的，多个第一底边接脚平行于第一底边排列，多个第一顶边接脚平行于第一顶边排列；多个第二底边接脚平行于第二底边排列，多个第二顶边接脚平行于第二顶边排列。平行排列的接脚易于实现焊接的均衡性，可避免因焊接不均衡发生个别接脚的断开的情况。
3.本发明的半导体封装结构，还可以包括贴装于第一封装单元的第二芯片或与第一封装单元堆叠的第二封装单元，可实现多层芯片的堆叠封装，有利于提高器件的集成度。
4.本发明的半导体封装结构，通过第一表面和第二表面设置多个连接转接板金属层的接点，还可在转接板的第一表面和/或第二表面设置第四元件，第四元件通过接点连接转接板金属层，可实现与封装结构中其他元件的互联和同侧扇出，有利于提高器件的集成度。
5.本发明提供的半导体封装结构的制造方法制造的半导体封装结构，通过转接板垂直于第一互联结构层且垂直于第二互联结构层的设置，使得转接板立置于第一互联结构层和第二互联结构层之间的塑封层中，通过转接板取代原先多个导电柱的连接多层金属互联层的作用，立置的转接板在实现连接功能的基础上，一方面转接板可以实现比多个导电柱更密集更多层的布线；另一方面立置的转接板由于线层紧密，因而无需多个导电柱之间的间隔区，同时板体也可设置得比导电柱更窄，从而占据的空间和面积相比多个导电柱的形式更小。
6.本发明提供的半导体封装结构的制造方法制造的半导体封装结构，通过形成第一底边接脚、第一顶边接脚、第二底边接脚和第二顶边接脚，第一底边接脚和第二底边接脚连接至第一金属层，第一顶边接脚和第二顶边接脚连接至第二金属层，并且转接板金属层连接多个第一底边接脚、多个第一顶边接脚，多个第二底边接脚及多个第二顶边接脚的设置，一方面实现了转接板的立置，另一方面实现了第一互联结构层和第二互联结构层之间的连接。相比多个导电柱的设置，一方面转接板可以实现比多个导电柱更密集更多层的布线；另一方面立置的转接板由于线层紧密，因而无需多个导电柱之间的间隔区，同时板体也可设置得比导电柱更窄，从而占据的空间和面积相比多个导电柱的形式更小。
7.本发明提供的半导体封装结构的制造方法制造的半导体封装结构，通过在转接板上形成多个接点，还可在转接板的第一表面和/或第二表面设置第四元件，第四元件通过接点连接转接板金属层，可实现与封装结构中其他元件的互联和同侧扇出，有利于提高器件的集成度。
8.本发明提供的半导体器件，包含如上所述的半导体封装结构，通过转接板垂直于第一互联结构层且垂直于第二互联结构层的设置，使得转接板立置于第一互联结构层和第二互联结构层之间的塑封层中，通过转接板取代原先多个导电柱的连接多层金属互联层的作用，立置的转接板在实现连接功能的基础上，一方面转接板可以实现比多个导电柱更密集更多层的布线；另一方面立置的转接板由于线层紧密，因而无需多个导电柱之间的间隔区，同时板体也可设置得比导电柱更窄，从而占据的空间和面积相比多个导电柱的形式更小。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-图15为本发明的半导体封装结构的制造过程中的阶段状态示意图。
图3为转接板第一表面一侧的侧视图；
图7为图6中所示结构的俯视图；
图10为本发明的一个实施例的结构示意图；
图11、图12、图14、图15为本发明的实施例的变形结构的示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
参考图1-图15，本实施例提供一种半导体封装结构，包括：
第一封装单元1000，第一封装单元1000包括：
塑封层310；
第一互联结构层200，第一互联结构层200位于塑封层310一侧表面，第一互联结构层200包括第一金属层201和第一绝缘介质层202；
第二互联结构层400，第二互联结构层400位于塑封层310背向第一互联结构层200一侧表面，第二互联结构层400包括第二金属层401和第二绝缘介质层402；
第一芯片100，第一芯片100位于第一互联结构层200朝向塑封层310一侧的表面，第一芯片100连接第一金属层201，塑封层310包覆第一芯片100；
转接板300，转接板300位于塑封层310中，转接板300自身延展的平面垂直于第一互联结构层200且垂直于第二互联结构层400，转接板300内具有转接板金属层(图中未示出)，转接板金属层分别连接第一金属层201和第二金属层401。
通过转接板300垂直于第一互联结构层200且垂直于第二互联结构层400的设置，使得转接板300立置于第一互联结构层200和第二互联结构层400之间的塑封层310中，通过转接板300取代原先多个导电柱的连接多层金属互联层的作用，立置的转接板300在实现连接功能的基础上，一方面转接板300可以实现比多个导电柱更密集更多层的布线；另一方面立置的转接板300由于线层紧密，因而无需多个导电柱之间的间隔区，同时转接板300自身也可设置得比导电柱更窄，从而占据的空间和面积相比多个导电柱的形式更小。
进一步的，转接板300包括板体301，板体301具有相对的第一表面和第二表面，第一表面和第二表面分别为转接板300自身各个表面中面积最大的两个表面，第一表面垂直于第一互联结构层200且垂直于第二互联结构层400；第二表面垂直于第一互联结构层200且垂直于第二互联结构层400。转接板金属层位于板体301内。
参考图3，图3以第一表面为例，第一表面具有相对的第一底边和第一顶边，第一表面在第一底边一侧设置有多个第一底边接脚3021，多个第一底边接脚3021连接第一金属层201；第一表面在第一顶边一侧设置有多个第一顶边接脚3031，多个第一顶边接脚3031连接第二金属层401；转接板金属层连接多个第一底边接脚3021和多个第一顶边接脚3031。
第二表面具有相对的第二底边和第二顶边，第二表面在第二底边一侧设置有多个第二底边接脚3022，多个第二底边接脚3022连接第一金属层201；第二表面在第二顶边一侧设置有多个第二顶边接脚3032，多个第二顶边接脚3032连接第二金属层401；转接板金属层连接多个第二底边接脚3022和多个第二顶边接脚3032。
较佳的，多个第一底边接脚3021平行于第一底边排列，多个第一顶边接脚3031平行于第一顶边排列。
较佳的，多个第二底边接脚3022平行于第二底边排列，多个第二顶边接脚3032平行于第二顶边排列。
平行排列的接脚易于实现焊接的均衡性，可避免因焊接不均衡发生个别接脚的断开的情况。
进一步的，第一芯片100可以为多个，分别设置在转接板300的第一表面一侧和转接板300的第二表面一侧。
参考图11，在一些实施例中，半导体封装结构还包括：
第二芯片600，第二芯片600贴装于第一封装单元1000，第二芯片600位于第二互联结构层400背向第一芯片100一侧表面。
具体的，第二芯片600通过接脚601连接第二金属层401，第二芯片600与第二绝缘介质层之间还设置有间隔层500。
参考图14，在另一些实施例中，半导体封装结构还包括：
第二封装单元2000，第二封装单元2000位于第一封装单元1000的第二互联结构层400背向第一芯片100一侧，第二封装单元2000包括第三芯片(为简略图示，第二封装单元2000内结构未详细示出)，第三芯片电性连接第二金属层401。
本实施例的半导体封装结构，可以包括贴装于第一封装单元1000的第二芯片600或与第一封装单元1000堆叠的第二封装单元2000，可实现多层芯片的堆叠封装，有利于提高器件的集成度。
参考图2、图12和图15，在其他一些实施例中，
第一表面还设置有多个接点304，第二表面还设置有多个接点304，转接板金属层连接第一表面的多个接点304和第二表面的多个接点304；
第一表面设置有第四元件700，第四元件通过第一表面的接点304连接转接板金属层；和/或，
第二表面设置有第四元件700，第四元件通过第二表面的接点304连接转接板金属层。
具体的，第四元件700可以为无源器件或芯片。
通过第一表面和第二表面设置多个连接转接板金属层的接点304，还可在转接板300的第一表面和/或第二表面设置第四元件700，第四元件700通过接点304连接转接板金属层，可实现与封装结构中其他元件的互联和同侧扇出，有利于提高器件的集成度。
实施例2
参考图1-图15，本实施例提供一种半导体封装结构的制造方法，包括以下步骤：
形成第一封装单元1000；形成第一封装单元1000的步骤包括：
形成塑封层310；
形成第一互联结构层200，第一互联结构层200位于塑封层310一侧表面，第一互联结构层200包括第一金属层201和第一绝缘介质层202。
形成第二互联结构层400，第二互联结构层400位于塑封层310背向第一互联结构层200一侧表面，第二互联结构层400包括第二金属层401和第二绝缘介质层402。
贴装第一芯片100，第一芯片100位于第一互联结构层200朝向塑封层310一侧的表面，第一芯片100连接第一金属层201，塑封层310包覆第一芯片100。
设置转接板300，转接板300位于塑封层310中，转接板300自身延展的平面垂直于第一互联结构层200且垂直于第二互联结构层400，转接板300内具有转接板金属层，转接板金属层分别连接第一金属层201和第二金属层401。
本实施例提供的半导体封装结构的制造方法，通过转接板300垂直于第一互联结构层200且垂直于第二互联结构层400的设置，使得转接板300立置于第一互联结构层200和第二互联结构层400之间的塑封层310中，通过转接板300取代原先多个导电柱的连接多层金属互联层的作用，立置的转接板300在实现连接功能的基础上，一方面转接板300可以实现比多个导电柱更密集更多层的布线；另一方面立置的转接板300由于线层紧密，因而无需多个导电柱之间的间隔区，同时转接板300自身也可设置得比导电柱更窄，从而占据的空间和面积相比多个导电柱的形式更小。
具体的，转接板300包括板体301，板体301具有相对的第一表面和第二表面，第一表面和第二表面分别为转接板300自身各个表面中面积最大的两个表面，第一表面垂直于第一互联结构层200且垂直于第二互联结构层400；第二表面垂直于第一互联结构层200且垂直于第二互联结构层400。
第一表面具有相对的第一底边和第一顶边，半导体封装结构的制造方法包括还包括以下步骤：参考图3，在第一表面的第一底边一侧形成多个第一底边接脚3021，多个第一底边接脚3021连接第一金属层201；在第一表面的第一顶边一侧设置有多个第一顶边接脚3031，多个第一顶边接脚3031连接第二金属层401；转接板金属层连接多个第一底边接脚3021和多个第一顶边接脚3031。
第二表面具有相对的第二底边和第二顶边，半导体封装结构的制造方法还包括以下步骤：在第二表面的第二底边一侧设置有多个第二底边接脚3022，多个第二底边接脚3022连接第一金属层201；在第二表面的第二顶边一侧设置有多个第二顶边接脚3032，多个第二顶边接脚3032连接第二金属层401；转接板金属层连接多个第二底边接脚3022和多个第二顶边接脚3032。
通过形成第一底边接脚3021、第一顶边接脚3031、第二底边接脚3022和第二顶边接脚3032，第一底边接脚3021和第二底边接脚3022连接至第一金属层201，第一顶边接脚3031和第二顶边接脚3032连接至第二金属层401，并且转接板金属层连接多个第一底边接脚3021、多个第一顶边接脚3031、多个第二底边接脚3022及多个第二顶边接脚3032的设置，一方面实现了转接板300的立置，另一方面实现了第一互联结构层200和第二互联结构层400之间的连接。相比多个导电柱的设置，一方面转接板300可以实现比多个导电柱更密集更多层的布线；另一方面立置的转接板300由于线层紧密，因而无需多个导电柱之间的间隔区，同时转接板300自身也可设置得比导电柱更窄，从而占据的空间和面积相比多个导电柱的形式更小。
具体的，本实施例的半导体封装结构的制造方法中，形成第一封装单元100的步骤为：
参考图1，提供第一基板0001，在第一基板0001上形成多个金属凸点0002。
参考图2，将转接板300的多个第一底边接脚3021和多个第二底边接脚3022通过多个金属凸点0002焊接至第一基板0001。
参考图4，将第一芯片100贴装至第一基板0001。
参考图5，形成塑封层310，塑封层310包覆第一芯片100和转接板300。
参考图6和图7，减薄塑封层310至转接板300背向第一基板0001一侧表面与塑封层310背向第一基板0001一侧表面平齐。
参考图8，形成第二互联结构层400，第二互联结构层400包括第二金属层401和第二绝缘介质层402，第二互联结构层400覆盖塑封层310背向第一基板0001一侧表面和转接板300背向第一基板0001一侧表面。
参考图9，在第二互联结构层400背向第一芯片100一侧表面贴装第二基板0003，去除第一基板0001。
参考图10，形成第一互联结构层200，第一互联结构层200包括第一金属层201和第一绝缘介质层202，第一互联结构层200覆盖第一芯片100背向第二互联结构层400一侧表面、转接板300背向第二互联结构层400一侧表面和塑封层310背向第二互联结构层400一侧表面。
继续参考图10，在第一互联结构层200背向塑封层310一侧形成焊球，焊球连接第一金属层201。
参考图2和图3，在其他一些实施例中，半导体封装结构的制造方法还包括以下步骤：
在第一表面形成多个接点304，在第二表面形成多个接点304，转接板金属层连接第一表面的多个接点304和第二表面的多个接点304。
将第四元件700贴装至第一表面，第四元件700通过第一表面的接点304连接转接板金属层；和/或，
将第四元件700贴装至第二表面，第四元件700通过第二表面的接点304连接转接板金属层。
具体的步骤为，在第一表面打孔，暴露转接板金属层，设置接点304，通过引线连接孔中暴露的转接板金属层和接点304。
通过在转接板300上形成多个接点304，还可在转接板300的第一表面和/或第二表面设置第四元件700，第四元件700通过接点304连接转接板金属层，可实现与封装结构中其他元件的互联和同侧扇出，有利于提高器件的集成度。
在其他一些实施例中，半导体封装结构的制造方法还包括以下步骤：将第二芯片600贴装于第一封装单元1000，第二芯片600位于第二互联结构层400背向第一芯片100一侧表面.
在其他一些实施例中，半导体封装结构的制造方法还包括以下步骤：
蚀刻第二绝缘介质层402，暴露部分第二金属层401。
将第二封装单元2000与第一封装单元焊接1000，第二封装单元2000位于第一封装单元1000的第二互联结构层400背向第一芯片100一侧，第二封装单元2000包括第三芯片，第三芯片电性连接第二金属层401。在图14和图15所示实施例中，第三芯片通过焊球电性连接第二金属层401。
第一封装单元1000可以根据需要，贴装位于第一封装单元1000的第二芯片600或焊接与第一封装单元1000堆叠的第二封装单元2000，可实现多层芯片的堆叠封装，有利于提高器件的集成度。
实施例3
本实施例提供一种半导体器件，包括如上述实施例1中的半导体封装结构。通过转接板垂直于第一互联结构层且垂直于第二互联结构层的设置，使得转接板立置于第一互联结构层和第二互联结构层之间的塑封层中，通过转接板取代原先多个导电柱的连接多层金属互联层的作用，立置的转接板在实现连接功能的基础上，一方面转接板可以实现比多个导电柱更密集更多层的布线；另一方面立置的转接板由于线层紧密，因而无需多个导电柱之间的间隔区，同时板体也可设置得比导电柱更窄，从而占据的空间和面积相比多个导电柱的形式更小。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：
第一封装单元，第一封装单元包括：
塑封层；
第一互联结构层，所述第一互联结构层位于所述塑封层一侧表面，所述第一互联结构层包括第一金属层；
第二互联结构层，所述第二互联结构层位于所述塑封层背向所述第一互联结构层一侧表面，所述第二互联结构层包括第二金属层；
第一芯片，所述第一芯片位于所述第一互联结构层朝向所述塑封层一侧的表面，所述第一芯片连接所述第一金属层，所述塑封层包覆所述第一芯片；
转接板，所述转接板位于所述塑封层中，所述转接板延展的平面垂直于所述第一互联结构层且垂直于所述第二互联结构层，所述转接板内具有转接板金属层，所述转接板金属层分别连接所述第一金属层和所述第二金属层。
2.根据权利要求1所述的半导体封装结构，其特征在于，
所述转接板包括板体，所述板体具有相对的第一表面和第二表面，所述第一表面和所述第二表面分别为所述板体各个表面中面积最大的两个表面，所述第一表面垂直于所述第一互联结构层且垂直于所述第二互联结构层；所述第二表面垂直于所述第一互联结构层且垂直于所述第二互联结构层；
所述第一表面具有相对的第一底边和第一顶边，所述第一表面在所述第一底边一侧设置有多个第一底边接脚，所述多个第一底边接脚连接所述第一金属层；所述第一表面在所述第一顶边一侧设置有多个第一顶边接脚，所述多个第一顶边接脚连接所述第二金属层；所述转接板金属层连接所述多个第一底边接脚和所述多个第一顶边接脚；
所述第二表面具有相对的第二底边和第二顶边，所述第二表面在所述第二底边一侧设置有多个第二底边接脚，所述多个第二底边接脚连接所述第一金属层；所述第二表面在所述第二顶边一侧设置有多个第二顶边接脚，所述多个第二顶边接脚连接所述第二金属层；所述转接板金属层连接所述多个第二底边接脚和所述多个第二顶边接脚；
优选的，所述多个第一底边接脚平行于所述第一底边排列，所述多个第一顶边接脚平行于所述第一顶边排列；
优选的，所述多个第二底边接脚平行于所述第二底边排列，所述多个第二顶边接脚平行于所述第二顶边排列；
优选的，所述第一芯片为多个，分别设置在所述转接板的所述第一表面一侧和所述转接板的所述第二表面一侧。
3.根据权利要求2所述的半导体封装结构，其特征在于，还包括：
第二芯片，所述第二芯片贴装于所述第一封装单元，所述第二芯片位于所述第二互联结构层背向所述第一芯片一侧表面。
4.根据权利要求2所述的半导体封装结构，其特征在于，还包括：
第二封装单元，所述第二封装单元位于所述第一封装单元的第二互联结构层背向所述第一芯片一侧，所述第二封装单元包括第三芯片，所述第三芯片电性连接所述第二金属层。
5.根据权利要求2-4中任一项所述的半导体封装结构，其特征在于，
所述第一表面还设置有多个接点，所述第二表面还设置有多个接点，所述转接板金属层连接所述第一表面的多个接点和所述第二表面的多个接点；
所述第一表面设置有第四元件，所述第四元件通过所述第一表面的接点连接所述转接板金属层；和/或，
所述第二表面设置有第四元件，所述第四元件通过所述第二表面的接点连接所述转接板金属层；
优选的，所述第四元件为无源器件或芯片。
6.一种半导体封装结构的制造方法，其特征在于，包括以下步骤：
形成第一封装单元；所述形成第一封装单元的步骤包括：
形成塑封层；
形成第一互联结构层，所述第一互联结构层位于所述塑封层一侧表面，所述第一互联结构层包括第一金属层；
形成第二互联结构层，所述第二互联结构层位于所述塑封层背向所述第一互联结构层一侧表面，所述第二互联结构层包括第二金属层；
贴装第一芯片，所述第一芯片位于所述第一互联结构层朝向所述塑封层一侧的表面，所述第一芯片连接所述第一金属层，所述塑封层包覆所述第一芯片；
设置转接板，所述转接板位于所述塑封层中，所述转接板延展的平面垂直于所述第一互联结构层且垂直于所述第二互联结构层，所述转接板内具有转接板金属层，所述转接板金属层分别连接所述第一金属层和所述第二金属层。
7.根据权利要求6所述的半导体封装结构的制造方法，其特征在于，
所述转接板包括板体，板体具有相对的第一表面和第二表面，所述第一表面和所述第二表面分别为所述板体各个表面中面积最大的两个表面，所述第一表面垂直于所述第一互联结构层且垂直于所述第二互联结构层；所述第二表面垂直于所述第一互联结构层且垂直于所述第二互联结构层；
所述第一表面具有相对的第一底边和第一顶边，所述半导体封装结构的制造方法包括还包括以下步骤：在所述第一表面的所述第一底边一侧形成多个第一底边接脚，所述多个第一底边接脚连接所述第一金属层；在所述第一表面的所述第一顶边一侧设置有多个第一顶边接脚，所述多个第一顶边接脚连接所述第二金属层；所述转接板金属层连接所述多个第一底边接脚和所述多个第一顶边接脚；
所述第二表面具有相对的第二底边和第二顶边，所述半导体封装结构的制造方法还包括以下步骤：在所述第二表面的所述第二底边一侧设置有多个第二底边接脚，所述多个第二底边接脚连接所述第一金属层；在所述第二表面的所述第二顶边一侧设置有多个第二顶边接脚，所述多个第二顶边接脚连接所述第二金属层；所述转接板金属层连接所述多个第二底边接脚和所述多个第二顶边接脚。
8.根据权利要求7所述的半导体封装结构的制造方法，其特征在于，
所述形成第一封装单元的步骤为：
提供第一基板，在所述第一基板上形成多个金属凸点；
将所述转接板的多个第一底边接脚和多个第二底边接脚通过所述多个金属凸点焊接至所述第一基板；
将所述第一芯片贴装至所述第一基板；
形成所述塑封层，所述塑封层包覆所述第一芯片和所述转接板；
减薄所述塑封层至所述转接板背向所述第一基板一侧表面与所述塑封层背向所述第一基板一侧表面平齐；
形成所述第二互联结构层，所述第二互联结构层覆盖所述塑封层背向所述第一基板一侧表面和所述转接板背向所述第一基板一侧表面；
在所述第二互联结构层背向所述第一芯片一侧表面贴装第二基板，去除所述第一基板；
形成所述第一互联结构层，所述第一互联结构层覆盖所述第一芯片背向所述第二互联结构层一侧表面、所述转接板背向所述第二互联结构层一侧表面和所述塑封层背向所述第二互联结构层一侧表面；
在所述第一互联结构层背向所述塑封层一侧形成焊球，所述焊球连接所述第一金属层。
9.根据权利要求7或8所述的半导体封装结构的制造方法，其特征在于，还包括以下步骤：
在所述第一表面形成多个接点，在所述第二表面形成多个接点，所述转接板金属层连接所述第一表面的多个接点和所述第二表面的多个接点；
将第四元件贴装至所述第一表面，所述第四元件通过所述第一表面的接点连接所述转接板金属层；和/或，
将第四元件贴装至所述第二表面，所述第四元件通过所述第二表面的接点连接所述转接板金属层；
优选的，所述半导体封装结构的制造方法还包括以下步骤：将第二芯片贴装于所述第一封装单元，所述第二芯片位于所述第二互联结构层背向所述第一芯片一侧表面；
优选的，所述半导体封装结构的制造方法还包括以下步骤：将第二封装单元与所述第一封装单元焊接，所述第二封装单元位于所述第一封装单元的第二互联结构层背向所述第一芯片一侧，所述第二封装单元包括第三芯片，所述第三芯片电性连接所述第二金属层。
10.一种半导体器件，其特征在于，包括：
如权利要求1-5中任一项所述的半导体封装结构。
CN202110118547.1A 2021-01-28 2021-01-28 一种半导体封装结构及其制造方法、半导体器件 Withdrawn CN112928107A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110118547.1A CN112928107A (zh) 2021-01-28 2021-01-28 一种半导体封装结构及其制造方法、半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110118547.1A CN112928107A (zh) 2021-01-28 2021-01-28 一种半导体封装结构及其制造方法、半导体器件

Publications (1)

Publication Number Publication Date
CN112928107A true CN112928107A (zh) 2021-06-08

Family

ID=76168026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110118547.1A Withdrawn CN112928107A (zh) 2021-01-28 2021-01-28 一种半导体封装结构及其制造方法、半导体器件

Country Status (1)

Country Link
CN (1) CN112928107A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257782A (zh) * 2021-07-14 2021-08-13 北京壁仞科技开发有限公司 半导体封装结构及封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257782A (zh) * 2021-07-14 2021-08-13 北京壁仞科技开发有限公司 半导体封装结构及封装方法

Similar Documents

Publication Publication Date Title
US11152296B2 (en) Semiconductor package and manufacturing method thereof
US9743530B2 (en) Chip capacitors
US7939920B2 (en) Multiple die integrated circuit package
US7352058B2 (en) Methods for a multiple die integrated circuit package
US7550857B1 (en) Stacked redistribution layer (RDL) die assembly package
KR100610170B1 (ko) 반도체 장치 및 그 제조 방법
US7545029B2 (en) Stack microelectronic assemblies
KR100881182B1 (ko) 웨이퍼 사이에 형성된 디커플링 커패시터, 그 디커플링커패시터를 포함하는 웨이퍼 스택 패키지, 및 그 패키지제조 방법
US7829990B1 (en) Stackable semiconductor package including laminate interposer
US7642632B2 (en) Pad redistribution chip for compactness, method of manufacturing the same, and stacked package using the same
JP2008147598A (ja) 積層型パッケージ及びその製造方法
KR101409648B1 (ko) 집적회로 패키지 및 그 제조방법
US8582314B2 (en) Interconnection structure, interposer, semiconductor package, and method of manufacturing interconnection structure
EP2880684B1 (en) Microelectronic assembly
CN110634838A (zh) 一种超薄扇出型封装结构及其制作方法
CN112928107A (zh) 一种半导体封装结构及其制造方法、半导体器件
JP2006202997A (ja) 半導体装置およびその製造方法
CN112908971A (zh) 一种半导体封装结构及其制造方法、半导体器件
JP3781998B2 (ja) 積層型半導体装置の製造方法
US11721686B2 (en) Semiconductor package structure and packaging method thereof
CN210136865U (zh) 一种晶圆级封装结构
US20230290746A1 (en) Semiconductor package with integrated capacitors
US20220293748A1 (en) Method for Manufacturing Semiconductor Device and Semiconductor Device
CN115172330A (zh) 一种芯片三维堆叠封装结构及其制造方法
CN116978880A (zh) 一种芯片封装结构及芯片封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20210608

WW01 Invention patent application withdrawn after publication