CN116978880A - 一种芯片封装结构及芯片封装方法 - Google Patents

一种芯片封装结构及芯片封装方法 Download PDF

Info

Publication number
CN116978880A
CN116978880A CN202310724529.7A CN202310724529A CN116978880A CN 116978880 A CN116978880 A CN 116978880A CN 202310724529 A CN202310724529 A CN 202310724529A CN 116978880 A CN116978880 A CN 116978880A
Authority
CN
China
Prior art keywords
chip
substrate
side wall
rewiring
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310724529.7A
Other languages
English (en)
Inventor
黄玉龙
许荣峰
林哲民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Qipule Chip Technology Co ltd
Original Assignee
Shenzhen Qipule Chip Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Qipule Chip Technology Co ltd filed Critical Shenzhen Qipule Chip Technology Co ltd
Priority to CN202310724529.7A priority Critical patent/CN116978880A/zh
Publication of CN116978880A publication Critical patent/CN116978880A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明提供一种芯片封装结构及芯片封装方法，芯片封装结构包括:基板；位于所述基板上的第一芯片，所述第一芯片包括第一芯片本体和位于第一芯片本体的有源面一侧的第一重布线结构，所述第一重布线结构背离所述第一芯片本体的一侧表面与基板电学连接；所述第一重布线结构包括若干层第一介质层和若干层第一重布线，第一重布线位于第一介质层中；所述第一介质层的侧壁暴露出至少部分第一重布线的端面，第一介质层的侧壁暴露出的第一重布线的端面作为第一侧面焊盘区；第二芯片，所述第二芯片的有源面与所述第一重布线结构的侧壁相对设置，第二芯片与所述第一侧面焊盘区电连接。所述芯片封装结构的集成度提高。

Description

一种芯片封装结构及芯片封装方法
技术领域
本发明涉及半导体技术领域，具体涉及一种芯片封装结构及芯片封装方法。
背景技术
当前的半导体封装结构，常见的是芯片在XY平面平铺或者呈XY放置状态下堆叠，该平铺方式比较方便进行组装加工。虽然三维堆叠的半导体封装结构能对集成度有提高，但是还是不能满足当前对于封装集成度的进一步提高的要求。
发明内容
本发明提供一种芯片封装结构及芯片封装方法，以克服现有技术中芯片封装结构集成度低的问题。
本发明提供一种芯片封装结构，包括:基板；位于所述基板上的第一芯片，所述第一芯片包括第一芯片本体和位于第一芯片本体的有源面一侧的第一重布线结构，所述第一重布线结构背离所述第一芯片本体的一侧表面与基板电学连接；所述第一重布线结构包括若干层第一介质层和若干层第一重布线，第一重布线位于第一介质层中；所述第一介质层的侧壁暴露出至少部分第一重布线的端面，第一介质层的侧壁暴露出的第一重布线的端面作为第一侧面焊盘区；第二芯片，所述第二芯片的有源面与所述第一重布线结构的侧壁相对设置，第二芯片与所述第一侧面焊盘区电连接。
可选的，所述第一芯片还包括：位于所述第一重布线结构背离所述第一芯片本体的一侧表面的第一焊球；所述第一焊球与所述基板朝向所述第一芯片的一侧表面连接。
可选的，还包括：第一保护结构，所述第一保护结构位于第一芯片本体和基板之间且包封所述第一焊球。
可选的，所述第二芯片包括第二芯片本体和位于第二芯片本体一侧表面的第二导电柱；所述第二导电柱通过第二焊接层与所述第一侧面焊盘区连接。
可选的，还包括：第二保护结构，所述第二保护结构位于第二芯片本体和第一重布线结构的侧壁之间且包封所述第二导电柱和第二焊接层。
可选的，所述第一介质层的侧壁暴露出的第一重布线的端面的形状为矩形或圆形。
可选的，每一层的第一介质层的厚度为25微米至40微米；每一层的第一重布线的厚度为15微米至25微米。
可选的，每个第一侧面焊盘区在垂直于基板的上表面的尺寸为15微米～25微米；相邻的第一侧面焊盘区之间的间隔为25微米至40微米。
可选的，所述基板包括：绝缘基板本体和位于绝缘基板本体中的第二布线层；所述绝缘基板本体的侧壁表面暴露出至少部分第二布线层的端面，绝缘基板本体的侧壁暴露出的第二布线层的端面作为第二侧面焊盘区；所述芯片封装结构还包括：第三芯片，所述第三芯片的有源面与所述基板的侧壁相对设置，第三芯片与所述第二侧面焊盘区电连接。
可选的，所述第三芯片包括第三芯片本体和位于第三芯片本体一侧表面的第三导电柱；所述第三导电柱通过第三焊接层与所述第二侧面焊盘区连接。
可选的，还包括：第三保护结构，所述第三保护结构位于第三芯片本体和基板的侧壁之间且包封所述第三导电柱和第三焊接层。
本发明还提供一种芯片封装方法，包括：提供基板、第一芯片和第二芯片，所述第一芯片包括第一芯片本体和位于第一芯片本体的有源面一侧的第一重布线结构；所述第一重布线结构包括若干层第一介质层和若干层第一重布线，第一重布线位于第一介质层中；所述第一介质层的侧壁暴露出至少部分第一重布线的端面，第一介质层的侧壁暴露出的第一重布线的端面作为第一侧面焊盘区；将所述第二芯片的有源面与所述第一重布线结构的侧壁相对设置且与所述第一侧面焊盘区电连接；将第一芯片倒装在所述基板上，所述第一重布线结构背离所述第一芯片本体的一侧表面与基板电学连接。
可选的，还包括：提供第一治具，所述第一治具中具有第一容纳槽；将所述第二芯片的有源面与所述第一重布线结构的侧壁相对设置且与所述第一侧面焊盘区电连接之前，且将第一芯片倒装在所述基板上之前，将第一芯片竖直放置在所述第一容纳槽中，所述第一芯片的有源面朝向所述第一容纳槽的侧壁，所述第一容纳槽的开口暴露出第一侧面焊盘区；将所述第二芯片的有源面与所述第一重布线结构的侧壁相对设置且与所述第一侧面焊盘区电连接之后，且将第一芯片倒装在所述基板上之前，将第一芯片从第一容纳槽中取出。
可选的，所述基板包括：绝缘基板本体和位于绝缘基板本体中的第二布线层；所述绝缘基板本体的侧壁表面暴露出至少部分第二布线层的端面，绝缘基板本体的侧壁暴露出的第二布线层的端面作为第二侧面焊盘区；所述芯片封装方法还包括：提供第三芯片；将所述第三芯片的有源面与所述基板的侧壁相对设置且将第三芯片与所述第二侧面焊盘区电连接。
可选的，所述第三芯片包括第三芯片本体和位于第三芯片本体一侧表面的第三导电柱；将所述第三芯片的有源面与所述基板的侧壁相对设置且将第三芯片与所述第二侧面焊盘区电连接的步骤为：将所述第三导电柱通过第三焊接层与所述第二侧面焊盘区连接。
可选的，还包括：在第三芯片本体和基板的侧壁之间形成包封所述第三导电柱和第三焊接层的第三保护结构。
可选的，还包括：提供第二治具，所述第二治具中具有第二容纳槽；将所述第三芯片的有源面与所述基板的侧壁相对设置且将第三芯片与所述第二侧面焊盘区电连接之前，将基板和第一芯片竖直放置在第二容纳槽中，基板的背面朝向所述第二容纳槽的侧壁，所述第二容纳槽的开口暴露出第二侧面焊盘区；将所述第三芯片的有源面与所述基板的侧壁相对设置且将第三芯片与所述第二侧面焊盘区电连接之后，将基板和第一芯片从第二容纳槽中取出。
可选的，所述第一芯片还包括：位于所述第一重布线结构背离所述第一芯片本体的一侧表面的第一焊球；将第一芯片倒装在所述基板上，所述第一重布线结构背离所述第一芯片本体的一侧表面与基板电学连接的步骤为：将所述第一焊球与所述基板朝向所述第一芯片的一侧表面焊接在一起。
可选的，还包括：在第一芯片本体和基板之间形成包封所述第一焊球的第一保护结构。
可选的，所述第二芯片包括第二芯片本体和位于第二芯片本体一侧表面的第二导电柱；将所述第二芯片的有源面与所述第一重布线结构的侧壁相对设置且与所述第一侧面焊盘区电连接的步骤为：将所述第二导电柱通过第二焊接层与所述第一侧面焊盘区连接。
可选的，还包括：在第二芯片本体和第一重布线结构的侧壁之间形成包封所述第二导电柱和第二焊接层的第二保护结构。
本发明的技术方案具有以下有益效果：
本发明的技术方案提供的芯片封装结构，第一芯片本体通过第一重布线结构和所述基板电连接。第二芯片与所述第一重布线结构的第一侧面焊盘区电连接，第二芯片通过第一重布线结构和所述基板电连接。这样实现了第一芯片和第二芯片均与基板电连接。由于所述第二芯片的有源面与所述第一重布线结构的侧壁相对设置，使得第二芯片无需占用基板的面积，且第二芯片竖直放置使得整个芯片封装结构的更加紧凑，减少封装体积，利于芯片封装结构的小型化。提高了芯片封装结构的集成度。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例提供的一种芯片封装结构的结构示意图；
图2至图9为本发明一实施例提供的一种芯片封装过程的结构示意图；
图10为本发明另一实施例提供的一种芯片封装结构的结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本实施例提供一种芯片封装结构，参考图1，包括：
基板200；
位于所述基板200上的第一芯片100，所述第一芯片100包括第一芯片本体110和位于第一芯片本体110的有源面一侧的第一重布线结构120，所述第一重布线结构120背离所述第一芯片本体110的一侧表面与基板200电学连接；
所述第一重布线结构120包括若干层第一介质层121和若干层第一重布线122，第一重布线122位于第一介质层121中；所述第一介质层121的侧壁暴露出至少部分第一重布线122的端面，第一介质层121的侧壁暴露出的第一重布线122的端面作为第一侧面焊盘区；
第二芯片300，所述第二芯片300的有源面与所述第一重布线结构120的侧壁相对设置，第二芯片300与所述第一侧面焊盘区电连接。
本实施例中，第一芯片本体110通过第一重布线结构120和所述基板200电连接。第二芯片300与所述第一重布线结构120的第一侧面焊盘区电连接，第二芯片300通过第一重布线结构120和所述基板200电连接。这样实现了第一芯片100和第二芯片300均与基板200电连接。由于所述第二芯片300的有源面与所述第一重布线结构120的侧壁相对设置，使得第二芯片300无需占用基板200的面积，且第二芯片300竖直放置使得整个芯片封装结构的更加紧凑，减少封装体积，利于芯片封装结构的小型化。提高了芯片封装结构的集成度。
所述基板200为能起到电学连接功能的基板。
所述第一芯片100还包括：位于所述第一重布线结构120背离所述第一芯片本体110的一侧表面的第一焊球130；所述第一焊球130与所述基板200朝向所述第一芯片100的一侧表面连接。
所述芯片封装结构还包括：第一保护结构140，所述第一保护结构140位于第一芯片本体110和基板200之间且包封所述第一焊球130。
所述第一保护结构140的材料包括底部填充材料、模塑底部填充胶(moldingunderfill，MUF)、模塑化合物、环氧树脂或树脂。第一保护结构140保护第一焊球130，提高第一芯片本体110和基板200之间互联的可靠性。
所述第二芯片300包括第二芯片本体310和位于第二芯片本体310一侧表面的第二导电柱320；所述第二导电柱320通过第二焊接层330与所述第一侧面焊盘区连接。
所述芯片封装结构还包括：第二保护结构340，所述第二保护结构340位于第二芯片本体310和第一重布线结构120的侧壁之间且包封所述第二导电柱320和第二焊接层330。
所述第二保护结构340的材料包括底部填充材料、模塑底部填充胶(moldingunderfill，MUF)、模塑化合物、环氧树脂或树脂。第二保护结构340保护第二导电柱320和第二焊接层330，提高第二芯片本体310和基板200之间互联的可靠性。
所述第一重布线结构120中，第一介质层121可以为若干层，第一重布线122可以为若干层。
在一个实施例中，所述第一介质层121的侧壁暴露出的第一重布线122的端面的形状为矩形或圆形。
在一个实施例中，每一层的第一介质层的厚度为25微米至40微米；每一层的第一重布线的厚度为15微米至25微米。
在一个实施例中，每个第一侧面焊盘区在垂直于基板的上表面的尺寸为15微米～25微米，例如15微米、20微米或25微米。所述第一介质层121的侧壁暴露出的第一重布线122的端面的面积的设置为第二导电柱320的焊接提供了较为充分的焊接面积，同时，第一介质层121的侧壁暴露出的第一重布线122的端面的面积不至于过大，使得第一重布线结构120的厚度不至于过大。
在一个实施例中，相邻的第一侧面焊盘区之间的间隔为25微米至40微米。相邻的第一侧面焊盘区之间的间隔对应第二芯片的相邻的第二导电柱320之间的间隔。
所述基板200包括：绝缘基板本体和位于绝缘基板本体中的第二布线层(未图示)；所述绝缘基板本体的侧壁表面暴露出至少部分第二布线层的端面，绝缘基板本体的侧壁暴露出的第二布线层的端面作为第二侧面焊盘区。所述芯片封装结构还包括：第三芯片400，所述第三芯片400的有源面与所述基板200的侧壁相对设置，第三芯片400与所述第二侧面焊盘区电连接。
在一个实施例中，第二布线层为若干层。
在一个实施例中，每一层的第二布线层的厚度为15微米至25微米，例如15微米、20微米或25微米。
在一个实施例中，相邻的第二侧面焊盘区之间的间隔为25微米至40微米，例如25微米、30微米或40微米。
所述第三芯片400包括第三芯片本体410和位于第三芯片本体410一侧表面的第三导电柱420；所述第三导电柱420通过第三焊接层430与所述第二侧面焊盘区连接。
所述芯片封装结构还包括：第三保护结构440，所述第三保护结构440位于第三芯片本体410和基板200的侧壁之间且包封所述第三导电柱420和第三焊接层430。
所述第三保护结构440的材料包括底部填充材料、模塑底部填充胶(moldingunderfill，MUF)、模塑化合物、环氧树脂或树脂。第三保护结构440保护第三导电柱420和第三焊接层430，提高第三芯片本体410和基板200之间互联的可靠性。
本实施例中，还包括：无源元件220，设置在所述基板200的一侧且与基板200电连接；所述无源元件220与所述第一芯片100位于基板200的同一侧间隔设置。所述无源元件220包括电容或电阻。
实施例2
本实施例提供一种芯片封装方法，包括：提供基板、第一芯片和第二芯片，所述第一芯片包括第一芯片本体和位于第一芯片本体的有源面一侧的第一重布线结构；所述第一重布线结构包括若干层第一介质层和若干层第一重布线，第一重布线位于第一介质层中；所述第一介质层的侧壁暴露出至少部分第一重布线的端面，第一介质层的侧壁暴露出的第一重布线的端面作为第一侧面焊盘区；将所述第二芯片的有源面与所述第一重布线结构的侧壁相对设置且与所述第一侧面焊盘区电连接；将第一芯片倒装在所述基板上，所述第一重布线结构背离所述第一芯片本体的一侧表面与基板电学连接。
在一个实施例中，将所述第二芯片的有源面与所述第一重布线结构的侧壁相对设置且与所述第一侧面焊盘区电连接之后，将第一芯片倒装在所述基板上。在另一个实施例中，将第一芯片倒装在所述基板上之后，将所述第二芯片的有源面与所述第一重布线结构的侧壁相对设置且与所述第一侧面焊盘区电连接。
所述第一芯片还包括：位于所述第一重布线结构背离所述第一芯片本体的一侧表面的第一焊球。将第一芯片倒装在所述基板上，所述第一重布线结构背离所述第一芯片本体的一侧表面与基板电学连接的步骤为：将所述第一焊球与所述基板朝向所述第一芯片的一侧表面焊接在一起；还包括：在第一芯片本体和基板之间形成包封所述第一焊球的第一保护结构。
所述第二芯片包括第二芯片本体和位于第二芯片本体一侧表面的第二导电柱。将所述第二芯片的有源面与所述第一重布线结构的侧壁相对设置且与所述第一侧面焊盘区电连接的步骤为：将所述第二导电柱通过第二焊接层与所述第一侧面焊盘区连接。还包括：在第二芯片本体和第一重布线结构的侧壁之间形成包封所述第二导电柱和第二焊接层的第二保护结构。
本实施例中，以将所述第二芯片的有源面与所述第一重布线结构的侧壁相对设置且与所述第一侧面焊盘区电连接之后，将第一芯片倒装在所述基板上为示例。
下面参考图2至图9详细介绍芯片封装方法。
参考图2，提供基板200。
所述基板200包括：绝缘基板本体和位于绝缘基板本体中的第二布线层；所述绝缘基板本体的侧壁表面暴露出至少部分第二布线层的端面，绝缘基板本体的侧壁暴露出的第二布线层的端面作为第二侧面焊盘区。
在一个实施例中，第二布线层为若干层。
在一个实施例中，每一层的第二布线层的厚度为15微米至25微米，例如15微米、20微米或25微米。
在一个实施例中，相邻的第二侧面焊盘区之间的间隔为25微米至40微米，例如25微米、30微米或40微米。
参考图3，提供第一芯片100。
所述第一芯片100包括第一芯片本体110和位于第一芯片本体110的有源面一侧的第一重布线结构120；所述第一重布线结构120包括若干层第一介质层121和若干层第一重布线122，第一重布线122位于第一介质层121中；所述第一介质层121的侧壁暴露出至少部分第一重布线122的端面，第一介质层121的侧壁暴露出的第一重布线122的端面作为第一侧面焊盘区。
所述第一芯片100还包括：位于所述第一重布线结构120背离所述第一芯片本体110的一侧表面的第一焊球130。
在一个实施例中，所述第一介质层121的侧壁暴露出的第一重布线122的端面的形状为矩形或圆形。
在一个实施例中，每一层的第一介质层的厚度为25微米至40微米；每一层的第一重布线的厚度为15微米至25微米。
在一个实施例中，相邻的第一侧面焊盘区之间的间隔为25微米至40微米。
在一个实施例中，所述第一芯片100的厚度为175微米～775微米。
所述第一芯片本体110的背面经过了减薄处理。
参考图4，提供第二芯片300。
所述第二芯片300包括第二芯片本体310和位于第二芯片本体310一侧表面的第二导电柱320。
所述第二芯片本体310的有源面具有第二芯片内置焊盘，所述第二导电柱320与第二芯片内置焊盘连接。
参考图5，提供第一治具500，所述第一治具500中具有第一容纳槽510。
所述第一容纳槽510用于容纳第一芯片100。
所述第一容纳槽510的宽度对应第一芯片100的厚度。
接着，将第一芯片100竖直放置在所述第一容纳槽510中，所述第一芯片100的有源面朝向所述第一容纳槽510的侧壁，所述第一容纳槽510的开口暴露出第一侧面焊盘区；参考图6，将第一芯片100竖直放置在所述第一容纳槽510中之后，将所述第二芯片300的有源面与所述第一重布线结构120的侧壁相对设置且与所述第一侧面焊盘区电连接。
将所述第二芯片300的有源面与所述第一重布线结构120的侧壁相对设置且与所述第一侧面焊盘区电连接的步骤为：将所述第二导电柱320通过第二焊接层330与所述第一侧面焊盘区连接。
在一个实施例中，第二导电柱320和第二焊接层330在垂直于第一重布线结构120的侧壁的方向上的尺寸为25微米～40微米。
参考图7，本实施例中，还包括：在第二芯片本体310和第一重布线结构120的侧壁之间形成包封所述第二导电柱320和第二焊接层330的第二保护结构340。
接着，将所述第二芯片300的有源面与所述第一重布线结构120的侧壁相对设置且与所述第一侧面焊盘区电连接之后，将第一芯片100从第一容纳槽510中取出。
参考图8，将第一芯片100从第一容纳槽510中取出之后，将第一芯片100倒装在所述基板200上，所述第一重布线结构120背离所述第一芯片本体110的一侧表面与基板200电学连接。
将第一芯片100倒装在所述基板200上，所述第一重布线结构120背离所述第一芯片本体110的一侧表面与基板200电学连接的步骤为：将所述第一焊球130与所述基板200朝向所述第一芯片100的一侧表面焊接在一起。
参考图9，还包括：在第一芯片本体110和基板200之间形成包封所述第一焊球130的第一保护结构140。
参考图10，提供第三芯片400；将所述第三芯片400的有源面与所述基板200的侧壁相对设置且将第三芯片400与所述第二侧面焊盘区电连接。
所述第三芯片400包括第三芯片本体410和位于第三芯片本体410一侧表面的第三导电柱420。
将所述第三芯片400的有源面与所述基板200的侧壁相对设置且将第三芯片400与所述第二侧面焊盘区电连接的步骤为：将所述第三导电柱420通过第三焊接层430与所述第二侧面焊盘区连接。
本实施例中，还包括：在第三芯片本体410和基板200的侧壁之间形成包封所述第三导电柱420和第三焊接层430的第三保护结构440。
所述芯片封装方法还包括：提供第二治具(未图示)，所述第二治具中具有第二容纳槽；将所述第三芯片的有源面与所述基板的侧壁相对设置且将第三芯片与所述第二侧面焊盘区电连接之前，将基板和第一芯片竖直放置在第二容纳槽中，基板的背面朝向所述第二容纳槽的侧壁，所述第二容纳槽的开口暴露出第二侧面焊盘区；将所述第三芯片的有源面与所述基板的侧壁相对设置且将第三芯片与所述第二侧面焊盘区电连接之后，将基板和第一芯片从第二容纳槽中取出。
实施例3
本实施例提供另一种芯片封装结构，本实施例的芯片封装结构与实施例1的芯片封装结构区别在于：基板包括：绝缘基板本体和位于绝缘基板本体中的第二布线层；绝缘基板本体的侧壁表面不暴露出第二布线层的端面或者暴露出至少部分第二布线层的端面；未设置第三芯片。其他的结构均与实施例的芯片封装结构对应的部分相同。
实施例4
本实施例提供另一种芯片封装方法，本实施例的芯片封装方法与实施例2的芯片封装方法的区别在于：基板包括：绝缘基板本体和位于绝缘基板本体中的第二布线层；绝缘基板本体的侧壁表面不暴露出第二布线层的端面或者暴露出至少部分第二布线层的端面；未提供第三芯片，也未将第三芯片与所述第二侧面焊盘区电连接。未形成第三保护结构。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (13)

1.一种芯片封装结构，其特征在于，包括:
基板；
位于所述基板上的第一芯片，所述第一芯片包括第一芯片本体和位于第一芯片本体的有源面一侧的第一重布线结构，所述第一重布线结构背离所述第一芯片本体的一侧表面与基板电学连接；
所述第一重布线结构包括若干层第一介质层和若干层第一重布线，第一重布线位于第一介质层中；所述第一介质层的侧壁暴露出至少部分第一重布线的端面，第一介质层的侧壁暴露出的第一重布线的端面作为第一侧面焊盘区；
第二芯片，所述第二芯片的有源面与所述第一重布线结构的侧壁相对设置，第二芯片与所述第一侧面焊盘区电连接。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述第一芯片还包括：位于所述第一重布线结构背离所述第一芯片本体的一侧表面的第一焊球；所述第一焊球与所述基板朝向所述第一芯片的一侧表面连接；
优选的，还包括：第一保护结构，所述第一保护结构位于第一芯片本体和基板之间且包封所述第一焊球。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述第二芯片包括第二芯片本体和位于第二芯片本体一侧表面的第二导电柱；所述第二导电柱通过第二焊接层与所述第一侧面焊盘区连接；
优选的，还包括：第二保护结构，所述第二保护结构位于第二芯片本体和第一重布线结构的侧壁之间且包封所述第二导电柱和第二焊接层。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述第一介质层的侧壁暴露出的第一重布线的端面的形状为矩形或圆形。
5.根据权利要求1所述的芯片封装结构，其特征在于，每一层的第一介质层的厚度为25微米至40微米；每一层的第一重布线的厚度为15微米至25微米。
6.根据权利要求1所述的芯片封装结构，其特征在于，每个第一侧面焊盘区在垂直于基板的上表面的尺寸为15微米～25微米；相邻的第一侧面焊盘区之间的间隔为25微米至40微米。
7.根据权利要求1所述的芯片封装结构，其特征在于，所述基板包括：绝缘基板本体和位于绝缘基板本体中的第二布线层；所述绝缘基板本体的侧壁表面暴露出至少部分第二布线层的端面，绝缘基板本体的侧壁暴露出的第二布线层的端面作为第二侧面焊盘区；所述芯片封装结构还包括：第三芯片，所述第三芯片的有源面与所述基板的侧壁相对设置，第三芯片与所述第二侧面焊盘区电连接；
优选的，所述第三芯片包括第三芯片本体和位于第三芯片本体一侧表面的第三导电柱；所述第三导电柱通过第三焊接层与所述第二侧面焊盘区连接；
优选的，还包括：第三保护结构，所述第三保护结构位于第三芯片本体和基板的侧壁之间且包封所述第三导电柱和第三焊接层。
8.一种芯片封装方法，其特征在于，包括：
提供基板、第一芯片和第二芯片，所述第一芯片包括第一芯片本体和位于第一芯片本体的有源面一侧的第一重布线结构；所述第一重布线结构包括若干层第一介质层和若干层第一重布线，第一重布线位于第一介质层中；所述第一介质层的侧壁暴露出至少部分第一重布线的端面，第一介质层的侧壁暴露出的第一重布线的端面作为第一侧面焊盘区；
将所述第二芯片的有源面与所述第一重布线结构的侧壁相对设置且与所述第一侧面焊盘区电连接；
将第一芯片倒装在所述基板上，所述第一重布线结构背离所述第一芯片本体的一侧表面与基板电学连接。
9.根据权利要求8所述的芯片封装方法，其特征在于，还包括：提供第一治具，所述第一治具中具有第一容纳槽；将所述第二芯片的有源面与所述第一重布线结构的侧壁相对设置且与所述第一侧面焊盘区电连接之前，且将第一芯片倒装在所述基板上之前，将第一芯片竖直放置在所述第一容纳槽中，所述第一芯片的有源面朝向所述第一容纳槽的侧壁，所述第一容纳槽的开口暴露出第一侧面焊盘区；将所述第二芯片的有源面与所述第一重布线结构的侧壁相对设置且与所述第一侧面焊盘区电连接之后，且将第一芯片倒装在所述基板上之前，将第一芯片从第一容纳槽中取出。
10.根据权利要求9所述的芯片封装方法，其特征在于，所述基板包括：绝缘基板本体和位于绝缘基板本体中的第二布线层；所述绝缘基板本体的侧壁表面暴露出至少部分第二布线层的端面，绝缘基板本体的侧壁暴露出的第二布线层的端面作为第二侧面焊盘区；
所述芯片封装方法还包括：提供第三芯片；将所述第三芯片的有源面与所述基板的侧壁相对设置且将第三芯片与所述第二侧面焊盘区电连接；
优选的，所述第三芯片包括第三芯片本体和位于第三芯片本体一侧表面的第三导电柱；将所述第三芯片的有源面与所述基板的侧壁相对设置且将第三芯片与所述第二侧面焊盘区电连接的步骤为：将所述第三导电柱通过第三焊接层与所述第二侧面焊盘区连接；
优选的，还包括：在第三芯片本体和基板的侧壁之间形成包封所述第三导电柱和第三焊接层的第三保护结构。
11.根据权利要求10所述的芯片封装方法，其特征在于，还包括：提供第二治具，所述第二治具中具有第二容纳槽；将所述第三芯片的有源面与所述基板的侧壁相对设置且将第三芯片与所述第二侧面焊盘区电连接之前，将基板和第一芯片竖直放置在第二容纳槽中，基板的背面朝向所述第二容纳槽的侧壁，所述第二容纳槽的开口暴露出第二侧面焊盘区；将所述第三芯片的有源面与所述基板的侧壁相对设置且将第三芯片与所述第二侧面焊盘区电连接之后，将基板和第一芯片从第二容纳槽中取出。
12.根据权利要求8所述的芯片封装方法，其特征在于，所述第一芯片还包括：位于所述第一重布线结构背离所述第一芯片本体的一侧表面的第一焊球；
将第一芯片倒装在所述基板上，所述第一重布线结构背离所述第一芯片本体的一侧表面与基板电学连接的步骤为：将所述第一焊球与所述基板朝向所述第一芯片的一侧表面焊接在一起；
优选的，还包括：在第一芯片本体和基板之间形成包封所述第一焊球的第一保护结构。
13.根据权利要求8所述的芯片封装方法，其特征在于，所述第二芯片包括第二芯片本体和位于第二芯片本体一侧表面的第二导电柱；
将所述第二芯片的有源面与所述第一重布线结构的侧壁相对设置且与所述第一侧面焊盘区电连接的步骤为：将所述第二导电柱通过第二焊接层与所述第一侧面焊盘区连接；
优选的，还包括：在第二芯片本体和第一重布线结构的侧壁之间形成包封所述第二导电柱和第二焊接层的第二保护结构。
CN202310724529.7A 2023-06-16 2023-06-16 一种芯片封装结构及芯片封装方法 Pending CN116978880A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310724529.7A CN116978880A (zh) 2023-06-16 2023-06-16 一种芯片封装结构及芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310724529.7A CN116978880A (zh) 2023-06-16 2023-06-16 一种芯片封装结构及芯片封装方法

Publications (1)

Publication Number Publication Date
CN116978880A true CN116978880A (zh) 2023-10-31

Family

ID=88482340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310724529.7A Pending CN116978880A (zh) 2023-06-16 2023-06-16 一种芯片封装结构及芯片封装方法

Country Status (1)

Country Link
CN (1) CN116978880A (zh)

Similar Documents

Publication Publication Date Title
US11469208B2 (en) Method of manufacturing semiconductor package structure
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
US6906415B2 (en) Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US6777797B2 (en) Stacked multi-chip package, process for fabrication of chip structuring package, and process for wire-bonding
US7573136B2 (en) Semiconductor device assemblies and packages including multiple semiconductor device components
JP2967344B2 (ja) 積層型半導体パッケージモジュール及び積層型半導体パッケージモジュールの製造方法
US6710455B2 (en) Electronic component with at least two stacked semiconductor chips and method for fabricating the electronic component
CN113130464B (zh) 封装结构及其制造方法
CN107658274B (zh) 半导体封装结构及其制造方法
US20050017336A1 (en) [multi-chip package]
US9917073B2 (en) Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package
CN111052366A (zh) 具有保护机制的半导体装置及其相关系统、装置及方法
CN110634838A (zh) 一种超薄扇出型封装结构及其制作方法
CN116072637A (zh) 半导体封装
CN115910977A (zh) 半导体封装
US20030042591A1 (en) Electronic component with at least two stacked semiconductor chips, and fabrication method
KR101078722B1 (ko) 스택 패키지 및 그의 제조방법
CN114334851A (zh) 一种扇出型封装结构及其制备方法
CN114325965B (zh) 一种光芯片和电芯片的封装结构及其制备方法
CN116978880A (zh) 一种芯片封装结构及芯片封装方法
CN116798962A (zh) 电子封装件及其制法
CN112928107A (zh) 一种半导体封装结构及其制造方法、半导体器件
CN210136865U (zh) 一种晶圆级封装结构
CN113851451B (zh) 一种基于可塑性基板的芯片3d堆叠的封装结构及其制造方法
CN219085972U (zh) 封装结构和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination