CN210136865U - 一种晶圆级封装结构 - Google Patents
一种晶圆级封装结构 Download PDFInfo
- Publication number
- CN210136865U CN210136865U CN201921106679.7U CN201921106679U CN210136865U CN 210136865 U CN210136865 U CN 210136865U CN 201921106679 U CN201921106679 U CN 201921106679U CN 210136865 U CN210136865 U CN 210136865U
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- functional layer
- wafer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型公开了一种晶圆级封装结构,包括:晶圆,晶圆包括层叠设置的衬底和功能层,功能层远离衬底的第一表面和与衬底接触的第二表面均设置有焊盘;衬底形成有至少一个穿透衬底的导电通孔,至少一个导电通孔与功能层第二表面的焊盘电连接;功能层的第一表面和衬底远离功能层的第一表面均具有电性导出结构。本实用新型实施例提供的晶圆级封装结构,通过在晶圆功能层的第一表面和第二表面设置焊盘,在晶圆衬底制作至少一个导电通孔,并利用导电通孔将功能层第二表面焊盘的电性导出晶圆,从而使得晶圆上下表面均可以与外界芯片或电路板等实现电性连接,解决了现有技术中单面布线的晶圆在三维封装中需要额外进行打线,增加制作工艺的技术问题。
Description
技术领域
本实用新型涉及电子封装领域,具体涉及一种晶圆级封装结构。
背景技术
随着电子产品向更薄、更轻、更高引脚密度、更低成本、系统集成方面发展,采用单颗功能芯片封装技术已经无法满足产业需求,而扇出晶圆级封装技术的出现为封装行业向低成本封装发展提供了契机。这样,扇出晶圆级技术目前正在发展成为下一代主要的封装技术。
目前,现有的晶圆封装一般均在衬底一侧进行布线,布线层和介质层数的增加无疑会使得晶圆的翘曲度增加,影响后续的封装可靠性;此外,单面布线的晶圆在空间利用率更高的三维堆叠、多层堆叠封装过程中无疑会需要额外进行打线或者制作导电柱等扇出型封装工艺,不仅增加了制作成本和工艺复杂性,同时也不利于封装密度的提高。
实用新型内容
有鉴于此,本实用新型提供了一种晶圆级封装结构,以解决现有技术中单面布线的晶圆在三维封装中需要额外进行打线,增加制作工艺的技术问题。
本实用新型提出的技术方案如下:
本实用新型实施例提供一种晶圆级封装结构,包括:晶圆,所述晶圆包括层叠设置的衬底和功能层,所述功能层远离衬底的第一表面和与衬底接触的第二表面均设置有焊盘;所述衬底形成有至少一个穿透所述衬底的导电通孔,至少一个所述导电通孔与所述功能层第二表面的焊盘电连接;所述功能层的第一表面和所述衬底远离所述功能层的第一表面均具有电性导出结构。
可选地,所述电性导出结构为焊球、金属凸点或导电胶中的任意一种。
可选地,晶圆级封装结构还包括:第一布线层,设置在所述功能层的第一表面,所述第一布线层的导线中的至少部分与所述功能层第一表面的焊盘电连接。
可选地,所述第一布线层包括多层层叠设置的金属布线层和介质层,所述第一布线层中的金属布线层与所述功能层的第一表面接触,所述第一布线层远离所述功能层的表面为介质层,所述介质层的表面具有第一开口结构,露出所述金属布线层。
可选地,晶圆级封装结构还包括:第二布线层,设置在所述衬底的第一表面,所述第二布线层的导线中的至少部分与至少一个所述导电通孔电连接。
可选地,所述第二布线层包括多层层叠设置的金属布线层和介质层,所述第二布线层中的金属布线层与所述衬底的第一表面接触,所述第二布线层远离所述衬底的表面为介质层,所述介质层的表面具有第二开口结构,露出所述金属布线层。
可选地。晶圆级封装结构还包括:氧化层,设置在所述导电通孔和所述衬底之间,所述氧化层覆盖所述衬底的第一表面。
可选地,所述导电通孔的轴向垂直所述功能层的第一表面。
可选地,所述导电通孔内填充导电金属柱。
可选地,所述导电金金属柱的材料为钛、钽、铬、钨、铜、铝、镍、金中的一种或多种。
本实用新型技术方案,具有如下优点:
本实用新型实施例提供的晶圆级封装结构,通过在晶圆功能层的第一表面和第二表面设置焊盘,在晶圆衬底制作至少一个导电通孔,并利用导电通孔将功能层第二表面焊盘的电性导出晶圆,从而使得晶圆上下表面均可以与外界芯片或电路板等实现电性连接,解决了现有技术中单面布线的晶圆在三维封装中需要额外进行打线,增加制作工艺的技术问题。
本实用新型实施例提供的晶圆级封装结构,通过在晶圆两侧设置第一布线层和第二布线层,平衡了应力分布,能够有效改善晶圆翘曲;同时第一布线层和第二布线层的设置可以使得接触面积更大,更易于散热。
附图说明
为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本实用新型的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型实施例晶圆级封装结构的结构示意图;
图2A至图2I为本实用新型实施例的晶圆级封装结构制备方法中得到的结构示意图。
具体实施方式
下面将结合附图对本实用新型的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在本实用新型的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本实用新型的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,还可以是两个元件内部的连通,可以是无线连接,也可以是有线连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
此外,下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本实用新型实施例提供了一种晶圆级封装结构,如图1所示,该晶圆级封装结构包括:
晶圆10,晶圆10包括层叠设置的衬底101和功能层102,功能层102 远离衬底101的第一表面和与衬底101接触的第二表面均设置有焊盘103;衬底形成有至少一个穿透衬底的导电通孔11,至少一个导电通孔11与功能层102第二表面的焊盘103电连接;功能层102的第一表面和衬底101远离功能层102的第一表面均具有电性导出结构。其中,功能层102内具有二极管等功能元件。衬底101的材料可以是硅、锗或IT0玻璃中的一种,本申请对此不做限定。
本实用新型实施例提供的晶圆级封装结构,通过在晶圆功能层的第一表面和第二表面设置焊盘,在晶圆衬底制作至少一个导电通孔,并利用导电通孔将功能层第二表面焊盘的电性导出晶圆,从而使得晶圆上下表面均可以与外界芯片或电路板等实现电性连接,解决了现有技术中单面布线的晶圆在三维封装中需要额外进行打线,增加制作工艺的技术问题。
作为本实用新型实施例的一种可选实施方式,晶圆中电性导出结构为焊球、金属凸点或导电胶中的任意一种,本申请对此不做限定。具体地,焊球等电性导出结构可以设置在功能层第一表面焊盘上,同时还可以设置在衬底第一表面的导电通孔上,从而将晶圆功能层第一表面和第二表面的电性引出至晶圆的上下表面。
作为本实用新型实施例的一种可选实施方式,该晶圆级封装结构还包括:第一布线层12,设置在功能层102的第一表面,第一布线层12的导线中的至少部分与功能层102第一表面的焊盘电连接。可选地,第一布线层12可以包括介质层和金属布线层,介质层可以由聚酰亚胺、PBO、环氧树脂等材料组成,金属布线层的材料可以是铜、铝、金、镍、钯、银等金属材料。第一布线层12也可以包括多层介质层和金属布线层。
其中,第一布线层12中的金属布线层与功能层102的第一表面接触,且该金属布线层与功能层102第一表面的焊盘103电连接,第一布线层12 远离功能层102的表面为介质层,介质层的表面具有第一开口结构,露出金属布线层。具体地,第一焊球121等电性导出结构还可以设置在介质层的开口结构中,并与金属布线层电连接。
作为本实用新型实施例的一种可选实施方式,该晶圆级封装结构还包括:第二布线层13,设置在衬底101的第一表面,第二布线层13的导线中的至少部分与至少一个导电通孔11电连接。可选地,第二布线层13可以包括介质层和金属布线层,介质层可以由聚酰亚胺、PBO、环氧树脂等材料组成,金属布线层的材料可以是铜、铝、金、镍、钯、银等金属材料。第二布线层13也可以包括多层介质层和金属布线层。
其中,第二布线层13中的金属布线层与衬底101的第一表面接触,且该金属布线层与衬底101第一表面的导电通孔11电连接,第二布线层13 远离衬底101的表面为介质层,介质层的表面具有第二开口结构,露出金属布线层。具体地,第二焊球131等电性导出结构还可以设置在介质层的开口结构中,并与金属布线层电连接。
作为本实用新型实施例的一种可选实施方式,该晶圆级封装结构还包括:氧化层14,设置在导电通孔11和衬底101之间,氧化层14覆盖衬底 101的第一表面。具体地,当衬底材料为硅衬底时,氧化层14可以实现导电通孔11和衬底101之间的绝缘。
作为本实用新型实施例的一种可选实施方式,导电通孔11的轴向垂直功能层102的第一表面。导电通孔11内可以填充导电金属柱。导电金金属柱的材料可以是钛、钽、铬、钨、铜、铝、镍、金中的一种或多种。可选地,导电通孔内还可以填充其他导电材料,本申请对此不做限定。
本实用新型实施例提供的晶圆级封装结构,通过在晶圆两侧设置第一布线层和第二布线层,平衡了应力分布,能够有效改善晶圆翘曲;同时第一布线层和第二布线层的设置可以使得接触面积更大,更易于散热。
作为本实用新型实施例的一种可选实施方式,本实用新型实施例提供的晶圆级封装结构可以采用以下步骤制备:
S101:提供一晶圆10,晶圆10包括层叠设置的衬底101和功能层102,功能层102远离衬底101的第一表面和与衬底101接触的第二表面均设置有焊盘103;经过步骤S101后的结构如图2A所示。
S102:在功能层102的第一表面制备第一布线层12,第一布线层12的导线中的至少部分与功能层102第一表面的焊盘103电连接。可选地,第一布线层12可以包括介质层和金属布线层,其中,第一布线层12中的金属布线层与功能层102的第一表面接触,且该金属布线层与功能层102第一表面的焊盘103电连接;第一布线层12远离功能层102的表面为介质层;经步骤S102后的结构如图2B所示。
S103:在第一布线层12表面的介质层上采用刻蚀等工艺制作第一开口结构,露出第一布线层12中的金属布线层。经步骤S103后的结构如图2C 所示。
S104:在第一开口结构处制作焊料层并回流,得到第一焊球121,第一焊球121与第一布线层12露出的金属布线层电连接。具体地,第一焊球121 也可以是其他的导电结构,本申请对此不做限定。经步骤S104后的结构如图2D所示。
S105:对衬底101进行减薄,减薄后衬底厚度可根据实际需求而定。减薄的工艺可以是研磨、干法或湿法刻蚀中的一种或几种结合,本申请对此不做限定。
S106:在衬底101的第一表面形成通孔,使得功能层102第二表面的焊盘103露出,并在通孔及衬底101的第一表面制备氧化层14,氧化层14 覆盖衬底101的第一表面及通孔的侧壁(通孔的顶部没有覆盖氧化层14,可以使得功能层102第二表面的焊盘103露出),经过步骤S106后的结构如图2E所示。
S107:在通孔中填充导电金属柱,导电金属柱与功能层102第二表面的焊盘103电连接,且导电金属柱的高度可以与衬底101第一表面的氧化层14持平,导电金金属柱的材料可以是钛、钽、铬、钨、铜、铝、镍、金中的一种或多种,本申请对此不做限定。经过步骤S107后的结构如图2F 所示。
S108:在衬底101第一表面的氧化层14上制备第二布线层13,第二布线层13的导线中的至少部分与导电金属柱电连接。可选地,第二布线层13 可以包括介质层和金属布线层,其中,第二布线层13中的金属布线层与衬底101的第一表面接触,且该金属布线层与导电金属柱电连接;第二布线层13远离衬底101的表面为介质层;经步骤S108后的结构如图2G所示。
S109:在第二布线层13表面的介质层上采用刻蚀等工艺制作第二开口结构,露出第二布线层13中的金属布线层。经步骤S109后的结构如图2H 所示。
S110:在第二开口结构处制作焊料层并回流,得到第二焊球131,第二焊球131与第二布线层13露出的金属布线层电连接。具体地,第二焊球131 也可以是其他的导电结构,本申请对此不做限定。经步骤S110后的结构如图2I所示。
上述晶圆级封装结构的制备方法,可以减少芯片在后续堆叠封装过程中的封装步骤和工艺难度,同时还可以降低封装成本以及后续的封装体积。
虽然关于示例实施例及其优点已经详细说明,但是本领域技术人员可以在不脱离本实用新型的精神和所附权利要求限定的保护范围的情况下对这些实施例进行各种变化、替换和修改,这样的修改和变型均落入由所附权利要求所限定的范围之内。对于其他例子,本领域的普通技术人员应当容易理解在保持本实用新型保护范围内的同时,工艺步骤的次序可以变化。
此外,本实用新型的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本实用新型的公开内容,作为本领域的普通技术人员将容易地理解,对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤,其中它们执行与本实用新型描述的对应实施例大体相同的功能或者获得大体相同的结果,依照本实用新型可以对它们进行应用。因此,本实用新型所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
Claims (10)
1.一种晶圆级封装结构,其特征在于,包括:
晶圆,所述晶圆包括层叠设置的衬底和功能层,所述功能层远离衬底的第一表面和与衬底接触的第二表面均设置有焊盘;所述衬底形成有至少一个穿透所述衬底的导电通孔,至少一个所述导电通孔与所述功能层第二表面的焊盘电连接;所述功能层的第一表面和所述衬底远离所述功能层的第一表面均具有电性导出结构。
2.根据权利要求1所述的晶圆级封装结构,其特征在于,所述电性导出结构为焊球、金属凸点或导电胶中的任意一种。
3.根据权利要求1所述的晶圆级封装结构,其特征在于,还包括:
第一布线层,设置在所述功能层的第一表面,所述第一布线层的导线中的至少部分与所述功能层第一表面的焊盘电连接。
4.根据权利要求3所述的晶圆级封装结构,其特征在于,所述第一布线层包括多层层叠设置的金属布线层和介质层,所述第一布线层中的金属布线层与所述功能层的第一表面接触,所述第一布线层远离所述功能层的表面为介质层,所述介质层的表面具有第一开口结构,露出所述金属布线层。
5.根据权利要求1所述的晶圆级封装结构,其特征在于,还包括:
第二布线层,设置在所述衬底的第一表面,所述第二布线层的导线中的至少部分与至少一个所述导电通孔电连接。
6.根据权利要求5所述的晶圆级封装结构,其特征在于,所述第二布线层包括多层层叠设置的金属布线层和介质层,所述第二布线层中的金属布线层与所述衬底的第一表面接触,所述第二布线层远离所述衬底的表面为介质层,所述介质层的表面具有第二开口结构,露出所述金属布线层。
7.根据权利要求1所述的晶圆级封装结构,其特征在于,还包括:
氧化层,设置在所述导电通孔和所述衬底之间,所述氧化层覆盖所述衬底的第一表面。
8.根据权利要求1所述的晶圆级封装结构,其特征在于,所述导电通孔的轴向垂直所述功能层的第一表面。
9.根据权利要求1所述的晶圆级封装结构,其特征在于,所述导电通孔内填充导电金属柱。
10.根据权利要求9所述的晶圆级封装结构,其特征在于,所述导电金金属柱的材料为钛、钽、铬、钨、铜、铝、镍、金中的一种或多种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921106679.7U CN210136865U (zh) | 2019-07-15 | 2019-07-15 | 一种晶圆级封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921106679.7U CN210136865U (zh) | 2019-07-15 | 2019-07-15 | 一种晶圆级封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210136865U true CN210136865U (zh) | 2020-03-10 |
Family
ID=69708564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921106679.7U Active CN210136865U (zh) | 2019-07-15 | 2019-07-15 | 一种晶圆级封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210136865U (zh) |
-
2019
- 2019-07-15 CN CN201921106679.7U patent/CN210136865U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107799499B (zh) | 半导体封装结构及其制造方法 | |
JP6263573B2 (ja) | 積層電子デバイスとその製造方法 | |
US7563640B2 (en) | Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof | |
US7906842B2 (en) | Wafer level system in package and fabrication method thereof | |
CN113130464B (zh) | 封装结构及其制造方法 | |
KR20080038035A (ko) | 반도체 패키지 및 적층형 반도체 패키지 | |
US20170005023A1 (en) | Electronic package and fabrication method thereof | |
KR20140058268A (ko) | 반도체 디바이스 및 그 제조 방법 | |
US9859130B2 (en) | Manufacturing method of interposed substrate | |
TWI754586B (zh) | 電子封裝件及其製法 | |
CN107403785B (zh) | 电子封装件及其制法 | |
EP2880684B1 (en) | Microelectronic assembly | |
KR20230063426A (ko) | 반도체 패키지 및 그 제조방법 | |
US20220359425A1 (en) | Semiconductor device package and method of manufacturing the same | |
JP4379693B2 (ja) | 半導体装置およびその製造方法 | |
CN110634848A (zh) | 一种多芯片堆叠封装结构及其制作方法 | |
CN113410215A (zh) | 半导体封装结构及其制备方法 | |
CN116798993A (zh) | 封装结构及其形成方法 | |
JP4028211B2 (ja) | 半導体装置 | |
CN210136865U (zh) | 一种晶圆级封装结构 | |
KR20170082359A (ko) | 반도체 디바이스 및 그 제조 방법 | |
CN118039572A (zh) | 电子封装件及其制法 | |
CN114334851A (zh) | 一种扇出型封装结构及其制备方法 | |
CN213635974U (zh) | 一种芯片封装结构 | |
TW202339130A (zh) | 電子封裝件及其製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |