CN113192946A - 一种三维堆叠芯片封装结构及封装方法 - Google Patents

Abstract

本发明提供一种三维堆叠芯片封装结构及封装方法，三维堆叠芯片封装结构包括：第一芯片，第一芯片的正面设置有若干第一导电连接件；第四芯片，所述第四芯片位于所述第一芯片的部分区域上，所述第四芯片的正面设置有若干第四导电连接件，部分所述第四导电连接件与部分所述第一导电连接件连接。第一芯片与第四芯片之间的连接路线短，有利于降低芯片互联之间的传输损耗，适用于高频等严苛的应用场景，且由于第一导电连接件和第四导电连接件直接连接，因此第一导电连接件和第四导电连接件之间无需设置重布线，因此使得芯片的集成密度提高，三维堆叠芯片封装结构的集成密度提高。

Description

一种三维堆叠芯片封装结构及封装方法

技术领域

本发明涉及芯片封装技术领域，具体涉及一种三维堆叠芯片封装结构及封装方法。

背景技术

随着微电子技术的不断进步，集成电路的特征尺寸不断缩小，互连密度不断提高，对封装体的尺寸要求也越来越严格，而如何将多种不同的芯片高密度集成封装在一个尽可能小的模组中，无疑是如今芯片封装领域小型化潮流中的一个主要方向。

目前业内主流的扇出型封装技术，通常是先将芯片重构成晶圆，然后在该晶圆上进行重新布线来实现芯片的扇出封装(例如eWLB)，多种不同芯片的集成封装当然也可以以此方式进行，但该方案尚存在如下问题：(1)多种芯片均是二维形式平铺在载板上，相对来说对三维方向的利用率不足，二维上的封装面积势必较大，不利于更小型化的要求；(2)芯片之间均通过重布线层来进行连接，势必会增加芯片之间的互联传输损耗，不能适用于高频等更加严苛的应用场景。

发明内容

因此，本发明要解决的技术问题在于克服现有技术中多芯片封装结构存在集成密度低且芯片之间的互联传输损耗大的问题，从而提供一种三维堆叠芯片封装结构及封装方法。

本发明提供一种三维堆叠芯片封装结构，包括：第一芯片，第一芯片的正面设置有若干第一导电连接件；第四芯片，所述第四芯片位于所述第一芯片的部分区域上，所述第四芯片的正面设置有若干第四导电连接件，部分所述第四导电连接件与部分所述第一导电连接件连接。

可选的，还包括：第二芯片，所述第二芯片的正面设置有若干第二导电连接件，第二芯片位于第一芯片的侧部且与第一芯片间隔，所述第二芯片和所述第一芯片的正面朝向相同；所述第四芯片自第一芯片的部分区域上延伸至第二芯片的部分区域上，部分所述第四导电连接件与部分所述第二导电连接件连接。

可选的，还包括：第三芯片，所述第三芯片位于所述第一芯片和所述第二芯片之间，所述第三芯片的正面设置有若干第三导电连接件，且所述第三芯片与所述第一芯片的正面朝向相同；所述第三芯片在第一方向上的尺寸大于第一芯片在第一方向上的尺寸且大于第二芯片在第一方向上的尺寸，第一方向垂直于自第一芯片至第二芯片的排布方向且平行于第一芯片、第二芯片和第三芯片的正面；所述第四芯片自所述第一芯片的部分区域上横跨所述第三芯片延伸至所述第二芯片的部分区域上，部分所述第四导电连接件与部分所述第三导电连接件连接。

可选的，还包括：第一塑封层，所述第一塑封层位于所述第一芯片、所述第二芯片和所述第三芯片的侧部；所述第一塑封层朝向所述第四芯片的表面至所述第一芯片的背面之间的距离小于或者等于所述第一导电连接件的顶面至所述第一芯片的背面之间的距离，所述第一塑封层朝向所述第四芯片的表面至所述第二芯片的背面之间的距离小于或者等于所述第二导电连接件的顶面至所述第二芯片的背面之间的距离；所述第一塑封层朝向所述第四芯片的表面至所述第三芯片的背面之间的距离小于或者等于所述第三导电连接件的顶面至所述第三芯片的背面之间的距离；第二塑封层，所述第二塑封层位于所述第一塑封层上且包围所述第四芯片。

可选的，还包括：位于所述第二塑封层中的第一导电柱，所述第一导电柱位于所述第四芯片的侧部且与部分所述第一导电连接件连接；位于所述第二塑封层中的第二导电柱，所述第二导电柱位于所述第四芯片的侧部且与部分所述第二导电连接件连接；位于所述第二塑封层中的第三导电柱，所述第三导电柱位于所述第四芯片的侧部且与部分所述第三导电连接件连接。

可选的，还包括：重布线层，所述重布线层位于所述第二塑封层背向所述第一塑封层的一侧表面，所述重布线层与所述第一导电柱、所述第二导电柱和所述第三导电柱电学连接。

可选的，所述第一导电连接件为第一焊盘，所述第二导电连接件为第二焊盘，所述第三导电连接件为第三焊盘；所述第四导电连接件为焊球连接件；或者，所述第一导电连接件为第一焊球，所述第二导电连接件为第二焊球，所述第三导电连接件为第三焊球；所述第四导电连接件为焊盘连接件。

本发明还提供一种三维堆叠芯片封装结构的封装方法，包括如下步骤：提供第一芯片和第四芯片，所述第一芯片的正面设置有若干第一导电连接件，所述第四芯片的正面设置有若干第四导电连接件；将所述第四芯片设置在所述第一芯片的部分区域上，部分所述第四导电连接件与部分所述第一导电连接件连接。

可选的，还包括：提供第二芯片，所述第二芯片的正面设置有若干第二导电连接件；在将所述第四芯片设置在所述第一芯片的部分区域上之前，设置所述第一芯片和所述第二芯片的排布位置，所述第二芯片位于所述第一芯片的侧部且与所述第一芯片间隔，所述第二芯片和所述第一芯片的正面朝向相同；将所述第四芯片设置在所述第一芯片的部分区域上的过程中，所述第四芯片还延伸至第二芯片的部分区域上，部分所述第四导电连接件与部分所述第二导电连接件连接。

可选的，还包括：提供第三芯片，所述第三芯片的正面设置有若干第三导电连接件；将所述第四芯片设置在所述第一芯片的部分区域上之前，将所述第三芯片设置于所述第一芯片和所述第二芯片之间，且第三芯片与所述第一芯片的正面朝向相同；所述第三芯片在第一方向上的尺寸大于第一芯片在第一方向上的尺寸且大于第二芯片在第一方向上的尺寸，第一方向垂直于自第一芯片至第二芯片的排布方向且平行于第一芯片、第二芯片和第三芯片的正面；将所述第四芯片设置在所述第一芯片的部分区域上的过程中，所述第四芯片自所述第一芯片的部分区域上横跨所述第三芯片延伸至所述第二芯片的部分区域上，部分所述第四导电连接件与部分所述第三导电连接件连接。

可选的，还包括：提供临时载片；在所述临时载片一侧的表面形成临时键合层；将所述第一芯片正贴装在所述临时键合层背向所述临时载片一侧的部分表面，所述第一导电连接件位于所述第一芯片背向所述临时键合层的一侧；将所述第二芯片正贴装在所述第一芯片侧部的所述临时键合层的部分表面，所述第二导电连接件位于所述第二芯片背向所述临时键合层的一侧；将所述第三芯片正贴装在所述第一芯片和所述第二芯片之间的所述临时键合层的部分表面，所述第三导电连接件位于所述第三芯片背向所述临时键合层的一侧；将所述第四芯片设置在所述第一芯片的部分区域上的过程中，所述第四芯片自所述第一芯片的部分区域上横跨所述第三芯片延伸至所述第二芯片的部分区域上的步骤为：将所述第四芯片倒装在所述第一芯片的部分区域上、所述第三芯片的部分区域上和所述第二芯片的部分区域上；将所述第四芯片倒装在所述第一芯片的部分区域上、所述第三芯片的部分区域上和所述第二芯片的部分区域上之后，去除所述临时键合层和所述临时载片。

可选的，还包括：将所述第四芯片倒装在所述第一芯片的部分区域上、所述第三芯片的部分区域上和所述第二芯片的部分区域上之前，在所述临时键合层上形成包裹所述第一芯片、所述第二芯片和所述第三芯片的侧壁的第一塑封层，且所述第一塑封层暴露出所述第一导电连接件、所述第二导电连接件和所述第三导电连接件的顶面；将所述第四芯片倒装在所述第一芯片的部分区域上、所述第三芯片的部分区域上和所述第二芯片的部分区域上之后，在所述第一塑封层上形成包覆所述第四芯片的第二塑封层；在所述第二塑封层中形成第一导电柱，所述第一导电柱位于所述第四芯片的侧部且与部分所述第一导电连接件连接；在所述第二塑封层中形成第二导电柱，所述第二导电柱位于所述第四芯片的侧部且与部分所述第二导电连接件连接；在所述第二塑封层中形成第三导电柱，所述第三导电柱位于所述第四芯片的侧部且与部分所述第三导电连接件连接；去除所述临时键合层和所述临时载片的步骤在形成所述第一导电柱、所述第二导电柱和所述第三导电柱之后进行。

可选的，还包括：在所述第二塑封层和所述第四芯片背向所述第一塑封层一侧的表面形成重布线层，所述重布线层与所述第一导电柱、所述第二导电柱和所述第三导电柱电学连接；在所述重布线层背向所述第二塑封层的一侧设置焊球；去除所述临时键合层和所述临时载片的步骤在设置所述焊球之后进行。

可选的，所述第一导电连接件为第一焊盘，所述第二导电连接件为第二焊盘，所述第三导电连接件为第三焊盘；所述第四导电连接件为焊球连接件；或者，所述第一导电连接件为第一焊球，所述第二导电连接件为第二焊球，所述第三导电连接件为第三焊球；所述第四导电连接件为焊盘连接件。

本发明的技术方案具有以下有益效果：

1.本发明提供的三维堆叠芯片封装结构，第四芯片在第一芯片的部分区域上，部分第四导电连接件与部分第一导电连接件连接，第四芯片可以直接通过第四导电连接件与第一芯片电学连接，第一芯片与第四芯片之间的连接路线短，有利于降低芯片互联之间的传输损耗，适用于高频等严苛的应用场景；由于第一导电连接件和第四导电连接件直接连接，因此第一导电连接件和第四导电连接件之间无需设置重布线，因此使得芯片的集成密度提高，三维堆叠芯片封装结构的集成密度提高。

2.进一步，第四芯片部分位于第一芯片上，第四芯片部分位于第二芯片上，第一芯片和第二芯片支撑第四芯片，使得第四芯片的位置更加稳定。由于部分所述第四导电连接件与部分所述第二导电连接件连接，因此第二芯片与第四芯片之间的连接路线短，有利于降低第二芯片与第四芯片之间的传输损耗，第二导电连接件和第四导电连接件之间无需设置重布线，因此使得三维堆叠芯片封装结构的集成密度提高。

3.进一步，第四芯片部分位于第一芯片上，第四芯片部分位于第二芯片上，第四芯片部分位于第三芯片上，第一芯片、第二芯片和第三芯片支撑第四芯片，使得第四芯片的位置更加稳定。由于部分第四导电连接件与部分第三导电连接件连接，因此第三芯片与第四芯片之间的连接路线短，有利于降低第三芯片与第四芯片之间的传输损耗。第二导电连接件和第四导电连接件之间无需设置重布线，且第三芯片位于第一芯片和第二芯片之间，充分的了利用了第一芯片和第二芯片之间的空间，因此使得三维堆叠芯片封装结构的集成密度提高。

4.本发明提供的三维堆叠芯片封装结构的封装方法，将第四芯片设置在第一芯片的部分区域上，部分第四导电连接件与部分第一导电连接件连接。第四芯片可以直接通过第四导电连接件与第一芯片电学连接，第一芯片与第四芯片之间的连接路线短，有利于降低芯片互联之间的传输损耗，适用于高频等严苛的应用场景；由于第一导电连接件和第四导电连接件直接连接，因此第一导电连接件和第四导电连接件之间无需设置重布线，因此使得芯片的集成密度提高，三维堆叠芯片封装结构的集成密度提高。

5.进一步，将所述第四芯片倒装在所述第一芯片的部分区域上、所述第三芯片的部分区域上和所述第二芯片的部分区域上之前，在临时键合层上形成包裹第一芯片、第二芯片和第三芯片的侧壁的第一塑封层，将所述第四芯片倒装在所述第一芯片的部分区域上、所述第三芯片的部分区域上和所述第二芯片的部分区域上之后，在第一塑封层上形成包覆第四芯片的第二塑封层；第一塑封层和第二塑封层分两步形成，有利于使塑封层充分包覆第一芯片、第二芯片、第三芯片和第四芯片，避免在第一芯片、第二芯片、第三芯片和第四芯片之间出现孔洞、缝隙异常，有利于提高三维堆叠芯片封装结构的稳定性。

6.进一步，第一导电连接件为第一焊盘，第二导电连接件为第二焊盘，第三导电连接件为第三焊盘；第四导电连接件为焊球连接件；由于第一芯片、第二芯片和第三芯片需要正贴装在临时键合层背向临时载片一侧的部分表面，因此，把焊盘设置在第一芯片、第二芯片和第三芯片的正面上，使第一芯片、第二芯片和第三芯片的正面具有较平的表面，有利于通过吸附等方式把第一芯片、第二芯片和第三芯片正贴装在临时键合层背向临时载片一侧的部分表面。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1至图10为本发明一实施例提供的三维堆叠芯片封装结构的形成过程的结构示意图；

图11为本发明一实施例提供的三维堆叠芯片封装结构的结构示意图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电学连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

本发明一实施例提供一种三维堆叠芯片封装结构，请参考图11，包括：

第一芯片103，第一芯片103的正面设置有若干第一导电连接件103a。

第四芯片107，第四芯片107位于第一芯片103的部分区域上，第四芯片107的正面设置有若干第四导电连接件107a，部分第四导电连接件107a与部分第一导电连接件103a连接。

第一导电连接件103a与第一芯片103的内部电路电学连接。第四导电连接件107a与第四芯片107的内部电路电学连接。

本实施例提供的三维堆叠芯片封装结构，第四芯片107在第一芯片103的部分区域上，部分第四导电连接件107a与部分第一导电连接件103a连接，第四芯片107可以直接通过第四导电连接件107a与第一芯片103电学连接，第一芯片103与第四芯片107之间的连接路线短，有利于降低芯片互联之间的传输损耗，适用于高频等严苛的应用场景；由于第一导电连接件103a和第四导电连接件107a直接连接，因此第一导电连接件103a和第四导电连接件107a之间无需设置重布线，因此使得芯片的集成密度提高，三维堆叠芯片封装结构的集成密度提高。

本实施例中，所述三维堆叠芯片封装结构还包括：第二芯片105，第二芯片105的正面设置有若干第二导电连接件105a，第二芯片105位于第一芯片103的侧部且与第一芯片103间隔，第二芯片105和第一芯片103的正面朝向相同。所述第四芯片107自第一芯片103的部分区域上延伸至第二芯片105的部分区域上，部分所述第四导电连接件107a与部分所述第二导电连接件105a连接。第四芯片107部分位于第一芯片103上，第四芯片107部分位于第二芯片105上，第一芯片103和第二芯片105支撑第四芯片107，使得第四芯片107的位置更加稳定。由于部分所述第四导电连接件107a与部分所述第二导电连接件105a连接，因此第二芯片105与第四芯片107之间的连接路线短，有利于降低第二芯片105与第四芯片107之间的传输损耗，第二导电连接件105a和第四导电连接件107a之间无需设置重布线，因此使得三维堆叠芯片封装结构的集成密度提高。第二导电连接件105a与第二芯片105的内部电路电学连接。

本实施例中，所述三维堆叠芯片封装结构还包括：第三芯片104，第三芯片104位于第一芯片103和第二芯片105之间，第三芯片104的正面设置有若干第三导电连接件104a，且第三芯片104与第一芯片103的正面朝向相同。

请参考图2，所述第三芯片在第一方向上的尺寸大于第一芯片在第一方向上的尺寸且大于第二芯片在第一方向上的尺寸，第一方向垂直于自第一芯片至第二芯片的排布方向且平行于第一芯片、第二芯片和第三芯片的正面。所述第四芯片自所述第一芯片的部分区域上横跨所述第三芯片延伸至所述第二芯片的部分区域上，部分第四导电连接件107a与部分第三导电连接件104a连接。

第三导电连接件104a与第三芯片104的内部电路电学连接。

第四芯片107部分位于第一芯片103上，第四芯片107部分位于第二芯片105上，第四芯片107部分位于第三芯片104上，第一芯片103、第二芯片105和第三芯片104支撑第四芯片107，使得第四芯片107的位置更加稳定。由于部分第四导电连接件107a与部分第三导电连接件104a连接，因此第三芯片104与第四芯片107之间的连接路线短，有利于降低第三芯片104与第四芯片107之间的传输损耗。第二导电连接件105a和第四导电连接件107a之间无需设置重布线，且第三芯片104位于第一芯片103和第二芯片105之间，充分的了利用了第一芯片103和第二芯片105之间的空间，因此使得三维堆叠芯片封装结构的集成密度提高。

在其他实施例中，还可以设置多个芯片，并不限于本实施例中的四个芯片。

请继续参考图11，三维堆叠芯片封装结构还包括：第一塑封层106，第一塑封层106位于第一芯片103、第二芯片105和第三芯片104的侧部。

在本实施例中，第一塑封层106朝向第四芯片107的表面至第一芯片103的背面之间的距离小于第一导电连接件103a的顶面至第一芯片103的背面之间的距离，第一塑封层106朝向第四芯片107的表面至第二芯片105的背面之间的距离小于第二导电连接件105a的顶面至第二芯片105的背面之间的距离；第一塑封层106朝向第四芯片107的表面至第三芯片104的背面之间的距离小于第三导电连接件104a的顶面至第三芯片104的背面之间的距离。

在其他实施例中，第一塑封层106朝向第四芯片107的表面至第一芯片103的背面之间的距离等于第一导电连接件103a的顶面至第一芯片103的背面之间的距离，第一塑封层106朝向第四芯片107的表面至第二芯片105的背面之间的距离等于第二导电连接件105a的顶面至第二芯片105的背面之间的距离；第一塑封层106朝向第四芯片107的表面至第三芯片104的背面之间的距离等于第三导电连接件104a的顶面至第三芯片104的背面之间的距离。第一塑封层106需露出第一导电连接件103a、第二导电连接件105a和第三导电连接件104a的顶面。

请继续参考图11，三维堆叠芯片封装结构还包括：第二塑封层108，第二塑封层108位于第一塑封层106上且包围第四芯片107。

请继续参考图11，三维堆叠芯片封装结构还包括：位于第二塑封层108中的第一导电柱1101，第一导电柱1101位于第四芯片107的侧部且与部分第一导电连接件103a连接；位于第二塑封层108中的第二导电柱1103，第二导电柱1103位于第四芯片107的侧部且与部分第二导电连接件105a连接；位于第二塑封层108中的第三导电柱(图中未示出)，第三导电柱位于第四芯片107的侧部且与部分第三导电连接件104a连接。

第一导电柱1101的材料包括金属，如铜。

第二导电柱1103的材料包括金属，如铜。

第三导电柱的材料包括金属，如铜。

请继续参考图11，三维堆叠芯片封装结构还包括：重布线层111，重布线层111位于第二塑封层108背向第一塑封层106的一侧表面，重布线层111与第一导电柱1101、第二导电柱1103和第三导电柱电学连接。

重布线层111还包括介质层113，多层金属互连结构设于介质层113中。

在本实施例中，第一导电连接件103a为第一焊盘，第二导电连接件105a为第二焊盘，第三导电连接件104a为第三焊盘；第四导电连接件107a为焊球连接件；在其他实施例中，第一导电连接件103a为第一焊球，第二导电连接件105a为第二焊球，第三导电连接件104a为第三焊球；第四导电连接件107a为焊盘连接件。

本发明另一实施例还提供一种三维堆叠芯片封装结构的封装方法，包括如下步骤：提供第一芯片和第四芯片，所述第一芯片的正面设置有若干第一导电连接件，所述第四芯片的正面设置有若干第四导电连接件；将所述第四芯片设置在所述第一芯片的部分区域上，部分所述第四导电连接件与部分所述第一导电连接件连接。

三维堆叠芯片封装结构的封装方法还包括：提供第二芯片，所述第二芯片的正面设置有若干第二导电连接件；在将所述第四芯片设置在所述第一芯片的部分区域上之前，设置所述第一芯片和所述第二芯片的排布位置，所述第二芯片位于所述第一芯片的侧部且与所述第一芯片间隔，所述第二芯片和所述第一芯片的正面朝向相同；将所述第四芯片设置在所述第一芯片的部分区域上的过程中，所述第四芯片还延伸至第二芯片的部分区域上，部分所述第四导电连接件与部分所述第二导电连接件连接。

三维堆叠芯片封装结构的封装方法还包括：还包括：提供第三芯片，所述第三芯片的正面设置有若干第三导电连接件；将所述第四芯片设置在所述第一芯片的部分区域上之前，将所述第三芯片设置于所述第一芯片和所述第二芯片之间，且第三芯片与所述第一芯片的正面朝向相同；将所述第四芯片设置在所述第一芯片的部分区域上的过程中，所述第四芯片自所述第一芯片的部分区域上横跨所述第三芯片延伸至所述第二芯片的部分区域上，部分所述第四导电连接件与部分所述第三导电连接件连接。

需要说明的是，在其他实施例中，可以不设置第二芯片和第三芯片。

请参考图1至图11，下面将结合附图对本实施例提供的三维堆叠芯片封装结构的封装方法进行详细的说明。

请参考图1，提供临时载片101。

临时载片101包括玻璃载体或者硅载体。

在临时载片101一侧的表面形成临时键合层102。

临时键合层102包括临时键合胶。

请继续参考图1，提供第一芯片103、第二芯片105和第三芯片104。

第一芯片103的正面设置有若干第一导电连接件103a，第一导电连接件103a与第一芯片103的内部电路电学连接。

第二芯片105的正面设置有若干第二导电连接件105a，第二导电连接件105a与第二芯片105的内部电路电学连接。

第三芯片104的正面设置有若干第三导电连接件104a，第三导电连接件104a与第三芯片104的内部电路电学连接。

将第一芯片103正贴装在临时键合层102背向临时载片101一侧的部分表面，第一导电连接件103a位于第一芯片103背向临时键合层102的一侧；将第二芯片105正贴装在第一芯片103侧部的临时键合层102的部分表面，第二导电连接件105a位于第二芯片105背向临时键合层102的一侧；将第三芯片104正贴装在第一芯片103和第二芯片105之间的临时键合层102的部分表面，第三导电连接件104a位于第三芯片104背向临时键合层102的一侧。请参考图2，图2为图1的俯视图，本实施例中，第三芯片104在第一方向上的尺寸大于第一芯片103在第一方向上的尺寸且大于第二芯片105在第一方向上的尺寸，第一方向垂直于自第一芯片103至第二芯片105的排布方向且平行于第一芯片103、第二芯片105和第三芯片104的正面。这样的结构使部分第三导电连接件104a不被第四芯片107遮挡，有利于第三芯片104通过部分第三导电连接件104a直接与重布线层111电学连接。在其他实施例中，第一芯片103、第二芯片105和第三芯片104的排布方式和尺寸还可以是其他形式，本实施例对此不做限定。

请参考图3，在临时键合层102上形成包裹第一芯片103、第二芯片105和第三芯片104的侧壁的第一塑封层106，且第一塑封层106暴露出第一导电连接件103a、第二导电连接件105a和第三导电连接件104a的顶面。

第一塑封层106的材料包括环氧树脂或者酚醛树脂。

请参考图4，提供第四芯片107，第四芯片107的正面设置有若干第四导电连接件107a，第四导电连接件107a与第四芯片107的内部电路电学连接；将第四芯片107倒装在第一芯片103的部分区域上、第三芯片104的部分区域上和第二芯片105的部分区域上，部分第四导电连接件107a与部分第一导电连接件103a连接，部分第四导电连接件107a与部分第二导电连接件105a连接，部分第四导电连接件107a与部分第三导电连接件104a连接。在其他实施例中，还可以设置多个芯片，并不限于本实施例中的四个芯片。

在本实施例中，第一导电连接件103a为第一焊盘，第二导电连接件105a为第二焊盘，第三导电连接件104a为第三焊盘；第四导电连接件107a为焊球连接件；由于第一芯片103、第二芯片105和第三芯片104需要正贴装在临时键合层102背向临时载片101一侧的部分表面，因此，把焊盘设置在第一芯片103、第二芯片105和第三芯片104的正面上，使第一芯片103、第二芯片105和第三芯片104的正面具有较平的表面，有利于通过吸附等方式把第一芯片103、第二芯片105和第三芯片104正贴装在临时键合层102背向临时载片101一侧的部分表面。在其他实施例中，第一导电连接件103a为第一焊球，第二导电连接件105a为第二焊球，第三导电连接件104a为第三焊球；第四导电连接件107a为焊盘连接件，根据实际工艺条件合理选择即可。

请参考图6，将所述第四芯片倒装在所述第一芯片的部分区域上、所述第三芯片的部分区域上和所述第二芯片的部分区域上之后，在第一塑封层106上形成包覆第四芯片107的第二塑封层108。

第二塑封层108背向第一塑封层106一侧的表面高于第四芯片107背向第四导电连接件107a一侧的表面。

第二塑封层108的材料包括环氧树脂或者酚醛树脂。

第一塑封层106和第二塑封层108分两步形成，有利于使塑封层充分包覆第一芯片103、第二芯片105、第三芯片104和第四芯片107，避免在第一芯片103、第二芯片105、第三芯片104和第四芯片107之间出现孔洞、缝隙异常，有利于提高三维堆叠芯片封装结构的稳定性。

请参考图7，在第二塑封层108中形成第一通孔1091、第二通孔1093和第三通孔(图中未示出)，第一通孔1091的位置与第四芯片侧部的部分第一导电连接件103a的位置对应，第二通孔1093的位置与第四芯片侧部的部分第二导电连接件105a的位置对应，第三通孔的位置与第四芯片侧部的部分第三导电连接件104a的位置对应，第一通孔1091暴露出第一导电连接件103a，第二通孔1093暴露出第二导电连接件105a，第三通孔暴露出第三导电连接件104a。

请参考图8，在第一通孔1091中形成第一导电柱1101，第一导电柱1101位于第四芯片107的侧部且与部分第一导电连接件103a连接；在第二通孔1093中形成第二导电柱1103，第二导电柱1103位于第四芯片107的侧部且与部分第二导电连接件105a连接；在第三通孔中形成第三导电柱(图中未示出)，第三导电柱位于第四芯片107的侧部且与部分第三导电连接件104a连接。

形成第一导电柱1101的方法包括电镀工艺，第一导电柱1101的材料包括金属，如铜。

形成第二导电柱1103的方法包括电镀工艺，第二导电柱1103的材料包括金属，如铜。

形成第三导电柱的方法包括电镀工艺，第三导电柱的材料包括金属，如铜。

请参考图9，在第二塑封层108和第四芯片107背向第一塑封层106一侧的表面形成重布线层111，重布线层111与第一导电柱1101、第二导电柱1103和第三导电柱电学连接。

重布线层111包括介质层113，多层金属互连结构位于介质层113中，重布线层111背向第二塑封层108一侧的表面还可以设有露出的焊盘。

请参考图10，在重布线层111背向第二塑封层108的一侧设置焊球112，焊球112与重布线层111电学连接。

请参考图11，设置焊球112之后，去除临时键合层102和临时载片101。

本发明提供的三维堆叠芯片封装结构的封装方法，将第四芯片107设置在第一芯片103的部分区域上，部分第四导电连接件107a与部分第一导电连接件103a连接。第四芯片107可以直接通过第四导电连接件107a与第一芯片103电学连接，第一芯片103与第四芯片107之间的连接路线短，有利于降低芯片互联之间的传输损耗，适用于高频等严苛的应用场景；由于第一导电连接件103a和第四导电连接件107a直接连接，因此第一导电连接件103a和第四导电连接件107a之间无需设置重布线，因此使得芯片的集成密度提高，三维堆叠芯片封装结构的集成密度提高。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (14)

1.一种三维堆叠芯片封装结构，其特征在于，包括：

第一芯片，第一芯片的正面设置有若干第一导电连接件；

第四芯片，所述第四芯片位于所述第一芯片的部分区域上，所述第四芯片的正面设置有若干第四导电连接件，部分所述第四导电连接件与部分所述第一导电连接件连接。

2.根据权利要求1所述的三维堆叠芯片封装结构，其特征在于，还包括：

第二芯片，所述第二芯片的正面设置有若干第二导电连接件，第二芯片位于第一芯片的侧部且与第一芯片间隔，所述第二芯片和所述第一芯片的正面朝向相同；

所述第四芯片自第一芯片的部分区域上延伸至第二芯片的部分区域上，部分所述第四导电连接件与部分所述第二导电连接件连接。

3.根据权利要求2所述的三维堆叠芯片封装结构，其特征在于，还包括：第三芯片，所述第三芯片位于所述第一芯片和所述第二芯片之间，所述第三芯片的正面设置有若干第三导电连接件，且所述第三芯片与所述第一芯片的正面朝向相同；所述第三芯片在第一方向上的尺寸大于第一芯片在第一方向上的尺寸且大于第二芯片在第一方向上的尺寸，第一方向垂直于自第一芯片至第二芯片的排布方向且平行于第一芯片、第二芯片和第三芯片的正面；

所述第四芯片自所述第一芯片的部分区域上横跨所述第三芯片延伸至所述第二芯片的部分区域上，部分所述第四导电连接件与部分所述第三导电连接件连接。

4.根据权利要求3所述的三维堆叠芯片封装结构，其特征在于，还包括：

第一塑封层，所述第一塑封层位于所述第一芯片、所述第二芯片和所述第三芯片的侧部；所述第一塑封层朝向所述第四芯片的表面至所述第一芯片的背面之间的距离小于或者等于所述第一导电连接件的顶面至所述第一芯片的背面之间的距离，所述第一塑封层朝向所述第四芯片的表面至所述第二芯片的背面之间的距离小于或者等于所述第二导电连接件的顶面至所述第二芯片的背面之间的距离；所述第一塑封层朝向所述第四芯片的表面至所述第三芯片的背面之间的距离小于或者等于所述第三导电连接件的顶面至所述第三芯片的背面之间的距离；

第二塑封层，所述第二塑封层位于所述第一塑封层上且包围所述第四芯片。

5.根据权利要求4所述的三维堆叠芯片封装结构，其特征在于，还包括：

位于所述第二塑封层中的第一导电柱，所述第一导电柱位于所述第四芯片的侧部且与部分所述第一导电连接件连接；

位于所述第二塑封层中的第二导电柱，所述第二导电柱位于所述第四芯片的侧部且与部分所述第二导电连接件连接；

位于所述第二塑封层中的第三导电柱，所述第三导电柱位于所述第四芯片的侧部且与部分所述第三导电连接件连接。

6.根据权利要求5所述的三维堆叠芯片封装结构，其特征在于，还包括：

重布线层，所述重布线层位于所述第二塑封层背向所述第一塑封层的一侧表面，所述重布线层与所述第一导电柱、所述第二导电柱和所述第三导电柱电学连接。

7.根据权利要求3所述的三维堆叠芯片封装结构，其特征在于，所述第一导电连接件为第一焊盘，所述第二导电连接件为第二焊盘，所述第三导电连接件为第三焊盘；所述第四导电连接件为焊球连接件；

或者，所述第一导电连接件为第一焊球，所述第二导电连接件为第二焊球，所述第三导电连接件为第三焊球；所述第四导电连接件为焊盘连接件。

8.一种三维堆叠芯片封装结构的封装方法，其特征在于，包括如下步骤：

提供第一芯片和第四芯片，所述第一芯片的正面设置有若干第一导电连接件，所述第四芯片的正面设置有若干第四导电连接件；

将所述第四芯片设置在所述第一芯片的部分区域上，部分所述第四导电连接件与部分所述第一导电连接件连接。

9.根据权利要求8所述的三维堆叠芯片封装结构的封装方法，其特征在于，还包括：

提供第二芯片，所述第二芯片的正面设置有若干第二导电连接件；

在将所述第四芯片设置在所述第一芯片的部分区域上之前，设置所述第一芯片和所述第二芯片的排布位置，所述第二芯片位于所述第一芯片的侧部且与所述第一芯片间隔，所述第二芯片和所述第一芯片的正面朝向相同；

将所述第四芯片设置在所述第一芯片的部分区域上的过程中，所述第四芯片还延伸至第二芯片的部分区域上，部分所述第四导电连接件与部分所述第二导电连接件连接。

10.根据权利要求9所述的三维堆叠芯片封装结构的封装方法，其特征在于，还包括：

提供第三芯片，所述第三芯片的正面设置有若干第三导电连接件；

将所述第四芯片设置在所述第一芯片的部分区域上之前，将所述第三芯片设置于所述第一芯片和所述第二芯片之间，且第三芯片与所述第一芯片的正面朝向相同；所述第三芯片在第一方向上的尺寸大于第一芯片在第一方向上的尺寸且大于第二芯片在第一方向上的尺寸，第一方向垂直于自第一芯片至第二芯片的排布方向且平行于第一芯片、第二芯片和第三芯片的正面；

将所述第四芯片设置在所述第一芯片的部分区域上的过程中，所述第四芯片自所述第一芯片的部分区域上横跨所述第三芯片延伸至所述第二芯片的部分区域上，部分所述第四导电连接件与部分所述第三导电连接件连接。

11.根据权利要求10所述的三维堆叠芯片封装结构的封装方法，其特征在于，还包括：

提供临时载片；

在所述临时载片一侧的表面形成临时键合层；

将所述第一芯片正贴装在所述临时键合层背向所述临时载片一侧的部分表面，所述第一导电连接件位于所述第一芯片背向所述临时键合层的一侧；将所述第二芯片正贴装在所述第一芯片侧部的所述临时键合层的部分表面，所述第二导电连接件位于所述第二芯片背向所述临时键合层的一侧；将所述第三芯片正贴装在所述第一芯片和所述第二芯片之间的所述临时键合层的部分表面，所述第三导电连接件位于所述第三芯片背向所述临时键合层的一侧；

将所述第四芯片设置在所述第一芯片的部分区域上的过程中，所述第四芯片自所述第一芯片的部分区域上横跨所述第三芯片延伸至所述第二芯片的部分区域上的步骤为：将所述第四芯片倒装在所述第一芯片的部分区域上、所述第三芯片的部分区域上和所述第二芯片的部分区域上；

将所述第四芯片倒装在所述第一芯片的部分区域上、所述第三芯片的部分区域上和所述第二芯片的部分区域上之后，去除所述临时键合层和所述临时载片。

12.根据权利要求11所述的三维堆叠芯片封装结构的封装方法，其特征在于，还包括：

将所述第四芯片倒装在所述第一芯片的部分区域上、所述第三芯片的部分区域上和所述第二芯片的部分区域上之前，在所述临时键合层上形成包裹所述第一芯片、所述第二芯片和所述第三芯片的侧壁的第一塑封层，且所述第一塑封层暴露出所述第一导电连接件、所述第二导电连接件和所述第三导电连接件的顶面；

将所述第四芯片倒装在所述第一芯片的部分区域上、所述第三芯片的部分区域上和所述第二芯片的部分区域上之后，在所述第一塑封层上形成包覆所述第四芯片的第二塑封层；

在所述第二塑封层中形成第一导电柱，所述第一导电柱位于所述第四芯片的侧部且与部分所述第一导电连接件连接；在所述第二塑封层中形成第二导电柱，所述第二导电柱位于所述第四芯片的侧部且与部分所述第二导电连接件连接；在所述第二塑封层中形成第三导电柱，所述第三导电柱位于所述第四芯片的侧部且与部分所述第三导电连接件连接；

去除所述临时键合层和所述临时载片的步骤在形成所述第一导电柱、所述第二导电柱和所述第三导电柱之后进行。

13.根据权利要求12所述的三维堆叠芯片封装结构的封装方法，其特征在于，还包括：在所述第二塑封层和所述第四芯片背向所述第一塑封层一侧的表面形成重布线层，所述重布线层与所述第一导电柱、所述第二导电柱和所述第三导电柱电学连接；

在所述重布线层背向所述第二塑封层的一侧设置焊球；

去除所述临时键合层和所述临时载片的步骤在设置所述焊球之后进行。

14.根据权利要求10所述的三维堆叠芯片封装结构的封装方法，其特征在于，所述第一导电连接件为第一焊盘，所述第二导电连接件为第二焊盘，所述第三导电连接件为第三焊盘；所述第四导电连接件为焊球连接件；

或者，所述第一导电连接件为第一焊球，所述第二导电连接件为第二焊球，所述第三导电连接件为第三焊球；所述第四导电连接件为焊盘连接件。

Images