CN116959999A - 一种芯片封装结构及其制作方法 - Google Patents

Abstract

本发明提供一种芯片封装结构及其制作方法，该芯片封装结构包括第一封装结构、第二封装结构、第三封装层、基板及互连结构，其中，第一封装结构包括主芯片、第一电极、第一重新布线层、第一焊盘、第一导电柱及第一封装层，第二封装结构包括辅助芯片、第二电极、第二重新布线层、第二焊盘、第二导电柱及第二封装层；第三封装层覆盖第一、二封装结构侧壁并填充第一、二封装结构之间的间隙，第一、二封装结构及第三封装层构成重构晶圆；基板与第一、二焊盘电连接；互连结构包括第一、二互连凸块，第一、二互连凸块分别与相邻的第一、二导电柱电连接。本发明通过改进芯片封装结构，避免了制作互连芯片的重新布线层，简化了工艺，节省了成本。

Description

一种芯片封装结构及其制作方法

技术领域

本发明属于集成电路制造领域，涉及一种芯片封装结构及其制作方法。

背景技术

为实现器件的小型化及多功能化，需要多种芯片封装在一起，然而目前对于多芯片的封装，多利用倒装芯片背面的空间，公开号为CN114078803A的专利公开的利用倒装芯片背面空间进行互连的封装结构如图1，包括第一芯片01、第一芯片电极011、第二芯片02、第二芯片电极021、桥接器03、互连焊块031、封装基板04、引出焊块041及第一金属柱05，其采用硅通孔(TSV)工艺将每个芯片需要互连的电极引至芯片的背面，再通过桥接器实现芯片之间的互连，但是采用硅通孔工艺将芯片的电极引至芯片的背面的成本较高；也有采用三维封装技术对多芯片进行封装，公开号为CN115831782A的专利公开了的利用三维封装技术实现芯片互连的三维集成结构如图2，包括第一重构封装体06、第一封装体层060、第三芯片061、第四芯片062、第五芯片063、第二金属柱064、第一连接块065、第一布线层07、第一金属互连层071、第二重构封装体08、第二封装体层080、第六芯片081、第七芯片082、第二连接块083、第二布线层09、第二金属互连层091及金属凸块092，其利用倒装芯片背面的空间，通过晶圆重构工艺、塑封通孔(Through Molding Via，简称TMV)工艺、硅通孔工艺及形成重新布线层(RDL)实现多芯片之间的互连，提高了封装结构的集成度，但是后续需要制作扇出倒装芯片的重布线层，工艺复杂、集成度受限，难以满足高密度布线需求，且由于重新布线层的形成涉及高温工艺，易导致重构晶圆的翘曲，影响封装结构的性能。

因此，急需寻找一种降低制作成本、简化工艺步骤的芯片封装结构。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种芯片封装结构及其制作方法，用于解决现有技术中对多芯片进行封装的成本高、工艺复杂的问题。

为实现上述目的及其他相关目的，本发明提供了一种芯片封装结构的制作方法，包括以下步骤：

形成至少一包括主芯片、第一电极、第一重新布线层、第一焊盘、第一导电柱及第一封装层的第一封装结构，所述第一焊盘与所述第一重新布线层下表层的第一导电互连层电连接，所述第一导电柱通过所述第一导电互连层将至少一所述第一电极引至所述第一封装层的背面；

形成至少一包括辅助芯片、第二电极、第二焊盘、第二导电柱及第二封装层的第二封装结构，所述第二焊盘与所述第二重新布线层下表层的第二导电互连层电连接，所述第二导电柱通过所述第二导电互连层将至少一所述第二电极引至所述第二封装层的背面；

提供一工艺平台，将所述第一封装结构的所述第一焊盘所在面与所述第二封装结构的所述第二焊盘所在面向下依次交替间隔放置于所述工艺平台的上表面，并形成覆盖所述第一封装结构和所述第二封装结构侧壁的第三封装层，以得到重构晶圆；

提供一基板，并将所述重构晶圆中的所述第一焊盘和所述第二焊盘与所述基板电连接；

提供至少一包括第一互连凸块及第二互连凸块的互连结构，将所述第一互连凸块及所述第二互连凸块分别与相邻的所述第一导电柱和所述第二导电柱电连接。

可选地，所述第一电极位于所述主芯片的有源面中，所述第一导电互连层与所述第一电极电连接，所述第二电极位于所述辅助芯片的有源面中，所述第二导电互连层与所述第二电极电连接。

可选地，所述第一封装结构还包括至少一底面显露出与所述第一电极电连接的所述第一导电互连层的第一接触孔，所述第一导电柱填充所述第一接触孔；所述第二封装结构还包括至少一底面显露出与所述第二电极电连接的所述第二导电互连层的第二接触孔，所述第二导电柱填充所述第二接触孔。

可选地，将所述第一封装结构的所述第一焊盘所在面与所述第二封装结构的所述第二焊盘所在面向下依次交替间隔放置于所述工艺平台的上表面之后，形成所述第三封装层之前，还包括形成覆盖所述第一封装结构与所述第二封装结构显露表面的封装材料层的步骤。

可选地，形成所述封装材料层之后，形成所述第三封装层之前，还包括去除覆盖所述第一封装结构及所述第二封装结构背面的封装材料层的步骤。

可选地，形成所述第三封装层之后，将所述重构晶圆中的所述第一焊盘和所述第二焊盘与所述基板电连接之前，还包括形成与所述第一焊盘及所述第二焊盘电连接的导电凸块的步骤。

可选地，所述第一焊盘与所述第二焊盘通过所述导电凸块与所述基板电连接。

可选地，形成所述第三封装层之后，将所述重构晶圆中的所述第一焊盘和所述第二焊盘与所述基板电连接之前，还包括于相邻的所述主芯片与所述辅助芯片之间形成凹槽的步骤。

可选地，所述凹槽的开口尺寸不小于所述互连结构的尺寸。

可选地，所述凹槽的侧壁与所述主芯片间隔预设距离，所述凹槽的侧壁与所述辅助芯片间隔预设距离。

可选地，所述互连结构包括桥接器、互连基板。

本发明还提供了一种芯片封装结构，包括：

第一封装结构，包括主芯片、第一电极、第一重新布线层、第一焊盘、第一导电柱及第一封装层，所述第一焊盘与所述第一重新布线层下表层的第一导电互连层电连接，所述第一导电柱通过所述第一导电互连层将至少一所述第一电极引至所述第一封装层的背面；

第二封装结构，包括辅助芯片、第二电极、第二重新布线层、第二焊盘、第二导电柱及第二封装层，所述第二焊盘与所述第二重新布线层下表层的第二导电互连层电连接，所述第二导电柱通过所述第二导电互连层将至少一所述第二电极引至所述第二封装层的背面，所述第一封装结构与所述第二封装结构处于同一水平面且间隔预设距离；

第三封装层，覆盖所述第一封装结构与所述第二封装结构侧壁并填充所述第一封装结构与所述第二封装结构之间的间隙，所述第一封装结构、所述第二封装结构及所述第三封装层构成重构晶圆；

基板，与所述第一焊盘及所述第二焊盘电连接；

互连结构，包括第一互连凸块及第二互连凸块，所述第一互连凸块及所述第二互连凸块分别与相邻的所述第一导电柱和所述第二导电柱电连接。

如上所述，本发明的芯片封装结构及其制作方法通过优化所述芯片封装结构的封装工艺，将所述主芯片与所述辅助芯片分别进行初步封装，以得到所述第一封装结构与所述第二封装结构，通过塑封通孔工艺形成底面显露出所述第一导电互连层及底面显露出所述第二导电互连层的所述第一接触孔和所述第二接触孔，位于所述第一接触孔底部的所述第一导电互连层与所述第一电极电连接，位于所述第二接触孔底部的所述第二导电互连层与所述第二电极电连接，并利用所述第一导电柱和所述第二导电柱分别填充所述第一接触孔与所述第二接触孔，以将所述第一电极和所述第二电极分别引至所述第一封装结构与所述第二封装结构的背面，便于利用芯片背面空间实现所述主芯片与所述辅助芯片的互连，避免了硅通孔工艺，且无需制作将所述主芯片与所述辅助芯片互连的重新布线层，简化了工艺步骤，节省了制作成本；通过所述第三封装层将所述第一封装结构和所述第二封装结构进行再次封装以得到所述重构晶圆，使得所述辅助芯片的应用变得灵活、简单；所述重构晶圆的背面显露出所述主芯片及所述辅助芯片的背面，可以提升所述芯片封装结构的散热性能。此外，通过于所述重构晶圆中的所述第一封装结构与所述第二封装结构之间的间隙中设置用于放置所述互连结构的所述凹槽，可以降低所述芯片封装结构的厚度，使所述芯片封装结构可以应用于厚度受限的应用场景，扩大所述芯片封装结构的应用范围，具有高度产业利用价值。

附图说明

图1显示为一种芯片封装结构的剖面结构示意图。

图2显示为另一种芯片封装结构的剖面结构示意图。

图3显示为本发明的芯片封装结构的制作方法的工艺流程图。

图4显示为本发明的芯片封装结构的制作方法的形成第一封装结构后的剖面结构示意图。

图5显示为本发明的芯片封装结构的制作方法的形成第二封装结构后的剖面结构示意图。

图6显示为本发明的芯片封装结构的制作方法的形成封装材料层后的剖面结构示意图。

图7显示为本发明的芯片封装结构的制作方法的形成第三封装层后的剖面结构示意图。

图8显示为本发明的芯片封装结构的制作方法的形成凹槽后的剖面结构示意图。

图9显示为本发明的芯片封装结构的制作方法的将重构晶圆与封装基板电连接后的剖面结构示意图。

图10显示为本发明的芯片封装结构的制作方法的将互连结构分别与第一导电柱和第二导电柱电连接后的一种剖面结构示意图。

图11显示为本发明的芯片封装结构的制作方法的将互连结构分别与第一导电柱和第二导电柱电连接后的另一种剖面结构示意图。

附图标号说明

01 第一芯片

011 第一芯片电极

02 第二芯片

021 第二芯片电极

03 桥接器

031 互连焊块

04 封装基板

041 引出焊块

05 第一金属柱

06 第一重构封装体

060 第一封装体层

061 第三芯片

062 第四芯片

063 第五芯片

064 第二金属柱

065 第一连接块

07 第一布线层

071 第一金属互连层

08 第二重构封装体

080 第二封装体层

081 第六芯片

082 第七芯片

083 第二连接块

09 第二布线层

091 第二金属互连层

092 金属凸块

1 第一封装结构

11 主芯片

12 第一电极

13 第一重新布线层

131 第一导电互连层

132 第一介电层

14 第一焊盘

15 第一导电柱

16 第一封装层

2 第二封装结构

21 辅助芯片

22 第二电极

23 第二重新布线层

231 第二导电互连层

232 第二介电层

24 第二焊盘

25 第二导电柱

26 第二封装层

3 重构晶圆

30 封装材料层

31 第三封装层

32 凹槽

33 导电凸块

4 基板

5 互连结构

51 第一互连凸块

52 第二互连凸块

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图3至图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

本实施例提供一种芯片封装结构的制作方法，如图3所示，为所述芯片封装结构的制作方法的工艺流程图，包括以下步骤：

S1：形成至少一包括主芯片、第一电极、第一重新布线层、第一焊盘、第一导电柱及第一封装层的第一封装结构，所述第一焊盘与所述第一重新布线层下表层的第一导电互连层电连接，所述第一导电柱通过所述第一导电互连层将至少一所述第一电极引至所述第一封装层的背面；

S2：形成至少一包括辅助芯片、第二电极、第二焊盘、第二导电柱及第二封装层的第二封装结构，所述第二焊盘与所述第二重新布线层下表层的第二导电互连层电连接，所述第二导电柱通过所述第二导电互连层将至少一所述第二电极引至所述第二封装层的背面；

S3：提供一工艺平台，将所述第一焊盘与所述第二焊盘所在面向下依次交替间隔放置于所述工艺平台的上表面，并形成覆盖所述第一封装结构和所述第二封装结构侧壁的第三封装层，以得到重构晶圆；

S4：提供一基板，并将所述重构晶圆中的所述第一焊盘和所述第二焊盘与所述基板电连接；

S5：提供至少一包括第一互连凸块及第二互连凸块的互连结构，将所述第一互连凸块及所述第二互连凸块分别与相邻的所述第一导电柱和所述第二导电柱电连接。

请参阅图4至图8，执行所述步骤S1、所述步骤S2及所述步骤S3：形成至少一包括主芯片11、第一电极12、第一重新布线层13、第一焊盘14、第一导电柱15及第一封装层16的第一封装结构1，所述第一焊盘14与所述第一重新布线层13下表层的第一导电互连层131电连接，所述第一导电柱15通过所述第一导电互连层131将至少一所述第一电极12引至所述第一封装层16的背面；形成至少一包括辅助芯片21、第二电极22、第二重新布线层23、第二焊盘24、第二导电柱25及第二封装层26的第二封装结构2，所述第二焊盘24与所述第二重新布线层23下表层的第二导电互连层231电连接，所述第二导电柱25通过所述第二导电互连层231将至少一所述第二电极22引至所述第二封装层26的背面；提供一工艺平台，将所述第一焊盘14与所述第二焊盘24所在面向下依次交替间隔放置于所述工艺平台的上表面，并形成覆盖所述第一封装结构1和所述第二封装结构2侧壁的第三封装层31，以得到重构晶圆3。

作为示例，如图4及图5所示，分别为形成所述第一封装结构1后的剖面结构示意图及形成所述第二封装结构2后的剖面结构示意图，所述第一电极12位于所述主芯片11的有源面中，所述第一导电互连层131与所述第一电极12电连接，所述第二电极22位于所述辅助芯片21的有源面中，所述第二导电互连层231与所述第二电极22电连接，即所述主芯片11位于所述第一重新布线层13的上表面，且所述主芯片11的有源面向下，所述辅助芯片21位于所述第二重新布线层23的上表面，且所述辅助芯片21的有源面向下。

具体的，所述第一电极12用于所述主芯片11与外电路及芯片间互连的端口，所述第二电极22用于所述辅助芯片21与外电路及芯片间互连的端口。

具体的，所述第一重新布线层13还包括至少一层第一介电层132，所述第一导电互连层131与所述第一介电层132沿背离所述主芯片11的有源面的方向依次交替层叠。

具体的，所述第二重新布线层23还包括至少一层第二介电层232，所述第二导电互连层231与所述第二介电层232沿背离所述辅助芯片21的有源面的方向依次交替层叠。

具体的，在保证封装结构性能的情况下，所述第一重新布线层13中所述第一介电层132与所述第一导电互连层131相互交替层叠的层数可以根据实际情况进行选择，这里不再限制；所述第二重新布线层23中所述第二介电层232与所述第二导电互连层231相互交替层叠的层数可以根据实际情况进行选择，这里不再限制。

具体的，形成所述第一导电互连层131的方法包括化学气相沉积、物理气相沉积、溅射、电镀、化学镀或者其他适合的方法；形成所述第一介电层132的方法包括化学气相沉积、物理气相沉积、涂覆或者其他适合的方法；形成所述第二导电互连层231的方法包括化学气相沉积、物理气相沉积、溅射、电镀、化学镀或者其他适合的方法；形成所述第二介电层232的方法包括化学气相沉积、物理气相沉积、涂覆或者其他适合的方法。

具体的，保证封装结构性能的情况下，所述第一焊盘14的个数、尺寸及相邻两个所述第一焊盘14之间的距离可以根据实际情况进行选择，这里不再限制；所述第二焊盘24的个数、尺寸及相邻两个所述第二焊盘24之间的距离可以根据实际情况进行选择，这里不再限制。

具体的，所述第一封装层16覆盖所述第一重新布线层13的显露上表面及所述主芯片11的侧壁，形成所述第一封装层16的方法包括压缩成型、传递模塑成型、液封成型、真空层压、涂覆或者其他适合的方法。

具体的，所述第二封装层26覆盖所述第二重新布线层23的显露上表面及所述辅助芯片21的侧壁，形成所述第二封装层26的方法包括压缩成型、传递模塑成型、液封成型、真空层压、涂覆或者其他适合的方法。

具体的，所述第一封装结构1的厚度与所述第二封装结构2的厚度相同，以便于后续的再封装工艺。这里的厚度是指所述第一封装结构1与所述第二封装结构2的底面到上表面之间的距离。

作为示例，所述第一封装结构1还包括至少一底面显露出与所述第一电极12电连接的所述第一导电互连层131的第一接触孔(未图示)，所述第一导电柱15填充所述第一接触孔；所述第二封装结构2还包括至少一底面显露出与所述第二电极22电连接的所述第二导电互连层231的第二接触孔(未图示)，所述第二导电柱25填充所述第二接触孔。

具体的，形成所述第一接触孔的方法包括塑封通孔或者其他适合的方法；形成所述第二接触孔的方法包括塑封通孔或者其他适合的方法。

具体的，在保证封装结构性能的情况下，所述第一接触孔的个数及开口尺寸可以根据实际情况进行选择，这里不再限制；所述第二接触孔的个数及开口尺寸可以根据实际情况进行选择，这里不再限制。

具体的，形成所述第一导电柱15的方法包括化学气相沉积、物理气相沉积、溅射、电镀、化学镀或者其他适合的方法；形成所述第二导电柱25的方法包括化学气相沉积、物理气相沉积、溅射、电镀、化学镀或者其他适合的方法。

具体的，在保证再封装工艺需求的情况下，所述工艺平台的形状、材质及尺寸可以根据实际情况进行选择，这里不再限制。

具体的，在保证封装结构性能的情况下，相邻的所述第一封装结构1与所述第二封装结构2之间的距离可以根据实际情况进行选择，这里不再限制。

作为示例，如图6所示，为形成封装材料层30后的剖面结构示意图，将所述第一封装结构1的所述第一焊盘14所在面与所述第二封装结构2的所述第二焊盘24所在面向下依次交替间隔放置于所述工艺平台的上表面之后，形成所述第三封装层31之前，还包括形成覆盖所述第一封装结构1与所述第二封装结构2显露表面的封装材料层30的步骤。

具体的，形成所述封装材料层30的方法包括压缩成型、传递模塑成型、液封成型、真空层压、涂覆或者其他适合的方法。

具体的，所述封装材料层30的材质包括环氧树脂、硅胶、聚酰亚胺、聚苯并噁唑(PBO)、聚双苯环状丁二烯或者其他适合的封装材料。

作为示例，如图7所示，为形成所述第三封装层31后的剖面结构示意图，形成所述封装材料层30之后，形成所述第三封装层31之前，还包括去除覆盖所述第一封装结构1及所述第二封装结构2背面的封装材料层30的步骤。

具体的，去除覆盖所述第一封装结构1及所述第二封装结构2背面的封装材料层30的方法包括化学机械研磨或者其他适合的方法。

具体的，去除覆盖所述第一封装结构1及所述第二封装结构2背面的封装材料层30以显露出所述第一封装结构1的背面及所述第二封装结构2的背面，同时得到所述重构晶圆3。

作为示例，如图8所示，为形成凹槽32后的剖面结构示意图，形成所述第三封装层31之后，将所述重构晶圆3中的所述第一焊盘14和所述第二焊盘24与所述基板(参见后续图9)电连接之前，还包括于相邻的所述主芯片11与所述辅助芯片21之间形成凹槽32的步骤。

具体的，所述凹槽32的底面显露出所述第一导电柱15、所述第二导电柱25、所述第一封装层16、所述第二封装层26及所述第三封装层31，即所述凹槽32的底面与所述第一封装层16的底面间隔预设距离，所述凹槽32的底面与所述第二封装层26的底面间隔预设距离。

具体的，形成所述凹槽32的方法包括干法刻蚀、湿法刻蚀或者其他适合的方法。

作为示例，所述凹槽32开口尺寸不小于所述互连结构(参见后续图11)的尺寸。

具体的，在保证封装结构性能及所述凹槽32的底面分别与所述第一封装层16及所述第二封装层26的底面间隔设置的情况下，所述凹槽32的深度可以根据实际情况进行选择，这里不再限制。

作为示例，所述凹槽32的侧壁与所述主芯片11间隔预设距离，所述凹槽32的侧壁与所述辅助芯片21间隔预设距离。

再请参阅图9至图11，执行所述步骤S4及所述步骤S5：提供一基板4，并将所述重构晶圆3中的所述第一焊盘14和所述第二焊盘24与所述基板4电连接；提供至少一包括第一互连凸块51及第二互连凸块52的互连结构5，将所述第一互连凸块51及所述第二互连凸块52分别与相邻的所述第一导电柱15和所述第二导电柱25电连接。

作为示例，如图9所示，为所述第一焊盘14和所述第二焊盘24与所述基板4电连接后的剖面结构示意图，形成所述第三封装层31之后，将所述重构晶圆3中的所述第一焊盘14和所述第二焊盘24与所述基板4电连接之前，还包括形成与所述第一焊盘14及所述第二焊盘24电连接的导电凸块33的步骤。

具体的，形成所述导电凸块33的方法包括焊接、植球或者其他适合的方法。

具体的，所述导电凸块33的材质包括铜、铝、镍、金、银、锡、钛或者其他适合的导电材料。

具体的，在保证封装结构性能的情况下，所述基板4的尺寸、形状及厚度可以根据实际情况进行选择，这里不再限制。

具体的，所述基板4上设有多个与所述第一焊盘14及所述第二焊盘24对应的第三焊盘(未图示)。

作为示例，所述第一焊盘14与所述第二焊盘24通过所述导电凸块33与所述基板4电连接，即所述第一焊盘14与所述第二焊盘24通过所述导电凸块33与所述第三焊盘形成电连接，继而实现所述重构晶圆3与所述基板4的电连接。

具体的，将所述第一焊盘14及所述第二焊盘24与所述第三焊盘形成电连接的方法包括焊接或者其他适合的方法。

具体的，将所述第一焊盘14与所述第二焊盘24和所述基板4进行电连接，实现了所述主芯片11、所述辅助芯片21及外电路的电连接，即所述基板4作为所述主芯片11、所述辅助芯片21及外电路电连接转接结构。

作为示例，如图10及图11所示，分别为将所述互连结构5分别与所述第一导电柱15和所述第二导电柱25电连接后的一种剖面结构示意图及将所述互连结构5分别与所述第一导电柱15和所述第二导电柱25电连接后的另一种剖面结构示意图，所述互连结构5包括桥接器、互连基板或者其他可实现所述第一封装结构1与所述第二封装结构2之间互连的结构。本实施例中，采用桥接器作为所述互连结构5。

具体的，在保证所述第一封装结构1与所述第二封装结构2之间的互连信号质量的情况下，所述互连结构5的尺寸、厚度及形状可以根据实际情况进行选择，这里不再限制；所述互连结构5中电路互连的情况可以根据实际情况进行选择，这里不再限制。

具体的，所述第一互连凸块51及所述第二互连凸块52分别与相邻的所述第一导电柱15和所述第二导电柱25形成电连接的方法包括焊接或者其他适合的方法。

具体的，所述第一互连凸块51及所述第二互连凸块52分别与相邻的所述第一导电柱15和所述第二导电柱25电连接之前，还包括将所述第一互连凸块51与所述第一导电柱15对位及所述第二互连凸块52与所述第二导电柱25进行对位的步骤，即将所述互连结构5与所述重构晶圆3对位。

具体的，将所述互连结构5与所述重构晶圆3对位的方法包括手动对位、机械对位或者其他适合的方法。

具体的，当所述第一封装结构1与所述第二封装结构2之间的间隙中未形成有所述凹槽32时，所述互连结构5分别与引至所述第一封装结构1背面的所述第一导电柱15和引至所述第二封装结构2背面的所述第二导电柱25电连接。

具体的，当所述第一封装结构1与所述第二封装结构2之间的间隙中形成有所述凹槽32时，所述互连结构5分别与位于所述凹槽32底部显露的所述第一导电柱15及所述第二导电柱25进行电连接。

具体的，将所述互连结构5与所述第一导电柱15及所述第二导电柱25进行电连接的工艺，可以在将所述重构晶圆3与所述基板4进行电连接之前进行，也可以在将所述重构晶圆3与所述基板4进行电连接之后进行。

具体的，所述凹槽32的开口尺寸等于所述互连结构5的尺寸时，可以直接将所述互连结构5放入所述凹槽32中，避免了对位的步骤。

具体的，由于所述重构晶圆3的背面显露出所述主芯片11及所述辅助芯片21的背面，提升了所述主芯片11及所述辅助芯片21的散热性能，继而提升了封装结构的散热性能。

具体的，由于所述第一封装结构1与所述第二封装结构2均是进行初步封装后的封装结构，利用所述互连结构5实现所述第一封装结构1与所述第二封装结构2之间的互连(即所述主芯片11与所述辅助芯片21之间的互连)，省去了再次制作互连芯片的重新布线层的步骤，避免了制作所述芯片封装结构中采用高温工艺，继而避免了制作得到的所述重构晶圆3出现翘曲，保证了所述重构晶圆3的平整性，简化了工艺。

具体的，由于采用塑封通孔工艺形成所述第一接触孔和所述第二接触孔，避免了高成本的硅通孔工艺，降低了制作所述芯片封装结构的制作成本。

具体的，在厚度受限的封装结构中，通过于所述重构晶圆3中形成所述凹槽32，降低了所述芯片封装结构的厚度，且当所述凹槽32的开口尺寸与所述互连结构5的尺寸相同时，可以避免对位的工艺，进一步简化制作工艺。

具体的，通过所述第一封装结构1与所述第二封装结构2构成所述重构晶圆3，使得所述辅助芯片21的应用变得灵活、简单。

本实施例的芯片封装结构的制作方法通过改进制作所述芯片封装结构的工艺，将所述主芯片11及所述辅助芯片21分别进行初步封装，并通过塑封通孔工艺形成所述第一接触孔及所述第二接触孔，利用填充所述第一接触孔的所述第一导电柱15将至少一所述第一电极12引至所述第一封装结构1的背面，利用填充所述第二接触孔的所述第二导电柱25将至少一所述第二电极22引至所述第二封装结构2的背面，然后形成所述第三封装层31，再通过所述互连结构5与所述第一导电柱15和所述第二导电柱25电连接，所述重构晶圆3和所述基板4电连接，实现所述主芯片11与所述辅助芯片21的互连及所述主芯片11与所述辅助芯片21及外电路的电连接，避免了高成本的硅通孔工艺及制作互连芯片的重新布线层的工艺，继而简化了工艺，降低了制作成本；由于所述第一封装层16与所述第二封装层26分别显露出所述主芯片11与所述辅助芯片21的背面，提升了所述第一封装结构1和所述第二封装结构2的散热能力，继而增强了所述芯片封装结构的散热能力，且由于所述重构晶圆3的形成使得所述辅助芯片21的应用变得灵活、简单。

实施例二

本实施例提供一种芯片封装结构，如图10及11所示，为所述芯片封装结构的一种剖面结构示意图及所述芯片封装结构的另一种剖面结构示意图，所述芯片封装结构包括第一封装结构1、第二封装结构2、第三封装层31、基板4及互连结构5，其中，所述第一封装结构1包括主芯片11、第一电极12、第一重新布线层13、第一焊盘14、第一导电柱15及第一封装层16，所述第一焊盘14与所述第一重新布线层13下表层的第一导电互连层131电连接，所述第一导电柱15通过所述第一导电互连层131将至少一所述第一电极12引至所述第一封装层16的背面；所述第二封装结构2包括辅助芯片21、第二电极22、第二重新布线层23、第二焊盘24、第二导电柱25及第二封装层26，所述第二焊盘24与所述第二重新布线层23下表层的第二导电互连层231电连接，所述第二导电柱25通过所述第二导电互连层231将至少一所述第二电极22引至所述第二封装层26的背面，所述第一封装结构1与所述第二封装结构2处于同一水平面且间隔预设距离；所述第三封装层31覆盖所述第一封装结构1与所述第二封装结构2侧壁并填充所述第一封装结构1与所述第二封装结构2之间的间隙，所述第一封装结构1、所述第二封装结构2及所述第三封装层31构成重构晶圆3；所述互连结构5包括第一互连凸块51及第二互连凸块52，所述第一互连凸块51及所述第二互连凸块52分别与相邻的所述第一导电柱15和所述第二导电柱25电连接。

具体的，在保证封装结构性能的情况下，所述第一封装结构1的尺寸可以根据实际情况进行选择，这里不再限制；所述主芯片11的尺寸及厚度可以根据实际情况进行选择，这里不再限制；所述第一电极12的个数、尺寸及相邻两个所述第一电极12之间的距离可以根据实际情况进行选择，这里不再限制；所述第一重新布线层13的厚度可以根据实际情况进行选择，这里不再限制。

具体的，所述第一电极12的材质包括铜、铝、镍、金、银、钛或者其他适合的导电材料；所述第一焊盘14的材质包括铜、铝、镍、金、银、锡、钛或者其他适合的导电材料；所述第二电极22的材质包括铜、铝、镍、金、银、钛或者其他适合的导电材料；所述第二焊盘24的材质包括铜、铝、镍、金、银、锡、钛或者其他适合的导电材料。

具体的，在保证封装结构性能的情况下，所述第二封装结构2的尺寸可以根据实际情况进行选择，这里不再限制；所述辅助芯片21的尺寸及厚度可以根据实际情况进行选择，这里不再限制；所述第二电极22的个数、尺寸及相邻两个所述第二电极22之间的距离可以根据实际情况进行选择，这里不再限制；所述第二重新布线层23的厚度可以根据实际情况进行选择，这里不再限制。

具体的，所述第一重新布线层13中还包括至少一层第一介电层132，所述第一导电互连层131与所述第一介电层132沿背离所述主芯片11的有源面的方向依次交替层叠；所述第二重新布线层23中还包括至少一层第二介电层232，所述第二导电互连层231与所述第二介电层232沿背离所述辅助芯片21的有源面的方向依次交替层叠。

具体的，所述第一导电互连层131的材质包括铜、铝、镍、金、银、钛或者其他适合的导电材料；所述第一介电层132的材质包括环氧树脂、硅胶、聚酰亚胺、聚苯并噁唑、聚双苯环状丁二烯、氧化硅、磷硅玻璃、含氟玻璃或者其他适合的介电材料；所述第二导电互连层231的材质包括铜、铝、镍、金、银、钛或者其他适合的导电材料；所述第二介电层232的材质包括括环氧树脂、硅胶、聚酰亚胺、聚苯并噁唑、聚双苯环状丁二烯、氧化硅、磷硅玻璃、含氟玻璃或者其他适合的介电材料。

具体的，所述第一封装层16的材质包括环氧树脂、硅胶、聚酰亚胺、聚苯并噁唑、聚双苯环状丁二烯或者其他适合的封装材料；所述第二封装层26的材质包括环氧树脂、硅胶、聚酰亚胺、聚苯并噁唑、聚双苯环状丁二烯或者其他适合的封装材料。

具体的，所述第一封装结构1中还包括底面显露出与所述第一电极12电连接的所述第一导电互连层131的第一接触孔，所述第一导电柱15填充所述第一接触孔；所述第二封装结构2还包括底面显露出与所述第二电极22电连接的所述第二导电互连层231的第二接触孔，所述第二导电柱25填充所述第二接触孔。

具体的，所述第一导电柱15的材质包括铜、铝、镍、金、银、钛或者其他适合的导电材料；所述第二导电柱25的材质包括铜、铝、镍、金、银、钛或者其他适合的导电材料。

具体的，所述第一封装结构1的厚度与所述第二封装结构2的厚度相同。

具体的，所述第三封装层31用于对所述第一封装结构1及所述第二封装结构2的分布进行重构，以便于所述主芯片11与所述辅助芯片21之间实现互连。

具体的，所述重构晶圆3中还设有分别与所述第一焊盘14及所述第二焊盘24电连接的导电凸块33，所述基板4中设有与所述第一焊盘14及所述第二焊盘24对应的第三焊盘，所述第一焊盘14和所述第二焊盘24通过所述导电凸块33与所述第三焊盘电连接，继而实现所述重构晶圆3与所述基板4的电连接。

具体的，所述互连结构5包括桥接器、互连基板或者其他适合的互连器件。

具体的，所述互连结构5位于所述重构晶圆3的背面，且所述互连结构5与所述第一封装结构1背面的所述第一导电柱15及所述第二封装结构2背面的所述第二导电柱25电连接，以实现所述主芯片11与所述辅助芯片21的互连。

具体的，所述第一封装结构1与所述第二封装结构2之间的间隙中还设有预设深度的凹槽32，即所述重构晶圆3的背面设有所述凹槽32，所述凹槽32的底面显露出所述第一导电柱15、所述第一封装层16、所述第二导电柱25、所述第二封装层26及所述第三封装层31，所述互连结构5位于所述凹槽32中，且所述互连结构5与所述凹槽32中的所述第一导电柱15及所述第二导电柱25电连接，以实现所述主芯片11与所述辅助芯片21的互连。

具体的，通过优化所述芯片封装结构的结构，利用所述互连结构5实现所述主芯片11与所述辅助芯片21之间的互连，无需制作实现芯片互连且工艺复杂的重新布线层，简化了工艺。

具体的，通过于所述重构晶圆3的背面设置所述凹槽32，将所述互连结构5置于所述凹槽32中，降低了封装结构的厚度，可以应用于厚度受限的封装结构应用场景。

本实施例的芯片封装结构通过优化所述芯片封装结构，使所述芯片封装结构中无需设置实现芯片间互连且工艺复杂的重新布线层，简化了工艺步骤，且通过所述凹槽32的设置，可以降低所述芯片封装结构的厚度，使所述芯片封装结构可以应用于厚度受限的应用场景，扩大了所述芯片封装结构的应用范围。

综上所述，本发明的芯片封装结构及其制作方法通过改进芯片封装工艺，将主芯片及辅助芯片分别进行初步封装，通过塑封通孔工艺形成底面显露出与第一电极电连接的第一导电互连层的第一接触孔，利用第一导电柱填充第一接触孔以将第一电极引至第一封装结构的背面，通过塑封通孔工艺形成底面显露出与第二电极电连接的第二导电互连层的第二接触孔，利用第二导电柱填充第二接触孔以将第二电极引至第二封装结构的背面，并利用互连结构分别与第一导电柱和第二导电柱电连接以实现主芯片与辅助芯片的互连，避免了硅通孔工艺，且无需制作将主芯片与辅助芯片互连的重新布线层，简化了工艺步骤，节省了制作成本；通过第三封装层将初步封装的第一封装结构和第二封装结构进行再次封装以得到重构晶圆，使得辅助芯片的应用变得灵活、简单；重构晶圆的背面显露出主芯片及辅助芯片的背面，提升了封装结构的散热性能。此外，通过于重构晶圆中的第一封装结构与第二封装结构之间的间隙中设置用于放置互连结构的凹槽，可以降低封装结构的厚度，使封装结构可以应用于厚度受限的应用场景。所以，本发明有效克服了现有技术中的种种缺点而具有高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种芯片封装结构的制作方法，其特征在于，包括以下步骤：

形成至少一包括主芯片、第一电极、第一重新布线层、第一焊盘、第一导电柱及第一封装层的第一封装结构，所述第一焊盘与所述第一重新布线层下表层的第一导电互连层电连接，所述第一导电柱通过所述第一导电互连层将至少一所述第一电极引至所述第一封装层的背面；

形成至少一包括辅助芯片、第二电极、第二焊盘、第二导电柱及第二封装层的第二封装结构，所述第二焊盘与所述第二重新布线层下表层的第二导电互连层电连接，所述第二导电柱通过所述第二导电互连层将至少一所述第二电极引至所述第二封装层的背面；

提供一工艺平台，将所述第一封装结构的所述第一焊盘所在面与所述第二封装结构的所述第二焊盘所在面向下依次交替间隔放置于所述工艺平台的上表面，并形成覆盖所述第一封装结构和所述第二封装结构侧壁的第三封装层，以得到重构晶圆；

提供一基板，并将所述重构晶圆中的所述第一焊盘和所述第二焊盘与所述基板电连接；

提供至少一包括第一互连凸块及第二互连凸块的互连结构，将所述第一互连凸块及所述第二互连凸块分别与相邻的所述第一导电柱和所述第二导电柱电连接。

2.根据权利要求1所述的芯片封装结构的制作方法，其特征在于：所述第一电极位于所述主芯片的有源面中，所述第一导电互连层与所述第一电极电连接，所述第二电极位于所述辅助芯片的有源面中，所述第二导电互连层与所述第二电极电连接。

3.根据权利要求1所述的芯片封装结构的制作方法，其特征在于：所述第一封装结构还包括至少一底面显露出与所述第一电极电连接的所述第一导电互连层的第一接触孔，所述第一导电柱填充所述第一接触孔；所述第二封装结构还包括至少一底面显露出与所述第二电极电连接的所述第二导电互连层的第二接触孔，所述第二导电柱填充所述第二接触孔。

4.根据权利要求1所述的芯片封装结构的制作方法，其特征在于：将所述第一封装结构的所述第一焊盘所在面与所述第二封装结构的所述第二焊盘所在面向下依次交替间隔放置于所述工艺平台的上表面之后，形成所述第三封装层之前，还包括形成覆盖所述第一封装结构与所述第二封装结构显露表面的封装材料层的步骤。

5.根据权利要求3所述的芯片封装结构的制作方法，其特征在于：形成所述封装材料层之后，形成所述第三封装层之前，还包括去除覆盖所述第一封装结构及所述第二封装结构背面的封装材料层的步骤。

6.根据权利要求1所述的芯片封装结构的制作方法，其特征在于：形成所述第三封装层之后，将所述重构晶圆中的所述第一焊盘和所述第二焊盘与所述基板电连接之前，还包括形成与所述第一焊盘及所述第二焊盘电连接的导电凸块的步骤。

7.根据权利要求6所述的芯片封装结构的制作方法，其特征在于：所述第一焊盘与所述第二焊盘通过所述导电凸块与所述基板电连接。

8.根据权利要求1所述的芯片封装结构的制作方法，其特征在于：形成所述第三封装层之后，将所述重构晶圆中的所述第一焊盘和所述第二焊盘与所述基板电连接之前，还包括于相邻的所述主芯片与所述辅助芯片之间形成凹槽的步骤。

9.根据权利要求8所述的芯片封装结构的制作方法，其特征在于：所述凹槽的开口尺寸不小于所述互连结构的尺寸。

10.根据权利要求8所述的芯片封装结构的制作方法，其特征在于：所述凹槽的侧壁与所述主芯片间隔预设距离，所述凹槽的侧壁与所述辅助芯片间隔预设距离。

11.根据权利要求1所述的芯片封装结构的制作方法，其特征在于：所述互连结构包括桥接器、互连基板。

12.一种芯片封装结构，其特征在于，包括：

第一封装结构，包括主芯片、第一电极、第一重新布线层、第一焊盘、第一导电柱及

第一封装层，所述第一焊盘与所述第一重新布线层下表层的第一导电互连层电连接，所述第一导电柱通过所述第一导电互连层将至少一所述第一电极引至所述第一封装层的背面；

第二封装结构，包括辅助芯片、第二电极、第二重新布线层、第二焊盘、第二导电柱及第二封装层，所述第二焊盘与所述第二重新布线层下表层的第二导电互连层电连接，所述第二导电柱通过所述第二导电互连层将至少一所述第二电极引至所述第二封装层的背面，所述第一封装结构与所述第二封装结构处于同一水平面且间隔预设距离；

第三封装层，覆盖所述第一封装结构与所述第二封装结构侧壁并填充所述第一封装结构与所述第二封装结构之间的间隙，所述第一封装结构、所述第二封装结构及所述第三封装层构成重构晶圆；

基板，与所述第一焊盘及所述第二焊盘电连接；

互连结构，包括第一互连凸块及第二互连凸块，所述第一互连凸块及所述第二互连凸块分别与相邻的所述第一导电柱和所述第二导电柱电连接。