CN210136866U - 一种扇出封装结构 - Google Patents

一种扇出封装结构 Download PDF

Info

Publication number
CN210136866U
CN210136866U CN201921135270.8U CN201921135270U CN210136866U CN 210136866 U CN210136866 U CN 210136866U CN 201921135270 U CN201921135270 U CN 201921135270U CN 210136866 U CN210136866 U CN 210136866U
Authority
CN
China
Prior art keywords
layer
wiring layer
fan
chip
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921135270.8U
Other languages
English (en)
Inventor
张凯
耿菲
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xianfang Semiconductor Co Ltd filed Critical Shanghai Xianfang Semiconductor Co Ltd
Priority to CN201921135270.8U priority Critical patent/CN210136866U/zh
Application granted granted Critical
Publication of CN210136866U publication Critical patent/CN210136866U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本实用新型公开了一种扇出封装结构，该结构包括：载板，载板具有第一表面和与其相对的第二表面，第一表面上形成至少一个凹槽，凹槽的开口背向第二表面；重布线层，设置在载板的第一表面，并覆盖凹槽表面；至少一个芯片，至少一个芯片的正面朝向第二表面设置在凹槽内，芯片正面与重布线层电连接；第一布线层，设置在重布线层上，第一布线层中的至少部分导线与重布线层电连接；第二布线层，设置在载板的第二表面，第二布线层中的至少部分导线与覆盖凹槽表面的重布线层电连接。通过实施本实用新型，无需在芯片背面设置电路，避免了芯片和载板正面高度差的影响，降低了制作精密布线的工艺难度，显著降低封装过程中的翘曲缺陷，提高了工艺可靠性。

Description

一种扇出封装结构
技术领域
本实用新型涉及电子封装技术领域，具体涉及一种扇出封装结构。
背景技术
扇出封装是一种嵌入式封装，也是I/O数较多，集成灵活性好的主要先进封装之一，而且它可以不用基板在一个封装中实现垂直和水平方向的多芯片集成，所以，目前扇出封装技术正朝着诸如多芯片、薄型封装和3D SIP (系统级封装)这些下一代封装方向发展。
但是，随着封装尺寸越来越小，封装件中的线路分布越来越复杂，三维封装结构中的封装体中的线路及焊球等间距越来越小，由于不同材料间的热匹配性的差异，在工艺过程中会发生不同程度的翘曲，影响封装工艺的稳定性，且不利于自动化生产。且随着封装体越来越薄，翘曲会越来越明显，翘曲问题可能导致叠层(Package on Package，POP)封装结构的失效或性能降低以及可靠性等一系列问题。
实用新型内容
有鉴于此，本实用新型提供了一种扇出封装结构，从而解决现有封装结构中翘曲影响封装工艺稳定性的技术问题。
本实用新型提出的技术方案如下：
本实用新型实施例提供一种扇出封装结构，包括：载板，所述载板具有第一表面和与其相对的第二表面，所述第一表面上形成至少一个凹槽，所述凹槽的开口背向所述第二表面；重布线层，设置在所述载板的第一表面，并覆盖所述凹槽表面；至少一个芯片，所述至少一个芯片的正面朝向所述第二表面设置在所述凹槽内，所述芯片正面与所述重布线层电连接；第一布线层，设置在所述重布线层上，所述第一布线层中的至少部分导线与所述重布线层电连接；第二布线层，设置在所述载板的第二表面，所述第二布线层中的至少部分导线与覆盖所述凹槽表面的所述重布线层电连接。
可选地，该扇出封装结构还包括：第一介质层，填充在所述凹槽中。
可选地，该扇出封装结构还包括：第二介质层，设置在所述重布线层和所述载板的第一表面之间。
可选地，该扇出封装结构还包括：第三介质层，设置在所述载板第二表面和所述第二布线层之间。
可选地，该扇出封装结构还包括：第一焊球，设置在所述第一布线层背离所述载板的表面，所述第一焊球至少部分与所述第一布线层电连接；第二焊球，设置在所述第二布线层背离所述载板的表面，所述第二焊球至少部分与所述第二布线层电连接。
可选地，所述第二介质层露出所述载板的第二表面。
本实用新型技术方案，具有如下优点：
本实用新型实施例提供的扇出封装结构，通过在载板表面的凹槽中倒装芯片，芯片正面和凹槽表面的重布线层电连接，同时在载板相对的两个表面设置第一布线层和第二布线层，且第一布线层和第二布线层均与重布线层连接，第一布线层和第二布线层可以将芯片电路引出至封装结构的两侧，实现了双面扇出封装。此外，该扇出封装结构无需在芯片背面设置电路，避免了芯片和载板正面高度差的影响，降低了制作精密布线的工艺难度。本实用新型实施例提供的扇出封装结构实现了一种超薄型三维扇出型封装工艺，该扇出封装结构不仅大大减少了封装用有机物料的使用，从而显著降低封装过程中的翘曲缺陷，提高了各工艺可靠性，同时使得封装体具有良好的散热性能和高密度特性，并具有较低的工艺难度和较好的成本控制。
附图说明
为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了根据本实用新型实施例的扇出封装结构的结构示意图；
图2示出了根据本实用新型实施例的扇出封装方法的流程图；
图3示出了根据本实用新型另一实施例的扇出封装方法的流程图；
图4示出了根据本实用新型另一实施例的扇出封装方法的流程图；
图5示出了根据本实用新型另一实施例的扇出封装方法的流程图；
图6A至图6L为本实用新型实施例的扇出封装方法所得到的结构示意图。
具体实施方式
下面将结合附图对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本实用新型实施例提供一种扇出封装结构，如图1所示，该扇出封装结构包括：
载板101，载板101具有第一表面和与其相对的第二表面，第一表面上形成至少一个凹槽，凹槽的开口背向第二表面；重布线层104，设置在载板 101的第一表面，并覆盖凹槽表面；至少一个芯片105，至少一个芯片105 的正面朝向第二表面设置在凹槽内，芯片105正面与重布线层104电连接；第一布线层107，设置在重布线层104上，第一布线层107中的至少部分导线与重布线层104电连接；第二布线层112，设置在载板101的第二表面，第二布线层112中的至少部分导线与覆盖凹槽表面的重布线层104电连接。
其中，载板101第一表面的凹槽可以是梯形或长方形，也可以是其他形状，本实用新型对此不做限定。凹槽的深度可以与芯片105的厚度相当，并且凹槽尺寸可以满足芯片105放置于内。此外，芯片105正面和重布线层104电连接时，可以预先在芯片105正面设置焊点、焊盘等，再将芯片 105的正面朝向第二表面固定在凹槽内，从而实现芯片105正面和重布线层 104的电连接。
可选地，第一布线层107和/或第二布线层112可以包括介质层和金属布线层，介质层可以由聚酰亚胺、PBO、环氧树脂等材料组成，金属布线层的材料可以是铜、铝、金、镍、钯、银等金属材料。第一布线层107和/或第二布线层112也可以包括多层介质层和金属布线层，且每层重布线层之间相互连通，空隙处有介质层相隔。
本实用新型实施例提供的扇出封装结构，通过在载板表面的凹槽中倒装芯片，芯片正面和凹槽表面的重布线层电连接，同时在载板相对的两个表面设置第一布线层和第二布线层，且第一布线层和第二布线层均与重布线层连接，第一布线层和第二布线层可以将芯片电路引出至封装结构的两侧，实现了双面扇出封装。此外，该扇出封装结构无需在芯片背面设置电路，避免了芯片和载板正面高度差的影响，降低了制作精密布线的工艺难度。因此，本实用新型实施例提供的扇出封装结构实现了一种超薄型三维扇出型封装工艺，该扇出封装结构不仅大大减少了封装用有机物料的使用，从而显著降低封装过程中的翘曲缺陷，提高了各工艺可靠性，同时使得封装体具有良好的散热性能和高密度特性，并具有较低的工艺难度和较好的成本控制。
作为本实用新型实施例一种可选的实施方式，如图1所示，该扇出封装结构还包括：第一介质层106，填充在凹槽中。具体地，第一介质层106 可以填充芯片105和凹槽侧壁之间的空间，第一介质层106可以由聚酰亚胺、PBO、环氧树脂等材料组成，本实用新型对此不做限定。此外，第一介质层106还可以起到固定芯片的作用。
作为本实用新型实施例一种可选的实施方式，如图1所示，该扇出封装结构还包括：第二介质层103，设置在重布线层104和载板101的第一表面之间。其中，在重布线层104和载板101之间设置第二介质层103可以实现重布线层104和载板101之间的绝缘，防止出现短路等问题。具体地，第二介质层103可以由聚酰亚胺、PBO、环氧树脂等材料组成，本实用新型对此不做限定。
作为本实用新型实施例一种可选的实施方式，如图1所示，该扇出封装结构还包括：第三介质层110，设置在载板101第二表面和第二布线层112之间。在载板101和第二布线层112之间设置第三介质层110，可以实现载板101和第二布线层112之间的绝缘。具体地，第三介质层110可以由聚酰亚胺、PBO、环氧树脂等材料组成，本实用新型对此不做限定。
作为本实用新型实施例一种可选的实施方式，如图1所示，该扇出封装结构还包括第一焊球109和第二焊球114，第一焊球109设置在第一布线层107背离载板101的表面，第一焊球109至少部分与第一布线层107电连接；其中，当第一布线层107包括介质层和金属布线层时，第一布线层 107远离重布线层104的表面为介质层，介质层的表面具有第一开口结构，露出金属布线层。具体地，第一焊球109还可以设置在介质层的开口结构中，并与金属布线层电连接。
第二焊球114设置在第二布线层112背离载板101的表面，第二焊球 114至少部分与第二布线层112电连接。其中，当第二布线层112包括介质层和金属布线层时，第二布线层112远离载板101的表面为介质层，介质层的表面具有第三开口结构，露出金属布线层。具体地，第二焊球114还可以设置在介质层的开口结构中，并与金属布线层电连接。
作为本实用新型实施例一种可选的实施方式，如图1所示，第二介质层103露出载板101的第二表面。具体地，该扇出封装结构中，载板101 的厚度可以与芯片105的厚度相当，从而可以使第二介质层103露出载板 101的第二表面。
本实用新型实施例提供的扇出封装结构，载板的厚度可以与芯片的厚度相当，从而实现了一种超薄型三维扇出型封装工艺，该扇出封装结构不仅大大减少了封装用有机物料的使用，从而显著降低封装过程中的翘曲缺陷，提高了各工艺可靠性，同时使得封装体具有良好的散热性能和高密度特性，并具有较低的工艺难度和较好的成本控制。
本实用新型实施例提供的扇出封装结构可以采用以下扇出封装方法实现，如图2所示，该扇出封装方法包括如下步骤：
步骤S101：在载板的第一表面形成至少一个凹槽，凹槽的开口背向载板的第二表面；具体地，载板第一表面的凹槽可以是梯形或长方形，也可以是其他形状，本实用新型对此不做限定。凹槽的深度可以与芯片的厚度相当，并且所述凹槽尺寸可以满足芯片放置于内。其中，形成凹槽时可以采用刻蚀等方法，也可以采用其他方法，本实用新型对此不做限定。
步骤S102：在凹槽表面和载板的第一表面形成重布线层；具体地，在形成重布线层之前，还可以在凹槽表面和载板的第一表面形成第二介质层，然后在第二介质层的表面形成重布线层。第二介质层可以实现重布线层和载板之间的绝缘，防止出现短路等问题。具体地，第二介质层可以由聚酰亚胺、PBO、环氧树脂等材料组成，本实用新型对此不做限定。
步骤S103：将至少一个芯片正面朝向第二表面贴装在凹槽中，芯片正面和重布线层电连接；其中，可以预先在芯片正面设置焊点、焊盘等，再将芯片的正面朝向第二表面固定在凹槽内，从而实现芯片正面和重布线层的电连接。具体地，在凹槽中放置芯片之后，还可以在凹槽中填充第一介质层，第一介质层可以由聚酰亚胺、PBO、环氧树脂等材料组成，本实用新型对此不做限定。第一介质层还可以将芯片固定在凹槽中，防止芯片在凹槽中的移动。
步骤S104：在重布线层上形成第一布线层，第一布线层中的至少部分导线与重布线层电连接；第一布线层可以包括介质层和金属布线层，介质层可以由聚酰亚胺、PBO、环氧树脂等材料组成，金属布线层的材料可以是铜、铝、金、镍、钯、银等金属材料。第一布线层也可以包括多层介质层和金属布线层，且每层重布线层之间相互连通，空隙处有介质层相隔。
步骤S105：在载板的第二表面形成第二布线层，第二布线层中的至少部分导线与重布线层电连接。第二布线层可以包括介质层和金属布线层，介质层可以由聚酰亚胺、PBO、环氧树脂等材料组成，金属布线层的材料可以是铜、铝、金、镍、钯、银等金属材料。第二布线层也可以包括多层介质层和金属布线层，且每层重布线层之间相互连通，空隙处有介质层相隔。
本实用新型实施例提供的扇出封装方法，通过在载板表面的凹槽中倒装芯片，芯片正面和凹槽表面的重布线层电连接，同时在载板相对的两个表面形成第一布线层和第二布线层，且第一布线层和第二布线层均与重布线层连接，第一布线层和第二布线层可以将芯片电路引出至封装结构的两侧，实现了双面扇出封装。此外，该扇出封装方法无需在芯片背面设置电路，避免了芯片和载板正面高度差的影响，降低了制作精密布线的工艺难度。
作为本实用新型实施例的一种可选的实施方式，如图3所示，步骤S105 在载板的第二表面形成第二布线层，包括如下步骤：
步骤S201：从第二表面减薄载板，直至露出第二介质层；具体地，减薄载板可以使得凹槽和重布线层之间的第二介质层露出，同时还可以减薄封装结构的厚度，有利于高密度封装集成。
步骤S202：去除露出的第二介质层；具体地，可以利用干刻或者湿法腐蚀等方法去除露出的第二介质层，也可以采用其他方法去除，本实用新型对此不做限定。
步骤S203：在载板的第二表面形成第三介质层；其中，第三介质层可以由聚酰亚胺、PBO、环氧树脂等材料组成，本实用新型对此不做限定。
步骤S204：在第三介质层的表面形成第二布线层。第三介质层可以实现载板和第二布线层的绝缘，防止出现短路。
作为本实用新型实施例的一种可选的实施方式，如图4所示，该扇出封装方法还包括如下步骤：
步骤S301：在第一布线层背离载板的表面形成第一焊球，第一焊球至少部分与第一布线层电连接；其中，当第一布线层包括介质层和金属布线层时，第一布线层远离重布线层的表面为介质层，介质层的表面具有第一开口结构，露出金属布线层。具体地，第一焊球还可以设置在介质层的开口结构中，并与金属布线层电连接。
步骤S302：在第二布线层背离载板的表面形成第二焊球，第二焊球至少部分与第二布线层电连接。其中，当第二布线层包括介质层和金属布线层时，第二布线层远离载板的表面为介质层，介质层的表面具有第二开口结构，露出金属布线层。具体地，第二焊球还可以设置在介质层的开口结构中，并与金属布线层电连接。
作为本实用新型实施例的一种可选的实施方式，如图5所示，该扇出封装方法可以采用以下步骤进行：
步骤S401：在载板101的第一表面形成至少一个凹槽102；经过S401 后的结构如图6A所示。
步骤S402：在凹槽102表面和载板101的第一表面形成第二介质层103；经过S402后的结构如图6B所示。
步骤S403：在第二介质层103的表面形成重布线层104；经过S403后的结构如图6C所示。
步骤S404：将至少一个芯片105倒装嵌入凹槽102中，使芯片105和重布线层104电连接；经过S404后的结构如图6D所示。
步骤S405：在凹槽102内填充第一介质层106；经过S405后的结构如图6E所示。
步骤S406：在载板101的第一表面形成第一布线层107，第一布线层 107可以包括多层金属布线层和介质层,多层金属布线层与重布线层104电连接,空隙处有介质层相隔,位于多层金属布线层和介质层最上方的为介质层,可以在最上方的介质层形成第一开口108。经过S406后的结构如图 6F所示。
步骤S407：在第一开口108处形成第一焊球109，第一焊球109与第一布线层107中的多层金属布线层电连接；经过S407后的结构如图6G所示。
步骤S408：从载板101的第二表面减薄载板101，直至露出第二介质层103；经过S408后的结构如图6H所示。
步骤S409：利用干刻或者湿法腐蚀等方法去除露出的第二介质层103，使得重布线层104从载板101的第二表面露出；经过S409后的结构如图6I 所示。
步骤S410：在载板101的第二表面形成第三介质层110，在第三介质层110部分区域形成第二开口111，露出重布线层104；经过S410后的结构如图6J所示。
步骤S411：在第三介质层110的表面形成第二布线层112，第二布线层112可以包括多层金属布线层和介质层,多层金属布线层可以部分填充第二开口111，使得多层金属布线层与重布线层104电连接,多层金属布线层空隙处有介质层相隔,位于多层金属布线层和介质层最下方的为介质层, 可以在最下方的介质层形成第三开口113；经过S411后的结构如图6K所示。
步骤S412：在第三开口113处形成第二焊球114，第二焊球114与第二布线层112电连接；经过S412后的结构如图6L所示。
本实用新型实施例提供的扇出封装方法，通过减薄载板露出重布线层，在载板第二表面形成第二布线层，实现了一种超薄型三维扇出型封装工艺，该扇出封装方法不仅大大减少了封装用有机物料的使用，从而显著降低封装过程中的翘曲缺陷，提高了各工艺可靠性，同时使得封装体具有良好的散热性能和高密度特性，并具有较低的工艺难度和较好的成本控制。
虽然关于示例实施例及其优点已经详细说明，但是本领域技术人员可以在不脱离本实用新型的精神和所附权利要求限定的保护范围的情况下对这些实施例进行各种变化、替换和修改，这样的修改和变型均落入由所附权利要求所限定的范围之内。对于其他例子，本领域的普通技术人员应当容易理解在保持本实用新型保护范围内的同时，工艺步骤的次序可以变化。
此外，本实用新型的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本实用新型的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本实用新型描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本实用新型可以对它们进行应用。因此，本实用新型所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (6)

1.一种扇出封装结构，其特征在于，包括：
载板，所述载板具有第一表面和与其相对的第二表面，所述第一表面上形成至少一个凹槽，所述凹槽的开口背向所述第二表面；
重布线层，设置在所述载板的第一表面，并覆盖所述凹槽表面；
至少一个芯片，所述至少一个芯片的正面朝向所述第二表面设置在所述凹槽内，所述芯片正面与所述重布线层电连接；
第一布线层，设置在所述重布线层上，所述第一布线层中的至少部分导线与所述重布线层电连接；
第二布线层，设置在所述载板的第二表面，所述第二布线层中的至少部分导线与覆盖所述凹槽表面的所述重布线层电连接。
2.根据权利要求1所述的扇出封装结构，其特征在于，还包括：第一介质层，填充在所述凹槽中。
3.根据权利要求1所述的扇出封装结构，其特征在于，还包括：第二介质层，设置在所述重布线层和所述载板的第一表面之间。
4.根据权利要求1所述的扇出封装结构，其特征在于，还包括：第三介质层，设置在所述载板第二表面和所述第二布线层之间。
5.根据权利要求1所述的扇出封装结构，其特征在于，还包括：
第一焊球，设置在所述第一布线层背离所述载板的表面，所述第一焊球至少部分与所述第一布线层电连接；
第二焊球，设置在所述第二布线层背离所述载板的表面，所述第二焊球至少部分与所述第二布线层电连接。
6.根据权利要求3所述的扇出封装结构，其特征在于，所述第二介质层露出所述载板的第二表面。
CN201921135270.8U 2019-07-18 2019-07-18 一种扇出封装结构 Active CN210136866U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921135270.8U CN210136866U (zh) 2019-07-18 2019-07-18 一种扇出封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921135270.8U CN210136866U (zh) 2019-07-18 2019-07-18 一种扇出封装结构

Publications (1)

Publication Number Publication Date
CN210136866U true CN210136866U (zh) 2020-03-10

Family

ID=69707773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921135270.8U Active CN210136866U (zh) 2019-07-18 2019-07-18 一种扇出封装结构

Country Status (1)

Country Link
CN (1) CN210136866U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110335852A (zh) * 2019-07-18 2019-10-15 上海先方半导体有限公司 一种扇出封装结构及封装方法
CN111477553A (zh) * 2020-04-15 2020-07-31 上海先方半导体有限公司 隔离封装结构及其制造方法
CN112201647A (zh) * 2020-09-09 2021-01-08 苏州通富超威半导体有限公司 一种高密度互连芯片结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110335852A (zh) * 2019-07-18 2019-10-15 上海先方半导体有限公司 一种扇出封装结构及封装方法
CN111477553A (zh) * 2020-04-15 2020-07-31 上海先方半导体有限公司 隔离封装结构及其制造方法
CN112201647A (zh) * 2020-09-09 2021-01-08 苏州通富超威半导体有限公司 一种高密度互连芯片结构

Similar Documents

Publication Publication Date Title
US7525186B2 (en) Stack package having guard ring which insulates through-via interconnection plug and method for manufacturing the same
KR101454883B1 (ko) 적층된 집적회로 패키지 인 패키지 시스템
KR101996161B1 (ko) 언더필 컨테인먼트 공동을 갖는 반도체 디바이스 어셈블리
KR101454884B1 (ko) 적층된 집적회로 패키지 인 패키지 시스템
US8253229B2 (en) Semiconductor package and stacked layer type semiconductor package
CN210136866U (zh) 一种扇出封装结构
KR20130132162A (ko) 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
CN103779235A (zh) 扇出晶圆级封装结构
KR20070115877A (ko) 내포된 집적 회로 패키지 온 패키지 시스템
CN110335852A (zh) 一种扇出封装结构及封装方法
CN111799230A (zh) 半导体封装件
US11881459B2 (en) Electronic package and fabrication method thereof
US12040279B2 (en) Through-core via
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
CN115513168A (zh) 封装结构、封装结构的制备方法和电子设备
KR20130077627A (ko) 반도체 장치 및 그의 제조방법
CN116686085A (zh) 一种芯片封装结构、其制作方法及电子设备
CN210136865U (zh) 一种晶圆级封装结构
CN105009279A (zh) 半导体器件及制造半导体器件的方法
CN217955850U (zh) 一种硅基三维集成扇出型封装结构
KR20130077628A (ko) 반도체 장치 및 그의 제조방법
CN213635974U (zh) 一种芯片封装结构
WO2022178806A1 (en) Semiconductor package structure and packaging method thereof
KR101346485B1 (ko) 반도체 패키지 및 그 제조 방법
CN116959999A (zh) 一种芯片封装结构及其制作方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant