KR20220016365A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20220016365A
KR20220016365A KR1020200095517A KR20200095517A KR20220016365A KR 20220016365 A KR20220016365 A KR 20220016365A KR 1020200095517 A KR1020200095517 A KR 1020200095517A KR 20200095517 A KR20200095517 A KR 20200095517A KR 20220016365 A KR20220016365 A KR 20220016365A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
insulating layer
connection
chip
connection part
Prior art date
Application number
KR1020200095517A
Other languages
English (en)
Inventor
김정환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200095517A priority Critical patent/KR20220016365A/ko
Priority to US17/212,332 priority patent/US11817424B2/en
Publication of KR20220016365A publication Critical patent/KR20220016365A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08147—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/80138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/80141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/8082—Diffusion bonding
    • H01L2224/8083—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81466—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81484—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 패키지는 서로 대향하는 제1 면 및 제2 면을 갖는 하부 반도체 칩, 상기 하부 반도체 칩의 상기 제1 면 상의 상부 반도체 칩, 상기 하부 반도체 칩의 상기 제1 면과 상기 상부 반도체 칩 사이의 제1 절연층, 상기 제1 절연층과 상기 상부 반도체 칩 사이의 제2 절연층, 및 상기 제1 절연층 및 상기 제2 절연층을 관통하고, 상기 하부 반도체 칩 및 상기 상부 반도체 칩에 연결된 연결 구조체를 포함한다. 상기 연결 구조체는 상기 제1 절연층 내의 제1 연결부, 및 상기 제2 절연층 내의 제2 연결부를 포함한다. 상기 연결 구조체는 상기 하부 반도체 칩의 상기 제1 면에 평행한 제1 방향에 따른 폭을 가지되, 상기 제2 연결부의 폭은 상기 제1 연결부의 폭보다 크다. 상기 연결 구조체는 상기 하부 반도체 칩의 상기 제1 면에 수직한 제2 방향에 따른 두께를 가지되, 상기 제2 연결부의 두께는 상기 제1 연결부의 두께보다 크다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 대한 것으로, 보다 상세하게는 복수의 반도체 칩들이 실장된 반도체 패키지에 대한 것이다.
반도체 패키지는 집적회로 칩을 전자제품에 사용하기 적합한 형태로 구현한 것이다. 통상적으로 반도체 패키지는 인쇄회로기판(PCB) 상에 반도체 칩을 실장하고 본딩 와이어 또는 범프를 이용하여 이들을 전기적으로 연결하는 것이 일반적이다. 전자 산업의 발달에 따라 전자 기기의 소형화, 경량화, 및 다기능화가 요구되고 있고, 이에 따라, 하나의 반도체 패키지 안에 복수의 칩들이 적층된 멀티 칩 패키지(Multi-Chip Package), 또는 하나의 반도체 패키지 안에 이종 칩들이 실장되어 하나의 시스템으로 동작하는 시스템 인 패키지(System-In Package) 등이 제시되고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 복수의 반도체 칩들 사이의 상호 연결(interconnection)이 용이한 반도체 패키지를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 고집적화가 용이한 반도체 패키지를 제공하는데 있다.
본 발명에 따른 반도체 패키지는 서로 대향하는 제1 면 및 제2 면을 갖는 하부 반도체 칩; 상기 하부 반도체 칩의 상기 제1 면 상의 상부 반도체 칩; 상기 하부 반도체 칩의 상기 제1 면과 상기 상부 반도체 칩 사이의 제1 절연층; 상기 제1 절연층과 상기 상부 반도체 칩 사이의 제2 절연층; 및 상기 제1 절연층 및 상기 제2 절연층을 관통하고, 상기 하부 반도체 칩 및 상기 상부 반도체 칩에 연결된 연결 구조체를 포함할 수 있다. 상기 연결 구조체는 상기 제1 절연층 내의 제1 연결부, 및 상기 제2 절연층 내의 제2 연결부를 포함할 수 있다. 상기 연결 구조체는 상기 하부 반도체 칩의 상기 제1 면에 평행한 제1 방향에 따른 폭을 가지되, 상기 제2 연결부의 폭은 상기 제1 연결부의 폭보다 클 수 있다. 상기 연결 구조체는 상기 하부 반도체 칩의 상기 제1 면에 수직한 제2 방향에 따른 두께를 가지되, 상기 제2 연결부의 두께는 상기 제1 연결부의 두께보다 클 수 있다.
본 발명에 따른 반도체 패키지는 서로 대향하는 제1 면 및 제2 면을 갖는 하부 반도체 칩; 상기 하부 반도체 칩의 상기 제1 면 상에 수직하게 적층된 복수의 상부 반도체 칩들, 상기 복수의 상부 반도체 칩들은 서로 바로 이웃하는 제1 상부 반도체 칩 및 제2 상부 반도체 칩을 포함하는 것; 상기 제1 상부 반도체 칩과 상기 제2 상부 반도체 칩 사이의 제1 절연층; 상기 제1 절연층과 상기 제2 상부 반도체 칩 사이의 제2 절연층; 및 상기 제1 및 제2 절연층들을 관통하고, 상기 제1 및 제2 상부 반도체 칩들에 연결된 연결 구조체를 포함할 수 있다. 상기 연결 구조체는 상기 제1 절연층 내의 제1 연결부, 및 상기 제2 절연층 내의 제2 연결부를 포함할 수 있다. 상기 연결 구조체는 상기 하부 반도체 칩의 상기 제1 면에 평행한 제1 방향에 따른 폭을 가지되, 상기 제2 연결부의 폭은 상기 제1 연결부의 폭보다 클 수 있다. 상기 연결 구조체는 상기 하부 반도체 칩의 상기 제1 면에 수직한 제2 방향에 따른 두께를 가지되, 상기 제2 연결부의 두께는 상기 제1 연결부의 두께보다 클 수 있다.
본 발명의 개념에 따르면, 서로 인접하는 반도체 칩들의 상호 연결(interconnection)을 위한 연결 구조체가 용이하게 형성될 수 있다. 따라서, 복수의 반도체 칩들 사이의 상호 연결이 용이하고 고집적화가 용이한 반도체 패키지가 제공될 수 있다.
도 1은 본 발명의 일부 실시예들에 따른 반도체 패키지의 단면도이다.
도 2는 도 1의 P1부분의 확대도이다.
도 3 및 도 4는 본 발명의 일부 실시예들에 따른 반도체 패키지의 제조방법을 나타내는 단면도들이다.
도 5는 본 발명의 일부 실시예들에 따른 반도체 패키지의 단면도이다.
도 6은 도 5의 P2부분의 확대도이다.
도 7 내지 도 11은 본 발명의 일부 실시예들에 따른 반도체 패키지의 제조방법을 나타내는 단면도들이다.
도 12는 본 발명의 일부 실시예들에 따른 반도체 패키지의 단면도이다.
도 13은 도 12의 P3부분의 확대도이다.
도 14 및 도 15는 본 발명의 일부 실시예들에 따른 반도체 패키지의 제조방법을 나타내는 단면도들이다.
도 16은 본 발명의 일부 실시예들에 따른 반도체 패키지의 단면도이다.
도 17은 도 16의 P4부분의 확대도이다.
도 18 내지 도 21은 본 발명의 일부 실시예들에 따른 반도체 패키지의 제조방법을 나타내는 단면도들이다.
도 22는 본 발명의 일부 실시예들에 따른 반도체 패키지의 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 일부 실시예들에 따른 반도체 패키지의 단면도이다. 도 2는 도 1의 P1부분의 확대도이다 .
도 1 및 도 2를 참조하면, 반도체 패키지(1000)는 하부 반도체 칩(100), 상기 하부 반도체 칩(100) 상의 상부 반도체 칩(200), 상기 하부 반도체 칩(100)과 상기 상부 반도체 칩(200) 사이의 제1 절연층(IL1), 상기 제1 절연층(IL1)과 상기 상부 반도체 칩(200) 사이의 제2 절연층(IL2), 및 상기 제1 절연층(IL1) 및 상기 제2 절연층(IL2)을 관통하고 상기 하부 반도체 칩(100) 및 상기 상부 반도체 칩(200)에 연결되는 연결 구조체(CS)를 포함할 수 있다.
상기 하부 반도체 칩(100)은 하부 반도체 기판(110), 상기 하부 반도체 기판(110)의 하면(110L) 상의 하부 회로층(120), 및 상기 하부 반도체 기판(110)을 관통하는 복수의 하부 관통 전극들(115)을 포함할 수 있다. 상기 하부 반도체 기판(110)은 실리콘, 게르마늄, 또는 실리콘-게르마늄과 같은 반도체 물질을 포함할 수 있다.
상기 하부 회로층(120)은 하부 배선 패턴들(122, 124), 및 상기 하부 배선 패턴들(122, 124)을 덮는 하부 배선 절연층(126)을 포함할 수 있다. 상기 하부 배선 패턴들(122, 124)은 라인 패턴들(122), 및 상기 라인 패턴들(122)에 연결된 비아 패턴들(124)을 포함할 수 있다. 상기 하부 회로층(120)은 상기 하부 반도체 기판(110)의 하면(110L) 상에 배치되는 집적회로들(미도시)을 더 포함할 수 있고, 상기 하부 배선 패턴들(122, 124)은 상기 집적회로들에 전기적으로 연결될 수 있다. 상기 하부 배선 패턴들(122, 124)은 구리, 알루미늄, 티타늄, 또는 텅스텐과 같은 금속을 포함할 수 있고, 상기 하부 배선 절연층(126)은 실리콘 함유 절연 물질(일 에로, 실리콘 산화물, 실리콘 질화물, 실리콘 산화질화물, 및/또는 테트라에틸 오소실리케이트)을 포함할 수 있다.
상기 하부 관통 전극들(115)의 각각은 상기 하부 반도체 기판(110)을 관통하여 상기 하부 회로층(120) 내 상기 하부 배선 패턴들(122, 124) 중 대응하는 하부 배선 패턴(122)에 연결될 수 있다. 일부 실시예들에 따르면, 상기 하부 관통 전극들(115)의 상면들(115U)은 상기 하부 반도체 기판(110)의 상면(110U)과 실질적으로 공면을 이룰 수 있다. 일 예로, 상기 하부 관통 전극들(115)의 상면들(115U)은, 상기 하부 반도체 기판(110)의 하면(110L)에 대하여, 상기 하부 반도체 기판(110)의 상면(110U)과 실질적으로 동일한 높이에 있을 수 있다. 상기 하부 관통 전극들(115)은 금속(일 예로, 구리(Cu))를 포함할 수 있다.
상기 하부 반도체 칩(100)은 서로 대향하는 제1 면(100a) 및 제2 면(100b)을 가질 수 있다. 상기 하부 반도체 칩(100)의 상기 제1 면(100a)은 상기 하부 반도체 기판(110)의 상면(110U)에 대응할 수 있고, 상기 하부 회로층(120)은 상기 하부 반도체 칩(100)의 상기 제2 면(100b)에 인접할 수 있다. 상기 하부 반도체 칩(100)은 메모리 칩, 로직 칩, 어플리케이션 프로세서(AP) 칩, 또는 시스템 온 칩(SOC)일 수 있다.
하부 칩 패드들(130)이 상기 하부 반도체 칩(100)의 상기 제2 면(100b) 상에 배치될 수 있다. 상기 하부 칩 패드들(130)의 각각은 상기 하부 회로층(120) 내 상기 하부 배선 패턴들(122, 124) 중 대응하는 하부 배선 패턴(124)에 연결될 수 있다. 상기 하부 칩 패드들(130)은 상기 하부 배선 패턴들(122, 124)과 다른 물질을 포함할 수 있다. 일 예로, 상기 하부 칩 패드들(130)은 알루미늄과 같은 금속을 포함할 수 있다.
버퍼층(140)이 상기 하부 반도체 칩(100)의 상기 제2 면(100b) 상에 배치될 수 있고, 상기 하부 칩 패드들(130) 사이에서 상기 하부 반도체 칩(100)의 상기 제2 면(100b)을 덮을 수 있다. 상기 버퍼층(140)은 상기 하부 칩 패드들(130)의 각각의 가장자리부를 덮을 수 있고, 상기 하부 칩 패드들(130)의 각각의 적어도 일부를 노출할 수 있다. 상기 버퍼층(140)은 절연성 폴리머 또는 실리콘계 절연 물질을 포함할 수 있다.
본딩 범프들(150)이 상기 하부 반도체 칩(100)의 상기 제2 면(100b) 상에 배치될 수 있고, 상기 하부 칩 패드들(130) 상에 각각 배치될 수 있다. 상기 본딩 범프들(150)의 각각은 상기 버퍼층(140)을 관통하여 상기 하부 칩 패드들(130) 중 대응하는 하부 칩 패드(130)에 연결될 수 있다. 상기 본딩 범프들(150)은 도전 물질을 포함할 수 있고, 솔더볼, 범프, 및 필라 중 적어도 하나의 형태를 가질 수 있다.
상기 상부 반도체 칩(200)은 상부 반도체 기판(210), 및 상기 상부 반도체 기판(210)의 하면(210L) 상의 상부 회로층(220)을 포함할 수 있다. 상기 상부 반도체 기판(210)은 실리콘, 게르마늄, 또는 실리콘-게르마늄과 같은 반도체 물질을 포함할 수 있다.
상기 상부 회로층(220)은 상부 배선 패턴들(222, 224), 및 상기 상부 배선 패턴들(222, 224)을 덮는 상부 배선 절연층(226)을 포함할 수 있다. 상기 상부 배선 패턴들(222, 224)은 라인 패턴들(222), 및 상기 라인 패턴들(222)에 연결된 비아 패턴들(224)을 포함할 수 있다. 상기 상부 회로층(220)은 상기 상부 반도체 기판(210)의 하면(210L) 상에 배치되는 집적회로들(미도시)을 더 포함할 수 있고, 상기 상부 배선 패턴들(222, 224)은 상기 집적회로들에 전기적으로 연결될 수 있다. 상기 상부 배선 패턴들(222, 224)은 구리, 알루미늄, 티타늄, 또는 텅스텐과 같은 금속을 포함할 수 있고, 상기 상부 배선 절연층(226)은 실리콘 함유 절연 물질(일 에로, 실리콘 산화물, 실리콘 질화물, 실리콘 산화질화물, 및/또는 테트라에틸 오소실리케이트)을 포함할 수 있다.
상기 상부 반도체 칩(200)은 서로 대향하는 제3 면(200a) 및 제4 면(200b)을 가질 수 있다. 상기 상부 회로층(220)은 상기 상부 반도체 칩(200)의 상기 제3 면(200a)에 인접할 수 있고, 상기 상부 반도체 칩(200)의 상기 제4 면(200b)은 상기 상부 반도체 기판(210)의 상면(210U)에 대응할 수 있다. 상기 상부 반도체 칩(200)은 메모리 칩, 로직 칩, 어플리케이션 프로세서(AP) 칩, 또는 시스템 온 칩(SOC)일 수 있다.
상기 상부 반도체 칩(200)의 상기 제3 면(200a)은 상기 하부 반도체 칩(100)의 상기 제1 면(100a)과 마주할 수 있다. 상기 제1 절연층(IL1), 상기 제2 절연층(IL2), 및 상기 연결 구조체(CS)는 상기 하부 반도체 칩(100)의 상기 제1 면(100a)과 상기 상부 반도체 칩(200)의 상기 제3 면(200a) 사이에 배치될 수 있다.
상기 연결 구조체(CS)는 상기 제1 절연층(IL1) 내의 제1 연결부(CP1), 및 상기 제2 절연층(IL2) 내의 제2 연결부(CP2)를 포함할 수 있다. 상기 연결 구조체(CS)는 상기 하부 반도체 칩(100)의 상기 제1 면(100a)에 평행한 제1 방향(D1)에 따른 폭을 가질 수 있고, 상기 제2 연결부(CP2)의 폭(W2)은 상기 제1 연결부(CP1)의 폭(W1)보다 클 수 있다(W2>W1). 일 예로, 상기 제1 연결부(CP1)의 폭(W1)은 약 1.5μm 내지 약 3.0μm일 수 있고, 상기 제2 연결부(CP2)의 폭(W2)은 약 3.0μm 내지 약 6.0μm일 수 있다. 상기 제2 연결부(CP2)는 상기 제1 방향(D1)을 따라 상기 제1 절연층(IL1) 상으로 연장될 수 있고, 상기 제1 절연층(IL1)은 상기 제2 연결부(CP2)의 바닥면(B1, B2)과 상기 하부 반도체 칩(100)의 상기 제1 면(100a) 사이에 개재될 수 있다. 상기 제1 절연층(IL1)은 상기 제2 연결부(CP2)의 상기 바닥면(B1, B2), 및 상기 제1 연결부(CP1)의 측면(S1, S2)과 접촉할 수 있다.
상기 제1 연결부(CP1)는 상기 제1 방향(D1)으로 서로 대향하는 제1 측면(S1) 및 제2 측면(S2)을 가질 수 있다. 상기 제2 연결부(CP2)는 상기 제1 연결부(CP1)의 상기 제1 측면(S1)에 대하여 상기 제1 방향(D1)으로 돌출될 수 있고, 상기 제1 연결부(CP1)의 상기 제2 측면(S2)에 대하여 상기 제1 방향(D1)의 반대 방향으로 돌출될 수 있다. 일 예로, 상기 연결 구조체(CS)는 T자 형상의 단면을 가질 수 있다. 상기 제2 연결부(CP2)는 상기 제1 연결부(CP1)의 상기 제1 측면(S1)에 인접하는 제1 바닥면(B1), 및 상기 제1 연결부(CP1)의 상기 제2 측면(S2)에 인접하는 제2 바닥면(B2)을 가질 수 있다. 상기 제1 절연층(IL1)은 상기 제2 연결부(CP2)의 상기 제1 바닥면(B1)과 상기 하부 반도체 칩(100)의 상기 제1 면(100a) 사이, 및 상기 제2 연결부(CP2)의 상기 제2 바닥면(B2)과 상기 하부 반도체 칩(100)의 상기 제1 면(100a) 사이에 개재될 수 있다. 상기 제1 절연층(IL1)은 상기 제1 연결부(CP1)의 상기 제1 및 제2 측면들(S1, S2), 및 상기 제2 연결부(CP2)의 상기 제1 및 제2 바닥면들(B1, B2)과 접촉할 수 있다. 평면적 관점에서, 상기 제2 연결부(CP2)는 상기 제1 연결부(CP1)의 측면(S1, S2)에 대하여 상기 하부 반도체 칩(100)의 상기 제1 면(100a)에 평행한 방향을 따라 돌출될 수 있다.
상기 연결 구조체(CS)는 상기 하부 반도체 칩(100)의 상기 제1 면(100a)에 수직한 제2 방향(D2)에 따른 두께를 가질 수 있고, 상기 제2 연결부(CP2)의 두께(T2)은 상기 제1 연결부(CP1)의 두께(T1)보다 클 수 있다(T2>T1). 일 예로, 상기 제1 연결부(CP1)의 두께(T1)은 약 0.5μm 내지 약 1.5μm일 수 있고, 상기 제2 연결부(CP2)의 두께(T2)은 약 1.0μm 내지 약 3.0μm일 수 있다. 상기 연결 구조체(CS)의 종횡비는 상기 제1 연결부(CP1)의 폭(W1)에 대한 상기 제1 및 제2 연결부들(CP1, CP2)의 두께들(T1, T2)의 합의 비율로 정의될 수 있다(즉, 종횡비=(T1+T2)/W1). 상기 연결 구조체(CS)의 종횡비는 약 0.5 내지 약 3.0일 수 있다.
상기 연결 구조체(CS)는 도전 물질을 포함할 수 있다. 상기 제1 연결부(CP1) 및 상기 제2 연결부(CP2)는 동일한 도전 물질을 포함할 수 있다. 일 예로, 상기 제1 연결부(CP1) 및 상기 제2 연결부(CP2)는 동일한 금속(일 예로, 구리)를 포함할 수 있다.
상기 제1 연결부(CP1)은 상기 하부 반도체 칩(100) 내 상기 하부 관통 전극들(115) 중 대응하는 하부 관통 전극(115)에 연결될 수 있다. 상기 하부 관통 전극들(115)의 각각은 상기 제1 방향(D1)에 따른 폭(115W)을 가질 수 있다. 일부 실시예들에 따르면, 상기 제1 연결부(CP1)의 폭(W1)은 상기 하부 관통 전극들(115)의 각각의 폭(115W)보다 클 수 있다. 상기 제2 연결부(CP2)는 상기 상부 반도체 칩(200)의 상기 상부 회로층(220) 내 상기 상부 배선 패턴들(222, 224) 중 대응하는 상부 배선 패턴(224)에 연결될 수 있다.
상기 제1 절연층(IL1)은 상기 제2 절연층(IL2)과 직접 접합(direct bonding)될 수 있다. 상기 제1 절연층(IL1)과 상기 제2 절연층(IL2)사이의 계면 접합에 의해, 상기 제1 절연층(IL1)은 상기 제2 절연층(IL2)과 직접 접촉할 수 있다. 상기 제1 절연층(IL1)과 상기 제2 절연층(IL2)의 각각은 상기 제2 방향(D2)에 따른 두께를 가질 수 있고, 상기 제2 절연층(IL2)의 두께(T4)는 상기 제1 절연층(IL1)의 두께(T3)보다 클 수 있다. 상기 제1 절연층(IL1)의 두께(T3)는 상기 제1 연결부(CP1)의 두께(T1)와 실질적으로 동일할 수 있고, 상기 제2 절연층(IL2)의 두께(T4)는 상기 제2 연결부(CP2)의 두께(T2)와 실질적으로 동일할 수 있다. 상기 제1 절연층(IL1)의 두께(T3)는 일 예로, 약 0.5μm 내지 약 1.5μm일 수 있고, 상기 제2 절연층(IL2)의 두께(T4)는 일 예로, 약 1.0μm 내지 약 3.0μm일 일 수 있다. 상기 제1 절연층(IL1)과 상기 제2 절연층(IL2)은 동일한 절연 물질(일 예로, SiCN)을 포함할 수 있다.
상기 반도체 패키지(1000)는 패키지 기판(900)을 더 포함할 수 있다. 상기 패키지 기판(900)은 상기 하부 반도체 칩(100)의 상기 제2 면(100b) 상에 배치될 수 있다. 상기 하부 칩 패드들(130), 상기 버퍼층(140), 및 상기 본딩 범프들(150)은 상기 하부 반도체 칩(100)의 상기 제2 면(100b)과 상기 패키지 기판(900)의 상면(900U) 사이에 배치될 수 있다. 제1 기판 패드들(910)이 상기 패키지 기판(900)의 상면(900U)에 배치될 수 있고, 제2 기판 패드들(920)이 상기 패키지 기판(900)의 하면(900L)에 배치될 수 있다. 상기 제1 기판 패드들(910) 및 상기 제2 기판 패드들(920)은 상기 패키지 기판(900) 내 내부 배선(점선으로 도시)을 통해 전기적으로 서로 연결될 수 있다. 상기 제1 및 제2 기판 패드들(910, 920), 및 상기 내부 배선은 구리, 알루미늄, 텅스텐, 및/또는 티타늄과 같은 금속을 포함할 수 있다. 상기 본딩 범프들(150)이 상기 제1 기판 패드들(910)에 연결될 수 있다. 외부 단자들(930)이 상기 패키지 기판(900)의 하면(900L) 상에 배치될 수 있고, 상기 제2 기판 패드들(920)에 연결될 수 있다. 상기 외부 단자들(930)은 솔더볼을 포함할 수 있고, 금속(일 예로, 주석(Sn), 은(Ag), 아연(Zn), 및/또는 이들의 합금 등)을 포함할 수 있다. 상기 패키지 기판(900)은 일 예로, 인쇄회로기판(PCB), 인터포저 기판, 또는 재배선 패턴들을 포함하는 재배선 기판일 수 있다. 다른 예로, 상기 패키지 기판(900)은 추가적인 반도체 칩 또는 추가적인 반도체 패키지일 수도 있다.
언더필막(950)이 상기 패키지 기판(900)과 상기 버퍼층(140) 사이에 개재될 수 있고, 상기 본딩 범프들(150) 사이의 공간을 채울 수 있다. 상기 언더필막(950)은 에폭시 수지와 같은 절연성 고분자 물질을 포함할 수 있다.
몰드막(300)이 상기 하부 반도체 칩(100)의 상기 제1 면(100a) 상에 배치될 수 있고, 상기 상부 반도체 칩(200)을 덮을 수 있다. 일부 실시예들에 따르면, 상기 제1 절연층(IL1)은 상기 하부 반도체 칩(100)의 상기 제1 면(100a)과 상기 몰드막(300) 사이로 연장될 수 있다. 다른 실시예들에 따르면, 도시된 바와 달리, 상기 제1 절연층(IL1)은 상기 하부 반도체 칩(100)의 상기 제1 면(100a)과 상기 상부 반도체 칩(200)의 상기 제3 면(200a) 사이에 국소적으로 개재될 수 있고, 이에 따라, 상기 몰드막(300)이 상기 상부 반도체 칩(200)의 양 측에서 상기 하부 반도체 칩(100)의 상기 제1 면(100a)과 직접 접촉할 수도 있다. 상기 몰드막(300)은 절연 물질(일 예로, 에폭시계 몰딩 컴파운드)를 포함할 수 있다. 일부 실시예들에 따르면, 상기 몰드막(300)은 생략될 수도 있다.
도 3 및 도 4는 본 발명의 일부 실시예들에 따른 반도체 패키지의 제조방법을 나타내는 단면도들이다. 설명의 간소화를 위해, 도 1 및 도 2를 참조하여 설명한 반도체 패키지(1000)와 중복되는 설명은 생략된다.
도 3을 참조하면, 하부 반도체 칩(100)이 제공될 수 있다. 상기 하부 반도체 칩(100)은 하부 반도체 기판(110), 상기 하부 반도체 기판(110)의 하면(110L) 상의 하부 회로층(120), 및 상기 하부 반도체 기판(110)을 관통하는 복수의 하부 관통 전극들(115)을 포함할 수 있다. 상기 하부 회로층(120)은 하부 배선 패턴들(122, 124), 및 상기 하부 배선 패턴들(122, 124)을 덮는 하부 배선 절연층(126)을 포함할 수 있다. 상기 하부 관통 전극들(115)의 각각은 상기 하부 반도체 기판(110)을 관통하여 상기 하부 회로층(120) 내 상기 하부 배선 패턴들(122, 124) 중 대응하는 하부 배선 패턴(122)에 연결될 수 있다.
상기 하부 반도체 칩(100)은 서로 대향하는 제1 면(100a) 및 제2 면(100b)을 가질 수 있다. 상기 하부 반도체 칩(100)의 상기 제1 면(100a)은 상기 하부 반도체 기판(110)의 상면(110U)에 대응할 수 있고, 상기 하부 회로층(120)은 상기 하부 반도체 칩(100)의 상기 제2 면(100b)에 인접할 수 있다. 하부 칩 패드들(130)이 상기 하부 반도체 칩(100)의 상기 제2 면(100b) 상에 형성될 수 있다. 상기 하부 칩 패드들(130)의 각각은 상기 하부 회로층(120) 내 상기 하부 배선 패턴들(122, 124) 중 대응하는 하부 배선 패턴(124)에 연결될 수 있다.
제1 연결 패드들(410)이 상기 하부 반도체 칩(100)의 상기 제1 면(100a) 상에 형성될 수 있다. 상기 제1 연결 패드들(410)의 각각은 상기 하부 관통 전극들(115) 중 대응하는 하부 관통 전극(115)에 연결될 수 있다. 상기 제1 연결 패드들(410)은 금속(일 예로, 구리)를 포함할 수 있고, 일 예로, 전기 도금 공정에 의해 형성될 수 있다. 제1 절연층(IL1)이 상기 하부 반도체 칩(100)의 상기 제1 면(100a) 상에 상기 제1 연결 패드들(410)의 측면들을 덮도록 형성될 수 있다. 상기 제1 절연층(IL1)은 상기 제1 연결 패드들(410)의 각각의 상부를 노출할 수 있다. 상기 제1 연결 패드들(410)은 상기 하부 반도체 칩(100)의 상기 제1 면(100a)에 수직한 상기 제2 방향(D2)을 따라 상기 제1 절연층(IL1)으로부터 돌출될 수 있다.
상부 반도체 칩(200)이 제공될 수 있다. 상기 상부 반도체 칩(200)은 상부 반도체 기판(210) 및 상부 회로층(220)을 포함할 수 있다. 상기 상부 회로층(220)은 상부 배선 패턴들(222, 224), 및 상기 상부 배선 패턴들(222, 224)을 덮는 상부 배선 절연층(226)을 포함할 수 있다. 상기 상부 반도체 칩(200)은 서로 대향하는 제3 면(200a) 및 제4 면(200b)을 가질 수 있다. 상기 상부 회로층(220)은 상기 상부 반도체 칩(200)의 상기 제3 면(200a)에 인접할 수 있다.
제2 연결 패드들(420)이 상기 상부 반도체 칩(200)의 상기 제3 면(200a) 상에 형성될 수 있다. 상기 제2 연결 패드들(420)의 각각은 상기 상부 회로층(220) 내 상기 상부 배선 패턴들(222, 224) 중 대응하는 상부 배선 패턴(224)에 연결될 수 있다. 상기 제2 연결 패드들(420)은 금속(일 예로, 구리)를 포함할 수 있고, 일 예로, 전기 도금 공정에 의해 형성될 수 있다. 상기 제1 및 제2 연결 패드들(410, 420)은 동일한 금속 물질로 형성될 수 있다. 상기 제2 연결 패드들(420)의 각각은 그 내부를 향하여 리세스된 영역(420R)을 포함하도록 형성될 수 있다. 제2 절연층(IL2)이 상기 상부 반도체 칩(200)의 상기 제3 면(200a) 상에 상기 제2 연결 패드들(420)의 측면들을 덮도록 형성될 수 있다. 상기 제2 절연층(IL2)은 상기 제2 연결 패드들(420)의 각각의 상기 리세스된 영역(420R)을 노출할 수 있다.
상기 상부 반도체 칩(200)이 상기 하부 반도체 칩(100)의 상기 제1 면(100a) 상에 제공될 수 있다. 상기 상부 반도체 칩(200)의 상기 제3 면(200a)은 상기 하부 반도체 칩(100)의 상기 제1 면(100a)과 마주할 수 있다.
도 4를 참조하면, 상기 제1 연결 패드들(410)이 상기 제2 연결 패드들(420)의 상기 리세스된 영역들(420R)에 각각 수용될 수 있다. 상기 제1 연결 패드들(410)의 각각의 상기 돌출된 상부가 상기 제2 연결 패드들(420)의 각각의 상기 리세스된 영역(420R) 내로 수용될 수 있다. 상기 제1 절연층(IL1)은 상기 제2 절연층(IL2)과 직접 접촉할 수 있다. 이에 따라, 상기 하부 반도체 칩(100) 상에 상기 상부 반도체 칩(200)이 적층된 칩 스택(CST)이 형성될 수 있다.
도 1 및 도 2를 다시 참조하면, 상기 칩 스택(CST) 상에 열처리 공정이 수행될 수 있다. 상기 열처리 공정에 의해, 상기 제1 및 제2 연결 패드들(410, 420) 내 금속 원소들(일 예로, 구리)이 확산될 수 있고, 상기 제1 및 제2 연결 패드들(410, 420)의 열팽창(thermal expansion)이 수행될 수 있다. 이에 따라, 상기 제2 연결 패드들(420)의 상기 리세스된 영역들(420R)은 상기 제1 및 제2 연결 패드들(410, 420)로 채워질 수 있다. 상기 제1 및 제2 연결 패드들(410, 420)은 상기 열처리 공정에 의해 직접 접합(direct bonding)될 수 있고, 경계면 없이 서로 접촉할 수 있다. 상기 제1 및 제2 연결 패드들(410, 420)은 직접 접합되어 일체를 이룰 수 있고, 연결 구조체(CS)로 지칭될 수 있다. 상기 제1 절연층(IL1) 및 상기 제2 절연층(IL2)은 상기 열처리 공정에 의해 직접 접합될 수 있다.
몰드막(300)이 상기 하부 반도체 칩(100)의 상기 제1 면(100a) 상에 상기 상부 반도체 칩(200)을 덮도록 형성될 수 있다. 버퍼층(140)이 상기 하부 반도체 칩(100)의 상기 제2 면(100b) 상에 형성될 수 있다. 상기 버퍼층(140)은 상기 하부 칩 패드들(130) 사이에서 상기 하부 반도체 칩(100)의 상기 제2 면(100b)을 덮을 수 있고, 상기 하부 칩 패드들(130)의 각각의 적어도 일부를 노출할 수 있다. 본딩 범프들(150)이 상기 하부 반도체 칩(100)의 상기 제2 면(100b) 상에 상기 하부 칩 패드들(130)에 각각 연결되도록 형성될 수 있다. 상기 본딩 범프들(150)의 각각은 상기 버퍼층(140)을 관통하여 상기 하부 칩 패드들(130) 중 대응하는 하부 칩 패드(130)에 연결될 수 있다.
패키지 기판(900) 상에 상기 칩 스택(CST)이 실장될 수 있다. 상기 본딩 범프들(150)이 상기 패키지 기판(900)의 상기 제1 기판 패드들(910)에 연결될 수 있다. 언더필막(950)이 상기 패키지 기판(900)과 상기 버퍼층(140) 사이에 형성될 수 있고, 상기 본딩 범프들(150) 사이의 공간을 채울 수 있다.
본 발명의 개념에 따르면, 상기 제1 연결 패드들(410)의 각각은 상기 제1 절연층(IL1)으로부터 돌출되도록 형성될 수 있고, 상기 제2 연결 패드들(420)의 각각은 그 내부를 향하여 리세스된 영역(420R)을 포함하도록 형성될 수 있다. 상기 하부 반도체 칩(100) 및 상기 상부 반도체 칩(200)은, 상기 제1 연결 패드들(410)의 각각의 상기 돌출된 상부가 상기 제2 연결 패드들(420)의 각각의 상기 리세스된 영역(420R) 내로 수용되도록 적층될 수 있다. 이 경우, 상기 제1 및 제2 연결 패드들(410, 420)의 접촉면적이 증가될 수 있고, 이에 따라, 상기 제1 및 제2 연결 패드들(410, 420)의 직접 접합(direct bonding)을 위한 열처리 공정 동안, 상기 제1 및 제2 연결 패드들(410, 420)의 열팽창이 증가될 수 있다. 그 결과, 상기 하부 반도체 칩(100) 및 상기 상부 반도체 칩(200)의 상호 연결(interconnection)을 위한 상기 연결 구조체(CS)가 용이하게 형성될 수 있다.
따라서, 복수의 반도체 칩들 사이의 상호 연결이 용이하고 고집적화가 용이한 반도체 패키지가 제공될 수 있다.
도 5는 본 발명의 일부 실시예들에 따른 반도체 패키지의 단면도이다. 도 6은 도 5의 P2부분의 확대도이다 . 설명의 간소화를 위해, 도 1 및 도 2를 참조하여 설명한 반도체 패키지(1000)와 차이점을 주로 설명한다.
도 5 및 도 6을 참조하면, 반도체 패키지(1100)는 제1 절연층(IL1) 및 제2 절연층(IL2)을 관통하고, 하부 반도체 칩(100) 및 상부 반도체 칩(200)에 연결되는 연결 구조체(CS)를 포함할 수 있다.
상기 하부 반도체 칩(100)은 하부 반도체 기판(110), 상기 하부 반도체 기판(110)의 하면(110L) 상의 하부 회로층(120), 및 상기 하부 반도체 기판(110)을 관통하는 복수의 하부 관통 전극들(115)을 포함할 수 있다. 상기 하부 관통 전극들(115)의 각각은 상기 하부 반도체 기판(110)을 관통하여 상기 하부 회로층(120) 내 하부 배선 패턴들(122, 124) 중 대응하는 하부 배선 패턴(122)에 연결될 수 있다. 상기 하부 반도체 칩(100)은 서로 대향하는 제1 면(100a) 및 제2 면(100b)을 가질 수 있다. 상기 하부 반도체 칩(100)의 상기 제1 면(100a)은 상기 하부 반도체 기판(110)의 상면(110U)에 대응할 수 있고, 상기 하부 회로층(120)은 상기 하부 반도체 칩(100)의 상기 제2 면(100b)에 인접할 수 있다. 일부 실시예들에 따르면, 상기 하부 관통 전극들(115)의 각각은 상기 하부 반도체 칩(100)의 상기 제1 면(100a)에 수직한 상기 제2 방향(D2)을 따라 연장되어 상기 하부 반도체 칩(100)의 상기 제1 면(100a)으로부터 돌출될 수 있다. 상기 하부 관통 전극들(115)의 각각의 상기 돌출된 부분은 상기 제1 절연층(IL1)을 관통할 수 있다.
상기 상부 반도체 칩(200)은 상부 반도체 기판(210), 및 상기 상부 반도체 기판(210)의 하면(210L) 상의 상부 회로층(220)을 포함할 수 있다. 상기 상부 반도체 칩(200)은 서로 대향하는 제3 면(200a) 및 제4 면(200b)을 가질 수 있다. 상기 상부 회로층(220)은 상기 상부 반도체 칩(200)의 상기 제3 면(200a)에 인접할 수 있고, 상기 상부 반도체 칩(200)의 상기 제4 면(200b)은 상기 상부 반도체 기판(210)의 상면(210U)에 대응할 수 있다. 상기 상부 반도체 칩(200)의 상기 제3 면(200a)은 상기 하부 반도체 칩(100)의 상기 제1 면(100a)과 마주할 수 있다. 일부 실시예들에 따르면, 연결 패드들(400)이 상기 상부 반도체 칩(200)의 상기 제3 면(200a) 상에 상기 제2 절연층(IL2) 내에 배치될 수 있다. 상기 연결 패드들(400)의 각각은 상기 상부 회로층(220) 내 상부 배선 패턴들(222, 224) 중 대응하는 상부 배선 패턴(224)에 연결될 수 있다. 상기 연결 패드들(400)은 금속(일 예로, 구리)를 포함할 수 있다.
일부 실시예들에 따르면, 상기 하부 관통 전극들(115)은 상기 연결 패드들(400)에 직접 연결될 수 있다. 상기 하부 관통 전극들(115)의 각각의 상기 돌출된 부분은 상기 제1 절연층(IL1)을 관통할 수 있고, 상기 연결 패드들(400) 중 대응하는 연결 패드(400) 내로 연장될 수 있다. 상기 하부 관통 전극들(115)의 각각의 상기 돌출된 부분은 상기 대응하는 연결 패드(400)에 직접 접촉할 수 있다. 일부 실시예들에 따르면, 도시된 바와 달리, 상기 하부 관통 전극들(115)의 각각의 상기 돌출된 부분과 상기 대응하는 연결 패드(400)는 경계면 없이 서로 접합되어 일체를 이룰 수 있다. 상기 하부 관통 전극들(115)의 각각의 상기 돌출된 부분, 및 상기 대응하는 연결 패드(400)는 상기 연결 구조체(CS)로 지칭될 수 있다.
상기 연결 구조체(CS)는 상기 제1 절연층(IL1) 내의 제1 연결부(CP1), 및 상기 제2 절연층(IL2) 내의 제2 연결부(CP2)를 포함할 수 있다. 일부 실시예들에 따르면, 상기 제1 연결부(CP1)는 상기 하부 관통 전극들(115)의 각각의 상기 돌출된 부분의 일부를 포함할 수 있다. 상기 제2 연결부(CP2)는 상기 대응하는 연결 패드(400), 및 상기 하부 관통 전극들(115)의 각각의 상기 돌출된 부분의 잔부를 포함할 수 있다. 상기 연결 구조체(CS)는 상기 하부 반도체 칩(100)의 상기 제1 면(100a)에 평행한 상기 제1 방향(D1)에 따른 폭을 가질 수 있고, 상기 제2 연결부(CP2)의 폭(W2)은 상기 제1 연결부(CP1)의 폭(W1)보다 클 수 있다(W2>W1). 일부 실시예들에 따르면, 상기 제1 연결부(CP1)의 폭(W1)은 상기 하부 관통 전극들(115)의 각각의 폭(115W)과 실질적으로 동일할 수 있다. 상술한 차이를 제외하고, 본 실시예들에 따른 상기 연결 구조체(CS)는 도 1 및 도 2를 참조하여 설명한 상기 연결 구조체(CS)와 실질적으로 동일하다.
도 7 내지 도 11은 본 발명의 일부 실시예들에 따른 반도체 패키지의 제조방법을 나타내는 단면도들이다. 설명의 간소화를 위해, 도 1 내지 도 4를 참조하여 설명한 반도체 패키지의 제조방법과 차이점을 주로 설명한다.
도 7을 참조하면, 하부 반도체 칩(100)이 제공될 수 있다. 상기 하부 반도체 칩(100)은 하부 반도체 기판(110), 상기 하부 반도체 기판(110)의 하면(110L) 상의 하부 회로층(120), 및 상기 하부 반도체 기판(110)을 관통하는 복수의 하부 관통 전극들(115)을 포함할 수 있다. 상기 하부 관통 전극들(115)의 각각은 상기 하부 반도체 기판(110)을 관통하여 상기 하부 회로층(120) 내 하부 배선 패턴들(122, 124) 중 대응하는 하부 배선 패턴(122)에 연결될 수 있다.
상기 하부 반도체 칩(100)은 서로 대향하는 제1 면(100a) 및 제2 면(100b)을 가질 수 있다. 상기 하부 반도체 칩(100)의 상기 제1 면(100a)은 상기 하부 반도체 기판(110)의 상면(110U)에 대응할 수 있고, 상기 하부 회로층(120)은 상기 하부 반도체 칩(100)의 상기 제2 면(100b)에 인접할 수 있다. 하부 칩 패드들(130)이 상기 하부 반도체 칩(100)의 상기 제2 면(100b) 상에 형성될 수 있다. 상기 하부 칩 패드들(130)의 각각은 상기 하부 회로층(120) 내 상기 하부 배선 패턴들(122, 124) 중 대응하는 하부 배선 패턴(124)에 연결될 수 있다.
도 8을 참조하면, 상기 하부 반도체 칩(100)의 상기 제1 면(100a) 상에 제1 식각 공정이 수행될 수 있다. 상기 제1 식각 공정에 의해, 상기 하부 반도체 기판(110)의 일부가 선택적으로 식각될 수 있고, 이에 따라, 상기 하부 관통 전극들(115)의 각각의 일부가 상기 하부 반도체 칩(100)의 상기 제1 면(100a)으로부터 돌출될 수 있다. 제1 절연층(IL1)이 상기 하부 반도체 칩(100)의 상기 제1 면(100a) 상에 형성될 수 있고, 상기 하부 관통 전극들(115)의 각각의 상기 돌출된 부분을 덮을 수 있다.
도 9를 참조하면, 상기 하부 반도체 칩(100)의 상기 제1 면(100a) 상에 제2 식각 공정이 수행될 수 있다. 상기 제2 식각 공정에 의해, 상기 제1 절연층(IL1)의 일부가 선택적으로 식각될 수 있고, 이에 따라, 상기 하부 관통 전극들(115)의 각각의 일부가 상기 제1 절연층(IL1)으로부터 돌출될 수 있다.
도 10을 참조하면, 상부 반도체 칩(200)이 제공될 수 있다. 상기 상부 반도체 칩(200)은 상부 반도체 기판(210) 및 상부 회로층(220)을 포함할 수 있다. 상기 상부 반도체 칩(200)은 서로 대향하는 제3 면(200a) 및 제4 면(200b)을 가질 수 있다. 상기 상부 회로층(220)은 상기 상부 반도체 칩(200)의 상기 제3 면(200a)에 인접할 수 있다.
연결 패드들(400)이 상기 상부 반도체 칩(200)의 상기 제3 면(200a) 상에 형성될 수 있다. 상기 연결 패드들(400)의 각각은 상기 상부 회로층(220) 내 상부 배선 패턴들(222, 224) 중 대응하는 상부 배선 패턴(224)에 연결될 수 있다. 상기 연결 패드들(400)은 금속(일 예로, 구리)를 포함할 수 있고, 일 예로, 전기 도금 공정에 의해 형성될 수 있다. 상기 연결 패드들(400)의 각각은 그 내부를 향하여 리세스된 영역(400R)을 포함하도록 형성될 수 있다. 제2 절연층(IL2)이 상기 상부 반도체 칩(200)의 상기 제3 면(200a) 상에 상기 연결 패드들(400)의 측면들을 덮도록 형성될 수 있다. 상기 제2 절연층(IL2)은 상기 연결 패드들(400)의 각각의 상기 리세스된 영역(400R)을 노출할 수 있다.
상기 상부 반도체 칩(200)이 상기 하부 반도체 칩(100)의 상기 제1 면(100a) 상에 제공될 수 있다. 상기 상부 반도체 칩(200)의 상기 제3 면(200a)은 상기 하부 반도체 칩(100)의 상기 제1 면(100a)과 마주할 수 있다.
도 11을 참조하면, 상기 하부 관통 전극들(115)의 각각의 상기 돌출된 부분이 상기 연결 패드들(400)의 각각의 상기 리세스된 영역(400R) 내에 수용될 수 있다. 상기 제1 절연층(IL1)은 상기 상부 절연층(240)과 직접 접촉할 수 있다. 이에 따라, 상기 하부 반도체 칩(100) 상에 상기 상부 반도체 칩(200)이 적층된 칩 스택(CST)이 형성될 수 있다.
도 5 및 도 6을 다시 참조하면, 상기 칩 스택(CST) 상에 열처리 공정이 수행될 수 있다. 상기 열처리 공정에 의해, 상기 하부 관통 전극들(115)의 상기 돌출된 부분들, 및 상기 연결 패드들(400)의 열팽창이 수행될 수 있고, 이에 따라, 상기 하부 관통 전극들(115) 및 상기 연결 패드들(400)이 직접 접합(direct bonding)될 수 있다. 상기 하부 관통 전극들(115)의 각각의 상기 돌출된 부분은 상기 연결 패드들(400) 중 대응하는 연결 패드(400)에 직접 접합될 수 있다. 상기 하부 관통 전극들(115)의 각각의 상기 돌출된 부분, 및 상기 대응하는 연결 패드(400)는 연결 구조체(CS)로 지칭될 수 있다. 상기 제1 절연층(IL1) 및 상기 제2 절연층(IL2)은 상기 열처리 공정에 의해 직접 접합될 수 있다.
본 발명의 개념에 따르면, 상기 하부 관통 전극들(115)의 각각은 상기 제1 절연층(IL1)으로부터 돌출되도록 형성될 수 있고, 상기 연결 패드들(400)의 각각은 그 내부를 향하여 리세스된 영역(400R)을 포함하도록 형성될 수 있다. 상기 하부 반도체 칩(100) 및 상기 상부 반도체 칩(200)은, 상기 하부 관통 전극들(115)의 각각의 상기 돌출된 부분이 상기 연결 패드들(400)의 각각의 상기 리세스된 영역(400R) 내로 수용되도록 적층될 수 있다. 이 경우, 상기 하부 관통 전극들(115) 및 상기 연결 패드들(400)이 상기 열처리 공정에 의해 직접 접합(direct bonding)될 수 있고, 상기 하부 관통 전극들(115)과 상기 연결 패드들(400) 사이에 추가적인 도전 패드들의 형성이 요구되지 않을 수 있다. 그 결과, 상기 하부 반도체 칩(100) 및 상기 상부 반도체 칩(200)의 상호 연결(interconnection)을 위한 상기 연결 구조체(CS)가 용이하게 형성될 수 있다.
도 12는 본 발명의 일부 실시예들에 따른 반도체 패키지의 단면도이다. 도 13은 도 12의 P3부분의 확대도이다 . 설명의 간소화를 위해, 도 1 및 도 2를 참조하여 설명한 반도체 패키지(1000)와 차이점을 주로 설명한다.
도 12 및 도 13을 참조하면, 반도체 패키지(1200)는 하부 반도체 칩(100)의 제1 면(100a) 상에 수직하게 적층된 복수의 상부 반도체 칩들(200)을 포함할 수 있다. 도 1 및 도 2를 참조하여 설명한, 상기 연결 구조체(CS)가 상기 상부 반도체 칩들(200) 중 최하층의 상부 반도체 칩(200)과 상기 하부 반도체 칩(100) 사이, 및 상기 상부 반도체 칩들(200) 사이에 배치될 수 있다.
상기 상부 반도체 칩들(200)의 각각은 상부 반도체 기판(210) 및 상부 회로층(220)을 포함할 수 있다. 상기 상부 반도체 칩들(200)의 각각은 서로 대향하는 제3 면(200a) 및 제4 면(200b)을 가질 수 있고, 상기 상부 회로층(220)은 상기 상부 반도체 칩들(200)의 각각의 상기 제3 면(200a)에 인접할 수 있다. 상기 상부 반도체 칩들(200) 중 이웃하는 상부 반도체 칩들(200)은 상기 이웃하는 상부 반도체 칩들(200) 중 하나의 상기 제3 면(200a)이 상기 이웃하는 상부 반도체 칩들(200) 중 다른 하나의 상기 제4 면(200b)과 마주하도록 적층될 수 있다. 상기 최하층의 상부 반도체 칩(200)의 상기 제3 면(200a)은 상기 하부 반도체 칩(100)의 상기 제1 면(100a) 마주할 수 있다.
상기 상부 반도체 칩들(200)의 각각은 상기 상부 반도체 기판(210)을 관통하는 상부 관통 전극들(215)을 더 포함할 수 있다. 일부 실시예들에 따르면, 상기 상부 반도체 칩들(200) 중 최상층의 상부 반도체 칩(200U)은, 도시된 바와 같이, 상기 상부 관통 전극들(215)을 포함하지 않을 수도 있다. 상기 상부 관통 전극들(215)의 각각의 일단은 상기 상부 회로층(220) 내 상부 배선 패턴들(222, 224) 중 대응하는 상부 배선 패턴(222)에 연결될 수 있고, 상기 상부 관통 전극들(215)의 각각의 타단은 상기 연결 구조체(CS)에 연결될 수 있다.
상기 상부 반도체 칩들(200)은 서로 바로 이웃하는 제1 상부 반도체 칩(200C1) 및 제2 상부 반도체 칩(200C2)을 포함할 수 있다. 상기 제1 상부 반도체 칩(200C1)의 상기 제4 면(200b)은 상기 제2 상부 반도체 칩(200C2)의 상기 제3 면(200a)과 마주할 수 있다. 제1 절연층(IL1)이 상기 제1 상부 반도체 칩(200C1)과 상기 제2 상부 반도체 칩(200C2) 사이에 개재될 수 있고, 제2 절연층(IL2)이 상기 제1 절연층(IL1)과 상기 제2 상부 반도체 칩(200C2) 사이에 개재될 수 있다. 상기 연결 구조체(CS)는 상기 제1 절연층(IL1) 및 상기 제2 절연층(IL2)을 관통할 수 있고, 상기 제1 및 제2 상부 반도체 칩들(200C1, 200C2)을 서로 연결할 수 있다.
상기 연결 구조체(CS)는 상기 제1 절연층(IL1) 내의 제1 연결부(CP1), 및 상기 제2 절연층(IL2) 내의 제2 연결부(CP2)를 포함할 수 있다. 일부 실시예들에 따르면, 상기 제1 연결부(CP1)은 상기 제1 상부 반도체 칩(200C1) 내 상기 상부 관통 전극들(215) 중 대응하는 상부 관통 전극(215)에 연결될 수 있고, 상기 제2 연결부(CP2)는 상기 제2 상부 반도체 칩(200C2)의 상기 상부 회로층(220) 내 상기 상부 배선 패턴들(222, 224) 중 대응하는 상부 배선 패턴(224)에 연결될 수 있다. 상술한 차이를 제외하고, 본 실시예들에 따른 상기 제1 및 제2 절연층들(IL1, IL2) 및 상기 연결 구조체(CS)는 도 1 및 도 2를 참조하여 설명한 상기 제1 및 제2 절연층들(IL1, IL2) 및 상기 연결 구조체(CS)와 실질적으로 동일하다.
도 14 및 도 15는 본 발명의 일부 실시예들에 따른 반도체 패키지의 제조방법을 나타내는 단면도들이다. 설명의 간소화를 위해, 도 1 내지 도 4를 참조하여 설명한 반도체 패키지의 제조방법과 차이점을 주로 설명한다.
도 14를 참조하면, 상부 반도체 칩(200)이 제공될 수 있다. 상기 상부 반도체 칩(200)은 상부 반도체 기판(210), 상기 상부 반도체 기판(210)을 관통하는 상부 관통 전극들(215), 및 상부 회로층(220)을 포함할 수 있다. 상기 상부 관통 전극들(215)은 상기 상부 회로층(220) 내 상부 배선 패턴들(222, 224) 중 대응하는 상부 배선 패턴(224)에 연결될 수 있다. 상기 상부 반도체 칩(200)은 서로 대향하는 제3 면(200a) 및 제4 면(200b)을 가질 수 있다. 상기 상부 회로층(220)은 상기 상부 반도체 칩(200)의 상기 제3 면(200a)에 인접할 수 있다.
제1 연결 패드들(410)이 상기 상부 반도체 칩(200)의 상기 제4 면(200b) 상에 형성될 수 있다. 상기 제1 연결 패드들(410)의 각각은 상기 상부 관통 전극들(215) 중 대응하는 상부 관통 전극(215)에 연결될 수 있다. 제1 절연층(IL1)이 상기 상부 반도체 칩(200)의 상기 제4 면(200b) 상에 상기 제1 연결 패드들(410)의 측면들을 덮도록 형성될 수 있다. 상기 제1 절연층(IL1)은 상기 제1 연결 패드들(410)의 각각의 상부를 노출할 수 있다. 상기 제1 연결 패드들(410)은 상기 상부 반도체 칩(200)의 상기 제3 면(200a)에 수직한 방향(일 예로, 상기 제2 방향(D2))을 따라 상기 제1 절연층(IL1)으로부터 돌출될 수 있다.
제2 연결 패드들(420)이 상기 상부 반도체 칩(200)의 상기 제3 면(200a) 상에 형성될 수 있다. 상기 제2 연결 패드들(420)의 각각은 상기 상부 회로층(220) 내 상기 상부 배선 패턴들(222, 224) 중 대응하는 상부 배선 패턴(224)에 연결될 수 있다. 상기 제2 연결 패드들(420)의 각각은 그 내부를 향하여 리세스된 영역(420R)을 포함하도록 형성될 수 있다. 제2 절연층(IL2)이 상기 상부 반도체 칩(200)의 상기 제3 면(200a) 상에 상기 제2 연결 패드들(420)의 측면들을 덮도록 형성될 수 있다. 상기 제2 절연층(IL2)은 상기 제2 연결 패드들(420)의 각각의 상기 리세스된 영역(420R)을 노출할 수 있다.
도 15를 참조하면, 하부 반도체 칩(100)이 제공될 수 있다. 상기 하부 반도체 칩(100)은 도 3을 참조하여 설명한 방법과 실질적으로 동일한 방법으로 형성될 수 있다. 도 14의 상부 반도체 칩(200)이 복수 개로 제공될 수 있고, 상기 복수의 상부 반도체 칩들(200)이 상기 하부 반도체 칩(100)의 제1 면(100a) 상에 수직하게 적층될 수 있다. 상기 복수의 상부 반도체 칩들(200)은 각 상부 반도체 칩(200)의 상기 제1 연결 패드들(410)이 이웃하는 상부 반도체 칩(200)의 상기 제2 연결 패드들(420)의 상기 리세스된 영역들(420R) 내로 각각 수용되도록 적층될 수 있다. 상기 하부 반도체 칩(100)의 상기 제1 면(100a) 상에 형성된 상기 제1 연결 패드들(410)은 상기 복수의 상부 반도체 칩들(200) 중 최하층의 상부 반도체 칩(200)의 상기 제2 연결 패드들(420)의 상기 리세스된 영역들(420R) 내로 각각 수용될 수 있다.
일부 실시예들에 따르면, 상기 복수의 상부 반도체 칩들(200) 중 최상층의 상부 반도체 칩(200U)은 상기 상부 관통 전극들(215)을 포함하지 않을 수 있고, 상기 제1 절연층(IL1) 및 상기 제1 연결 패드들(410)은 상기 최상층의 상부 반도체 칩(200U)의 상기 제4 면(200b) 상에 형성되지 않을 수 있다. 이후의 공정은, 도 1 내지 도 4를 참조하여 설명한 반도체 패키지의 제조방법과 실질적으로 동일하다.
도 16은 본 발명의 일부 실시예들에 따른 반도체 패키지의 단면도이다. 도 17은 도 16의 P4부분의 확대도이다 . 설명의 간소화를 위해, 도 5 및 도 6을 참조하여 설명한 반도체 패키지(1100)와 차이점을 주로 설명한다.
도 16 및 도 17을 참조하면, 반도체 패키지(1300)는 하부 반도체 칩(100)의 제1 면(100a) 상에 수직하게 적층된 복수의 상부 반도체 칩들(200)을 포함할 수 있다. 도 5 및 도 6을 참조하여 설명한, 상기 연결 구조체(CS)가 상기 상부 반도체 칩들(200) 중 최하층의 상부 반도체 칩(200)과 상기 하부 반도체 칩(100) 사이, 및 상기 상부 반도체 칩들(200) 사이에 배치될 수 있다.
상기 상부 반도체 칩들(200)의 각각은 상부 반도체 기판(210), 상기 상부 반도체 기판(210)을 관통하는 상부 관통 전극들(215), 및 상부 회로층(220)을 포함할 수 있다. 일부 실시예들에 따르면, 상기 상부 반도체 칩들(200) 중 최상층의 상부 반도체 칩(200U)은, 도시된 바와 같이, 상기 상부 관통 전극들(215)을 포함하지 않을 수도 있다. 상기 상부 반도체 칩들(200)의 각각은 서로 대향하는 제3 면(200a) 및 제4 면(200b)을 가질 수 있고, 상기 상부 회로층(220)은 상기 상부 반도체 칩들(200)의 각각의 상기 제3 면(200a)에 인접할 수 있다. 상기 상부 반도체 칩들(200) 중 이웃하는 상부 반도체 칩들(200)은 상기 이웃하는 상부 반도체 칩들(200) 중 하나의 상기 제3 면(200a)이 상기 이웃하는 상부 반도체 칩들(200) 중 다른 하나의 상기 제4 면(200b)과 마주하도록 적층될 수 있다. 상기 최하층의 상부 반도체 칩(200)의 상기 제3 면(200a)은 상기 하부 반도체 칩(100)의 상기 제1 면(100a) 마주할 수 있다.
상기 상부 반도체 칩들(200)은 서로 바로 이웃하는 제1 상부 반도체 칩(200C1) 및 제2 상부 반도체 칩(200C2)을 포함할 수 있다. 상기 제1 상부 반도체 칩(200C1)의 상기 제4 면(200b)은 상기 제2 상부 반도체 칩(200C2)의 상기 제3 면(200a)과 마주할 수 있다. 제1 절연층(IL1)이 상기 제1 상부 반도체 칩(200C1)과 상기 제2 상부 반도체 칩(200C2) 사이에 개재될 수 있고, 제2 절연층(IL2)이 상기 제1 절연층(IL1)과 상기 제2 상부 반도체 칩(200C2) 사이에 개재될 수 있다. 상기 제1 상부 반도체 칩(200C1) 내 상기 상부 관통 전극들(215)의 각각은 상기 제2 방향(D2)을 따라 연장되어 상기 제1 상부 반도체 칩(200C1)의 상기 제4 면(200b)으로부터 돌출될 수 있다. 상기 상부 관통 전극들(215)의 각각의 상기 돌출된 부분은 상기 제1 절연층(IL1)을 관통할 수 있다. 연결 패드들(400)이 상기 제2 상부 반도체 칩(200C2)의 상기 제3 면(200a) 상에 상기 제2 절연층(IL2) 내에 배치될 수 있다. 상기 연결 패드들(400)의 각각은 상기 제2 상부 반도체 칩(200C2)의 상기 상부 회로층(220) 내 상부 배선 패턴들(222, 224) 중 대응하는 상부 배선 패턴(224)에 연결될 수 있다.
일부 실시예들에 따르면, 상기 상부 관통 전극들(215)은 상기 연결 패드들(400)에 직접 연결될 수 있다. 상기 상부 관통 전극들(215)의 각각의 상기 돌출된 부분은 상기 제1 절연층(IL1)을 관통할 수 있고, 상기 연결 패드들(400) 중 대응하는 연결 패드(400) 내로 연장될 수 있다. 상기 상부 관통 전극들(215)의 각각의 상기 돌출된 부분은 상기 대응하는 연결 패드(400)에 직접 접촉할 수 있다. 상기 상부 관통 전극들(215)의 각각의 상기 돌출된 부분, 및 상기 대응하는 연결 패드(400)는 상기 연결 구조체(CS)로 지칭될 수 있다.
상기 연결 구조체(CS)는 상기 제1 절연층(IL1) 내의 제1 연결부(CP1), 및 상기 제2 절연층(IL2) 내의 제2 연결부(CP2)를 포함할 수 있다. 일부 실시예들에 따르면, 상기 제1 연결부(CP1)는 상기 상부 관통 전극들(215)의 각각의 상기 돌출된 부분의 일부를 포함할 수 있다. 상기 제2 연결부(CP2)는 상기 대응하는 연결 패드(400), 및 상기 상부 관통 전극들(215)의 각각의 상기 돌출된 부분의 잔부를 포함할 수 있다. 상술한 차이를 제외하고, 본 실시예들에 따른 상기 제1 및 제2 절연층들(IL1, IL2) 및 상기 연결 구조체(CS)는 도 5 및 도 6을 참조하여 설명한 상기 제1 및 제2 절연층들(IL1, IL2) 및 상기 연결 구조체(CS)와 실질적으로 동일하다.
도 18 내지 도 21은 본 발명의 일부 실시예들에 따른 반도체 패키지의 제조방법을 나타내는 단면도들이다. 설명의 간소화를 위해, 도 5 도 11을 참조하여 설명한 반도체 패키지의 제조방법과 차이점을 주로 설명한다.
도 18을 참조하면, 상부 반도체 칩(200)이 제공될 수 있다. 상기 상부 반도체 칩(200)은 상부 반도체 기판(210), 상기 상부 반도체 기판(210)을 관통하는 상부 관통 전극들(215), 및 상부 회로층(220)을 포함할 수 있다. 상기 상부 관통 전극들(215)은 상기 상부 회로층(220) 내 상부 배선 패턴들(222, 224) 중 대응하는 상부 배선 패턴(224)에 연결될 수 있다. 상기 상부 반도체 칩(200)은 서로 대향하는 제3 면(200a) 및 제4 면(200b)을 가질 수 있다. 상기 상부 회로층(220)은 상기 상부 반도체 칩(200)의 상기 제3 면(200a)에 인접할 수 있다.
연결 패드들(400)이 상기 상부 반도체 칩(200)의 상기 제3 면(200a) 상에 형성될 수 있다. 상기 연결 패드들(400)의 각각은 상기 상부 회로층(220) 내 상부 배선 패턴들(222, 224) 중 대응하는 상부 배선 패턴(224)에 연결될 수 있다. 상기 연결 패드들(400)의 각각은 그 내부를 향하여 리세스된 영역(400R)을 포함하도록 형성될 수 있다. 제2 절연층(IL2)이 상기 상부 반도체 칩(200)의 상기 제3 면(200a) 상에 상기 연결 패드들(400)의 측면들을 덮도록 형성될 수 있다. 상기 제2 절연층(IL2)은 상기 연결 패드들(400)의 각각의 상기 리세스된 영역(400R)을 노출할 수 있다.
도 19를 참조하면, 상기 상부 반도체 칩(200)의 상기 제4 면(200b) 상에 제1 식각 공정이 수행될 수 있다. 상기 제1 식각 공정에 의해, 상기 상부 반도체 기판(210)의 일부가 선택적으로 식각될 수 있고, 이에 따라, 상기 상부 관통 전극들(215)의 각각의 일부가 상기 상부 반도체 칩(200)의 상기 제4 면(200b)으로부터 돌출될 수 있다. 제1 절연층(IL1)이 상기 상부 반도체 칩(200)의 상기 제4 면(200b) 상에 형성될 수 있고, 상기 상부 관통 전극들(215)의 각각의 상기 돌출된 부분을 덮을 수 있다.
도 20을 참조하면, 상기 상부 반도체 칩(200)의 상기 제4 면(200b) 상에 제2 식각 공정이 수행될 수 있다. 상기 제2 식각 공정에 의해, 상기 제1 절연층(IL1)의 일부가 선택적으로 식각될 수 있고, 이에 따라, 상기 상부 관통 전극들(215)의 각각의 일부가 상기 제1 절연층(IL1)으로부터 돌출될 수 있다.
도 21을 참조하면, 하부 반도체 칩(100)이 제공될 수 있다. 상기 하부 반도체 칩(100)은 도 7 내지 도 9를 참조하여 설명한 방법과 실질적으로 동일한 방법으로 형성될 수 있다. 도 20의 상부 반도체 칩(200)이 복수 개로 제공될 수 있고, 상기 복수의 상부 반도체 칩들(200)이 상기 하부 반도체 칩(100)의 제1 면(100a) 상에 수직하게 적층될 수 있다. 상기 복수의 상부 반도체 칩들(200)은 각 상부 반도체 칩(200)의 상기 상부 관통 전극들(215)이 이웃하는 상부 반도체 칩(200)의 상기 연결 패드들(400)의 상기 리세스된 영역들(400R) 내로 각각 수용되도록 적층될 수 있다. 상기 하부 반도체 칩(100)의 상기 제1 면(100a)으로부터 돌출된 상기 하부 관통 전극들(115)은 상기 복수의 상부 반도체 칩들(200) 중 최하층의 상부 반도체 칩(200)의 상기 연결 패드들(400)의 상기 리세스된 영역들(400R) 내로 각각 수용될 수 있다.
일부 실시예들에 따르면, 상기 복수의 상부 반도체 칩들(200) 중 최상층의 상부 반도체 칩(200U)은 상기 상부 관통 전극들(215)을 포함하지 않을 수 있다. 이후의 공정은, 도 5 내지 도 11을 참조하여 설명한 반도체 패키지의 제조방법과 실질적으로 동일하다.
도 22는 본 발명의 일부 실시예들에 따른 반도체 패키지의 단면도이다.
도 22를 참조하면, 재배선층(RDL) 상에 제1 반도체 칩(600)이 배치될 수 있다. 상기 제1 반도체 칩(600)은 상기 제1 반도체 칩(600)의 제1 면(600a)이 상기 재배선층(RLD)의 상면(RLD_U)을 향하도록 배치될 수 있다. 상기 제1 반도체 칩(600)은 상기 제1 면(600a)에 인접하는 제1 회로층(620)을 포함할 수 있고, 상기 제1 회로층(620)은 배선 패턴들(622, 624), 및 상기 배선 패턴들(622, 624)을 덮는 배선 절연층(626)을 포함할 수 있다. 상기 배선 패턴들(622, 624)은 구리, 알루미늄, 티타늄, 또는 텅스텐과 같은 금속을 포함할 수 있고, 상기 배선 절연층(626)은 실리콘 함유 절연 물질(일 예로, 실리콘 산화물, 실리콘 질화물, 실리콘 산화질화물, 및/또는 테트라에틸 오소실리케이트)을 포함할 수 있다. 상기 제1 반도체 칩(600)은 메모리 칩, 로직 칩, 어플리케이션 프로세서(AP) 칩, 또는 시스템 온 칩(SOC)일 수 있다.
상기 재배선층(RDL)은 재배선 패턴들(500), 및 상기 재배선 패턴들(500)을 덮는 재배선 절연층(510)을 포함할 수 있다. 상기 재배선 패턴들(500)은 구리, 알루미늄, 티타늄, 또는 텅스텐과 같은 금속을 포함할 수 있고, 상기 재배선 절연층(510)은 감광성 절연 물질을 포함할 수 있다.
제2 반도체 칩(700)이 상기 재배선층(RDL)과 상기 제1 반도체 칩(600) 사이에 배치될 수 있다. 상기 제2 반도체 칩(700)은 상기 제2 반도체 칩(700)의 제2 면(700a)이 상기 제1 반도체 칩(600)의 상기 제1 면(600a)과 마주하도록 배치될 수 있다. 상기 제2 반도체 칩(270)은 상기 제1 반도체 칩(600)의 상기 제1 면(600a)에 연결될 수 있다. 일부 실시예들에 따르면, 복수의 제2 반도체 칩들(700)이 상기 재배선층(RDL)과 상기 제1 반도체 칩(600) 사이에 배치될 수 있다. 상기 복수의 제2 반도체 칩들(700)은 상기 제1 반도체 칩(600)의 상기 제1 면(600a) 상에 배치될 수 있고, 상기 제1 면(600a)에 평행한 방향(일 예로, 상기 제1 방향(D1))을 따라 수평적으로 서로 이격될 수 있다. 상기 복수의 제2 반도체 칩들(700)의 각각은 상기 제1 반도체 칩(600)의 상기 제1 면(600a)에 연결될 수 있다. 일부 실시예들에 따르면, 상기 복수의 제2 반도체 칩들(700)은 동종의 반도체 칩들일 수 있다. 일 예로, 상기 복수의 제2 반도체 칩들(700)은 메모리 칩들, 로직 칩들, 어플리케이션 프로세서(AP) 칩들, 또는 시스템 온 칩들(SOC)일 수 있다. 다른 실시예들에 따르면, 상기 복수의 제2 반도체 칩들(700)은 서로 다른 반도체 칩들일 수도 있다. 일 예로, 상기 복수의 제2 반도체 칩들(700)은 메모리 칩, 로직 칩, 어플리케이션 프로세서(AP) 칩, 및 시스템 온 칩(SOC) 중 서로 다른 반도체 칩들일 수 있다.
제1 절연층(IL1)이 상기 제1 반도체 칩(600)과 제2 반도체 칩(700) 사이에 배치될 수 있고, 제2 절연층(IL2)이 상기 제1 절연층(IL1)과 상기 제1 반도체 칩(600) 사이에 배치될 수 있다. 연결 구조체(CS)가 상기 제1 절연층(IL1) 및 상기 제2 절연층(IL2)을 관통할 수 있고, 상기 제1 및 제2 반도체 칩들(600, 700)을 서로 연결할 수 있다. 상기 제1 및 제2 절연층들(IL1, IL2) 및 상기 연결 구조체(CS)는 도 1 및 도 2를 참조하여 설명한 상기 제1 및 제2 절연층들(IL1, IL2) 및 상기 연결 구조체(CS)와 실질적으로 동일할 수 있다. 일부 실시예들에 따르면, 도시된 바와 달리, 상기 제1 및 제2 절연층들(IL1, IL2) 및 상기 연결 구조체(CS)는 도 5 및 도 6을 참조하여 설명한 상기 제1 및 제2 절연층들(IL1, IL2) 및 상기 연결 구조체(CS)와 실질적으로 동일할 수도 있다. 상기 연결 구조체(CS)는 상기 제1 반도체 칩(600)의 상기 제1 회로층(620) 내 상기 배선 패턴들(622, 624) 중 대응하는 배선 패턴(624)에 연결될 수 있다.
제1 칩 패드(630)가 상기 제1 반도체 칩(600)의 상기 제1 면(600a) 상에 배치될 수 있다. 상기 제2 절연층(IL2)은 상기 제1 반도체 칩(600)의 상기 제1 면(600a)을 따라 연장되어 상기 제1 칩 패드(630)의 측면을 덮을 수 있다. 상기 제1 칩 패드(630)는 상기 제1 반도체 칩(600)의 상기 제1 회로층(620) 내 상기 배선 패턴들(622, 624) 중 대응하는 배선 패턴(624)에 연결될 수 있다. 상기 제1 칩 패드(630)는 도전 물질을 포함할 수 있다. 제1 도전 필라(800)가 상기 복수의 제2 반도체 칩들(700) 사이에 배치될 수 있고, 상기 제1 칩 패드(630)에 연결될 수 있다. 상기 제1 도전 필라(800)는 금속(일 예로, 구리)를 포함할 수 있다.
일부 실시예들에 따르면, 관통 전극들(720)이 상기 복수의 제2 반도체 칩들(700) 중 적어도 하나 내에 배치될 수 있고, 제2 칩 패드들(730)이 상기 복수의 제2 반도체 칩들(700) 중 상기 적어도 하나의 제3 면(700b) 상에 배치될 수 있다. 상기 제2 반도체 칩(700)의 상기 제3 면(700b)은 상기 제2 반도체 칩(700)의 상기 제2 면(700a)에 대향할 수 있다. 상기 관통 전극들(720)의 각각은 상기 복수의 제2 반도체 칩들(700) 중 상기 적어도 하나를 관통하여 상기 연결 구조체(CS)에 연결될 수 있고, 상기 제2 칩 패드들(730) 중 대응하는 제2 칩 패드(730)에 연결될 수 있다. 상기 관통 전극들(720)은 금속(일 예로, 구리(Cu))를 포함할 수 있고, 상기 제2 칩 패드(730)는 도전 물질을 포함할 수 있다. 일부 실시예들에 따르면, 상기 관통 전극들(720) 및 상기 제2 칩 패드들(730)은 상기 복수의 제2 반도체 칩들(700) 중 다른 하나에는 제공되지 않을 수 있으나, 본 발명의 개념은 이에 한정되지 않는다.
제1 몰드막(850)이 상기 재배선층(RDL)과 상기 제1 반도체 칩(600) 사이에 배치될 수 있고, 상기 복수의 제2 반도체 칩들(700) 및 상기 제1 도전 필라(800)의 측면들을 덮을 수 있다. 상기 제1 몰드막(850)은 상기 복수의 제2 반도체 칩들(700)의 각각의 상기 제3 면(700b) 상으로 연장되어 상기 제3 면(700b)을 덮을 수 있다. 상기 제1 몰드막(850)은 상기 제2 칩 패드(730)의 측면을 덮을 수 있다. 상기 제1 몰드막(850)은 절연 물질(일 예로, 에폭시계 몰딩 컴파운드)를 포함할 수 있다.
도전 패드들(530)이 상기 재배선층(RDL)의 상면(RDL_U) 상에 배치될 수 있다. 상기 도전 패드들(530)의 각각은 상기 재배선 패턴들(500) 중 대응하는 재배선 패턴들(500)에 연결될 수 있다. 상기 제1 도전 필라(800) 및 상기 제2 칩 패드(730)의 각각은 연결 범프(830)를 통해 상기 도전 패드들(530) 중 대응하는 도전 패드(530)에 연결될 수 있다.
상기 제1 반도체 칩(600)은 상기 제1 도전 필라(800) 및 이에 연결된 도전 패드(530)를 통해 상기 재배선층(RLD)의 상기 재배선 패턴들(500)에 연결될 수 있다. 일부 실시예들에 따르면, 상기 제1 반도체 칩(600)은 상기 복수의 제2 반도체 칩들(700) 중 상기 적어도 하나 내에 배치된 상기 관통 전극들(720) 및 이에 연결된 도전 패드(530)를 통해 상기 재배선층(RLD)의 상기 재배선 패턴들(500)에 연결될 수도 있다. 일부 실시예들에 따르면, 상기 관통 전극들(720) 및 상기 제2 칩 패드들(730)은 상기 복수의 제2 반도체 칩들(700) 중 다른 하나에는 제공되지 않을 수 있고, 이 경우, 상기 복수의 제2 반도체 칩들(700) 중 상기 다른 하나는 상기 제1 반도체 칩(600) 및 상기 제1 도전 필라(800)를 통해 상기 재배선층(RLD)의 상기 재배선 패턴들(500)에 연결될 수 있다. 외부 단자들(520)이 상기 재배선층(RDL)의 하면(RDL_L) 상에 배치될 수 있다. 상기 도전 패드들(530)은 상기 재배선 패턴들(500)을 통해 상기 외부 단자들(520)에 연결될 수 있다.
제2 도전 필라들(860)이 상기 재배선층(RDL)의 상면(RDL_U) 상에 배치될 수 있다. 상기 제2 도전 필라들(860)의 각각은 상기 도전 패드들(530) 중 대응하는 도전 패드(530)에 연결될 수 있다. 상기 제2 도전 필라들(860)은 상기 제1 및 제2 반도체 칩들(600, 700)로부터 수평적으로 이격될 수 있다. 상기 제2 도전 필라들(860)은 금속(일 예로, 구리)를 포함할 수 있다. 제2 몰드막(870)이 상기 제1 및 제2 반도체 칩들(600, 700)과 상기 제2 도전 필라들(860)을 덮을 수 있다. 상기 제2 몰드막(870)은 상기 연결 범프들(830) 사이의 공간을 채울 수 있다. 상기 제2 몰드막(870)은 절연 물질(일 예로, 에폭시계 몰딩 컴파운드)를 포함할 수 있다.
추가적인 범프들(890)이 상기 제2 도전 필라들(860) 상에 각각 배치될 수 있고, 상기 제2 도전 필라들(860)은 상기 추가적인 범프들(890)을 통해 상부 구조체(2000)에 연결될 수 있다. 상기 상부 구조체(2000)는 인터포저 기판, 추가적인 재배선층, 반도체 칩, 또는 반도체 패키지일 수 있다. 상기 상부 구조체(2000)는 상기 제2 도전 필라들(860)을 통해 상기 재배선층(RLD)의 상기 재배선 패턴들(500)에 연결될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.

Claims (10)

  1. 서로 대향하는 제1 면 및 제2 면을 갖는 하부 반도체 칩;
    상기 하부 반도체 칩의 상기 제1 면 상의 상부 반도체 칩;
    상기 하부 반도체 칩의 상기 제1 면과 상기 상부 반도체 칩 사이의 제1 절연층;
    상기 제1 절연층과 상기 상부 반도체 칩 사이의 제2 절연층; 및
    상기 제1 절연층 및 상기 제2 절연층을 관통하고, 상기 하부 반도체 칩 및 상기 상부 반도체 칩에 연결된 연결 구조체를 포함하되,
    상기 연결 구조체는 상기 제1 절연층 내의 제1 연결부, 및 상기 제2 절연층 내의 제2 연결부를 포함하고,
    상기 연결 구조체는 상기 하부 반도체 칩의 상기 제1 면에 평행한 제1 방향에 따른 폭을 가지되, 상기 제2 연결부의 폭은 상기 제1 연결부의 폭보다 크고,
    상기 연결 구조체는 상기 하부 반도체 칩의 상기 제1 면에 수직한 제2 방향에 따른 두께를 가지되, 상기 제2 연결부의 두께는 상기 제1 연결부의 두께보다 큰 반도체 패키지.
  2. 청구항 1에 있어서,
    상기 제1 절연층은 상기 제2 절연층과 직접 접합하는 반도체 패키지.
  3. 청구항 2에 있어서,
    상기 제1 절연층 및 상기 제2 절연층의 각각은 상기 제2 방향에 따른 두께를 가지되, 상기 제2 절연층의 두께는 상기 제1 절연층의 두께보다 큰 반도체 패키지.
  4. 청구항 1에 있어서,
    상기 제2 연결부는 상기 제1 방향을 따라 상기 제1 절연층 상으로 연장되고,
    상기 제1 절연층은 상기 제2 연결부의 바닥면과 상기 하부 반도체 칩의 상기 제1 면 사이에 개재되는 반도체 패키지.
  5. 청구항 1에 있어서,
    상기 제1 연결부는 상기 제1 방향으로 서로 대향하는 제1 측면 및 제2 측면을 가지고,
    상기 제2 연결부는 상기 제1 연결부의 상기 제1 측면에 대하여 상기 제1 방향으로 돌출되고, 상기 제1 연결부의 상기 제2 측면에 대하여 상기 제1 방향의 반대 방향으로 돌출되는 반도체 패키지.
  6. 청구항 5에 있어서,
    상기 제2 연결부는 상기 제1 연결부의 상기 제1 측면에 인접하는 제1 바닥면, 및 상기 제1 연결부의 상기 제2 측면에 인접하는 제2 바닥면을 가지고,
    상기 제1 절연층은 상기 제1 및 제2 바닥면들의 각각과 상기 하부 반도체 칩의 상기 제1 면 사이에 개재되는 반도체 패키지.
  7. 청구항 1에 있어서,
    상기 제1 연결부 및 상기 제2 연결부는 서로 동일한 물질을 포함하는 반도체 패키지.
  8. 청구항 1에 있어서,
    상기 하부 반도체 칩은:
    상기 제2 면에 인접하는 하부 회로층; 및
    상기 하부 반도체 칩을 관통하여 상기 하부 회로층에 연결되는 하부 관통 전극들을 포함하고,
    상기 제1 연결부는 상기 하부 관통 전극들 중 대응하는 하부 관통 전극에 연결되는 반도체 패키지.
  9. 청구항 8에 있어서,
    상기 상부 반도체 칩은 상기 하부 반도체 칩의 상기 제1 면과 마주하는 제3 면을 가지고,
    상기 상부 반도체 칩은 상기 제3 면에 인접하는 상부 회로층을 포함하는 반도체 패키지.
  10. 청구항 9에 있어서,
    상기 제1 절연층, 상기 제2 절연층, 및 상기 연결 구조체는 상기 하부 반도체 칩의 상기 제1 면과 상기 상부 반도체 칩의 상기 제3 면 사이에 배치되고,
    상기 제2 연결부는 상기 상부 회로층 내 상부 배선 패턴들 중 대응하는 상부 배선 패턴에 연결되는 반도체 패키지.
KR1020200095517A 2020-07-30 2020-07-30 반도체 패키지 KR20220016365A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200095517A KR20220016365A (ko) 2020-07-30 2020-07-30 반도체 패키지
US17/212,332 US11817424B2 (en) 2020-07-30 2021-03-25 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200095517A KR20220016365A (ko) 2020-07-30 2020-07-30 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20220016365A true KR20220016365A (ko) 2022-02-09

Family

ID=80003352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200095517A KR20220016365A (ko) 2020-07-30 2020-07-30 반도체 패키지

Country Status (2)

Country Link
US (1) US11817424B2 (ko)
KR (1) KR20220016365A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102624169B1 (ko) * 2019-06-24 2024-01-12 삼성전자주식회사 반도체 소자 및 이를 포함하는 반도체 패키지

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0272642A (ja) 1988-09-07 1990-03-12 Nec Corp 基板の接続構造および接続方法
KR960009074A (ko) 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
US6962835B2 (en) 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US8241995B2 (en) 2006-09-18 2012-08-14 International Business Machines Corporation Bonding of substrates including metal-dielectric patterns with metal raised above dielectric
KR101049083B1 (ko) 2009-04-10 2011-07-15 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 단위 화소 및 그 제조방법
JP5682327B2 (ja) 2011-01-25 2015-03-11 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
KR20120133057A (ko) * 2011-05-30 2012-12-10 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8697493B2 (en) 2011-07-18 2014-04-15 Soitec Bonding surfaces for direct bonding of semiconductor structures
US9142517B2 (en) 2012-06-05 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding mechanisms for semiconductor wafers
KR102146131B1 (ko) * 2014-04-07 2020-08-21 에스케이하이닉스 주식회사 패키지 적층 소자
KR102300121B1 (ko) * 2014-10-06 2021-09-09 에스케이하이닉스 주식회사 관통 전극을 갖는 반도체 소자, 이를 구비하는 반도체 패키지 및 반도체 소자의 제조방법
US11251157B2 (en) 2017-11-01 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Die stack structure with hybrid bonding structure and method of fabricating the same and package
US10784222B2 (en) * 2018-10-31 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-bump sidewall protection

Also Published As

Publication number Publication date
US11817424B2 (en) 2023-11-14
US20220037289A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
US11127699B2 (en) Chip package structure and manufacturing method thereof
KR100871382B1 (ko) 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
US7795139B2 (en) Method for manufacturing semiconductor package
US8120186B2 (en) Integrated circuit and method
CN102376668A (zh) 覆晶封装结构以及半导体芯片
KR20210110008A (ko) 반도체 패키지
KR20220134721A (ko) 반도체 패키지
KR20220042028A (ko) 반도체 패키지
CN114551369A (zh) 电子封装件及其制法
KR20220140215A (ko) 반도체 패키지
KR20220016365A (ko) 반도체 패키지
KR20150078161A (ko) 반도체 패키지 및 그 제조방법
US11495574B2 (en) Semiconductor package
KR20230041250A (ko) 반도체 소자 및 이를 포함하는 반도체 패키지
TWI713165B (zh) 晶片封裝結構及其製造方法
US20240105679A1 (en) Semiconductor package and method of fabricating the same
US20240120251A1 (en) Semiconductor package and method of fabricating the same
US11562966B2 (en) Semiconductor package
KR20080105242A (ko) 칩 스케일 반도체 패키지
KR20220009534A (ko) 반도체 패키지 및 이의 제조 방법
KR20070109322A (ko) 적층형 다중칩 패키지 및 그 제조 방법
KR20230033074A (ko) 반도체 패키지 및 그 제조 방법
CN116959999A (zh) 一种芯片封装结构及其制作方法
TW202406036A (zh) 半導體封裝
KR20220008088A (ko) 반도체 패키지