CN116417442A - 封装结构以及封装方法 - Google Patents

封装结构以及封装方法 Download PDF

Info

Publication number
CN116417442A
CN116417442A CN202111659429.8A CN202111659429A CN116417442A CN 116417442 A CN116417442 A CN 116417442A CN 202111659429 A CN202111659429 A CN 202111659429A CN 116417442 A CN116417442 A CN 116417442A
Authority
CN
China
Prior art keywords
chip
packaging
rewiring
package
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111659429.8A
Other languages
English (en)
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202111659429.8A priority Critical patent/CN116417442A/zh
Publication of CN116417442A publication Critical patent/CN116417442A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Abstract

一种封装结构以及封装方法，封装结构包括：第一芯片，包括相背的第一面和第二面；第一封装层，覆盖第一芯片的侧壁；第二芯片，贴合于第一封装层上，且在平行于第一芯片的第一面的投影面上，第二芯片与第一芯片之间具有重叠区域，第二芯片与第一芯片的第二面相对设置且与第一芯片电连接；第二封装层，位于所述第二芯片露出的所述第一封装层和第二芯片上，且所述第二封装层覆盖所述第二芯片的侧壁。本发明实施例的封装结构中，无需通过芯片桥，便能够实现第二芯片与第一芯片之间的电连接，有利于简化结构，并且缩短第二芯片与第一芯片之前的传输路径，进而提高第一芯片与第二芯片之间的通信速度。

Description

封装结构以及封装方法
技术领域
本发明实施例涉及半导体封装领域，尤其涉及一种封装结构以及封装方法。
背景技术
对于单片芯片的尺寸，常规的芯片制造技术正在被推向它们的极限。然而，应用却渴望使用最新技术实现大尺寸集成电路的能力，芯片之间实现高速和小体积互连具有较大的挑战。
目前的一种解决方案是使用嵌入在硅衬底中的硅桥(Si Bridge)芯片的较小的集成电路，以通过硅桥芯片实现芯片与芯片之间的互连，进而提供异质芯片封装。
但是，目前封装结构的结构较为复杂，且芯片之间的通信速度仍有待提高。
发明内容
本发明实施例解决的问题是提供一种封装结构以及封装方法，有利于简化结构，提高第一芯片与第二芯之间的通信速度。
为解决上述问题，本发明实施例提供一种封装结构，包括：第一芯片，所述第一芯片包括相背的第一面和第二面；第一封装层，覆盖所述第一芯片的侧壁；第二芯片，贴合于所述第一封装层上，且在平行于所述第一芯片的第一面的投影面上，所述第二芯片与所述第一芯片之间具有重叠区域，所述第二芯片与第一芯片的第二面相对设置且与所述第一芯片电连接；第二封装层，位于所述第二芯片露出的所述第一封装层和第二芯片上，且所述第二封装层覆盖所述第二芯片的侧壁。
相应的，本发明实施例还提供一种封装方法，包括：提供承载基板；提供第一芯片，所述第一芯片包括相背的第一面和第二面；在所述承载基板上贴附所述第一芯片，所述第一芯片的第一面与所述承载基板相对设置；在所述承载基板上形成覆盖所述第一芯片侧壁的第一封装层，所述第一封装层露出所述第一芯片的顶部；提供第二芯片；在所述第一封装层上贴合所述第二芯片，且在平行于所述承载基板的投影面上，所述第二芯片与所述第一芯片之间具有重叠区域，所述第二芯片与第一芯片电连接；在所述第二芯片露出的所述第一封装层和第二芯片上形成第二封装层，所述第二封装层覆盖所述第二芯片的侧壁。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的封装结构中，第二芯片贴合于所述第一封装层上，且在平行于所述承载基板的投影面上，所述第二芯片与所述第一芯片之间具有重叠区域，所述第二芯片与第一芯片的第二面相对设置且与所述第一芯片电连接，进而无需通过芯片桥(Bridge)，便能够实现第二芯片与第一芯片之间的电连接，有利于简化结构，并且缩短第二芯片与第一芯片之前的传输路径，进而提高第一芯片与第二芯之间的通信速度。
本发明实施例提供的封装方法中，在所述承载基板上形成覆盖所述第一芯片侧壁的第一封装层后，在所述第一封装层上贴合所述第二芯片，且在平行于所述承载基板的投影面上，所述第二芯片与所述第一芯片之间具有重叠区域，所述第二芯片与第一芯片电连接，从而无需通过芯片桥(Bridge)，便能够实现第二芯片与第一芯片之间的电连接，有利于简化结构，并且缩短第二芯片与第一芯片之前的传输路径，进而提高第一芯片与第二芯之间的通信速度。
附图说明
图1至图2是本发明封装结构一实施例的结构示意图；
图3至图17是本发明封装方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前封装结构的结构较为复杂，且芯片之间的通信速度仍有待提高。
为了解决所述技术问题，本发明实施例提供一种封装结构，第二芯片贴合于所述第一封装层上，且在平行于所述承载基板的投影面上，所述第二芯片与所述第一芯片之间具有重叠区域，所述第二芯片与第一芯片的第二面相对设置且与所述第一芯片电连接，进而无需通过芯片桥(Bridge)，便能够实现第二芯片与第一芯片之间的电连接，有利于简化结构，并且缩短第二芯片与第一芯片之前的传输路径，进而提高第一芯片与第二芯之间的通信速度。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图1至图2，示出了本发明封装结构一实施例的结构示意图。其中，图1为剖面图，图2为图1对应的俯视图。
如图1和图2所示，本实施例中，所述封装结构包括：第一芯片100，所述第一芯片100包括相背的第一面101和第二面102；第一封装层120，覆盖所述第一芯片100的侧壁；第二芯片200，贴合于所述第一封装层120上，且在平行于所述第一芯片100的第一面101的投影面上，所述第二芯片200与所述第一芯片100之间具有重叠区域，所述第二芯片200与第一芯片100的第二面102相对设置且与所述第一芯片100电连接；第二封装层140，位于所述第二芯片200露出的所述第一封装层120和第二芯片200上，且所述第二封装层140覆盖所述第二芯片200的侧壁。
所述第一芯片100用于与第二芯片200之间电连接，从而形成相应的封装结构，以实现相应的功能。
本实施例中，所述第一芯片100为存储芯片，例如：DRAM芯片。在具体实施中，所述第一芯片100可以为高宽带内存存储器(High Bandwidth Memory)。
在其他实施例中，所述第一芯片还可以为其他类型的存储芯片。在另一些实施例中，所述第一芯片的类型还可以不仅限于存储芯片，所述第一芯片还可以为其他类型的芯片。
所述第一芯片100的数量可以为一个或多个。本实施例中，以所述第一芯片100的数量为四个为示例进行说明。在其他实施例中，所述第一芯片还可以为其他数量。
本实施例中，所述第一面101为第一芯片100的正面；所述第二面102为第一芯片100的背面。在其他实施例中，所述第一面还可以为第一芯片的背面，所述第二面还可以为第一芯片的正面。
本实施例中，所述第一芯片100的第二面102上形成有第一连接结构(图未示)。所述第一连接结构用于作为第一芯片100的外接端口，以实现第一芯片100内的器件与外部电路或其他芯片之间的电连接。
作为一种示例，所述第一连接结构为第一焊垫。所述第一焊垫的材料为金属，例如：铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。
所述第一封装层120用于为在第一芯片100上贴合第二芯片200提供支撑的作用。
所述第一封装层120露出所述第一芯片100的顶部，以便于实现第二芯片200与所述第一芯片100之间的电连接。
作为一实施例，所述第一封装层120的材料为塑封(Molding)材料，例如：环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点。在其他实施例中，所述第一封装层还可以选用其他合适的封装材料。
本实施例中，所述封装结构还包括：底部再布线结构(Redistribution Layer)105，位于所述第一芯片100的第一面101上以及所述第一封装层120与所述第二芯片200相背的一面上。
所述底部再布线结构105用于与封装基底300实现键合，从而与封装基底300之间实现电连接，进而能够将第二芯片200和第一芯片100构成的封装结构与所述封装基底300之间实现电连接。
具体地，所述底部再布线结构105可以包括一层或多层的再布线层。本实施例中，为方便清楚的示意，以所述底部再布线结构105包括一层的再布线层为示例进行说明。
具体地，底部再布线结构105的材料为导电材料。更具体地，所述底部再布线结构105的材料为金属，包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。
本实施例中，所述底部再布线结构105之间还形成有第一介质层106，所述第一介质层106用于实现相邻底部再布线结构105之间的电隔离。
本实施例中，所述第一介质层106的材料为绝缘材料，例如：氧化硅、氮化硅和氮氧化硅中的一种或多种。
本实施例中，所述封装结构还包括：导电柱110，贯穿所述第一封装层120且与所述第一芯片100相间隔，且所述导电柱110的一端与所述底部再布线结构105相接触。
所述导电柱110用于与顶部再布线结构相接触，所述顶部再布线结构与第一芯片100的第二面102相接触，进而通过顶部再布线结构和所述导电柱110，将所述第一芯片100的电性引出至所述底部再布线结构105，相应通过底部再布线结构105实现第一芯片100与封装基底300之间的电连接。
在具体实施中，基于实际的工艺需求，所述导电柱110还可以与第二芯片200之间电连接，进而通过所述导电柱110，将所述第二芯片200的电性引出至所述底部再布线结构105，相应通过所述底部再布线结构105实现第二芯片200与封装基底300之间的电连接。
本实施例中，所述导电柱110的材料为铜，即所述导电柱110为铜柱。在其他实施例中，所述导电柱的材料还可以为其他金属材料。
相应地，本实施例中，所述第一封装层120还覆盖所述导电柱110的侧壁，且所述第一封装层120暴露出所述导电柱110的顶部，以便实现导电柱110与顶部再布线结构或其他互连结构或芯片之间的电连接。
相应地，所述第一封装层120用于实现第一芯片100与导电柱110、以及底部再布线结构105的封装集成。所述第一封装层120还能起到绝缘、密封以及防潮的作用，有利于提高封装结构的可靠性。
所述第二芯片200用于后续贴附于所述第一封装层120和所述第一芯片100上，以实现与所述第一芯片100之间的电连接。
作为一实施例，所述第二芯片200为逻辑芯片，所述第一芯片100为存储芯片，所述逻辑芯片用于对所述存储芯片进行控制。在具体实施中，所述逻辑芯片可以为CPU或GPU芯片。
所述第二芯片200与所述第一芯片100电连接，从而实现所述第二芯片200与第一芯片100的电学集成。
所述第二芯片200贴合于所述第一封装层120上，且在平行于所述承载基板180的投影面上，所述第二芯片200与所述第一芯片100之间具有重叠区域，所述第二芯片200与第一芯片100电连接，从而无需通过芯片桥(Bridge)，便能够实现第二芯片200与第一芯片100之间的电连接，有利于简化结构，并且缩短第二芯片200与第一芯片100之前的传输路径，进而提高第一芯片100与第二芯200之间的通信速度。
本实施例中，所述第一芯片100和与所述第一芯片100对应电连接的第二芯片200构成封装结构组(未标示)，封装结构组用于实现特定的功能。
作为一实施例，所述第二芯片200为逻辑芯片，所述第一芯片100为存储芯片，所述逻辑芯片用于对所述存储芯片进行控制。
本实施例中，所述封装结构组的数量为多个。
结合参考图2，本实施例中，所述第二芯片200与多个相邻的第一芯片100之间均具有重叠区域(Overlap)，且与所述多个相邻的第一芯片100之间均电连接。作为一示例，所述第二芯片200与四个相邻的第一芯片100之间均具有重叠区域，且与所述四个相邻的所述第一芯片100之间均电连接。
在其他实施例中，也可以是所述第一芯片与多个相邻的第二芯片之间均具有重叠区域，且与所述多个相邻的第二芯片之间均电连接。在另一些实施例中，所述第一芯片和第二芯片之间还可以一一对应电连接。
需要说明的是，本实施例中，所述第二芯片200上形成有第二连接结构(图未示)，所述第二连接结构用于作为所述第二芯片200的外接端口，以实现第二芯片200与外界之间的电性连接。
作为一种示例，所述第二连接结构为第二焊垫。所述第二焊垫的材料为金属，例如：铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。
本实施例中，所述封装结构还包括：顶部再布线结构130，位于所述第一芯片100和第二芯片200之间、以及部分的第一封装层120与所述第二芯片200之间，所述顶部再布线结构130分别与对应的第一芯片100上的第一连接结构相接触。
因此，本实施例中，所述导电柱110的一端与所述底部再布线结构105相接触，另一端与所述顶部再布线结构130相接触。
相应地，本实施例中，所述第二芯片200与各个第一芯片100对应的顶部再布线结构130之间电连接。
需要说明的是，本实施例中，所述第二芯片200与所述顶部再布线结构130之间还形成有微凸块210，所述第二芯片200与所述顶部再布线结构130之间通过所述微凸块210实现电连接。
所述顶部再布线结构130能够为形成微凸块210提供工艺平台和形成基础，从而易于获得密度高的微凸块210，从而提高所述第二芯片200与所述第一芯片100之间的通信速度。
本实施例中，所述微凸块210的材料包括锡、铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。作为一实施例，所述微凸块210的材料为锡。
需要说明的是，本实施例中，以所述顶部再布线结构130和所述第二芯片200之间形成有所述微凸块210为示例进行说明。在其他实施例中，也可以省去所述微凸块，使所述第二连接结构与所述顶部再布线结构相接触，进而实现所述顶部再布线结构和所述第二芯片之间的电连接。
在另一些实施例中，还可以省去所述顶部再布线结构。
相应地，所述第一连接结构和第二连接结构之间电连接，进而实现所述第二芯片与第一芯片之间的电连接。
在具体实施中，所述第一连接结构和第二连接结构之间相接触。或者，所述封装结构还可以包括：微凸块，位于所述第一连接结构和第二连接结构之间，所述第一连接结构和第二连接结构相对设置且通过所述微凸块实现电连接。
所述第二封装层140用于实现第一芯片100和第二芯片200以及第一封装层120之间的封装集成，所述第二封装层140还能够起到绝缘、密封以及防潮的作用，有利于提高封装结构的可靠性。
本实施例中，所述第二封装层140位于所述顶部封装层130和所述第二介质层135上。
作为一实施例，所述第二封装层140的材料为塑封(Molding)材料，例如：环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点。在其他实施例中，所述第二封装层还可以选用其他合适的封装材料。
本实施例中，所述封装结构还包括：封装基底300，键合于所述底部再布线结构105上，所述封装基底300与所述底部再布线结构105之间电连接。
实现所述底部再布线结构105与封装基底300之间的键合，进而实现封装结构组与封装基底300之间的封装集成和电学集成。
所述底部再布线结构105与所述封装基底300之间电连接，进而实现导电柱110和顶部再布线结构130与封装基底300之间的电连接，相应实现第一芯片100和第二芯片200与封装基底300之间的电连接。
本实施例中，所述封装基底300为PCB(Printed Circuit Board，印刷电路板)。
本实施例中，所述封装结构还包括：导电凸块150，位于所述底部再布线结构105与所述封装基底300之间，且电连接所述底部再布线结构105与所述封装基底300。本实施例中，所述导电凸块150用于作为第一导电凸块150。
所述第一导电凸块150用于实现底部再布线结构105与封装基底300之间的电连接。
本实施例中，所述第一导电凸块150为第一焊球。作为一实施例，所述第一焊球的材料包括锡。
具体地，所述第一焊球为C4(Controlled Collapse Chip Connection)，具有优良的电性能和热特性，而且，在同等焊球间距的情况下，I/O数可以很高，还不受底部再布线结构105尺寸的限制，此外，还适于批量生产，并大大减小尺寸和重量。
具体地，第一导电凸块150与封装基底300之间焊接在一起。
本实施例中，所述封装结构还包括：密封层170，位于所述底部再布线结构105与所述封装基底300之间，且还填充于相邻所述第一导电凸块150之间的间隙内。所述密封层170用于实现对所述第一导电凸块150的密封。
还需要说明的是，本实施例中，所述封装结构还包括：导热层220，位于所述第二芯片200和所述第二封装层140上。所述导热层220用于实现导热和散热的作用。
本实施例中，所述导热层220的材料为TIM(Thermal Interface Material，导热界面材料)。例如：所述导热层220的材料为硅胶。
本实施例中，所述封装结构还包括：封装外壳230，位于所述封装基底300上且包封所述封装结构。具体地，本实施例中，所述封装外壳230与所述导热层220相接触，从而使所述导热层220实现散热的功能。
封装外壳230用于对其内部的芯片起着机械保护和芯片电极向外过渡连接的作用，而且还有利于保障芯片各种功能参数的正确实现、以及电路使用时要求的环境条件。
本实施例中，所述封装外壳230的材料包括金属，即所述封装外壳230为金属封装外壳。在其他实施例中，所述封装外壳还可以为塑料封装外壳或陶瓷封装外壳等。
本实施例中，所述封装结构还包括：第二导电凸块160，位于所述封装基底300与所述底部再布线结构105相背的一侧表面上，所述第二导电凸块160用于实现封装结构与外部电路之间的电连接。
本实施例中，所述第二导电凸块160为第二焊球。作为一示例，所述第二焊球的材料为锡。
需要说明的是，本实施例中，为方便示意和说明，仅在剖面图中示意出所述承载基板180、底部再布线结构105、第一介质层106、顶部再布线结构130第二介质层135、以及所述导电柱110等结构。
为解决所述问题，本发明实施例还提供一种封装方法。图3至图17是本发明封装方法一实施例中各步骤对应的结构示意图。
以下结合附图，对本实施例提供的封装方法的具体步骤进行详细说明。
参考图3，提供承载基板10。
所述承载基板10用于为后续实现第一芯片和第二芯片的键合提供工艺操作平台。
本实施例中，所述承载基板10为载体晶圆(carrier wafer)。在其他实施例中，所述承载基板还可以为其他类型的基板。
本实施例中，所述承载基板10的材料可以包括硅、玻璃、氧化硅和氧化铝中的一种或多种。
结合参考图4，本实施例中，所述封装方法还包括：在所述承载基板10上形成底部再布线结构105，所述底部再布线结构105包括第一连接区105a和位于所述第一连接区105a之间的第二连接区105b，所述第二连接区105b与所述第一连接区105a之间相间隔。
所述底部再布线结构105后续与封装基底实现键合，从而与封装基底之间实现电连接，进而在后续第二芯片和第一芯片之间实现电连接之后，能够将第二芯片和第一芯片构成的封装结构与所述封装基底之间实现电连接。
其中，所述第一连接区105a用于后续贴合第一芯片，所述第二连接区105b用于后续形成导电柱。
具体地，所述底部再布线结构105可以包括一层或多层的再布线层。本实施例中，为方便清楚的示意，以所述底部再布线结构105包括一层的再布线层为示例进行说明。
具体地，底部再布线结构105的材料为导电材料。更具体地，所述底部再布线结构105的材料为金属，包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。
本实施例中，相邻的所述底部再布线结构105之间还形成有第一介质层106，所述第一介质层106用于实现相邻底部再布线结构105之间的电隔离。
本实施例中，所述第一介质层106的材料为绝缘材料，例如：氧化硅、氮化硅和氮氧化硅中的一种或多种。
结合参考图5，在形成所述底部再布线结构105之后，所述封装方法还包括：在所述第二连接区105b的所述底部再布线结构105上形成导电柱110，所述导电柱110与所述第二连接区105b的底部再布线结构105电连接。
所述导电柱110用于与后续形成的顶部再布线结构相接触，所述顶部再布线结构与第一芯片的第二面相接触，进而通过顶部再布线结构和所述导电柱110，将所述第一芯片的电性引出至所述底部再布线结构，相应通过底部再布线结构实现第一芯片与封装基底之间的电连接。
在具体实施中，基于实际的工艺需求，所述导电柱110还可以与后续的第二芯片之间的电连接，进而通过所述导电柱110，将所述第二芯片的电性引出至所述底部再布线结构，相应通过所述底部再布线结构实现第二芯片与封装基底之间的电连接。
本实施例中，所述导电柱110的材料为铜，即所述导电柱110为铜柱。在其他实施例中，所述导电柱的材料还可以为其他金属材料。
参考图6和图7，图7是图6对应的俯视图，提供第一芯片100，所述第一芯片100包括相背的第一面101和第二面102。
所述第一芯片100用于与后续的第二芯片之间电连接，从而形成相应的封装结构，以实现相应的功能。
本实施例中，所述第一芯片100为存储芯片，例如：DRAM芯片。在具体实施中，所述第一芯片100可以为高宽带内存存储器(High Bandwidth Memory)。
在其他实施例中，所述第一芯片还可以为其他类型的存储芯片。在另一些实施例中，所述第一芯片的类型还可以不仅限于存储芯片，所述第一芯片还可以为其他类型的芯片。
所述第一芯片100的数量可以为一个或多个。本实施例中，以所述第一芯片100的数量为四个为示例进行说明。在其他实施例中，所述第一芯片还可以为其他数量。
需要说明的是，本实施例中，为方便示意和说明，仅在剖面图中示意出所述承载基板180、底部再布线结构105、第一介质层106、以及所述导电柱110。
本实施例中，所述第一面101为第一芯片100的正面；所述第二面102为第一芯片100的背面。在其他实施例中，所述第一面还可以为第一芯片的背面，所述第二面还可以为第一芯片的正面。
本实施例中，所述第一芯片100的第二面102上形成有第一连接结构(图未示)。所述第一连接结构用于作为第一芯片100的外接端口，以实现第一芯片100内的器件与外部电路或其他芯片之间的电连接。
作为一种示例，所述第一连接结构为第一焊垫。所述第一焊垫的材料为金属，例如：铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。
继续参考图6和图7，图6为剖视图，图7为图6对应的俯视图，在所述承载基板180上贴附所述第一芯片100，所述第一芯片100的第一面101与所述承载基板180相对设置。
在所述承载基板180上贴附第一芯片100，以便后续在承载基板180上形成覆盖第一芯片100侧壁的第一封装层后，能够在第一封装层和第一芯片100上形成与所述第一芯片100电连接的第二芯片。
本实施例中，所述承载基板180上还形成有所述底部再布线结构105，因此，在所述承载基板180上贴附所述第一芯片100包括：在所述底部再布线结构105的第一连接区105a上贴附所述第一芯片100，所述第一芯片100的第一面101与所述底部再布线结构105相对设置。
具体地，本实施例中，所述第一芯片100的第一面101为第一芯片100的背面，所述第一芯片100的背面与所述底部再布线结构105相对设置，因此，所述第一芯片100未与所述底部再布线结构105电连接，位于所述第一芯片100下方的底部再布线结构105用于为后续形成第一导电凸块提供支撑和形成基础，进而有利于在保证第一导电凸块的密集度和分布均匀性。
作为一实施例，采用粘合层，将所述第一芯片100贴附在所述底部再布线结构105的第一连接区105a上。其中，所述粘合层的材料可以是例如：干膜等的粘合材料。
需要说明的是，本实施例中，以在形成所述导电柱110之后，贴附所述第一芯片100为示例进行说明。形成所述导电柱110和贴附所述第一芯片100的顺序不仅限于此。例如：在其他实施例中，基于实际的工艺，还可以在贴附所述第一芯片之后，形成所述导电柱。
参考图8，在所述承载基板180上形成覆盖所述第一芯片100侧壁的第一封装层120，所述第一封装层120露出所述第一芯片100的顶部。
所述第一封装层120用于为后续在第一芯片100上贴合第二芯片提供支撑的作用。
所述第一封装层120露出所述第一芯片100的顶部，以便于后续实现第二芯片与所述第一芯片100之间的电连接。
本实施例中，在形成所述第一封装层120的步骤中，所述第一封装层120还覆盖所述导电柱110的侧壁，且所述第一封装层120暴露出所述导电柱110的顶部，以便后续实现导电柱110与顶部再布线结构或其他互连结构或芯片之间的电连接。
相应地，所述第一封装层120用于实现第一芯片100与导电柱110、以及底部再布线结构105的封装集成。所述第一封装层120还能起到绝缘、密封以及防潮的作用，有利于提高封装结构的可靠性。
作为一实施例，所述第一封装层120的材料为塑封(Molding)材料，例如：环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点。在其他实施例中，所述第一封装层还可以选用其他合适的封装材料。
相应地，本实施例中，采用塑封工艺，形成所述第一封装层120。在其他实施例中，基于实际的工艺，还可以采用其他合适的工艺，形成所述第一封装层。
需要说明的是，结合参考图9，本实施例中，所述封装方法还包括：在形成第一封装层120之后，在所述第一封装层120和第一芯片100上形成顶部再布线结构130，所述顶部再布线结构130分别与对应的第一芯片100上的第一连接结构相接触。
所述顶部再布线结构130用于实现第一芯片100与第二芯片之间的电连接，所述顶部再布线结构130还能够对所述第一芯片100的输入/输出端口进行重新布局，将其布置到新的、节距占位更为宽松的区域。
并且，通过形成所述顶部再布线结构130，还能够为形成微凸块结构提供支撑作用和工艺平台。
本实施例中，在形成所述顶部再布线结构130的过程中，所述顶部再布线结构130还位于所述导电柱110上且与所述导电柱110相接触。
并且，本实施例中，所述导电柱110与所述底部再布线结构105相接触，相应地，通过所述顶部再布线结构130和导电柱110，还能够将所述第一芯片100的电性连接至所述底部再布线结构105，进而后续能够通过底部再布线结构105实现第一芯片100与封装基底之间的电连接。
所述顶部再布线结构130包括一层或多层的再布线层。本实施例中，为方便示意和说明，以所述顶部再布线结构130包括一层的再布线层为示例进行说明。
具体地，所述顶部再布线结构130的材料为导电材料。更具体地，所述顶部再布线结构130的材料为金属，包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。
需要说明的是，本实施例中，在形成所述顶部再布线结构130的步骤中，所述顶部再布线结构130之间的所述第一封装层120和第一芯片100上还形成有第二介质层135。所述第二介质层135用于实现相邻顶部再布线结构130之间的电隔离，还用于为后续实现第二芯片200的贴附提供平坦的表面。
所述第二介质层135的材料为介质材料，例如：氧化硅、氮化硅和氮氧化硅中的一种或多种。
参考图10，提供第二芯片200。
所述第二芯片200用于后续贴附于所述第一封装层120和所述第一芯片100上，以实现与所述第一芯片100之间的电连接。
作为一实施例，所述第二芯片200为逻辑芯片，所述逻辑芯片用于对所述第二芯片200进行控制。在具体实施中，所述逻辑芯片可以为CPU或GPU芯片。
需要说明的是，本实施例中，所述第二芯片200上形成有第二连接结构(图未示)，所述第二连接结构用于作为所述第二芯片200的外接端口，以实现第二芯片200与外界之间的电性连接。
作为一种示例，所述第二连接结构为第二焊垫。所述第二焊垫的材料为金属，例如：铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。
参考图11和图12，图11为剖面图，图12为图11对应的俯视图，在所述第一封装层120上贴合所述第二芯片200，且在平行于所述承载基板180的投影面上，所述第二芯片200与所述第一芯片100之间具有重叠区域(Overlap)，所述第二芯片200与第一芯片100电连接。
所述第二芯片200与所述第一芯片100电连接，从而实现所述第二芯片200与第一芯片100的电学集成。
在所述第一封装层120上贴合所述第二芯片200，且在平行于所述承载基板180的投影面上，所述第二芯片200与所述第一芯片100之间具有重叠区域，所述第二芯片200与第一芯片100电连接，从而无需通过芯片桥(Bridge)，便能够实现第二芯片200与第一芯片100之间的电连接，有利于简化结构，并且缩短第二芯片200与第一芯片100之前的传输路径，进而提高第一芯片100与第二芯200之间的通信速度。
本实施例中，所述第一芯片100和与所述第一芯片100对应电连接的第二芯片200构成封装结构组(未标示)，封装结构组用于实现特定的功能。
作为一实施例，所述第二芯片200为逻辑芯片，所述第一芯片100为存储芯片，所述逻辑芯片用于对所述存储芯片进行控制。
本实施例中，所述封装结构组的数量为多个。
本实施例中，在所述第一封装层120上贴合所述第二芯片200，所述第二芯片200与和第一芯片100电连接的步骤包括：所述第二芯片200与和各个第一芯片100对应的顶部再布线结构130之间电连接。
需要说明的是，本实施例中，所述第二芯片200与所述顶部再布线结构130之间还形成有微凸块210，所述第二芯片200与所述顶部再布线结构130之间通过所述微凸块210实现电连接。
通过在所述顶部再布线结构130上形成所述微凸块210，易于获得密度高的微凸块210，从而提高所述第二芯片200与所述第一芯片100之间的通信速度。
本实施例中，所述微凸块210的材料包括锡、铜、铝、钨、钴、镍、钛、钽、氮化钛和氮化钽中的一种或多种。作为一实施例，所述微凸块210的材料为锡。
在具体实施中，可以是先在所述顶部再布线结构130上形成所述微凸块210，之后再实现所述微凸块210与所述第二芯片200之间的键合；或者，也可以是在第二芯片200上形成所述微凸块210，之后再实现所述微凸块210与所述顶部再布线结构130之间的键合；又或者，可以在所述顶部再布线结构130上形成第一微凸块，在所述第二芯片200上形成第二微凸块，之后实现所述第一微凸块和第二微凸块的键合，所述第一微凸块和第二微凸块共同构成所述微凸块210。
本实施例中，形成所述微凸块210的工艺为导电凸块(bumping)工艺。
具体地，本实施例中，在进行回流工艺实现焊接之后，还进行下填料工艺，以填充相邻微凸块210之间的空隙，并对所述微凸块210起到密封的作用。
需要说明的是，本实施例中，以所述顶部再布线结构130和所述第二芯片200之间形成有所述微凸块210为示例进行说明。在其他实施例中，也可以省去所述微凸块，使所述第二连接结构与所述顶部再布线结构相接触，进而实现所述顶部再布线结构和所述第二芯片之间的电连接。
在另一些实施例中，还可以省去所述顶部再布线结构。
相应地，在所述第一封装层上贴合所述第二芯片，所述第二芯片与和第一芯片电连接的步骤可以包括：在所述第一封装层和所述第一芯片上贴合所述第二芯片，所述第一连接结构和第二连接结构之间电连接。
在具体实施中，所述第一连接结构和第二连接结构之间相接触；或者，所述第一连接结构和第二连接结构之间形成有微凸块，所述第一连接结构和第二连接结构相对设置且通过所述微凸块实现电连接。
结合参考图12，本实施例中，所述第二芯片200与多个相邻的第一芯片100之间均具有重叠区域(Overlap)，且与所述多个相邻的第一芯片100之间均电连接。作为一示例，所述第二芯片200与四个相邻的第一芯片100之间均具有重叠区域，且与所述四个相邻的所述第一芯片100之间均电连接。
在其他实施例中，也可以是所述第一芯片与多个相邻的第二芯片之间均具有重叠区域，且与所述多个相邻的第二芯片之间均电连接。在另一些实施例中，所述第一芯片和第二芯片之间还可以一一对应电连接。
参考图13和图14，在所述第二芯片200露出的所述第一封装层120和第二芯片200上形成第二封装层140，所述第二封装层140覆盖所述第二芯片200的侧壁。
所述第二封装层140用于实现第一芯片100和第二芯片200以及第一封装层之间的封装集成，所述第二封装层140还能够起到绝缘、密封以及防潮的作用，有利于提高封装结构的可靠性。
本实施例中，在形成所述第二封装层140的步骤中，所述第二封装层140位于所述顶部封装层130和所述第二介质层135上。
作为一实施例，所述第二封装层140的材料为塑封(Molding)材料，例如：环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点。在其他实施例中，所述第二封装层还可以选用其他合适的封装材料。
本实施例中，形成所述第二封装层140的步骤包括：如图13所示，在所述顶部再布线层130上形成覆盖所述第二芯片200侧壁的封装材料层145，所述封装材料层145还覆盖所述第二芯片200的顶部；如图14所示，去除位于所述第二芯片200顶部的所述封装材料层145。
本实施例中，采用塑封工艺，形成所述封装材料层145。在其他实施例中，基于实际的工艺，还可以采用其他合适的工艺，形成所述封装材料层。
本实施例中，采用研磨工艺，去除位于所述第二芯片200顶部的所述封装材料层145，从而提高所述第二封装层140的顶面平坦度，进而有利于后续工艺的进行。
本实施例中，所述封装结构组的数量为多个。
因此，结合参考图14，本实施例中，所述封装方法还包括：对所述第二封装层140、第一封装层120以及所述底部再布线结构105进行切割处理，形成多个分离的封装结构组(未标示)；去除所述承载基板180，暴露出所述底部再布线结构105与所述第一芯片100相背的一侧表面。
对所述第二封装层140、第一封装层120以及所述底部再布线结构105进行切割处理，从而使多个封装结构组相分离，进而有利于后续实现单个封装结构组与封装基底或其他部件之间的键合。
作为一实施例，可以采用激光切割工艺，进行切割处理。在其他实施例中，还可以采用其他的切割工艺，进行切割处理。
去除所述承载基板180，将所述底部再布线结构105与第一芯片100相背的一侧表面暴露出，从而实现所述底部再布线结构105与封装基底之间的电连接。
结合参考图16和图17，实现所述底部再布线结构105与封装基底300之间的键合，所述底部再布线结构105与所述封装基底300之间电连接。
实现所述底部再布线结构105与封装基底300之间的键合，进而实现封装结构组与封装基底300之间的封装集成和电学集成。
所述底部再布线结构105与所述封装基底300之间电连接，进而实现导电柱110和顶部再布线结构130与封装基底300之间的电连接，相应实现第一芯片100和第二芯片200与封装基底300之间的电连接。
本实施例中，所述封装基底300为PCB。
本实施例中，实现所述底部再布线结构105与封装基底300之间的键合包括：
如图16所示，在所述底部再布线结构105上形成第一导电凸块150。
所述第一导电凸块150用于实现底部再布线结构105与封装基底300之间的电连接。
本实施例中，所述第一导电凸块150为第一焊球。作为一实施例，所述第一导电凸块150的材料包括锡。
具体地，所述第一焊球为C4(Controlled Collapse Chip Connection)，具有优良的电性能和热特性，而且，在同等焊球间距的情况下，I/O数可以很高，还不受底部再布线结构105尺寸的限制，此外，还适于批量生产，并大大减小尺寸和重量。
如图17所示，实现所述第一导电凸块150与封装基底300之间的键合。
具体地，实现第一导电凸块150与封装基底300之间的焊接。
在实现所述第一导电凸块150与封装基底300之间的焊接后，还进行下填料工艺，在所述底部再布线结构105与所述封装基底300之间的相邻所述第一导电凸块150之间的间隙内填充密封层170，以实现对所述第一导电凸块150的密封。
还需要说明的是，在实现所述第一导电凸块150与封装基底300之间的键合后，所述封装方法还包括：在所述第二芯片200和所述第二封装层140上形成导热层220。
所述导热层220用于实现导热和散热的作用。
本实施例中，所述导热层220的材料为TIM(Thermal Interface Material，导热界面材料)。例如：所述导热层220的材料为硅胶。
本实施例中，所述封装方法还包括：在形成所述导热层220后，在所述封装基底300上形成封装外壳230，所述封装外壳230包封所述封装结构组。具体地，本实施例中，所述封装外壳230位于所述导热层220上且与所述导热层220相接触，从而使所述导热层220实现散热的功能。
封装外壳230用于对其内部的芯片起着机械保护和芯片电极向外过渡连接的作用，而且还有利于保障芯片各种功能参数的正确实现、以及电路使用时要求的环境条件。
本实施例中，所述封装外壳230的材料包括金属，即所述封装外壳230为金属封装外壳。在其他实施例中，所述封装外壳还可以为塑料封装外壳或陶瓷封装外壳等。
本实施例中，所述封装方法还包括：在所述封装基底300与所述底部再布线结构105相背的一侧表面上形成第二导电凸块160，所述第二导电凸块160用于实现封装结构与外部电路之间的电连接。
本实施例中，所述第二导电凸块160为第二焊球。作为一示例，所述第二焊球的材料为锡。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种封装结构，其特征在于，包括：
第一芯片，所述第一芯片包括相背的第一面和第二面；
第一封装层，覆盖所述第一芯片的侧壁；
第二芯片，贴合于所述第一封装层上，且在平行于所述第一芯片的第一面的投影面上，所述第二芯片与所述第一芯片之间具有重叠区域，所述第二芯片与第一芯片的第二面相对设置且与所述第一芯片电连接；
第二封装层，位于所述第二芯片露出的所述第一封装层和第二芯片上，且所述第二封装层覆盖所述第二芯片的侧壁。
2.如权利要求1所述的封装结构，其特征在于，所述第一芯片的第二面上形成有第一连接结构；所述第二芯片上形成有第二连接结构；
所述第一连接结构和第二连接结构之间电连接。
3.如权利要求2所述的封装结构，其特征在于，所述第一连接结构和第二连接结构之间相接触；或者，所述封装结构还包括：微凸块，位于所述第一连接结构和第二连接结构之间。
4.如权利要求2所述的封装结构，其特征在于，所述封装结构还包括：顶部再布线结构，位于所述第一芯片和第二芯片之间、以及部分的第一封装层与所述第二芯片之间，所述顶部再布线结构分别与对应的第一芯片上的第一连接结构相接触。
5.如权利要求4所述的封装结构，其特征在于，所述封装结构还包括：底部再布线结构，位于所述第一芯片的第一面上以及所述第一封装层与所述第二芯片相背的一面上；
导电柱，贯穿所述第一封装层且与所述第一芯片相间隔，且所述导电柱的一端与所述底部再布线结构相接触，另一端与所述顶部再布线结构相接触。
6.如权利要求5所述的封装结构，其特征在于，所述封装结构还包括：封装基底，键合于所述底部再布线结构上，所述封装基底与所述底部再布线结构之间电连接。
7.如权利要求6所述的封装结构，其特征在于，所述封装结构还包括：导电凸块，位于所述底部再布线结构与所述封装基底之间，且电连接所述底部再布线结构与所述封装基底。
8.如权利要求7所述的封装结构，其特征在于，所述封装结构还包括：密封层，位于所述底部再布线结构与所述封装基底之间，且还填充于相邻所述导电凸块之间的间隙内。
9.如权利要求5所述的封装结构，其特征在于，所述底部再布线结构包括一层或多层的再布线层；所述顶部再布线结构包括一层或多层的再布线层。
10.如权利要求1所述的封装结构，其特征在于，所述第一面为第一芯片的正面；所述第二面为第一芯片的背面。
11.如权利要求1所述的封装结构，其特征在于，所述第一芯片为存储芯片，所述第二芯片为逻辑芯片。
12.如权利要求1所述的封装结构，其特征在于，所述第二芯片与多个相邻的第一芯片之间均具有重叠区域，且与所述多个相邻的第一芯片之间均电连接。
13.一种封装方法，其特征在于，包括：
提供承载基板；
提供第一芯片，所述第一芯片包括相背的第一面和第二面；
在所述承载基板上贴附所述第一芯片，所述第一芯片的第一面与所述承载基板相对设置；
在所述承载基板上形成覆盖所述第一芯片侧壁的第一封装层，所述第一封装层露出所述第一芯片的顶部；
提供第二芯片；
在所述第一封装层上贴合所述第二芯片，且在平行于所述承载基板的投影面上，所述第二芯片与所述第一芯片之间具有重叠区域，所述第二芯片与第一芯片电连接；
在所述第二芯片露出的所述第一封装层和第二芯片上形成第二封装层，所述第二封装层覆盖所述第二芯片的侧壁。
14.如权利要求13所述的封装方法，其特征在于，所述第一芯片的第二面上形成有第一连接结构；
在所述提供第二芯片的步骤中，所述第二芯片上形成有第二连接结构；
在所述第一封装层上贴合所述第二芯片，所述第二芯片与和第一芯片电连接的步骤包括：在所述第一封装层和所述第一芯片上贴合所述第二芯片，所述第一连接结构和第二连接结构之间电连接。
15.如权利要求14所述的封装方法，其特征在于，所述第一连接结构和第二连接结构之间相接触；或者，
所述封装方法还包括：在所述第一封装层上贴合所述第二芯片的步骤中，在所述第一连接结构和第二连接结构之间形成微凸块，所述第一连接结构和第二连接结构相对设置且通过所述微凸块实现电连接。
16.如权利要求13或14所述的封装方法，其特征在于，所述封装方法还包括：在形成第一封装层之后，在所述第一封装层上贴合所述第二芯片之前，在所述第一封装层和第一芯片上形成顶部再布线结构，所述顶部再布线结构分别与对应的第一芯片上的第一连接结构相接触；
在所述第一封装层上贴合所述第二芯片，所述第二芯片与和第一芯片电连接的步骤包括：所述第二芯片与和各个第一芯片对应的顶部再布线结构之间电连接。
17.如权利要求13所述的封装方法，其特征在于，所述封装方法还包括：
在提供承载基板后，在所述承载基板上贴附所述第一芯片之前，在所述承载基板上形成底部再布线结构，所述底部再布线结构包括第一连接区和位于所述第一连接区之间的第二连接区，所述第二连接区与所述第一连接区之间相间隔；
在所述承载基板上贴附所述第一芯片包括：在所述底部再布线结构的第一连接区上贴附所述第一芯片，所述第一芯片的第一面与所述底部再布线结构相对设置；
在形成所述底部再布线结构之后，在形成所述第一封装层之前，在所述第二连接区的所述底部再布线结构上形成导电柱，所述导电柱与所述第二连接区的底部再布线结构电连接；
在形成所述第一封装层的步骤中，所述第一封装层还覆盖所述导电柱的侧壁；
在形成所述顶部再布线结构的过程中，所述顶部再布线结构还位于所述导电柱上且与所述导电柱相接触。
18.如权利要求17所述的封装方法，其特征在于，所述第一芯片和与所述第一芯片对应电连接的第二芯片构成封装结构组；所述封装结构组的数量为多个；
所述封装方法还包括：对所述第二封装层、第一封装层以及所述底部再布线结构进行切割处理，形成多个分离的封装结构组；
去除所述承载基板，暴露出所述底部再布线结构与所述第一芯片相背的一侧表面；
实现所述底部再布线结构与封装基底之间的键合，所述底部再布线结构与所述封装基底之间电连接。
19.如权利要求18所述的封装方法，其特征在于，实现所述底部再布线结构与封装基底之间的键合包括：在所述底部再布线结构上形成导电凸块；实现所述导电凸块与封装基底之间的键合。
20.如权利要求13所述的封装方法，其特征在于，所述第二芯片与多个相邻的第一芯片之间均具有重叠区域，且与所述多个相邻的第一芯片之间均电连接。
CN202111659429.8A 2021-12-30 2021-12-30 封装结构以及封装方法 Pending CN116417442A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111659429.8A CN116417442A (zh) 2021-12-30 2021-12-30 封装结构以及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111659429.8A CN116417442A (zh) 2021-12-30 2021-12-30 封装结构以及封装方法

Publications (1)

Publication Number Publication Date
CN116417442A true CN116417442A (zh) 2023-07-11

Family

ID=87053379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111659429.8A Pending CN116417442A (zh) 2021-12-30 2021-12-30 封装结构以及封装方法

Country Status (1)

Country Link
CN (1) CN116417442A (zh)

Similar Documents

Publication Publication Date Title
KR101978020B1 (ko) 칩 패키지에 대한 구조물 및 형성 방법
US10381326B2 (en) Structure and method for integrated circuits packaging with increased density
KR102596758B1 (ko) 반도체 패키지
CN115224013A (zh) 芯片封装结构
CN110034106A (zh) 封装结构及其制造方法
KR20000005670A (ko) 칩-온-칩패키지및그제조방법
KR20140099806A (ko) 패키지 구조 및 그 형성 방법
CN113130464B (zh) 封装结构及其制造方法
CN110610907A (zh) 半导体结构和形成半导体结构的方法
KR20220015299A (ko) 액체 냉각 리드를 포함하는 패키징된 반도체 장치 및 이를 형성하는 방법
KR20240005646A (ko) 집적 회로 패키지 및 방법
CN104576417A (zh) 封装结构和封装方法
CN113658944A (zh) 半导体封装件及其形成方法
TW202220151A (zh) 電子封裝件及其製法
US20230352467A1 (en) Packaging structure and packaging method
CN212303700U (zh) Led芯片系统级封装结构
CN116417442A (zh) 封装结构以及封装方法
CN116072634A (zh) 电子封装件及其制法
US20230352417A1 (en) Packaging structure and packaging method
US20230420391A1 (en) Electronic package and manufacturing method thereof
CN117038636A (zh) 封装结构及封装方法
US20230378017A1 (en) Integrated circuit packages and methods of forming the same
CN117878093A (zh) 半导体封装体、半导体接合结构及其形成方法
CN116959999A (zh) 一种芯片封装结构及其制作方法
KR20230011120A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination