CN209249457U - 一种容量为16G×32bit的非气密三维封装NAND FLASH存储器 - Google Patents
一种容量为16G×32bit的非气密三维封装NAND FLASH存储器 Download PDFInfo
- Publication number
- CN209249457U CN209249457U CN201920177352.2U CN201920177352U CN209249457U CN 209249457 U CN209249457 U CN 209249457U CN 201920177352 U CN201920177352 U CN 201920177352U CN 209249457 U CN209249457 U CN 209249457U
- Authority
- CN
- China
- Prior art keywords
- nand flash
- lead
- flash chip
- printed board
- interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本实用新型公开了一种容量为16G×32bit的非气密三维封装NAND FLASH存储器,结构上利用两层互联印制板作为三维结构堆叠层,将两芯片通过同一个互联印制板焊接互联,将两互联印制板堆叠,将四个芯片、两层层间互连印制板、一个引线框架层的引脚接线连接成一个NAND FLASH存储器,利用层间内引线将互联印制板上的芯片引至灌封胶外层,然后利用灌封胶外层的外部金属镀化层引线与底部的引线框架上的外引线连通,从而实现多个NAND FLASH芯片的电互联,三维立体结构的设计,实现了在与单层芯片所占面积接近的情况下实现了4倍容量和2倍位宽的扩展,显著减少存储器器件占用PCB板的平面空间,利于系统的小型化,尤其适合应用于有高密度集成、小型化需求的航空、航天领域。
Description
技术领域
本实用新型涉及存储设备,具体涉及一种容量为16G×32bit的非气密三维封装NAND FLASH存储器。
背景技术
非易失性闪速存储器(NAND FLASH)是计算机中的重要部件之一,是CPU能直接寻址的存储空间,计算机中所有程序的运行都是在内存中进行的,其特点是存取速率快,因此内存的性能对计算机的影响非常大。
对于计算机尺寸要求严格的应用环境,如导弹、船舶、卫星等应用环境,内存部位所占PCB板的面积要求缩小,迫切需要一款能够按照用户实际需求容量及位宽的进行小型化,并且保存NAND FLASH原有特点的存储器模块。
近年来,随着技术的高速发展及国家战略安全的需要,对弹载系统的国产化、小型化和综合打击性能提出了更高的需求。系统迫切需要体积小、综合抗辐照能力强的非易失性闪速存储器。
很多电子产品都需要使用NAND FLASH器件,而且电子产品处理数据量越来越大,要求存储空间越来越大。各种NAND FLASH的容量有限,要实现大容量势必要在PCB板上放置多片NAND FLASH器件,这些器件会占用相当大的面积,引起PCB板面积的增大。
越来越多的电子产品对小型化的要求程度越来越高,PCB板的面积不仅不能扩大,还要求更小。存储器件在板子上能够占用的面积几乎不可能再扩大。系统板需要容量更大、体积更小的存储器。
实用新型内容
本实用新型的目的在于提供一种容量为16G×32bit的非气密三维封装NANDFLASH存储器,以克服现有技术的不足,本实用新型能够满足系统板对大容量、小体积的SRAM存储器的需求。
为达到上述目的,本实用新型采用如下技术方案:
一种容量为16G×32bit的非气密三维封装NAND FLASH存储器,包括两个互联印制板和四个8G×16bit的NAND FLASH芯片,一个互联印制板上层设有两个NAND FLASH芯片,一个互联印制板下层设有分别连通同一个互联印制板上层两个NAND FLASH芯片的两个层间内引线,两个互联印制板堆叠放置,其中两个NAND FLASH芯片位于两个互联印制板之间,下层互联印制板的底部为引线框架,引线框架通过引线框架上的插槽固定有外引线,两个互联印制板、四个NAND FLASH芯片和引线框架通过灌封胶灌封,层间内引线位于灌封胶表面,灌封胶外层设有外部金属镀化层引线,层间内引线与外引线通过外部金属镀化层引线连通。
进一步的,外部金属镀化层引线外侧设有包覆层。
进一步的,NAND FLASH芯片的引脚与互联印制板引脚电气连接,层间内引线与NAND FLASH芯片引脚连接。
进一步的,NAND FLASH芯片通过焊球阵列封装在互联印制板上。
进一步的,层间内引线采用PIN-42-508引线;互连印制板采用SR20M40-1或SR20M40-2印制板;外引线采用扁平引线-O6外引线。
进一步的,灌封胶采用环氧树脂胶。
进一步的,两个互联印制板分别为第一互联印制板和第二互联印制板,四个NANDFLASH芯片分别为第一NAND FLASH芯片U1、第二NANDFLASH芯片U2、第三NAND FLASH芯片U3和第四NAND FLASH芯片U4;
第一互联印制板上设有第一NAND FLASH芯片U1和第二NANDFLASH芯片U2,第二互联印制板上设有第三NAND FLASH芯片U3和第四NAND FLASH芯片U4,第一NAND FLASH芯片U1的数据线和第三NANDFLASH芯片U3的数据线连接,为IO0~IO15数据线,第二NAND FLASH芯片U2的数据线和第四NAND FLASH芯片U4的数据线连接;四片NANDFLASH芯片的命令锁存线、地址锁存线和写使能线分别连接在一起作为模块的整体控制端,四片NAND FLASH芯片的片选线、忙/等待线、数据选通线和写保护线均分别单独引出。
与现有技术相比,本实用新型具有以下有益的技术效果:
本实用新型一种容量为16G×32bit的非气密三维封装NAND FLASH存储器,结构上利用两层互联印制板作为三维结构堆叠层,将两芯片通过同一个互联印制板焊接互联,将两互联印制板堆叠,形成堆叠体,将四个芯片、两层层间互连印制板、一个引线框架层的引脚接线连接成一个NAND FLASH存储器,利用层间内引线将互联印制板上的芯片引至灌封胶外层,然后利用灌封胶外层的外部金属镀化层引线与底部的引线框架上的外引线连通,从而实现多个NAND FLASH芯片的电互联,三维立体结构的设计,实现了在与单层芯片所占面积接近的情况下实现了4倍容量和2倍位宽的扩展,显著减少存储器器件占用PCB板的平面空间,利于系统的小型化,尤其适合应用于有高密度集成、小型化需求的航空、航天领域。
附图说明
图1为本实用新型结构示意图。
图2为本实用新型电路图。
图3为本实用新型外部引脚结构示意图。
图4为本实用新型电路连接示意图。
其中,1、互联印制板;2、NAND FLASH芯片;3、层间内引线;4、引线框架;5、灌封胶;6、外部金属镀化层引线;7、外引线。
具体实施方式
下面结合附图对本实用新型做进一步详细描述:
本实用新型的目的是提供一种容量为16G×32bit的非气密三维封装NAND FLASH存储器,以满足系统板对大容量、小体积的NAND FLASH存储器的需求;
如图1所示,一种容量为16G×32bit的非气密三维封装NAND FLASH存储器,包括两个互联印制板1和四个8G×16bit的NAND FLASH芯片2,一个互联印制板1上层设有两个NANDFLASH芯片2,一个互联印制板1下层设有分别连通同一个互联印制板1上层两个NAND FLASH芯片2的两个层间内引线3,两个互联印制板1设有层间内引线3朝下依次堆叠放置,其中两个NAND FLASH芯片位于两个互联印制板1之间,下层互联印制板1的底部固定有引线框架4,引线框架4通过插槽固定有外引线7,两个互联印制板1、四个NAND FLASH芯片2和引线框架4通过灌封胶5灌封,灌封胶5外层设有外部金属镀化层引线6,层间内引线3与外引线7通过外部金属镀化层引线6连通;
外部金属镀化层引线6外侧设有包覆层,用于外部金属镀化层引线6外侧绝缘;
NAND FLASH芯片2的引脚与互联印制板1引脚电连接,层间内引线3与NAND FLASH芯片2引脚连接,
所述NAND FLASH芯片采用容量为128G、数据总线宽度为16位的100-Ball BGA封装芯片;
层间内引线采用PIN-42-508引线;互连印制板采用SR20M40-1或SR20M40-2印制板;外引线采用扁平引线-O6外引线;灌封胶采用环氧树脂胶;
互联印制板1上层通过焊球阵列封装(BGA)焊接两个NAND FLASH芯片2,然后利用层间内引线3分别焊接引出至互联印制板1外;
如图2至图4所示,两个互联印制板分别为第一互联印制板和第二互联印制板,四个NAND FLASH芯片分别为第一NAND FLASH芯片U1、第二NAND FLASH芯片U2、第三NANDFLASH芯片U3和第四NAND FLASH芯片U4;
第一互联印制板上设有第一NAND FLASH芯片U1和第二NANDFLASH芯片U2,第二互联印制板上设有第三NAND FLASH芯片U3和第四NAND FLASH芯片U4,第一NAND FLASH芯片U1的数据线和第三NANDFLASH芯片U3的数据线连接,为IO0~IO15数据线,第二NAND FLASH芯片U2的数据线和第四NAND FLASH芯片U4的数据线连接;四片NANDFLASH芯片的命令锁存线、地址锁存线和写使能线分别连接在一起作为模块的整体控制端,四片NAND FLASH芯片的片选线、忙/等待线、数据选通线和写保护线均分别单独引出,用于控制每片NAND FLASH芯片的工作状态;
如图4所示,四片NAND FLASH芯片的命令锁存线CLE-1作为一路连接输出,四片NAND FLASH芯片的命令锁存线CLE-2作为一路连接输出;四片NAND FLASH芯片的地址锁存线ALE-1作为一路连接输出,四片NAND FLASH芯片的地址锁存线ALE-2作为一路连接输出;四片NANDFLASH芯片的写使能线RE1#_WR1#作为一路连接输出,四片NAND FLASH芯片的写使能线RE2#_WR2#作为一路连接输出;同理,其余每个芯片的多路连接线分别单独连接后输出;
该模块将4片NAND FLASH芯片进行并行扩展连接,使其输出位宽达到32bit;同时,为了适应不同的应用需求,将4个基片的关键高速信号,如:DQS和CLK,通过层间内引线3和互联印制板1独立引出,用户根据情况既可以单独操作其中一片NAND FLASH芯片,同时也可以并行操作其中几片或全部NAND FLASH芯片;另外,对于4个基片的低速控制信号(如:CLE和ALE)和电源、地信号公用引出,可以适当的降低模块的对外输出引脚,减小模块面积,便于使用。图2是该NAND FLASH存储器的原理图。最终形成容量为512Gb、数据总线宽度达32位、封装为TSOP-64封装的非气密三维封装。
为说明本实施例,如表1所示NAND FLASH存储器各引出端功能:
表1 NAND FLASH存储器各引出端功能
结构上利用两层互联印制板作为三维结构堆叠层,将两芯片通过同一个互联印制板焊接互联,将两互联印制板堆叠,形成堆叠体,堆叠体经过灌封、切割、外表面镀金、外表面金属三维立体刻线工艺将四个芯片、两层层间互连印制板、一个引线框架层的引脚接线连接成一个NAND FLASH存储器,利用层间内引线3将互联印制板上的芯片引至灌封胶5外层,然后利用灌封胶5外层的外部金属镀化层引线6与底部的引线框架4上的外引线7连通,从而实现多个NAND FLASH芯片的电互联,三维立体结构的设计,实现了在与单层芯片所占面积接近的情况下实现了4倍容量和2倍位宽的扩展,显著减少存储器器件占用PCB板的平面空间,利于系统的小型化,尤其适合应用于有高密度集成、小型化需求的航空、航天领域。
Claims (7)
1.一种容量为16G×32bit的非气密三维封装NAND FLASH存储器,其特征在于,包括两个互联印制板(1)和四个8G×16bit的NAND FLASH芯片(2),一个互联印制板(1)上层设有两个NAND FLASH芯片(2),一个互联印制板(1)下层设有分别连通同一个互联印制板(1)上层两个NAND FLASH芯片(2)的两个层间内引线(3),两个互联印制板(1)堆叠放置,其中两个NAND FLASH芯片位于两个互联印制板(1)之间,下层互联印制板(1)的底部为引线框架(4),引线框架(4)通过引线框架(4)上的插槽固定有外引线(7),两个互联印制板(1)、四个NANDFLASH芯片(2)和引线框架(4)通过灌封胶(5)灌封,层间内引线(3)位于灌封胶(5)表面,灌封胶(5)外层设有外部金属镀化层引线(6),层间内引线(3)与外引线(7)通过外部金属镀化层引线(6)连通。
2.根据权利要求1所述的一种容量为16G×32bit的非气密三维封装NAND FLASH存储器,其特征在于,外部金属镀化层引线(6)外侧设有包覆层。
3.根据权利要求1所述的一种容量为16G×32bit的非气密三维封装NAND FLASH存储器,其特征在于,NAND FLASH芯片(2)的引脚与互联印制板(1)引脚电气连接,层间内引线(3)与NAND FLASH芯片(2)引脚连接。
4.根据权利要求1所述的一种容量为16G×32bit的非气密三维封装NAND FLASH存储器,其特征在于,NAND FLASH芯片通过焊球阵列封装在互联印制板(1)上。
5.根据权利要求1所述的一种容量为16G×32bit的非气密三维封装NAND FLASH存储器,其特征在于,层间内引线采用PIN-42-508引线;互连印制板采用SR20M40-1或SR20M40-2印制板;外引线采用扁平引线-O6外引线。
6.根据权利要求1所述的一种容量为16G×32bit的非气密三维封装NAND FLASH存储器,其特征在于,灌封胶采用环氧树脂胶。
7.根据权利要求1所述的一种容量为16G×32bit的非气密三维封装NAND FLASH存储器,其特征在于,两个互联印制板分别为第一互联印制板和第二互联印制板,四个NANDFLASH芯片分别为第一NAND FLASH芯片U1、第二NAND FLASH芯片U2、第三NAND FLASH芯片U3和第四NAND FLASH芯片U4;
第一互联印制板上设有第一NAND FLASH芯片U1和第二NAND FLASH芯片U2,第二互联印制板上设有第三NAND FLASH芯片U3和第四NAND FLASH芯片U4,第一NAND FLASH芯片U1的数据线和第三NAND FLASH芯片U3的数据线连接,第二NAND FLASH芯片U2的数据线和第四NANDFLASH芯片U4的数据线连接;四片NAND FLASH芯片的命令锁存线、地址锁存线和写使能线分别连接在一起作为模块的整体控制端,四片NAND FLASH芯片的片选线、忙/等待线、数据选通线和写保护线均分别单独引出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920177352.2U CN209249457U (zh) | 2019-01-31 | 2019-01-31 | 一种容量为16G×32bit的非气密三维封装NAND FLASH存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920177352.2U CN209249457U (zh) | 2019-01-31 | 2019-01-31 | 一种容量为16G×32bit的非气密三维封装NAND FLASH存储器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209249457U true CN209249457U (zh) | 2019-08-13 |
Family
ID=67536921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920177352.2U Active CN209249457U (zh) | 2019-01-31 | 2019-01-31 | 一种容量为16G×32bit的非气密三维封装NAND FLASH存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209249457U (zh) |
-
2019
- 2019-01-31 CN CN201920177352.2U patent/CN209249457U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11152343B1 (en) | 3D integrated ultra high-bandwidth multi-stacked memory | |
CN104350593B (zh) | 具有居间垂直侧边芯片的多管芯半导体结构及其半导体封装 | |
CN101770439B (zh) | 电子系统与其操作方法 | |
CN103843136B (zh) | 在ic封装中封装dram和soc | |
US7830692B2 (en) | Multi-chip memory device with stacked memory chips, method of stacking memory chips, and method of controlling operation of multi-chip package memory | |
WO2013071399A1 (en) | Package having stacked memory dies with serially connected buffer dies | |
KR20160040363A (ko) | 반도체 패키지 | |
US20100020515A1 (en) | Method and system for manufacturing micro solid state drive devices | |
US11705432B2 (en) | Stacked die package including a first die coupled to a substrate through direct chip attachment and a second die coupled to the substrate through wire bonding, and related methods and devices | |
CN209249457U (zh) | 一种容量为16G×32bit的非气密三维封装NAND FLASH存储器 | |
CN209282202U (zh) | 一种容量为512k×32bit的非气密三维封装SRAM存储器 | |
CN209312764U (zh) | 一种容量为1M×8bit的非气密三维封装EEPROM存储器 | |
CN209216959U (zh) | 一种容量为16M×16bit的非气密三维封装NOR FLASH存储器 | |
CN209401621U (zh) | 一种容量为4G×8bit的非气密三维封装NAND FLASH存储器 | |
CN209344070U (zh) | 一种容量为512k×32bit的非气密三维封装SRAM存储器模块 | |
CN209281891U (zh) | 一种容量为32M×32bit的非气密三维封装SDRAM存储器 | |
CN209312762U (zh) | 一种容量为128k×40bit的非气密三维封装EEPROM存储器 | |
CN209312763U (zh) | 一种容量为1M×32bit的非气密三维封装SRAM存储器 | |
WO2016070698A1 (zh) | 一种多层布线式耦合式双界面卡载带模块 | |
CN203644763U (zh) | 一种容量为512M×8bit的立体封装NAND FLASH存储器 | |
CN209150044U (zh) | 一种基于立体封装技术的ddr3存储器 | |
CN220106512U (zh) | 一种新型pop芯片封装结构 | |
US20230061258A1 (en) | Semiconductor devices including stacked dies with interleaved wire bonds and associated systems and methods | |
CN203406280U (zh) | 一种容量为512M×8bit的立体封装SDRAM存储器 | |
CN203103290U (zh) | 一种立体封装sram存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |