CN209216959U - 一种容量为16M×16bit的非气密三维封装NOR FLASH存储器 - Google Patents
一种容量为16M×16bit的非气密三维封装NOR FLASH存储器 Download PDFInfo
- Publication number
- CN209216959U CN209216959U CN201920177354.1U CN201920177354U CN209216959U CN 209216959 U CN209216959 U CN 209216959U CN 201920177354 U CN201920177354 U CN 201920177354U CN 209216959 U CN209216959 U CN 209216959U
- Authority
- CN
- China
- Prior art keywords
- lead
- layer
- flash
- flash chip
- platingization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本实用新型公开了一种容量为16M×16bit的非气密三维封装NOR FLASH存储器,四片NOR FLASH芯片依次堆叠设置于引线框架上,上端三层NOR FLASH芯片上表层设有接NOR FLASH芯片引脚的铜箔电引层,四片NOR FLASH芯片四周外侧设有灌封胶层和外部金属镀化层引线,上端三层NOR FLASH芯片上的铜箔电引层与外部金属镀化层引线连通,最下端的NOR FLASH芯片的引脚直接与外部金属镀化层引线连通,引线框架上设有垫片、外引线,外引线连通至外部金属镀化层引线,结构上采用三维堆叠结构,将芯片与互连铜箔在高度方向交替堆叠,形成堆叠体,可避免在平面上进行并置所有NOR FLASH单片器件,在与单层芯片所占面积接近的情况下实现了容量的扩充,显著减少存储器器件占用PCB板的平面空间,利于系统的小型化。
Description
技术领域
本实用新型涉及存储设备,具体涉及一种容量为16M×16bit的非气密三维封装NOR FLASH存储器。
背景技术
编码型快闪存储器(NOR FLASH)是计算机中的重要部件之一,是CPU能直接寻址的存储空间,用于存储代码和数据,对计算机以及其它电子设备的性能有重大影响。
对于计算机尺寸要求严格的应用环境,如导弹、船舶、卫星等应用环境,内存部位所占PCB板的面积要求缩小,迫切需要一款能够按照用户实际需求容量及位宽的进行小型化,并且保存NOR FLASH原有特点的存储器模块。
近年来,随着技术的高速发展及国家战略安全的需要,对弹载系统的国产化、小型化和综合打击性能提出了更高的需求。系统迫切需要体积小、综合抗辐照能力强的编码型快闪存储器。很多电子产品都需要使用NOR FLASH器件,而且电子产品处理数据量越来越大,要求存储空间越来越大。各种NOR FLASH的容量有限,要实现大容量势必要在PCB板上放置多片NOR FLASH器件,这些器件会占用相当大的面积,引起PCB板面积的增大。
越来越多的电子产品对小型化的要求程度越来越高,PCB板的面积不仅不能扩大,还要求更小。存储器件在板子上能够占用的面积几乎不可能再扩大。系统板需要容量更大、体积更小的存储器。
实用新型内容
本实用新型的目的在于提供一种容量为16M×16bit的非气密三维封装NOR FLASH存储器,以克服现有技术的不足,本实用新型能够满足系统板对大容量、小体积的NORFLASH存储器的需求。
为达到上述目的,本实用新型采用如下技术方案:
一种容量为16M×16bit的非气密三维封装NOR FLASH存储器,包括引线框架和四片4M×16bit的NOR FLASH芯片,四片NOR FLASH芯片依次堆叠设置于引线框架上,上端三层NOR FLASH芯片上表层设有接NOR FLASH芯片引脚的铜箔电引层,相邻两个NOR FLASH芯片之间通过固态胶膜粘接,四片NOR FLASH芯片四周外侧设有灌封胶层,灌封胶层外侧设有外部金属镀化层引线,上端三层NOR FLASH芯片上的铜箔电引层与外部金属镀化层引线连通,最下端的NOR FLASH芯片的引脚直接与外部金属镀化层引线连通,引线框架上设有垫片、外引线,外引线连通至外部金属镀化层引线。
进一步的,外部金属镀化层引线外侧设有包覆层。
进一步的,外引线通过引线框架上的插槽固定在引线框架上。
进一步的,由下至上依次堆叠的四层NOR FLASH芯片,分别为第1层NOR FLASH芯片、第2层NOR FLASH芯片、第3层NOR FLASH芯片和第4层NOR FLASH芯片;上端三层NORFLASH芯片的数据线通过外部金属镀化层引线和铜箔电引层连通至引出线,最下端一层NORFLASH芯片的数据线直接通过芯片引脚与外部金属镀化层引线连通至引出线,形成模块的DQ0-DQ15数据线;四层NOR FLASH芯片的数据线最后通过引出线汇集,通过四片NOR FLASH芯片的数据线连通;
四片NOR FLASH芯片的写保护线分别单独引出;四片NOR FLASH芯片的片选线分别单独引出;四片NOR FLASH芯片的准备就绪/忙碌线通过外部金属镀化层引线接至同一个引出线;四片NOR FLASH芯片的地址线通过外部金属镀化层引线接至同一个引出线;四片NORFLASH芯片的8/16位模式选择线通过外部金属镀化层引线接至同一个引出线;四片NORFLASH芯片的电源线通过外部金属镀化层引线接至同一个引出线;四片NOR FLASH芯片的地线通过外部金属镀化层引线接至同一个引出线;最上层NOR FLASH芯片和最下层的输出使能线通过外部金属镀化层引线接至同一个引出线。
进一步的,铜箔电引层采用FO256M16-1铜箔或FO256M16-2铜箔或FO256M16-3铜箔。
进一步的,外引线采用扁平引线-K4外引线。
进一步的,引线框架采用B-FO256M16框架。
进一步的,灌封胶层采用环氧树脂胶;外部金属镀化层引线采用镀镍、镍或金复合层。
与现有技术相比,本实用新型具有以下有益的技术效果:
本实用新型一种容量为16M×16bit的非气密三维封装NOR FLASH存储器,包括引线框架和四片4M×16bit的NOR FLASH芯片,四片NOR FLASH芯片依次堆叠设置于引线框架上,上端三层NOR FLASH芯片上表层设有接NOR FLASH芯片引脚的铜箔电引层,相邻两个NORFLASH芯片之间通过固态胶膜粘接,四片NOR FLASH芯片四周外侧设有灌封胶层,灌封胶层外侧设有外部金属镀化层引线,上端三层NOR FLASH芯片上的铜箔电引层与外部金属镀化层引线连通,最下端的NOR FLASH芯片的引脚直接与外部金属镀化层引线连通,引线框架上设有垫片、外引线,外引线连通至外部金属镀化层引线,结构上采用三维堆叠结构,将芯片与互连铜箔在高度方向交替堆叠,形成堆叠体,将四层芯片、三层层间互连铜箔、一个引线框架层的引脚接线连接成一个NOR FLASH存储器,三维立体结构的设计,可避免在平面上进行并置所有NOR FLASH单片器件,在与单层芯片所占面积接近的情况下实现了容量的扩充,显著减少存储器器件占用PCB板的平面空间,利于系统的小型化,尤其适合应用于有高密度集成、小型化和高可靠需求的航空、航天领域。
附图说明
图1为本实用新型结构示意图。
图2为本实用新型电路引脚连接简图。
其中,1、NOR FLASH芯片;2、铜箔电引层;3、引线框架;4、固态胶膜;5、灌封胶层;6、外部金属镀化层引线;7、外引线。
具体实施方式
下面结合附图对本实用新型做进一步详细描述:
如图1、图2所示,一种容量为16M×16bit的非气密三维封装NOR FLASH存储器,包括引线框架3和四片4M×16bit的NOR FLASH芯片1,四片NOR FLASH芯片1依次堆叠设置于引线框架3上,上端三层NOR FLASH芯片上表层设有接NOR FLASH芯片引脚的铜箔电引层2,相邻两个NOR FLASH芯片之间通过固态胶膜4粘接,四片NOR FLASH芯片1四周外侧设有灌封胶层5,灌封胶层5外侧设有外部金属镀化层引线6,上端三层NOR FLASH芯片1上的铜箔电引层2与外部金属镀化层引线6连通,最下端的NOR FLASH芯片的引脚直接与外部金属镀化层引线6连通,引线框架3上设有外引线7,外引线7连通至外部金属镀化层引线6;
外部金属镀化层引线6外侧设有包覆层;
引线框架3上的外引线7为最终模块引脚,外引线7通过引线框架3上的插槽固定,将四个NOR FLASH芯片依次堆叠,相邻两个NOR FLASH芯片之间通过固态胶膜4粘接,堆叠完成后的模块通过灌封胶层5填充固定,之后切割成设计大小的模块,漏出铜箔电引层2引脚,然后在灌封胶层5外侧设置外部金属镀化层,最后通过激光刻蚀工艺完成表面刻蚀金属镀化层形成外部金属镀化层引线6,实现模块线路的组装;结构截面图如图1所示;
由下至上依次堆叠的四层NOR FLASH芯片,分别为第1层NOR FLASH芯片、第2层NORFLASH芯片、第3层NOR FLASH芯片和第4层NOR FLASH芯片;上端三层NOR FLASH芯片的数据线通过外部金属镀化层引线和铜箔电引层2连通至引出线,最下端一层NOR FLASH芯片的数据线直接通过芯片引脚与外部金属镀化层引线连通至引出线,形成模块的DQ0-DQ15数据线;四层NOR FLASH芯片的数据线最后通过引出线汇集,通过四片NOR FLASH芯片的数据线连通,实现容量16M的扩充;
四片NOR FLASH芯片的写保护线分别单独引出;四片NOR FLASH芯片的片选线分别单独引出;
四片NOR FLASH芯片的准备就绪/忙碌线通过外部金属镀化层引线接至同一个引出线;四片NOR FLASH芯片的地址线通过外部金属镀化层引线接至同一个引出线;四片NORFLASH芯片的8/16位模式选择线通过外部金属镀化层引线接至同一个引出线;四片NORFLASH芯片的电源线通过外部金属镀化层引线接至同一个引出线;四片NOR FLASH芯片的地线通过外部金属镀化层引线接至同一个引出线;最上层NOR FLASH芯片和最下层的输出使能线通过外部金属镀化层引线接至同一个引出线;
铜箔电引层采用FO256M16-1铜箔或FO256M16-2铜箔或FO256M16-3铜箔;外引线采用扁平引线-K4外引线;引线框架采用B-FO256M16框架;灌封胶层采用环氧树脂胶;外部金属镀化层引线采用镀镍、镍或金复合层;
外部金属镀化层引线连线将NOR FLASH芯片外引脚、铜箔电引层引脚、引线框架上的外引脚连接在一起,完成整个模块的电气连接;引线框架上的外引脚将存储器的外引信号线引出,最终形成容量为16Mb、数据总线宽度达16位、封装为TSOP-54封装的非气密三维封装。
如图2所示,四片NOR FLASH芯片的片选线分别为NOR FLASH芯片U1,NOR FLASH芯片U2,NOR FLASH芯片U3,NOR FLASH芯片U4,具体的引脚功能定义如表1所示:
下面结合附图对本实用新型的结构原理和使用步骤作进一步说明:
表1引脚功能定义
结构上采用三维堆叠结构,将芯片与互连铜箔在高度方向交替堆叠,形成堆叠体,堆叠体经过灌封、切割、外表面镀金、外表面金属三维立体刻线工艺将四层芯片、三层层间互连铜箔、一个引线框架层的引脚接线连接成一个NOR FLASH存储器。三维立体结构的设计,可避免在平面上进行并置所有NOR FLASH单片器件,在与单层芯片所占面积接近的情况下实现了容量的扩充,显著减少存储器器件占用PCB板的平面空间,利于系统的小型化,尤其适合应用于有高密度集成、小型化和高可靠需求的航空、航天领域。
Claims (8)
1.一种容量为16M×16bit的非气密三维封装NOR FLASH存储器,其特征在于,包括引线框架(3)和四片4M×16bit的NOR FLASH芯片(1),四片NOR FLASH芯片(1)依次堆叠设置于引线框架(3)上,最下端一层NOR FLASH芯片下表层设有垫片(8),上端三层NOR FLASH芯片上表层设有接NOR FLASH芯片引脚的铜箔电引层(2),相邻两个NOR FLASH芯片之间通过固态胶膜(4)粘接,四片NOR FLASH芯片(1)四周外侧设有灌封胶层(5),灌封胶层(5)外侧设有外部金属镀化层引线(6),上端三层NOR FLASH芯片(1)上的铜箔电引层(2)与外部金属镀化层引线(6)连通,最下端的NOR FLASH芯片的引脚直接与外部金属镀化层引线(6)连通,引线框架(3)上设有垫片(8)、外引线(7),外引线(7)连通至外部金属镀化层引线(6)。
2.根据权利要求1所述的一种容量为16M×16bit的非气密三维封装NOR FLASH存储器,其特征在于,外部金属镀化层引线(6)外侧设有包覆层。
3.根据权利要求1所述的一种容量为16M×16bit的非气密三维封装NOR FLASH存储器,其特征在于,外引线(7)通过引线框架(3)上的插槽固定在引线框架(3)上。
4.根据权利要求1所述的一种容量为16M×16bit的非气密三维封装NOR FLASH存储器,其特征在于,由下至上依次堆叠的四层NOR FLASH芯片,分别为第1层NOR FLASH芯片、第2层NOR FLASH芯片、第3层NOR FLASH芯片和第4层NOR FLASH芯片;上端三层NOR FLASH芯片的数据线通过外部金属镀化层引线和铜箔电引层(2)连通至引出线,最下端一层NOR FLASH芯片的数据线直接通过芯片引脚与外部金属镀化层引线连通至引出线,形成模块的DQ0-DQ15数据线;四层NOR FLASH芯片的数据线最后通过引出线汇集,通过四片NOR FLASH芯片的数据线连通;
四片NOR FLASH芯片的写保护线分别单独引出;四片NOR FLASH芯片的片选线分别单独引出;四片NOR FLASH芯片的准备就绪/忙碌线通过外部金属镀化层引线接至同一个引出线;四片NOR FLASH芯片的地址线通过外部金属镀化层引线接至同一个引出线;四片NORFLASH芯片的8/16位模式选择线通过外部金属镀化层引线接至同一个引出线;四片NORFLASH芯片的电源线通过外部金属镀化层引线接至同一个引出线;四片NOR FLASH芯片的地线通过外部金属镀化层引线接至同一个引出线;最上层NOR FLASH芯片和最下层的输出使能线通过外部金属镀化层引线接至同一个引出线。
5.根据权利要求1所述的一种容量为16M×16bit的非气密三维封装NOR FLASH存储器,其特征在于,铜箔电引层采用FO256M16-1铜箔或FO256M16-2铜箔或FO256M16-3铜箔。
6.根据权利要求1所述的一种容量为16M×16bit的非气密三维封装NOR FLASH存储器,其特征在于,外引线采用扁平引线-K4外引线。
7.根据权利要求1所述的一种容量为16M×16bit的非气密三维封装NOR FLASH存储器,其特征在于,引线框架采用B-FO256M16框架。
8.根据权利要求1所述的一种容量为16M×16bit的非气密三维封装NOR FLASH存储器,其特征在于,灌封胶层采用环氧树脂胶;外部金属镀化层引线采用镀镍、镍或金复合层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920177354.1U CN209216959U (zh) | 2019-01-31 | 2019-01-31 | 一种容量为16M×16bit的非气密三维封装NOR FLASH存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920177354.1U CN209216959U (zh) | 2019-01-31 | 2019-01-31 | 一种容量为16M×16bit的非气密三维封装NOR FLASH存储器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209216959U true CN209216959U (zh) | 2019-08-06 |
Family
ID=67467872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920177354.1U Active CN209216959U (zh) | 2019-01-31 | 2019-01-31 | 一种容量为16M×16bit的非气密三维封装NOR FLASH存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209216959U (zh) |
-
2019
- 2019-01-31 CN CN201920177354.1U patent/CN209216959U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104350593B (zh) | 具有居间垂直侧边芯片的多管芯半导体结构及其半导体封装 | |
US20130049221A1 (en) | Semiconductor package having plural semiconductor chips and method of forming the same | |
CN101770439A (zh) | 电子系统与其操作方法 | |
CN101764127B (zh) | 无外引脚的半导体封装体及其堆迭构造 | |
CN103229293A (zh) | 半导体芯片封装、半导体模块及其制造方法 | |
CN206179848U (zh) | 一种PoP堆叠封装结构 | |
CN101752353B (zh) | 多芯片半导体封装构造 | |
CN101800184B (zh) | 具凹穴结构的封装基板及其制作方法 | |
CN209282202U (zh) | 一种容量为512k×32bit的非气密三维封装SRAM存储器 | |
CN209216959U (zh) | 一种容量为16M×16bit的非气密三维封装NOR FLASH存储器 | |
CN209312764U (zh) | 一种容量为1M×8bit的非气密三维封装EEPROM存储器 | |
CN209401621U (zh) | 一种容量为4G×8bit的非气密三维封装NAND FLASH存储器 | |
CN209344070U (zh) | 一种容量为512k×32bit的非气密三维封装SRAM存储器模块 | |
CN209249457U (zh) | 一种容量为16G×32bit的非气密三维封装NAND FLASH存储器 | |
CN209312763U (zh) | 一种容量为1M×32bit的非气密三维封装SRAM存储器 | |
CN209281891U (zh) | 一种容量为32M×32bit的非气密三维封装SDRAM存储器 | |
CN209312762U (zh) | 一种容量为128k×40bit的非气密三维封装EEPROM存储器 | |
CN209216960U (zh) | 一种容量为512K×40bit的非气密三维封装SRAM存储器 | |
CN203644763U (zh) | 一种容量为512M×8bit的立体封装NAND FLASH存储器 | |
CN220106512U (zh) | 一种新型pop芯片封装结构 | |
CN203644768U (zh) | 一种容量为8G×8bit的立体封装NAND FLASH存储器 | |
CN203103290U (zh) | 一种立体封装sram存储器 | |
CN203746837U (zh) | 一种容量为4G×16bit的立体封装NAND FLASH存储器 | |
CN118380024A (zh) | 一种内存条及其组装方法 | |
CN203644765U (zh) | 一种容量为256K×32bit的立体封装EEPROM存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |